JP3851950B2 - シリコンゲルマニウム膜の作製方法、エピタキシャル成長用基板、多層膜構造体及びヘテロ接合電界効果トランジスタ - Google Patents
シリコンゲルマニウム膜の作製方法、エピタキシャル成長用基板、多層膜構造体及びヘテロ接合電界効果トランジスタ Download PDFInfo
- Publication number
- JP3851950B2 JP3851950B2 JP2002335165A JP2002335165A JP3851950B2 JP 3851950 B2 JP3851950 B2 JP 3851950B2 JP 2002335165 A JP2002335165 A JP 2002335165A JP 2002335165 A JP2002335165 A JP 2002335165A JP 3851950 B2 JP3851950 B2 JP 3851950B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon germanium
- germanium film
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特に歪シリコンチャネルを有する電界効果トランジスタなどの作製において好適に用いることのできる、シリコンゲルマニウム膜の作製方法、並びにエピタキシャル成長用基板、多層膜構造体及び前記エピタキシャル成長用基板上に形成されたシリコン膜、ヘテロ接合電界効果トランジスタに関する。
【０００２】
【従来の技術】
近年、金属−酸化膜−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、及び変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）などの高速化を図るための手段として、チヤネル領域に歪を導入することによりキャリア移動度を向上させる試みが行われてきた。具体的には、シリコン基板上に歪緩和させたシリコンゲルマニウム膜を堆積し、さらにそのシリコンゲルマニウム膜上にシリコン膜を堆積することによって前記シリコン膜に引張歪をかけ、この引張歪を有するシリコン膜をチャネル層として利用するヘテロ接合電界効果トランジスタ構造が、例えばIEEE Trans. Electron. Dev. ED−33（1996）p.633において提案されている。
【０００３】
前述したような歪シリコンチャネル層を形成するためには、前記シリコンチャネル層を構成する前記シリコン膜の下地層としての前記シリコンゲルマニウム膜中の貰通欠陥密度を十分に低減して、内部歪みを緩和する必要がある。Applied Physics Letters 62（1993）p.2853にも報告されているように、従来は、前記シリコンゲルマニウム膜中の、ゲルマニウム組成を前記シリコン基板側から前記シリコン膜へ向けて徐々に増加させ、前記シリコンゲルマニウム膜中の歪みを段階的に緩和させるという手法が取られていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の方法におけるシリコンゲルマニウム膜中の歪緩和メカニズムは、前記シリコンゲルマニウム膜中に、転位の変位ベクトル（バーガースベクトル）と転位線とが６０°の角度をなす転位（６０°転位）が導入される結果もたらされるものである。
【０００５】
図１は、シリコンゲルマニウム膜中に６０°転位が導入された状態を示す図である。図１（ａ）は、前記状態を断面方向から見た場合の図であり、図１（ｂ）は、前記状態を上方から見た場合の図である。
【０００６】
図１において、参照数字“１”はシリコン基板を表し、参照数字“４”はシリコンゲルマニウム膜を表す。また、参照数字“６”は６０°転位を表し、参照数字“８”は転位線を表し、参照数字“９”はバーガースベクトルを表す。
【０００７】
図１に示すように、シリコンゲルマニウム膜４中に導入された６０°転位は、シリコンゲルマニウム膜４の、シリコン基板１に対する界面と垂直方向の成分と水平方向の成分とを有し、いわゆる螺旋転位としての性質を有するようになる。この結果、シリコンゲルマニウム膜４の結晶格子は、シリコン基板１との前記界面に対して傾斜するとともに、前記界面に平行な面内において回転して、モザイク構造を呈するようになる。
【０００８】
このようなモザイク構造のシリコンゲルマニウム膜４は、内部歪みが等方的かつ均一に緩和されていない。したがって、シリコンゲルマニウム膜４上にシリコン膜を形成してヘテロ接合電界効果トランジスタ構造を作製しようとしても、前記シリコン膜には引張歪みが等方的に負荷されなくなり、前記シリコン膜におけるバンド構造変調が局所的に変化して、目的とする高いキャリア移動度を実現することができないという問題が生じていた。
【０００９】
本発明は、シリコンゲルマニウム膜中の内部歪みを等方的かつ均一に緩和させることを目的とする。
【００１０】
【課題を解決するための手段および作用】
上記目的を達成するため、本発明は、
シリコン基板を準備する工程と、
前記シリコン基板上に、ゲルマニウムを含む界面層を形成する工程と、
前記界面層上にシリコンゲルマニウム膜を形成する工程とを具え、
前記シリコンゲルマニウム膜の、少なくとも前記シリコン基板側に９０°転位を含むようにすることを特徴とする、シリコンゲルマニウム膜の作製方法に関する。
【００１１】
また、本発明は、
シリコン基板を準備する工程と、
前記シリコン基板上に、ＧａＡｓを含む界面層を形成する工程と、
前記界面層上にシリコンゲルマニウム膜を形成する工程とを具え、
前記シリコンゲルマニウム膜の、少なくとも前記シリコン基板側に９０°転位を含むようにすることを特徴とする、シリコンゲルマニウム膜の作製方法に関する。
【００１２】
さらに、本発明は、
シリコン基板と、
前記シリコン基板上に形成されたゲルマニウムを含む界面層と、
前記界面層上に形成されたシリコンゲルマニウム膜とを具え、
前記シリコンゲルマニウム膜の、少なくとも前記シリコン基板側に９０°転位を含むことを特徴とする、エピタキシャル成長用基板に関する。
【００１３】
また、本発明は、
シリコン基板と、
前記シリコン基板上に形成されたＧａＡｓを含む界面層と、
前記界面層上に形成されたシリコンゲルマニウム膜とを具え、
前記シリコンゲルマニウム膜の、少なくとも前記シリコン基板側に９０°転位を含むことを特徴とする、エピタキシャル成長用基板に関する。
【００１４】
なお、９０°転位とは、転位の変位ベクトル（バーガースベクトル）と転位線とが９０°の角度をなす転位を意味する。
【００１５】
本発明者らは、上記目的を達成すべく鋭意検討した結果、シリコン基板上に形成されたシリコンゲルマニウム膜の、少なくとも前記シリコン基板側において、従来の６０°転位に代えて９０°転位を形成するようにすることにより、前記シリコンゲルマニウム膜の結晶格子はモザイク構造を呈することなく、等方的となり、その結果、前記シリコンゲルマニウム膜中の内部歪みが等方的かつ均一に緩和されることを見出した。
【００１６】
図２は、シリコンゲルマニウム中に９０°転位が導入された状態を示す図である。図２（ａ）は、前記状態を断面方向から見た場合の図であり、図２（ｂ）は、前記状態を上方から見た場合の図である。図２において、参照数字“１１”はシリコン基板を表し、参照数字“１４”はシリコンゲルマニウム膜を表す。また、参照数字“１６”は９０°転位を表し、参照数字“１８”は転位線を表し、参照数字“１９”はバーガースベクトルを表す。
【００１７】
図２に示すように、シリコンゲルマニウム膜１４中に導入された９０°転位は、シリコンゲルマニウム膜１４の、シリコン基板１に対する界面と垂直方向の成分のみを有するようになる。また、バーガースベクトル１９は転位線１８に対して常に直交するので、前記界面に対して平行な回転成分を有しない。したがって、シリコンゲルマニウム膜１４の結晶格子はモザイク構造を呈することなく、等方的となる。
【００１８】
したがって、このようなシリコンゲルマニウム膜１４上にシリコン膜を形成してヘテロ接合電界効果トランジスタ構造を作製した際に、前記シリコン膜に対して引張歪みが等方的に負荷されるようになり、前記シリコン膜において、目的とする高いキャリア移動度を実現することができるようになる。
【００１９】
なお、本発明においては、前記シリコン基板と前記シリコンゲルマニウム膜との間に所定の厚さの界面層を形成することにより、前記界面層は転位制御層として機能するので、前述した９０°転位は、前記シリコンゲルマニウム膜中に簡易に形成することができる。このとき、前記界面層はゲルマニウム又はＧａＡｓを含むことが好ましい。
【００２０】
【発明の実施の形態】
以下、本発明を発明の実施の形態に則して詳細に説明する。
図３は、本発明のエピタキシャル成長用基板の一例を示す構成図である。図３に示すエピタキシャル成長用基板２０は、シリコン基板１１上において、順次に形成されたゲルマニウム界面層１２、シリコンゲルマニウム中間層１３及びシリコンゲルマニウム膜１４を具えている。
【００２１】
シリコンゲルマニウム膜１４内の、少なくともシリコン基板１１側には、図２に示すような９０°転位が形成されている。ゲルマニウム界面層１２は転位制御層として機能し、これによって前記９０°転位をシリコンゲルマニウム膜１４内に簡易に形成するようにしている。なお、ゲルマニウム界面層１２が存在しない場合においては、シリコンゲルマニウム膜１４内に前記９０°転位を形成することが困難になり、上述した６０°転位が生成しやすくなる。ゲルマニウム界面層１２の厚さは０．１ｎｍ〜１０ｎｍであることが好ましく、さらには１ｎｍ〜５ｎｍであることが好ましい。
【００２２】
シリコンゲルマニウム中間層１３は、目的とするシリコンゲルマニウム膜１４がゲルマニウム界面層１２から表面偏析したゲルマニウム元素と混合して、シリコンゲルマニウム膜１４の結晶品質が劣化するのを抑制するために設けられているものである。シリコンゲルマニウム中間層１３の厚さは１ｎｍ〜５０ｎｍであることが好ましく、さらには５ｎｍ〜１０ｎｍであることが好ましい。
【００２３】
図３に示すエピタキシャル成長用基板２０は、本発明のシリコンゲルマニウム膜の作製方法を実行することによって得ることができる。
【００２４】
最初に、シリコン基板１１を準備し、このシリコン基板１１を１００℃〜４００℃ に加熱するとともに、ＭＢＥ法などの公知の成膜手法を用いることにより、シリコン基板１１上にゲルマニウム界面層１２を形成する。次いで、シリコン基板１１を同温度に保持した状態において、同じくＭＢＥ法などの公知の成膜手法を用いて、ゲルマニウム界面層１２上にシリコンゲルマニウム中間層１３を形成する。次いで、シリコン基板１１を３００℃〜７００℃に設定した後、同じくＭＢＥ法などの公知の成膜手法を用いることにより、シリコンゲルマニウム中間層１３上にシリコンゲルマニウム膜１４を形成し、エピタキシャル成長用基板２０を作製する。
【００２５】
エピタキシャル成長用基板２０を用いて、例えばヘテロ接合電界効果トランジスタ構造を作製するような場合は、エピタキシャル成長用基板２０、すなわちシリコンゲルマニウム膜１４上にシリコン膜などを所定の厚さにエピタキシャル成長させて形成する。この場合、前記シリコン膜にはシリコンゲルマニウム膜１４から等方的かつ均一な引張歪みが負荷されるので、前記シリコン膜におけるキャリア移動度が増大し、チャネル層として十分に機能するようになる。
【００２６】
なお、前記シリコン膜を形成した後は、前記エピタキシャル成長用基板２０及び前記シリコン膜からなる多層膜構造体を、例えば不活性雰囲気中において、５００℃〜８００℃で、１分〜１２０分加熱することが好ましい。これによって、貫通転位の運動を活性化し、前記多層膜構造体中における貫通転位密度を低減することができる。
【００２７】
図４は、本発明のエピタキシャル成長用基板の他の例を示す構成図である。図４に示すエピタキシャル成長用基板３０は、シリコン基板１１上において、順次に形成されたＧａＡｓ界面層２２及びシリコンゲルマニウム膜１４を具えている。シリコンゲルマニウム膜１４内の、少なくともシリコン基板１１側には、図２に示すような９０°転位が形成されている。
【００２８】
ＧａＡｓ界面層２２は転位制御層として機能し、これによって前記９０°転位をシリコンゲルマニウム膜１４内に簡易に形成するようにしている。なお、ＧａＡｓ界面層２２が存在しない場合においては、シリコンゲルマニウム膜１４内に前記９０°転位を形成することが困難になり、上述した６０°転位が生成しやすくなる。ＧａＡｓ界面層２２の厚さは０．１ｎｍ〜１０ｎｍであることが好ましく、さらには１ｎｍ〜５ｎｍであることが好ましい。
【００２９】
なお、図４に示すエピタキシャル成長用基板３０においては、ＧａＡｓ界面層２２とシリコンゲルマニウム膜１４との間に、図３に示すようなシリコンゲルマニウム中間層を設けていないが、同様の目的でシリコンゲルマニウム中間層を設けることもできる。
【００３０】
図４に示すエピタキシャル成長用基板３０は、本発明のシリコンゲルマニウム膜の作製方法を実行することによって得ることができる。最初に、シリコン基板１１を準備し、このシリコン基板１１を１００℃〜４００℃ に加熱するとともに、ＭＢＥ法などの公知の成膜手法を用いることにより、シリコン基板１１上にＧａＡｓ界面層２２を形成する。次いで、シリコン基板１１を３００℃〜７００℃に設定した後、同じくＭＢＥ法などの公知の成膜手法を用いることにより、ＧａＡｓ界面層２２上にシリコンゲルマニウム膜１４を形成し、エピタキシャル成長用基板３０を作製する。
【００３１】
エピタキシャル成長用基板３０を用いて、例えばヘテロ接合電界効果トランジスタ構造を作製するような場合は、エピタキシャル成長用基板３０、すなわちシリコンゲルマニウム膜１４上にシリコン膜などを所定の厚さにエピタキシャル成長させて形成する。この場合、前記シリコン膜にはシリコンゲルマニウム膜１４から等方的かつ均一な引張歪みが負荷されるので、前記シリコン膜におけるキャリア移動度が増大し、チャネル層として十分に機能するようになる。
【００３２】
なお、前記シリコン膜を形成した後は、前記エピタキシャル成長用基板３０及び前記シリコン膜からなる多層膜構造体を、例えば不活性雰囲気中において、５００℃〜８００℃で、１分〜１２０分加熱することが好ましい。これによって、貫通転位の運動を活性化し、前記多層膜構造体中における貫通転位密度を低減することができる。
【００３３】
【実施例】
（実施例１）
（００１）シリコン基板を準備し、このシリコン基板を２００℃に加熱するとともに、ＭＢＥ法を用いることによって、前記シリコン基板上にゲルマニウム界面層を厚さ５ｎｍに形成した。次いで、前記シリコン基板を同温度に保持した状態において、前記ゲルマニウム界面層上にＭＢＥ法によってシリコンゲルマニウム中間層を厚さ５ｎｍに形成した。次いで、前記シリコン基板を４００℃にまで加熱し、ＭＢＥ法を用いることによって前記シリコンゲルマニウム中間層上にシリコンゲルマニウム膜を厚さ１００ｎｍに形成し、エピタキシャル成長用基板を作製した。得られたエピタキシャル成長用基板の表面原子力間顕微鏡像を図５に示す。
【００３４】
（比較例１）
ゲルマニウム界面層を形成しない以外は、実施例１と同様にしてエピタキシャル成長用基板を作製した。得られたエピタキシャル成長用基板の表面原子力間顕微鏡像を図６に示す。
【００３５】
図５から明らかなように、実施例１で得たエピタキシャル成長用基板においては、その表面に凹凸部がランダムに形成されており、前記エピタキシャル成長用基板の最上層に位置する前記シリコンゲルマニウム膜の結晶格子は等方的であることが分かる。すなわち、前記シリコンゲルマニウム膜中の転位は大部分が９０°転位であり、６０°転位はほとんど形成されていないことが分かる。
【００３６】
一方、図６から明らかなように、比較例１で得たエピタキシャル成長用基板においては、その表面に周期的な４回対称の凹凸部（クロスハッチパターン）が観測され、前記エピタキシャル成長用基板の最上層に位置する前記シリコンゲルマニウム膜の結晶格子は、６０°転位に起因したモザイク構造となっていることが分かる。
【００３７】
（実施例２）
（００１）シリコン基板を準備し、このシリコン基板を２５０℃に加熱するとともに、ＭＢＥ法を用いることによって、前記シリコン基板上にＧａＡｓ界面層を厚さ５ｎｍに形成した。次いで、前記シリコン基板を４００℃にまで加熱し、ＭＢＥ法を用いることによって、前記ＧａＡｓ界面層上にシリコンゲルマニウム膜を厚さ２００ｎｍに形成し、エピタキシャル成長用基板を作製した。前記シリコンゲルマニウム膜中の転位密度をＴＥＭによって計測したところ、９０°転位の転位密度は８×１０８／ｃｍ２であり、６０°転位の転位密度は５×１０７／ｃｍ２であり、大部分の転位が９０°転位であることが判明した。
【００３８】
（比較例２）
ＧａＡｓ界面層を形成しない以外は、実施例２と同様にしてエピタキシャル成長用基板を作製した。このときのシリコンゲルマニウム膜中の転位密度をＴＥＭによって観察したところ、９０°転位は観察されず、ほとんど総ての転位が６０°転位から構成されていることが判明した。
【００３９】
以上、実施例及び比較例から明らかなように、本発明に従って作製したエピタキシャル成長用基板においては、最上層に位置するシリコンゲルマニウム膜中の転位はほとんどが９０°転位から構成されていることが分かる。したがって、このようなエピタキシャル成長用基板上にシリコン膜を形成して、ヘテロ接合電界効果トランジスタ構造を作製した場合において、前記シリコン膜に対して等方的かつ均一な引張歪みを負荷することができる。その結果、前記シリコン膜のキャリア移動度は向上し、チャネル層として十分に機能するようになる。
【００４０】
以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【００４１】
【発明の効果】
以上説明したように、本発明のシリコンゲルマニウム膜の作製方法及びエピタキシャル成長用基板によれば、シリコンゲルマニウム膜中の内部歪みを等方的かつ均一に緩和させることができる。したがって、前記エピタキシャル成長用基板、すなわち前記シリコンゲルマニウム膜上にシリコン膜を形成して、ヘテロ接合電界効果トランジスタ構造を作製した場合において、前記シリコン膜に対して等方的かつ均一な引張歪みを負荷することができる。その結果、前記シリコン膜のキャリア移動度は向上し、チャネル層として十分に機能するようになる。
【図面の簡単な説明】
【図１】 シリコンゲルマニウム膜中に６０°転位が導入された状態を示す図である。
【図２】 シリコンゲルマニウム中に９０°転位が導入された状態を示す図である。
【図３】 本発明のエピタキシャル成長用基板の一例を示す構成図である。
【図４】 本発明のエピタキシャル成長用基板の他の例を示す構成図である。
【図５】 本発明に従って得たエピタキシャル成長用基板の表面原子力間顕微鏡像である。
【図６】 従来のエピタキシャル成長用基板の表面原子力間顕微鏡像である。
【符号の説明】
１、１１ シリコン基板
４、１４ シリコンゲルマニウム膜
６ ６０°転位
８、１８ 転位線
９、１９ バーガースベクトル
１２ ゲルマニウム界面層
１３ シリコンゲルマニウム中間層
１６ ９０°転位
２０、３０ エピタキシャル成長用基板
２２ ＧａＡｓ界面層
【発明の属する技術分野】
本発明は、半導体装置、特に歪シリコンチャネルを有する電界効果トランジスタなどの作製において好適に用いることのできる、シリコンゲルマニウム膜の作製方法、並びにエピタキシャル成長用基板、多層膜構造体及び前記エピタキシャル成長用基板上に形成されたシリコン膜、ヘテロ接合電界効果トランジスタに関する。
【０００２】
【従来の技術】
近年、金属−酸化膜−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、及び変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）などの高速化を図るための手段として、チヤネル領域に歪を導入することによりキャリア移動度を向上させる試みが行われてきた。具体的には、シリコン基板上に歪緩和させたシリコンゲルマニウム膜を堆積し、さらにそのシリコンゲルマニウム膜上にシリコン膜を堆積することによって前記シリコン膜に引張歪をかけ、この引張歪を有するシリコン膜をチャネル層として利用するヘテロ接合電界効果トランジスタ構造が、例えばIEEE Trans. Electron. Dev. ED−33（1996）p.633において提案されている。
【０００３】
前述したような歪シリコンチャネル層を形成するためには、前記シリコンチャネル層を構成する前記シリコン膜の下地層としての前記シリコンゲルマニウム膜中の貰通欠陥密度を十分に低減して、内部歪みを緩和する必要がある。Applied Physics Letters 62（1993）p.2853にも報告されているように、従来は、前記シリコンゲルマニウム膜中の、ゲルマニウム組成を前記シリコン基板側から前記シリコン膜へ向けて徐々に増加させ、前記シリコンゲルマニウム膜中の歪みを段階的に緩和させるという手法が取られていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の方法におけるシリコンゲルマニウム膜中の歪緩和メカニズムは、前記シリコンゲルマニウム膜中に、転位の変位ベクトル（バーガースベクトル）と転位線とが６０°の角度をなす転位（６０°転位）が導入される結果もたらされるものである。
【０００５】
図１は、シリコンゲルマニウム膜中に６０°転位が導入された状態を示す図である。図１（ａ）は、前記状態を断面方向から見た場合の図であり、図１（ｂ）は、前記状態を上方から見た場合の図である。
【０００６】
図１において、参照数字“１”はシリコン基板を表し、参照数字“４”はシリコンゲルマニウム膜を表す。また、参照数字“６”は６０°転位を表し、参照数字“８”は転位線を表し、参照数字“９”はバーガースベクトルを表す。
【０００７】
図１に示すように、シリコンゲルマニウム膜４中に導入された６０°転位は、シリコンゲルマニウム膜４の、シリコン基板１に対する界面と垂直方向の成分と水平方向の成分とを有し、いわゆる螺旋転位としての性質を有するようになる。この結果、シリコンゲルマニウム膜４の結晶格子は、シリコン基板１との前記界面に対して傾斜するとともに、前記界面に平行な面内において回転して、モザイク構造を呈するようになる。
【０００８】
このようなモザイク構造のシリコンゲルマニウム膜４は、内部歪みが等方的かつ均一に緩和されていない。したがって、シリコンゲルマニウム膜４上にシリコン膜を形成してヘテロ接合電界効果トランジスタ構造を作製しようとしても、前記シリコン膜には引張歪みが等方的に負荷されなくなり、前記シリコン膜におけるバンド構造変調が局所的に変化して、目的とする高いキャリア移動度を実現することができないという問題が生じていた。
【０００９】
本発明は、シリコンゲルマニウム膜中の内部歪みを等方的かつ均一に緩和させることを目的とする。
【００１０】
【課題を解決するための手段および作用】
上記目的を達成するため、本発明は、
シリコン基板を準備する工程と、
前記シリコン基板上に、ゲルマニウムを含む界面層を形成する工程と、
前記界面層上にシリコンゲルマニウム膜を形成する工程とを具え、
前記シリコンゲルマニウム膜の、少なくとも前記シリコン基板側に９０°転位を含むようにすることを特徴とする、シリコンゲルマニウム膜の作製方法に関する。
【００１１】
また、本発明は、
シリコン基板を準備する工程と、
前記シリコン基板上に、ＧａＡｓを含む界面層を形成する工程と、
前記界面層上にシリコンゲルマニウム膜を形成する工程とを具え、
前記シリコンゲルマニウム膜の、少なくとも前記シリコン基板側に９０°転位を含むようにすることを特徴とする、シリコンゲルマニウム膜の作製方法に関する。
【００１２】
さらに、本発明は、
シリコン基板と、
前記シリコン基板上に形成されたゲルマニウムを含む界面層と、
前記界面層上に形成されたシリコンゲルマニウム膜とを具え、
前記シリコンゲルマニウム膜の、少なくとも前記シリコン基板側に９０°転位を含むことを特徴とする、エピタキシャル成長用基板に関する。
【００１３】
また、本発明は、
シリコン基板と、
前記シリコン基板上に形成されたＧａＡｓを含む界面層と、
前記界面層上に形成されたシリコンゲルマニウム膜とを具え、
前記シリコンゲルマニウム膜の、少なくとも前記シリコン基板側に９０°転位を含むことを特徴とする、エピタキシャル成長用基板に関する。
【００１４】
なお、９０°転位とは、転位の変位ベクトル（バーガースベクトル）と転位線とが９０°の角度をなす転位を意味する。
【００１５】
本発明者らは、上記目的を達成すべく鋭意検討した結果、シリコン基板上に形成されたシリコンゲルマニウム膜の、少なくとも前記シリコン基板側において、従来の６０°転位に代えて９０°転位を形成するようにすることにより、前記シリコンゲルマニウム膜の結晶格子はモザイク構造を呈することなく、等方的となり、その結果、前記シリコンゲルマニウム膜中の内部歪みが等方的かつ均一に緩和されることを見出した。
【００１６】
図２は、シリコンゲルマニウム中に９０°転位が導入された状態を示す図である。図２（ａ）は、前記状態を断面方向から見た場合の図であり、図２（ｂ）は、前記状態を上方から見た場合の図である。図２において、参照数字“１１”はシリコン基板を表し、参照数字“１４”はシリコンゲルマニウム膜を表す。また、参照数字“１６”は９０°転位を表し、参照数字“１８”は転位線を表し、参照数字“１９”はバーガースベクトルを表す。
【００１７】
図２に示すように、シリコンゲルマニウム膜１４中に導入された９０°転位は、シリコンゲルマニウム膜１４の、シリコン基板１に対する界面と垂直方向の成分のみを有するようになる。また、バーガースベクトル１９は転位線１８に対して常に直交するので、前記界面に対して平行な回転成分を有しない。したがって、シリコンゲルマニウム膜１４の結晶格子はモザイク構造を呈することなく、等方的となる。
【００１８】
したがって、このようなシリコンゲルマニウム膜１４上にシリコン膜を形成してヘテロ接合電界効果トランジスタ構造を作製した際に、前記シリコン膜に対して引張歪みが等方的に負荷されるようになり、前記シリコン膜において、目的とする高いキャリア移動度を実現することができるようになる。
【００１９】
なお、本発明においては、前記シリコン基板と前記シリコンゲルマニウム膜との間に所定の厚さの界面層を形成することにより、前記界面層は転位制御層として機能するので、前述した９０°転位は、前記シリコンゲルマニウム膜中に簡易に形成することができる。このとき、前記界面層はゲルマニウム又はＧａＡｓを含むことが好ましい。
【００２０】
【発明の実施の形態】
以下、本発明を発明の実施の形態に則して詳細に説明する。
図３は、本発明のエピタキシャル成長用基板の一例を示す構成図である。図３に示すエピタキシャル成長用基板２０は、シリコン基板１１上において、順次に形成されたゲルマニウム界面層１２、シリコンゲルマニウム中間層１３及びシリコンゲルマニウム膜１４を具えている。
【００２１】
シリコンゲルマニウム膜１４内の、少なくともシリコン基板１１側には、図２に示すような９０°転位が形成されている。ゲルマニウム界面層１２は転位制御層として機能し、これによって前記９０°転位をシリコンゲルマニウム膜１４内に簡易に形成するようにしている。なお、ゲルマニウム界面層１２が存在しない場合においては、シリコンゲルマニウム膜１４内に前記９０°転位を形成することが困難になり、上述した６０°転位が生成しやすくなる。ゲルマニウム界面層１２の厚さは０．１ｎｍ〜１０ｎｍであることが好ましく、さらには１ｎｍ〜５ｎｍであることが好ましい。
【００２２】
シリコンゲルマニウム中間層１３は、目的とするシリコンゲルマニウム膜１４がゲルマニウム界面層１２から表面偏析したゲルマニウム元素と混合して、シリコンゲルマニウム膜１４の結晶品質が劣化するのを抑制するために設けられているものである。シリコンゲルマニウム中間層１３の厚さは１ｎｍ〜５０ｎｍであることが好ましく、さらには５ｎｍ〜１０ｎｍであることが好ましい。
【００２３】
図３に示すエピタキシャル成長用基板２０は、本発明のシリコンゲルマニウム膜の作製方法を実行することによって得ることができる。
【００２４】
最初に、シリコン基板１１を準備し、このシリコン基板１１を１００℃〜４００℃ に加熱するとともに、ＭＢＥ法などの公知の成膜手法を用いることにより、シリコン基板１１上にゲルマニウム界面層１２を形成する。次いで、シリコン基板１１を同温度に保持した状態において、同じくＭＢＥ法などの公知の成膜手法を用いて、ゲルマニウム界面層１２上にシリコンゲルマニウム中間層１３を形成する。次いで、シリコン基板１１を３００℃〜７００℃に設定した後、同じくＭＢＥ法などの公知の成膜手法を用いることにより、シリコンゲルマニウム中間層１３上にシリコンゲルマニウム膜１４を形成し、エピタキシャル成長用基板２０を作製する。
【００２５】
エピタキシャル成長用基板２０を用いて、例えばヘテロ接合電界効果トランジスタ構造を作製するような場合は、エピタキシャル成長用基板２０、すなわちシリコンゲルマニウム膜１４上にシリコン膜などを所定の厚さにエピタキシャル成長させて形成する。この場合、前記シリコン膜にはシリコンゲルマニウム膜１４から等方的かつ均一な引張歪みが負荷されるので、前記シリコン膜におけるキャリア移動度が増大し、チャネル層として十分に機能するようになる。
【００２６】
なお、前記シリコン膜を形成した後は、前記エピタキシャル成長用基板２０及び前記シリコン膜からなる多層膜構造体を、例えば不活性雰囲気中において、５００℃〜８００℃で、１分〜１２０分加熱することが好ましい。これによって、貫通転位の運動を活性化し、前記多層膜構造体中における貫通転位密度を低減することができる。
【００２７】
図４は、本発明のエピタキシャル成長用基板の他の例を示す構成図である。図４に示すエピタキシャル成長用基板３０は、シリコン基板１１上において、順次に形成されたＧａＡｓ界面層２２及びシリコンゲルマニウム膜１４を具えている。シリコンゲルマニウム膜１４内の、少なくともシリコン基板１１側には、図２に示すような９０°転位が形成されている。
【００２８】
ＧａＡｓ界面層２２は転位制御層として機能し、これによって前記９０°転位をシリコンゲルマニウム膜１４内に簡易に形成するようにしている。なお、ＧａＡｓ界面層２２が存在しない場合においては、シリコンゲルマニウム膜１４内に前記９０°転位を形成することが困難になり、上述した６０°転位が生成しやすくなる。ＧａＡｓ界面層２２の厚さは０．１ｎｍ〜１０ｎｍであることが好ましく、さらには１ｎｍ〜５ｎｍであることが好ましい。
【００２９】
なお、図４に示すエピタキシャル成長用基板３０においては、ＧａＡｓ界面層２２とシリコンゲルマニウム膜１４との間に、図３に示すようなシリコンゲルマニウム中間層を設けていないが、同様の目的でシリコンゲルマニウム中間層を設けることもできる。
【００３０】
図４に示すエピタキシャル成長用基板３０は、本発明のシリコンゲルマニウム膜の作製方法を実行することによって得ることができる。最初に、シリコン基板１１を準備し、このシリコン基板１１を１００℃〜４００℃ に加熱するとともに、ＭＢＥ法などの公知の成膜手法を用いることにより、シリコン基板１１上にＧａＡｓ界面層２２を形成する。次いで、シリコン基板１１を３００℃〜７００℃に設定した後、同じくＭＢＥ法などの公知の成膜手法を用いることにより、ＧａＡｓ界面層２２上にシリコンゲルマニウム膜１４を形成し、エピタキシャル成長用基板３０を作製する。
【００３１】
エピタキシャル成長用基板３０を用いて、例えばヘテロ接合電界効果トランジスタ構造を作製するような場合は、エピタキシャル成長用基板３０、すなわちシリコンゲルマニウム膜１４上にシリコン膜などを所定の厚さにエピタキシャル成長させて形成する。この場合、前記シリコン膜にはシリコンゲルマニウム膜１４から等方的かつ均一な引張歪みが負荷されるので、前記シリコン膜におけるキャリア移動度が増大し、チャネル層として十分に機能するようになる。
【００３２】
なお、前記シリコン膜を形成した後は、前記エピタキシャル成長用基板３０及び前記シリコン膜からなる多層膜構造体を、例えば不活性雰囲気中において、５００℃〜８００℃で、１分〜１２０分加熱することが好ましい。これによって、貫通転位の運動を活性化し、前記多層膜構造体中における貫通転位密度を低減することができる。
【００３３】
【実施例】
（実施例１）
（００１）シリコン基板を準備し、このシリコン基板を２００℃に加熱するとともに、ＭＢＥ法を用いることによって、前記シリコン基板上にゲルマニウム界面層を厚さ５ｎｍに形成した。次いで、前記シリコン基板を同温度に保持した状態において、前記ゲルマニウム界面層上にＭＢＥ法によってシリコンゲルマニウム中間層を厚さ５ｎｍに形成した。次いで、前記シリコン基板を４００℃にまで加熱し、ＭＢＥ法を用いることによって前記シリコンゲルマニウム中間層上にシリコンゲルマニウム膜を厚さ１００ｎｍに形成し、エピタキシャル成長用基板を作製した。得られたエピタキシャル成長用基板の表面原子力間顕微鏡像を図５に示す。
【００３４】
（比較例１）
ゲルマニウム界面層を形成しない以外は、実施例１と同様にしてエピタキシャル成長用基板を作製した。得られたエピタキシャル成長用基板の表面原子力間顕微鏡像を図６に示す。
【００３５】
図５から明らかなように、実施例１で得たエピタキシャル成長用基板においては、その表面に凹凸部がランダムに形成されており、前記エピタキシャル成長用基板の最上層に位置する前記シリコンゲルマニウム膜の結晶格子は等方的であることが分かる。すなわち、前記シリコンゲルマニウム膜中の転位は大部分が９０°転位であり、６０°転位はほとんど形成されていないことが分かる。
【００３６】
一方、図６から明らかなように、比較例１で得たエピタキシャル成長用基板においては、その表面に周期的な４回対称の凹凸部（クロスハッチパターン）が観測され、前記エピタキシャル成長用基板の最上層に位置する前記シリコンゲルマニウム膜の結晶格子は、６０°転位に起因したモザイク構造となっていることが分かる。
【００３７】
（実施例２）
（００１）シリコン基板を準備し、このシリコン基板を２５０℃に加熱するとともに、ＭＢＥ法を用いることによって、前記シリコン基板上にＧａＡｓ界面層を厚さ５ｎｍに形成した。次いで、前記シリコン基板を４００℃にまで加熱し、ＭＢＥ法を用いることによって、前記ＧａＡｓ界面層上にシリコンゲルマニウム膜を厚さ２００ｎｍに形成し、エピタキシャル成長用基板を作製した。前記シリコンゲルマニウム膜中の転位密度をＴＥＭによって計測したところ、９０°転位の転位密度は８×１０８／ｃｍ２であり、６０°転位の転位密度は５×１０７／ｃｍ２であり、大部分の転位が９０°転位であることが判明した。
【００３８】
（比較例２）
ＧａＡｓ界面層を形成しない以外は、実施例２と同様にしてエピタキシャル成長用基板を作製した。このときのシリコンゲルマニウム膜中の転位密度をＴＥＭによって観察したところ、９０°転位は観察されず、ほとんど総ての転位が６０°転位から構成されていることが判明した。
【００３９】
以上、実施例及び比較例から明らかなように、本発明に従って作製したエピタキシャル成長用基板においては、最上層に位置するシリコンゲルマニウム膜中の転位はほとんどが９０°転位から構成されていることが分かる。したがって、このようなエピタキシャル成長用基板上にシリコン膜を形成して、ヘテロ接合電界効果トランジスタ構造を作製した場合において、前記シリコン膜に対して等方的かつ均一な引張歪みを負荷することができる。その結果、前記シリコン膜のキャリア移動度は向上し、チャネル層として十分に機能するようになる。
【００４０】
以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【００４１】
【発明の効果】
以上説明したように、本発明のシリコンゲルマニウム膜の作製方法及びエピタキシャル成長用基板によれば、シリコンゲルマニウム膜中の内部歪みを等方的かつ均一に緩和させることができる。したがって、前記エピタキシャル成長用基板、すなわち前記シリコンゲルマニウム膜上にシリコン膜を形成して、ヘテロ接合電界効果トランジスタ構造を作製した場合において、前記シリコン膜に対して等方的かつ均一な引張歪みを負荷することができる。その結果、前記シリコン膜のキャリア移動度は向上し、チャネル層として十分に機能するようになる。
【図面の簡単な説明】
【図１】 シリコンゲルマニウム膜中に６０°転位が導入された状態を示す図である。
【図２】 シリコンゲルマニウム中に９０°転位が導入された状態を示す図である。
【図３】 本発明のエピタキシャル成長用基板の一例を示す構成図である。
【図４】 本発明のエピタキシャル成長用基板の他の例を示す構成図である。
【図５】 本発明に従って得たエピタキシャル成長用基板の表面原子力間顕微鏡像である。
【図６】 従来のエピタキシャル成長用基板の表面原子力間顕微鏡像である。
【符号の説明】
１、１１ シリコン基板
４、１４ シリコンゲルマニウム膜
６ ６０°転位
８、１８ 転位線
９、１９ バーガースベクトル
１２ ゲルマニウム界面層
１３ シリコンゲルマニウム中間層
１６ ９０°転位
２０、３０ エピタキシャル成長用基板
２２ ＧａＡｓ界面層
Claims (18)
- シリコン基板を準備する工程と、
前記シリコン基板上に、ゲルマニウムを含む界面層を形成する工程と、
前記界面層上にシリコンゲルマニウム膜を形成する工程とを具え、
前記シリコンゲルマニウム膜の、少なくとも前記シリコン基板側に９０°転位を含むようにすることを特徴とする、シリコンゲルマニウム膜の作製方法。 - 前記界面層と前記シリコンゲルマニウム膜との間に、シリコンゲルマニウム中間層を形成する工程を具えることを特徴とする、請求項１に記載のシリコンゲルマニウム膜の作製方法。
- 前記シリコンゲルマニウム膜の結晶格子は、等方的になることを特徴とする、請求項１または２に記載のシリコンゲルマニウム膜の作製方法。
- 前記界面層の厚さが０．１ｎｍ〜１０ｎｍであることを特徴とする、請求項１〜３のいずれか一に記載のシリコンゲルマニウム膜の作製方法。
- シリコン基板を準備する工程と、
前記シリコン基板上に、ＧａＡｓを含む界面層を形成する工程と、
前記界面層上にシリコンゲルマニウム膜を形成する工程とを具え、
前記シリコンゲルマニウム膜の、少なくとも前記シリコン基板側に９０°転位を含むようにすることを特徴とする、シリコンゲルマニウム膜の作製方法。 - 前記界面層と前記シリコンゲルマニウム膜との間に、シリコンゲルマニウム中間層を形成する工程を具えることを特徴とする、請求項５に記載のシリコンゲルマニウム膜の作製方法。
- 前記シリコンゲルマニウム膜の結晶格子は、等方的になることを特徴とする、請求項５または６に記載のシリコンゲルマニウム膜の作製方法。
- 前記界面層の厚さが０．１ｎｍ〜１０ｎｍであることを特徴とする、請求項５〜７のいずれか一に記載のシリコンゲルマニウム膜の作製方法。
- シリコン基板と、
前記シリコン基板上に形成されたゲルマニウムを含む界面層と、
前記界面層上に形成されたシリコンゲルマニウム膜とを具え、
前記シリコンゲルマニウム膜の、少なくとも前記シリコン基板側に９０°転位を含むことを特徴とする、エピタキシャル成長用基板。 - 前記界面層と前記シリコンゲルマニウム膜との間に形成された、シリコンゲルマニウム中間層を具えることを特徴とする、請求項９に記載のエピタキシャル成長用基板。
- 前記シリコンゲルマニウム膜の結晶格子は等方的になることを特徴とする、請求項９または１０に記載のエピタキシャル成長用基板。
- 前記界面層の厚さが０．１ｎｍ〜１０ｎｍであることを特徴とする、請求項９〜１１のいずれか一に記載のエピタキシャル成長用基板。
- シリコン基板と、
前記シリコン基板上に形成されたＧａＡｓを含む界面層と、
前記界面層上に形成されたシリコンゲルマニウム膜とを具え、
前記シリコンゲルマニウム膜の、少なくとも前記シリコン基板側に９０°転位を含むことを特徴とする、エピタキシャル成長用基板。 - 前記界面層と前記シリコンゲルマニウム膜との間に形成された、シリコンゲルマニウム中間層を具えることを特徴とする、請求項１３に記載のエピタキシャル成長用基板。
- 前記シリコンゲルマニウム膜の結晶格子は等方的になることを特徴とする、請求項１３または１４に記載のエピタキシャル成長用基板。
- 前記界面層の厚さが０．１ｎｍ〜１０ｎｍであることを特徴とする、請求項１３〜１５のいずれか一に記載のエピタキシャル成長用基板。
- 請求項９〜１６のいずれか一に記載のエピタキシャル成長用基板と、
前記エピタキシャル成長用基板上に形成されたシリコン膜と、
を具えることを特徴とする、多層膜構造体。 - 請求項１７に記載の多層膜構造体を含むことを特徴とする、ヘテロ接合電界効果トランジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002335165A JP3851950B2 (ja) | 2002-11-19 | 2002-11-19 | シリコンゲルマニウム膜の作製方法、エピタキシャル成長用基板、多層膜構造体及びヘテロ接合電界効果トランジスタ |
| US10/714,644 US20040137735A1 (en) | 2002-11-19 | 2003-11-18 | Method for fabricating a SiGe film, substrate for epitaxial growth and multilayered structure |
| EP03257257A EP1422745A3 (en) | 2002-11-19 | 2003-11-18 | Method for fabricating a sige film, substrate for epitaxial growth and multilayered structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002335165A JP3851950B2 (ja) | 2002-11-19 | 2002-11-19 | シリコンゲルマニウム膜の作製方法、エピタキシャル成長用基板、多層膜構造体及びヘテロ接合電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172276A JP2004172276A (ja) | 2004-06-17 |
| JP3851950B2 true JP3851950B2 (ja) | 2006-11-29 |
Family
ID=32212062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002335165A Expired - Lifetime JP3851950B2 (ja) | 2002-11-19 | 2002-11-19 | シリコンゲルマニウム膜の作製方法、エピタキシャル成長用基板、多層膜構造体及びヘテロ接合電界効果トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040137735A1 (ja) |
| EP (1) | EP1422745A3 (ja) |
| JP (1) | JP3851950B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4296276B2 (ja) * | 2004-07-14 | 2009-07-15 | 国立大学法人名古屋大学 | エピタキシャル成長用基材の製造方法 |
| JP5156950B2 (ja) * | 2005-12-08 | 2013-03-06 | 国立大学法人名古屋大学 | 歪み緩和ゲルマニウム膜の製造方法並びに多層膜構造体 |
| US8138495B2 (en) | 2008-01-02 | 2012-03-20 | Alcatel Lucent | Film stress management for MEMS through selective relaxation |
| WO2017051775A1 (ja) | 2015-09-24 | 2017-03-30 | 東洋アルミニウム株式会社 | ペースト組成物及びシリコンゲルマニウム層の形成方法 |
| US10176991B1 (en) * | 2017-07-06 | 2019-01-08 | Wisconsin Alumni Research Foundation | High-quality, single-crystalline silicon-germanium films |
| JP2022157011A (ja) | 2021-03-31 | 2022-10-14 | 東洋アルミニウム株式会社 | ペースト組成物、及び、ゲルマニウム化合物層の形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5183778A (en) * | 1989-11-20 | 1993-02-02 | Fujitsu Limited | Method of producing a semiconductor device |
| US6039803A (en) * | 1996-06-28 | 2000-03-21 | Massachusetts Institute Of Technology | Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon |
| JP3403076B2 (ja) * | 1998-06-30 | 2003-05-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
| DE19859429A1 (de) * | 1998-12-22 | 2000-06-29 | Daimler Chrysler Ag | Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten |
| DE60039875D1 (de) * | 1999-06-25 | 2008-09-25 | Massachusetts Inst Technology | Zyklisches thermisches ausheilverfahren zur reduktion von kristallversetzungen |
| JP4269541B2 (ja) * | 2000-08-01 | 2009-05-27 | 株式会社Ｓｕｍｃｏ | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 |
-
2002
- 2002-11-19 JP JP2002335165A patent/JP3851950B2/ja not_active Expired - Lifetime
-
2003
- 2003-11-18 US US10/714,644 patent/US20040137735A1/en not_active Abandoned
- 2003-11-18 EP EP03257257A patent/EP1422745A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US20040137735A1 (en) | 2004-07-15 |
| EP1422745A2 (en) | 2004-05-26 |
| JP2004172276A (ja) | 2004-06-17 |
| EP1422745A3 (en) | 2007-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2694120B2 (ja) | 疑似基板構造体 | |
| US6525338B2 (en) | Semiconductor substrate, field effect transistor, method of forming SiGe layer and method of forming strained Si layer using same, and method of manufacturing field effect transistor | |
| TWI222106B (en) | Semiconductor substrate, field-effect transistor, and their production methods | |
| JP4446424B2 (ja) | 緩和ＳｉＧｅ基板の製造方法 | |
| US7357838B2 (en) | Relaxed silicon germanium substrate with low defect density | |
| JP2003178975A (ja) | 半導体装置及びその製造方法 | |
| JP3851950B2 (ja) | シリコンゲルマニウム膜の作製方法、エピタキシャル成長用基板、多層膜構造体及びヘテロ接合電界効果トランジスタ | |
| JP2004179462A (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ | |
| JP3488914B2 (ja) | 半導体装置製造方法 | |
| JP3967695B2 (ja) | 歪み緩和ＳｉＧｅ基板の製造方法 | |
| JP4039013B2 (ja) | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 | |
| JPH11233440A (ja) | 半導体装置 | |
| JP4296276B2 (ja) | エピタキシャル成長用基材の製造方法 | |
| JP2004349522A (ja) | 半導体基板の製造方法 | |
| JP3078927B2 (ja) | 化合物半導体薄膜の成長方法 | |
| JP2002356399A (ja) | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 | |
| JP3985288B2 (ja) | 半導体結晶成長方法 | |
| JPH04186824A (ja) | 半導体基板およびその製造方法 | |
| JP2742854B2 (ja) | 半導体薄膜の製造方法 | |
| JP4557505B2 (ja) | 半導体基板の製造方法 | |
| JPH04241413A (ja) | 半導体基板及びその製造方法並びに半導体装置 | |
| JPS60210832A (ja) | 化合物半導体結晶基板の製造方法 | |
| JP4254102B2 (ja) | 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法 | |
| JP2008515209A (ja) | 基体の上に歪み層を製造する方法、及び層構造 | |
| JPH1083962A (ja) | Ｓｏｓ基板の形成方法およびそれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040520 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3851950 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |