JP5156950B2 - 歪み緩和ゲルマニウム膜の製造方法並びに多層膜構造体 - Google Patents

歪み緩和ゲルマニウム膜の製造方法並びに多層膜構造体 Download PDF

Info

Publication number
JP5156950B2
JP5156950B2 JP2007549211A JP2007549211A JP5156950B2 JP 5156950 B2 JP5156950 B2 JP 5156950B2 JP 2007549211 A JP2007549211 A JP 2007549211A JP 2007549211 A JP2007549211 A JP 2007549211A JP 5156950 B2 JP5156950 B2 JP 5156950B2
Authority
JP
Japan
Prior art keywords
silicon
film
germanium film
strain relaxation
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007549211A
Other languages
English (en)
Other versions
JPWO2007066811A1 (ja
Inventor
酒井　　朗
勝規 湯川
中塚　　理
正毅 小川
鎭明 財満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Tokai National Higher Education and Research System NUC
Original Assignee
Nagoya University NUC
Tokai National Higher Education and Research System NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC, Tokai National Higher Education and Research System NUC filed Critical Nagoya University NUC
Priority to JP2007549211A priority Critical patent/JP5156950B2/ja
Publication of JPWO2007066811A1 publication Critical patent/JPWO2007066811A1/ja
Application granted granted Critical
Publication of JP5156950B2 publication Critical patent/JP5156950B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、歪み緩和ゲルマニウム膜の製造方法及び多層膜構造体に関し、より詳しくは、シリコン含有基材上に形成されて、例えば半導体デバイスとしての電界効果トランジスタにおいて、チャネル層や歪み緩和バッファ層として好適に利用することのできる、歪み緩和ゲルマニウム膜の製造方法及び多層膜構造体に関する。
近年、金属−絶縁膜−半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）等の高速化を図るべく、面内引張歪みが付与された歪みシリコン膜をチャネル領域に用いることにより、チャネル領域におけるエネルギーバンド構造を変調して電子のキャリア移動度を向上させる研究が盛んに行われている。なお、面内引張歪みとは、膜と平行な面内で結晶格子が横方向に引っ張られることで発生する歪みである。
シリコン膜に面内引張歪みを与えて歪みシリコン膜とするには、シリコンよりも大きな格子定数をもつ下地層の上に、化学的堆積又は物理的蒸着によってシリコン膜をエピタキシャル成長させる必要がある。この下地層としては、シリコン基板上に化学的堆積又は物理的蒸着によってエピタキシャル成長させて形成した、シリコンよりも大きな格子定数をもち、かつ、歪み緩和したシリコンゲルマニウム膜が通常用いられている。
一方、ＭＯＳＦＥＴのさらなる高速化を図るべく、歪みシリコン膜よりも高いキャリア移動度を期待できる、ゲルマニウム膜をチャネル領域に用いることも研究されている。この場合、ゲルマニウム膜はシリコン基板上に直接エピタキシャル成長させることで形成される。
このように、シリコン基板上にシリコンゲルマニウム膜又はゲルマニウム膜をエピタキシャル成長させる場合、シリコンゲルマニウム又はゲルマニウムはシリコンよりも大きな格子定数をもつため、成長の初期段階では格子不整合により歪みを内包して成長するが、成長が進んで膜厚が臨界膜厚を超えると、シリコン基板との界面に転位が導入され、この転位の導入により膜内の歪みが緩和される。その結果、シリコンゲルマニウム又はゲルマニウム本来の格子定数をもつ歪み緩和シリコンゲルマニウム膜又は歪み緩和ゲルマニウム膜となる。
ここに、チャネル領域に利用される歪みシリコン膜やゲルマニウム膜において、キャリア移動度のさらなる向上を図るためには、シリコン基板に対する結晶傾斜の揺らぎ（モザイシティ）をより小さくし、結晶方位がより揃ったより高い結晶性をもたせることが要求される。そして、これらの要求に応えるには、歪みの制御や、歪み緩和の主たる担い手となる転位の制御を如何に行うかが重要となる。
シリコン基板上にエピタキシャル成長により形成される膜における歪み緩和は、前述のとおり、シリコン基板との界面に転位が導入されることによってなされる。このとき導入される主な転位には、６０°転位と、刃状転位（９０°転位）とがある。
例えば、シリコン（００１）基板上にシリコンゲルマニウム膜をエピタキシャル成長させると、シリコン基板との界面に６０°転位が導入されることで膜内の歪み緩和が達成される。この６０°転位のバーガースベクトルは、シリコン基板表面に対して垂直方向及び水平方向の刃状成分と、シリコン基板に対して水平方向の螺旋成分とを有する。このため、６０°転位によって歪み緩和されたシリコンゲルマニウム膜の結晶格子は、シリコン基板に対して微小傾斜するとともに、シリコン基板と平行な面内において微小回転して、不均一なモザイク構造となる。このようなモザイク構造をもち、シリコン基板に対する結晶傾斜の揺らぎ（モザイシティ）の大きなシリコンゲルマニウム膜上に歪みシリコンチャネル層を形成しても、歪みシリコンチャネル層におけるモザイシティも大きくなって結晶性が低下し、目的とする高いキャリア移動度を実現することができない。
一方、例えばシリコン（００１）基板上にゲルマニウム膜をエピタキシャル成長させると、シリコン基板との界面に主に刃状転位が導入され、この刃状転位の導入により膜内の歪緩和が達成されると、一般に考えられている。この刃状転位のバーガースベクトルは、シリコン基板に対して水平で転位線に対して垂直な方向の刃状成分のみを有しており、シリコン基板と平行な面内の傾斜成分及び回転成分を有しない。このため、刃状転位によって歪み緩和されたゲルマニウム膜は、シリコン基板に対する結晶傾斜の揺らぎ（モザイシティ）が小さくなり、結晶方位の揃った高い結晶性をもつものとなる。したがって、エピタキシャル成長によりシリコン基板上に直接形成されたゲルマニウム膜は、目的とする高いキャリア移動度の実現が期待できる。
しかしながら、シリコン基板上にエピタキシャル成長により形成される従来のゲルマニウム膜の歪み緩和過程においては、シリコン基板との界面に刃状転位が導入されると同時に６０°転位が不規則に導入されてしまうことを避けられず、これに起因する結晶性の低下が問題であった。
すなわち、シリコン基板上にエピタキシャル成長により形成した従来のゲルマニウム膜においては、シリコン基板との界面における平面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、透過型電子顕微鏡）像が図１３に示されるように、縦横に延びる刃状転位の転位線が略９０°の角度で交差して網目状に配列してなるネットワーク状構造（図１３に格子模様で明示）がシリコン基板との界面に複数存在し、隣り合うネットワーク状構造同士の境界（各ネットワーク状構造の食い違い部分）に６０°転位が不規則的に存在していることが確認できる（例えば、ｊ．Ｇ．Ｚｈｕ ｅｔ ａｌ．，Ｐｈｉｌ．Ｍａｇ．Ａ６２，３１９（１９９０）参照）。６０°転位の導入は、前述のとおり、モザイシティの増大による結晶性低下の原因となる。このため、従来のゲルマニウム膜をチャネル層とするＭＯＳＦＥＴにおいては、期待に添わないキャリア移動度の低下を生じさせることが懸念される。
なお、特開２００４−１７２２７６号公報には、転位制御層として機能しうる界面層をシリコン基板とシリコンゲルマニウム膜との間に形成することにより、シリコンゲルマニウム膜のシリコン基板側に刃状転位（刃状転位）を導入する技術が開示されている。
この特開２００４−１７２２７６号公報に開示された技術では、シリコン基板を１００〜４００℃に加熱し、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：分子線エピタキシー）法等の成膜手法を用いることにより、シリコン基板上にまず厚さが０．１〜１０ｎｍのゲルマニウム界面層を形成する。次いで、シリコン基板を同温度に保持した状態で、同じくＭＢＥ法などの成膜手法を用いて、ゲルマニウム界面層上に厚さが１〜５０ｎｍのシリコンゲルマニウム中間層を形成する。なお、このシリコンゲルマニウム中間層は、後の熱処理に伴う平坦性の低下を抑制するためのものである。次いで、シリコン基板を３００〜７００℃に加熱し、同じくＭＢＥ法などの成膜手法を用いることにより、シリコンゲルマニウム中間層上にシリコンゲルマニウム膜を形成する。こうしてシリコン基板上にまずゲルマニウム界面層を形成し、この界面層を転位制御層として機能させることにより、この界面層上に形成されたシリコンゲルマニウム膜の、シリコン基板側に刃状転位を形成するようにしている。
しかしながら、特開２００４−１７２２７６号公報に開示された技術によっても、不規則的に導入される６０°転位を効果的に減少させることが困難であった。
特開２００４−１７２２７６号公報
ｊ．Ｇ．Ｚｈｕ ｅｔ ａｌ．，Ｐｈｉｌ．Ｍａｇ．Ａ６２，３１９（１９９０）
本発明は上記実情に鑑みてなされたものであり、刃状転位により歪み緩和されたゲルマニウム膜において、不規則的に導入される６０°転位を極力減少させることで、モザイシティを小さくして、結晶性をより向上させることを解決すべき技術課題とするものである。
上記課題を解決する本発明の歪み緩和ゲルマニウム膜の製造方法は、刃状転位によって歪み緩和されたゲルマニウム膜をシリコン含有基材上にエピタキシャル成長により形成する歪み緩和ゲルマニウム膜の製造方法であって、前記シリコン含有基材上に、ゲルマニウム結晶粒よりなる複数のハットクラスタにより構成されるとともに各該ハットクラスタ同士の衝突部分に前記刃状転位の発生源となりうる欠陥核を有するゲルマニウム転位制御層を、エピタキシャル成長により形成する転位制御層形成工程と、前記ゲルマニウム転位制御層上に、前記ハットクラスタが破壊されることのない低温域で、アモルファスゲルマニウム膜をエピタキシャル成長により形成する低温堆積工程と、前記低温域よりも高温の高温域で前記アモルファスゲルマニウム膜を熱処理することにより、該アモルファスゲルマニウム膜を結晶化して結晶化ゲルマニウム膜を形成する結晶化工程と、前記結晶化ゲルマニウム膜を熱処理することにより、前記欠陥核を発生源とする前記刃状転位を前記シリコン含有基材との界面に導入し、該刃状転位によって歪み緩和された前記歪み緩和ゲルマニウム膜を前記シリコン含有基材上に形成する熱処理工程とを備えていることを特徴とするものである。
ここに、シリコン含有基材とは、単一のシリコン基材（必要に応じて又は不可避的に不純物元素を含んでいてもよい）よりなる単層構造のものの他、このシリコン基材上にＳｉＯ２等の熱酸化膜よりなる絶縁層を形成し、さらにこの絶縁層の上にシリコン層を形成してなる多層構造のものも含む意味である。具体的には、シリコン含有基材として、単層構造のシリコン基板や、シリコン層／シリコン酸化膜層／シリコン基板の多層構造となるＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
また、刃状転位とは、転位の変位ベクトル（バーガースベクトル）と転位線とが９０°の角度をなす転位（９０°転位）を意味し、６０°転位とは、転位の変位ベクトル（バーガースベクトル）と転位線とが６０°の角度をなす転位を意味する。
さらに、ハットクラスタとは、ゲルマニウムのクラスタがｈｕｔ（小屋）の屋根状（正面形状及び中心線に沿う縦断面形状が台形、底面形状が長方形、横断面形状が三角形）の形状をもつことに基づく名称であり、Ｓｉ（００１）面上に特定の方位関係を持って形成される、特定の結晶面に囲まれたゲルマニウム結晶粒のことをいう。
本発明の歪み緩和ゲルマニウム膜の製造方法は、好適な態様において、前記転位制御層形成工程で、前記ゲルマニウム転位制御層を０．１〜２ｎｍの厚さで形成する。
本発明の歪み緩和ゲルマニウム膜の製造方法は、好適な態様において、前記転位制御層形成工程で、２００℃を超え、かつ、６００℃以下の温度で前記ゲルマニウム転位制御層を形成する。
本発明の歪み緩和ゲルマニウム膜の製造方法は、好適な態様において、前記シリコン含有基材との界面の１μｍ四方の範囲における６０°転位の転位線の総計長さが１０μｍ以下とされた前記歪み緩和ゲルマニウム膜が前記熱処理工程で形成されるように、前記転位制御層形成工程で温度制御しながら前記ゲルマニウム転位制御層を形成する。
本発明の歪み緩和ゲルマニウム膜の製造方法は、好適な態様において、前記低温堆積工程で、０℃以上、かつ、２００℃未満の温度で前記アモルファスゲルマニウム膜を形成する。
本発明の歪み緩和ゲルマニウム膜の製造方法は、好適な態様において、前記結晶化工程で、２００〜５００℃の温度で熱処理する。
本発明の歪み緩和ゲルマニウム膜の製造方法は、好適な態様において、前記熱処理工程で、５００℃を超え、かつ、９００℃以下の温度で熱処理する。
本発明の歪み緩和ゲルマニウム膜の製造方法の好適な態様において、前記歪み緩和ゲルマニウム膜は、前記シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが１０μｍ以下とされている。
上記課題を解決する本発明の多層膜構造体（第１の発明に係る多層膜構造体）は、シリコン含有基材と、該シリコン含有基材上にエピタキシャル成長により形成され、該シリコン含有基材との界面に導入された、欠陥核を発生源とする刃状転位を有する歪み緩和ゲルマニウム膜とから構成され、前記歪み緩和ゲルマニウム膜は、前記シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが１０μｍ以下とされ、かつ算術平均表面粗さＲａが８ｎｍ以下であることを特徴とするものである。
このシリコン含有基材と歪み緩和ゲルマニウム膜とから構成された第１の発明に係る多層膜構造体における歪み緩和ゲルマニウム膜は、好適な態様において、前記シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが８μｍ以下とされている。また、この第１の発明に係る多層膜構造体における歪み緩和ゲルマニウム膜は、好適な態様において、膜厚が５〜１０００ｎｍである。
さらに、上記課題を解決する本発明の他の多層膜構造体（第２の発明に係る多層膜構造体）は、シリコン含有基材と、該シリコン含有基材上にエピタキシャル成長により形成され該シリコン含有基材との界面に導入された刃状転位を有する歪み緩和ゲルマニウム膜に対して、シリコンを固相拡散させてなるシリコンゲルマニウム膜とを備え、前記歪み緩和ゲルマニウム膜は、前記シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが１０μｍ以下とされていることを特徴とするものである。このシリコン含有基材とシリコンゲルマニウム膜とを備えた第２の発明に係る多層膜構造体は、好適な態様において、前記シリコンゲルマニウム膜上に形成されたシリコン膜をさらに備えている。
加えて、このシリコン含有基材とシリコンゲルマニウム膜とを備えた第２の発明に係る多層膜構造体における前記歪み緩和ゲルマニウム膜は、好適な態様において、前記シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが８μｍ以下とされている。また、この第２の発明に係る多層膜構造体における歪み緩和ゲルマニウム膜は、好適な態様において、膜厚が５〜１０００ｎｍである。さらに、この第２の発明に係る多層膜構造体における歪み緩和ゲルマニウム膜は、好適な態様において、算術平均表面粗さＲａが８ｎｍ以下である。
本発明の実施例１に係り、歪み緩和ゲルマニウム膜及び多層膜構造体の製造工程を模式的に示す構成図である。 本発明の実施例１に係り、ハットクラスタを模式的に示す平面図である。 各試料の平面透過電子顕微鏡像であり、（ａ）は実施例１で得られた歪み緩和ゲルマニウム膜についてのもの、（ｂ）は比較例１で得られた歪み緩和ゲルマニウム膜についてのものである。 Ｘ線回折法（Ｘ線の照射面積が１ｍｍ２程度）を用いて測定した各試料の２次元逆格子空間マップを示し、（ａ）は実施例１で得られた歪み緩和ゲルマニウム膜についてのもの、（ｂ）は比較例１で得られた歪み緩和ゲルマニウム膜についてのものである。 図４に示したＧｅ（００４）逆格子点付近におけるＸＲＤ ωスキャンプロファイルを示し、（ａ）は実施例１で得られた歪み緩和ゲルマニウム膜についてのもの、（ｂ）は比較例１で得られた歪み緩和ゲルマニウム膜についてのものである。 Ｘ線回折法（Ｘ線の照射面積が１０μｍ２程度）を用いて測定した各試料の２次元逆格子空間マップを示し、（ａ）は実施例１で得られた歪み緩和ゲルマニウム膜についてのもの、（ｂ）は比較例１で得られた歪み緩和ゲルマニウム膜についてのものである。 図６に示したＧｅ（００４）逆格子点付近におけるＸＲＤ ωスキャンプロファイルを示し、（ａ）は実施例１で得られた歪み緩和ゲルマニウム膜についてのもの、（ｂ）は比較例１で得られた歪み緩和ゲルマニウム膜についてのものである。 各試料の表面反射高速電子回折像を示し、（ａ）は実施例１においてＧｅ転位制御層を形成した直後に得られたもの、（ｂ）は比較例２においてＧｅ転位制御層を形成した直後に得られたものである。 （ａ）はＸ線回折法（Ｘ線の照射面積が１ｍｍ２程度）を用いて測定した比較例２の試料の２次元逆格子空間マップを示し、（ｂ）は（ａ）に示したＧｅ（００４）逆格子点付近におけるＸＲＤ ωスキャンプロファイルを示す。 各試料の表面反射高速電子回折像を示し、（ａ）は比較例３においてＧｅ転位制御層を形成した直後に得られたもの、（ｂ）は比較例４においてＧｅ転位制御層を形成した直後に得られたものである。 各試料の平面透過電子顕微鏡像であり、（ａ）は比較例３で得られた歪み緩和ゲルマニウム膜についてのもの、（ｂ）は比較例４で得られた歪み緩和ゲルマニウム膜についてのものである。 本発明の実施例２に係り、多層膜構造体の製造工程を模式的に示す構成図である。 従来の歪み緩和ゲルマニウム膜の平面透過電子顕微鏡像である。
本発明に係る多層膜構造体は、第１の発明に係るものと、第２の発明に係るものとがある。
第１の発明に係る多層膜構造体は、シリコン含有基材と、該シリコン含有基材上にエピタキシャル成長により形成され、該シリコン含有基材との界面に導入された、欠陥核を発生源とする刃状転位を有する歪み緩和ゲルマニウム膜とから構成されている。そして、この第１の発明に係る多層膜構造体における歪み緩和ゲルマニウム膜は、前記シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが１０μｍ以下とされ、かつ算術平均表面粗さＲａが８ｎｍ以下とされている。
また、第２の発明に係る多層膜構造体は、シリコン含有基材と、該シリコン含有基材上にエピタキシャル成長により形成され該シリコン含有基材との界面に導入された刃状転位を有する歪み緩和ゲルマニウム膜に対して、シリコンを固相拡散させてなるシリコンゲルマニウム膜とを備えている。そして、この第２の発明に係る多層膜構造体における前記歪み緩和ゲルマニウム膜は、前記シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが１０μｍ以下とされている。すなわち、第２の発明に係る多層膜構造体は、シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが１０μｍ以下とされた歪み緩和ゲルマニウムに対して、シリコンを固相拡散させてなるシリコンゲルマニウム膜を備えている。
すなわち、第１若しくは第２の発明に係る多層膜構造体における歪み緩和ゲルマニウム膜又は本発明の製造方法によって製造される歪み緩和ゲルマニウム膜は、シリコン含有基材上にエピタキシャル成長により形成されたものであって、該シリコン含有基材との界面に刃状転位を有して、該刃状転位によって歪み緩和されたゲルマニウム膜であり、かつ、シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが１０μｍ以下とされている。
以下の説明において、「本発明に係る歪み緩和ゲルマニウム膜」とは、シリコン含有基材上にエピタキシャル成長により形成されたものであって、該シリコン含有基材との界面に刃状転位を有して、該刃状転位によって歪み緩和されたゲルマニウム膜であり、かつ、シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが１０μｍ以下とされたものを意味する。
６０°転位のバーガースベクトルは、Ｓｉ（００１）面に対して傾いた成分を持つため、６０°転位の導入に伴ってゲルマニウム膜の結晶格子が微傾斜する。結晶格子が微傾斜すると、面内において不均一な微傾斜揺らぎをもつゲルマニウムドメイン形成の原因となり、モザイシティが増大して結晶性が低下する。この点、本発明に係る歪み緩和ゲルマニウム膜は、１μｍ四方の範囲における６０°転位の転位線の総計長さが１０μｍ以下とされており、不規則的に導入される６０°転位が極力減少されている。このため、本発明に係る歪み緩和ゲルマニウム膜は、規則的に導入された刃状転位によって優先的に歪み緩和されており、モザイシティが小さく、結晶性がより向上している。
したがって、本発明に係る歪み緩和ゲルマニウム膜を例えば半導体デバイスとしてのＭＯＳＦＥＴにおけるチャネル層に適用すれば、このゲルマニウムチャネル層において極めて高いキャリア移動度を実現することが可能になる。
また、第２の発明に係る多層膜構造体のように、本発明に係る歪み緩和ゲルマニウム膜に対してシリコンを高温固相拡散させてシリコンゲルマニウム膜とすれば、このシリコンゲルマニウム膜を、モザイシティが小さく、結晶性の高い歪み緩和シリコンゲルマニウムバッファ層として、好適に利用することができる。このため、このシリコンゲルマニウム膜よりなる歪み緩和シリコンゲルマニウムバッファ層の上にシリコン膜を形成して歪みシリコン層とすれば、この歪みシリコン層において極めて高いキャリア移動度を実現することが可能になる。
なお、本発明に係る歪み緩和ゲルマニウム膜を８００〜１３００℃（好ましくは１０００〜１２００℃、より好ましくは１１００〜１２００℃）程度の温度で１〜３００分程度加熱すれば、シリコン含有基材とゲルマニウム膜との間でシリコン原子及びゲルマニウム原子を相互に固相拡散させることにより両原子同士を混合させて、歪み緩和したシリコンゲルマニウム膜とすることができる。また、このシリコンの高温固相拡散は、必要に応じてゲルマニウム膜上にさらにシリコン被膜を形成してから行うこともできる。こうすれば、シリコン被膜とゲルマニウム膜との間でもシリコン原子及びゲルマニウム原子を相互拡散させることができるので、ゲルマニウム膜へのシリコン原子の固相拡散が促進され、シリコンゲルマニウム膜におけるゲルマニウム組成比を速やかにかつ大きく低下させることができる。
ここに、シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが１０μｍを超えると、６０°転位の導入に伴う結晶格子の微傾斜により、モザイシティが増大して、期待に添わない結晶性低下が懸念される。かかる観点より、本発明に係る歪み緩和ゲルマニウム膜においては、１μｍ四方の前記範囲における６０°転位の転位線の総計長さは８μｍ以下であることが好ましく、７．５μｍ以下であることがより好ましい。この６０°転位の転位線の総計長さは短ければ短いほど好ましい。なお、現段階で実規可能な前記総計長さの下限は７μｍ程度である。
また、本発明に係る歪み緩和ゲルマニウム膜の厚さは特に限定されず、適用条件に応じて適宜設定可能であるが、５〜１０００ｎｍとすることが好ましい。膜厚が薄すぎると、表面粗さの影響により歪み緩和ゲルマニウム膜の均一性が損なわれるため望ましくない。また、膜厚が厚すぎると、膜の成長に原料と時間を消費するため、経済的コストの点から望ましくない。この歪み緩和ゲルマニウム膜の膜厚は１０〜５００ｎｍとすることがより好ましく、１０〜１００ｎｍとすることが特に好ましい。
第１の発明に係る多層膜構造体における歪み緩和ゲルマニウム膜は、算術平均表面粗さＲａが８ｎｍ以下とされている。また、第２の発明に係る多層膜構造体における歪み緩和ゲルマニウム膜又は本発明の製造方法によって製造される歪み緩和ゲルマニウム膜は、好適な態様において、算術平均表面粗さＲａが８ｎｍ以下とされている。このように表面平坦性に優れた歪み緩和ゲルマニウム膜は、後述するように、ゲルマニウム転位制御層を形成する際の温度を適切に制御することにより、得ることができる。
なお、本発明に係る歪み緩和ゲルマニウム膜をＭＯＳＦＥＴのチャネル層に適用する場合は、５〜１００ｎｍ程度とすることが望ましく、また、本発明に係る歪み緩和ゲルマニウム膜をＭＯＳＦＥＴのバッファ層に適用する場合は、２０〜１００ｎｍ程度とすることが望ましい。
前記シリコン含有基材上に形成された本発明に係る歪み緩和ゲルマニウム膜は、好適な態様において、多層膜構造体として、半導体基板又は電子基板等に用いることができる。
すなわち、第１又は第２の発明に係る多層膜構造体は、半導体基板又は電子基板等に好適に用いることができる。
例えば、前記シリコン含有基材と、このシリコン含有基材上に形成された歪み緩和ゲルマニウム膜とから構成された第１の発明に係る多層膜構造体は、この歪み緩和ゲルマニウム膜をチャネル層として利用した、半導体デバイスとしての電界効果トランジスタ（ＭＯＳＦＥＴ等）に好適に用いることができる。
また、前記シリコン含有基材と、このシリコン含有基材上に形成された歪み緩和ゲルマニウム膜に対して、シリコンを固相拡散させてなるシリコンゲルマニウム膜とを備えた第２の発明に係る多層膜構造体は、例えばこのシリコンゲルマニウム膜上にさらにシリコン膜を形成することで、このシリコン膜をチャネル層として利用した、半導体デバイスとしての電界効果トランジスタ（ＭＯＳＦＥＴ等）に好適に用いることができる。
本発明に係る歪み緩和ゲルマニウム膜は、本発明に係る歪み緩和ゲルマニウム膜の製造方法により製造することができる。
本発明に係る歪み緩和ゲルマニウム膜の製造方法は、刃状転位によって歪み緩和されたゲルマニウム膜をシリコン含有基材上にエピタキシャル成長により形成する方法であって、転位制御層形成工程と、低温堆積工程と、結晶化工程と、熱処理工程とを備えている。
前記転位制御層形成工程では、前記シリコン含有基材上に、ゲルマニウム結晶粒よりなる複数のハットクラスタにより構成されるとともに各該ハットクラスタ同士の衝突部分に前記刃状転位の発生源となりうる欠陥核を有するゲルマニウム転位制御層を、エピタキシャル成長により形成する。このとき形成される各ハットクラスタはそれぞれが略同一の形状及び大きさを有しており、かつ、整然と配列していることから、各ハットクラスタ同士の衝突部分に形成される前記欠陥核も規則正しく整然と配置されている。また、この欠陥核は、刃状転位と同様の性質を有しており、刃状転位の発生源となりうるものである（Ａ．Ｓａｋａｉ ａｎｄ Ｔ．Ｔａｔｓｕｍｉ，Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．７１，４００７（１９９３）参照）。
前記ゲルマニウム転位制御層の形成方法としては特に限定されず、シリコン含有基材を所定温度に加熱し、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：分子線エピタキシー）法などの公知の成膜手法を用いることにより、シリコン含有基材上にゲルマニウム転位制御層を形成することができる。
前記ゲルマニウム転位制御層を形成する際の加熱温度としては、２００℃を超え、かつ６００℃以下の温度とすることが好ましく、３００〜５００℃とすることがより好ましく、３００〜４００℃とすることが特に好ましい。このときの加熱温度が低すぎると、ゲルマニウム転位制御層がアモルファス構造になるため、前記ハットクラスタを形成することができない。一方、加熱温度が高すぎるとハットクラスタが形成されなくなるため、目的の構造を形成できない。
ここに、不規則な６０°転位の導入が抑制された歪み緩和ゲルマニウム膜を形成するため、及び表面平坦性の優れた歪み緩和ゲルマニウム膜を形成するためには、前記ゲルマニウム転位制御層を形成する際の加熱温度を適切に制御することが極めて重要である。
このため、シリコン含有基材との界面の１μｍ四方の範囲における６０°転位の転位線の総計長さが１０μｍ以下（より好ましくは８μｍ以下、特に好ましくは７．５μｍ以下）とされた歪み緩和ゲルマニウム膜が熱処理工程で形成されるように、前記転位制御層形成工程では、シリコン含有基材の温度を適切に温度制御しながら前記ゲルマニウム転位制御層を形成することが好ましい。
前記ゲルマニウム転位制御層の厚さは０．１〜２ｎｍとすることが好ましく、０．３〜１ｎｍとすることがより好ましい。このゲルマニウム転位制御層の厚さが厚すぎると、ハットクラスタが融合するため、適切な規則的欠陥核が導入できない。一方、ゲルマニウム転位制御層の厚さが薄すぎると、ハットクラスタの密度が低くなるため、十分な数の欠陥核が形成できない。
前記低温堆積工程では、前記ゲルマニウム転位制御層上に、前記ハットクラスタが破壊されることのない低温域で、アモルファスゲルマニウム膜をエピタキシャル成長により形成する。
前記アモルファスゲルマニウム膜を形成する際の加熱温度としては、０℃以上、かつ、２００℃未満の温度とすることが好ましく、０〜１００℃とすることがより好ましい。このときの加熱温度が高すぎると、形成時にゲルマニウムがエピタキシャル成長して、期待しない転位が導入され、また表面粗さも増大する。ゲルマニウム原子の活動により前記ハットクラスタが破壊されてしまう。一方、加熱温度を０℃未満にすることは、製造装置に特別な機構が必要になるため、経済的コストの点から望ましくない。
前記アモルファスゲルマニウム膜の厚さは、目的とする歪み緩和ゲルマニウム膜の厚さに応じて適宜設定可能であるが、５〜１０００ｎｍとすることが好ましい。膜厚が薄すぎると、表面粗さの影響により歪み緩和ゲルマニウム膜の均一性が損なわれるため望ましくない。また、膜厚が厚すぎると、膜の成長に原料と時間を消費するため、経済的コストの点から望ましくない。このアモルファスゲルマニウム膜の膜厚は１０〜５００ｎｍとすることがより好ましく、１０〜１００ｎｍとすることが特に好ましい。
前記結晶化工程では、前記低温域よりも高温の高温域で前記アモルファスゲルマニウム膜を熱処理することにより、該アモルファスゲルマニウム膜を結晶化して結晶化ゲルマニウム膜を形成する。なお、この結晶化工程で熱処理することにより、前記ハットクラスタは破壊されるが、各ハットクラスタ同士の衝突部分に形成されていた前記欠陥核は整然と配置されたまま残存する。
前記アモルファスゲルマニウム膜を結晶化して結晶化ゲルマニウムを形成する際の加熱温度としては、２００〜５００℃の温度とすることが好ましく、２００〜３００℃の温度とすることがより好ましい。このときの加熱温度が高すぎると、刃状転位導入前に歪み緩和が促進されるため、意図しない６０°転位の導入を招く。一方、加熱温度が低すぎると、アモルファスゲルマニウム膜を結晶化することができず、結晶化していないゲルマニウム膜を次の熱処理工程で加熱すると刃状転位導入前に歪み緩和が促進されるため、同様に意図しない６０°転位の導入を招く。
前記熱処理工程では、前記結晶化ゲルマニウム膜を熱処理することにより、前記欠陥核を発生源とする前記刃状転位を前記シリコン含有基材との界面に導入し、該刃状転位によって歪み緩和された前記歪み緩和ゲルマニウム膜を前記シリコン含有基材上に形成する。このとき、整然と配置された欠陥核から伸びて刃状転位が形成されることによって、不規則的に導入される６０°転位を効果的に減少させることができる。このため、得られた歪み緩和ゲルマニウム膜は、より優先的に刃状転位によって歪み緩和がなされており、モザイシティが小さく、結晶性の高いものとなる。
この熱処理工程における加熱温度としては、５００℃を超え、かつ、９００℃以下の温度とすることが好ましく、６００〜８００℃とすることがより好ましい。このときの加熱温度が低すぎると、刃状転位の発達が不十分となって、歪み緩和を完全に達成することができない。一方、加熱温度が高すぎると、ゲルマニウムとシリコンの固相拡散が進み、ゲルマニウム層を維持できない。
こうして前記転位制御層形成工程、前記低温堆積工程、前記結晶化工程及び前記熱処理工程を順に実施することにより、シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが１０μｍ以下となる歪み緩和ゲルマニウム膜を形成することができる。
このように本発明の歪み緩和ゲルマニウム膜の製造方法では、シリコン含有基材上にエピタキシャル成長によりゲルマニウム膜を形成する過程において、まずゲルマニウム転位制御層を形成することにより、６０°転位の導入を抑制でき、その結果、よりモザイシティの小さな歪み緩和Ｇｅ膜を形成できる。
したがって、本発明の歪み緩和ゲルマニウム膜の製造方法によれば、結晶微傾斜の揺らぎの少ない、従来よりも結晶性の高い高品質な歪み緩和ゲルマニウム膜をシリコン含有基材上に形成することが可能となる。よって、この歪み緩和ゲルマニウム膜によれば、キャリア移動度の更なる向上を期待でき、この歪み緩和ゲルマニウム膜をチャネル層に用いたＭＯＳＦＥＴを作製することによって、半導体デバイスのさらなる高速化、低消費電力化及び高集積化を期待できる。
また、本発明に係る歪み緩和ゲルマニウム膜から、例えば高温固相拡散法によりシリコンゲルマニウム膜を形成すれば、結晶性の高いシリコンゲルマニウム膜を得ることができる。したがって、このシリコンゲルマニウム膜をバッファ層としてこの上にシリコン膜を形成すれば、高品質の歪みシリコン膜を得ることができる。よって、得られた歪みシリコン膜をチャネル層に用いたＭＯＳＦＥＴを作製すれば、半導体デバイスのさらなる高速化、低消費電力化及び高集積化を期待できる。
以下、実施例により、本発明を更に詳しく説明するが本発明はこれらに限定されるものではない。
（実施例１）
本実施例は、本発明の製造方法により製造される歪み緩和ゲルマニウム膜及び第１の発明に係る多層膜構造体を半導体デバイスに利用することのできる半導体基板に適用したものである。なお、以下の説明においてＧｅはゲルマニウムのことである。
この多層膜構造体よりなる半導体基板１は、図１（ｃ）に示されるように、シリコン含有基材としてのシリコン基板（Ｓｉ（００１）基板）２と、このシリコン基板２上にエピタキシャル成長により形成され、刃状転位によって歪み緩和された歪み緩和Ｇｅ膜３とから構成されている。そして、この歪み緩和Ｇｅ膜３は、シリコン基板２との界面に、規則的に導入された刃状転位４を有しており、かつ、シリコン基板２との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが７．４μｍとされている。
かかる構成を有する半導体基板１は、歪み緩和Ｇｅ膜３をチャネル層として利用することで、チャネル層におけるキャリア移動度が向上したＭＯＳＦＥＴに好適に用いることができる。
この半導体基板１は、図１に模式的に示される製造方法により、以下のようにして製造した。
＜転位制御層形成工程＞
シリコン基板（Ｓｉ（００１）基板）２を準備し、このシリコン基板２を洗浄後４００℃に加熱し、ＭＢＥ法を用いてエピタキシャル成長させることにより、厚さ０．５ｎｍの極薄Ｇｅ層よりなるＧｅ転位制御層５をシリコン基板２上に形成した（図１（ａ）参照）。
このＧｅ転位制御層５は、Ｇｅ結晶粒よりなる複数のＧｅハットクラスタ６により構成されている。なお、Ｇｅハットクラスタ６はシリコン基板２の表面全体を層状に覆うように形成されている。このＧｅハットクラスタ６は、図２に模式的に示されるように、ｈｕｔ（小屋）の屋根状（正面及び背面形状並びに中心線に沿う縦断面形状が台形、底面形状が長方形、右側面及び左側面並びに横断面形状が三角形）の形状を有し、Ｓｉ（００１）面上に特定の方位関係を持って形成された、特定の結晶面に囲まれたＧｅ結晶粒よりなる。
そして、各Ｇｅハットクラスタ６同士の衝突部分（図２にＡ矢印で示す部分）に欠陥核７が形成されている。これらのＧｅハットクラスタ６はそれぞれが略同一の形状及び大きさを有しており、かつ、整然と配列している。このため、各Ｇｅハットクラスタ６同士の衝突部分に形成される各欠陥核７も規則正しく整然と配置されている。なお、この欠陥核７は、刃状転位と同様の性質を有しており、刃状転位の発生源となりうるものである。
＜低温堆積工程＞
次いで、Ｇｅハットクラスタ６が破壊されることのない低温域、具体的には室温にて、ＭＢＥ法を用いてアモルファス状のＧｅをＧｅ転位制御層５上にエピタキシャル成長させることにより、Ｇｅ転位制御層５上に膜厚３５ｎｍのアモルファスＧｅ膜８を形成した（図１（ｂ）参照）。
＜結晶化工程＞
そして、Ｇｅ転位制御層５及びアモルファスＧｅ膜８が形成されたシリコン基板２を２００℃で１０分間加熱、保持して、アモルファスＧｅ膜８を熱処理することにより、このアモルファスＧｅ膜８を結晶化して結晶化Ｇｅ膜９を形成した（図１（ｃ）参照）。
なお、この結晶化工程で熱処理することにより、Ｇｅハットクラスタ６は破壊されるが、各Ｇｅハットクラスタ６同士の衝突部分に形成されていた欠陥核７は整然と配置されたまま残存している。
＜熱処理工程＞
最後に、結晶化Ｇｅ膜９が形成されたシリコン基板２を７００℃で１０分間加熱、保持して、結晶化Ｇｅ膜９を熱処理することにより、欠陥核７を発生源として刃状転位４をシリコン基板２との界面に導入し、この刃状転位４によって歪み緩和された歪み緩和Ｇｅ膜３をシリコン基板２上に形成した（図１（ｃ）参照）。
（比較例１）
Ｇｅ転位制御層５を形成しないこと以外は、前記実施例１と同様である。
＜低温堆積工程＞
実施例１と同様のシリコン基板（Ｓｉ（００１）基板）を準備し、このシリコン基板を洗浄後室温にて、ＭＢＥ法を用いてアモルファス状のＧｅをシリコン基板上にエピタキシャル成長させることにより、シリコン基板上に膜厚３５ｎｍのアモルファスＧｅ膜を形成した。
＜結晶化工程＞
そして、アモルファスＧｅ膜が形成されたシリコン基板を２００℃で１０分間加熱、保持して、アモルファスＧｅ膜を熱処理することにより、このアモルファスＧｅ膜を結晶化して結晶化Ｇｅ膜を形成した。
＜熱処理工程＞
最後に、結晶化Ｇｅ膜が形成されたシリコン基板を７００℃で１０分間加熱、保持して、結晶化Ｇｅ膜を熱処理することにより、刃状転位をシリコン基板との界面に導入し、この刃状転位によって歪み緩和された歪み緩和Ｇｅ膜をシリコン基板上に形成した。
＜平面透過電子顕微鏡像による評価＞
前記実施例１及び前記比較例１で得られた歪み緩和Ｇｅ膜の平面ＴＥＭ像を図３に示す。
なお、図３（ａ）が実施例１に係る歪み緩和Ｇｅ膜３を示し、図３（ｂ）が比較例１に係る歪み緩和Ｇｅ膜を示す。また、図３（ａ）及び図３（ｂ）において、縦横に交差して延びている線が刃状転位の転位線であり、ランダム方向に延び、長さが１０〜２００ｎｍ程度の短く途切れた線が不規則的に導入された６０°転位の転位線である。
実施例１及び比較例１の歪み緩和Ｇｅ膜は、いずれも、縦横に延びる刃状転位の転位線が略９０°の角度で交差して網目状に配列してなるネットワーク状構造が形成されるとともに、このネットワーク状構造が乱れた部分に６０°転位が形成されていた。
実施例１及び比較例１の歪み緩和Ｇｅ膜について、シリコン基板との界面の１μｍ四方の範囲においては、６０°転位の転位線の長さを調べたところ、実施例１では７．４μｍであり、比較例１では１０．３μｍであった。したがって、極薄Ｇｅ層よりなるＧｅ転位制御層５をシリコン基板２上に形成することにより、不規則的な６０°転位の導入を抑制できることがわかる。
＜エックス線回折法による評価＞
前記実施例１及び前記比較例１で得られた歪み緩和Ｇｅ膜について、市販のＸ線回折（ＸＲＤ）装置（商品名「Ｘ’Ｐｅｒｔ Ｐｒｏ ＭＲＤ」、ＰＡＮａｌｙｔｉｃａｌ社製）を用いたＸＲＤ法により、２次元逆格子空間マップを調べた結果を図４に示す。
なお、図４（ａ）が実施例１に係る歪み緩和Ｇｅ膜３を示し、図４（ｂ）が比較例１に係る歪み緩和Ｇｅ膜を示す。また、これらの図は、Ｘ線の照射面積が１ｍｍ２程度であるときの、Ｇｅ（００４）逆格子点付近のＸ線回折強度分布を示す。そして、図４（ａ）及び図４（ｂ）において、縦軸及び横軸は、それぞれ［００１］方向（基板垂直方向）及び［１１０］方向（基板水平方向）の面間隔の逆数を表している。
さらに、特徴をより詳細に比較するため、Ｇｅ（００４）逆格子点におけるＸＲＤ ωスキャンプロファイルを図５に示す。この図５に示されるωスキャンのプロファイルは、図４のピーク位置における［０１１］方向の断面図に相当する。なお、図５（ａ）が実施例１に係る歪み緩和Ｇｅ膜３を示し、図５（ｂ）が比較例１に係る歪み緩和Ｇｅ膜を示す。
実施例１及び比較例１の歪み緩和Ｇｅ膜のいずれも、ωスキャンのプロファイルは、鋭く強いピーク（Ｉ）と比較的ブロードで弱いピーク（ＩＩ）との二つから構成されていることがわかる。
また、ωスキャンの半値幅は、Ｇｅ膜内の微傾斜に起因するモザイシティを表しており、微傾斜の揺らぎの少ない場合ほど半値幅は小さくなる。Ｓｉ（００１）基板上のＧｅ膜は、刃状転位の優先的な導入によって、従来のＳｉＧｅ膜等と比較して、モザイシティの小さな結晶ドメインによって構成されていると考えられる。そして、半値幅の小さな鋭いピーク（Ｉ）は、Ｓｉ基板に対する微傾斜がほとんどない領域からの回折によるものと考えられる。しかし、よりブロードなピーク（ＩＩ）は、これ以外に、比較的大きな傾斜角を持つ結晶ドメインが一部に存在することを示唆している。そして、この比較的大きな傾斜角を持つ結晶ドメインが存在するのは、不規則に導入された６０°転位が原因であると考えられる（Ｓ．Ｍｏｃｈｉｚｕｋｉ，Ａ．Ｓａｋａｉ，Ｎ．Ｔａｏｋａ，Ｏ．Ｎａｋａｔｓｕｋａ，Ｓ．Ｔａｋｅｄａ，Ｓ．Ｋｉｍｕｒａ，Ｍ．Ｏｇａｗａ，ａｎｄ Ｓ．Ｚａｉｍａ，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ，ｔｏ ｂｅ ｐｕｂｌｉｓｈｅｄ．参照）。
ωスキャンプロファイルにより評価した各ピークの半値幅を表１に示す。なお、表１における半値幅の単位はａｒｃｓｅｃである。
極薄Ｇｅ層よりなるＧｅ転位制御層５を形成した実施例１の歪み緩和Ｇｅ膜３は、Ｇｅ転位制御層５を形成しなかった比較例１の歪み緩和Ｇｅ膜と比較して、ピーク（Ｉ）及びピーク（ＩＩ）ともに半値幅が小さかった。したがって、Ｇｅ転位制御層５を形成することにより、ミリメートルサイズの領域において、より微傾斜の揺らぎの小さい、すなわちよりモザイシティの小さい歪み緩和Ｇｅ膜を得ることができることがわかる。
次に、マイクロメートルサイズの微細な領域における結晶性を評価するために、高輝度Ｘ線マイクロビームを用いたＸＲＤ法（放射光施設Ｓｐｒｉｎｇ−８のビームラインＢＬ１３ＸＵにて実施）により、２次元逆格子空間マップを調べた結果を図６に示す。
なお、図６（ａ）が実施例１に係る歪み緩和Ｇｅ膜３を示し、図６（ｂ）が比較例１に係る歪み緩和Ｇｅ膜を示す。また、これらの図は、Ｘ線の照射面積が１０μｍ２程度であるときの、Ｇｅ（００４）逆格子点付近のＸ線回折強度分布を示す。そして、図６（ａ）及び図６（ｂ）において、縦軸及び横軸は、それぞれ［００１］方向（基板垂直方向）及び［１１０］方向（基板水平方向）の面間隔の逆数を表している。
さらに、特徴をより詳細に比較するため、Ｇｅ（００４）逆格子点におけるＸＲＤ ωスキャンプロファイルを図７に示す。この図７に示されるωスキャンのプロファイルは、図６のピーク位置における［０１１］方向の断面図に相当する。なお、図７（ａ）が実施例１に係る歪み緩和Ｇｅ膜３を示し、図７（ｂ）が比較例１に係る歪み緩和Ｇｅ膜を示す。
実施例１及び比較例１の歪み緩和Ｇｅ膜のいずれも、ωスキャンのプロファイルは、鋭く強いピーク（Ｉ）と比較的ブロードで弱いピーク（ＩＩ）との二つから構成されていることがわかる。
また、ωスキャンプロファイルにより評価した各ピークの半値幅を表２に示す。なお、表２における半値幅の単位はａｒｃｓｅｃである。
極薄Ｇｅ層よりなるＧｅ転位制御層５を形成した実施例１の歪み緩和Ｇｅ膜３は、Ｇｅ転位制御層５を形成しなかった比較例１の歪み緩和Ｇｅ膜と比較して、ピーク（ＩＩ）の半値幅が小さかった。したがって、Ｇｅ転位制御層５を形成することにより、マイクロメートルサイズの領域においても、より微傾斜の揺らぎの小さい、すなわちよりモザイシティの小さい歪み緩和Ｇｅ膜を得ることができることがわかる。
以上の評価結果より、シリコン基板２上にエピタキシャル成長によりＧｅ膜を形成する過程において、まず極薄Ｇｅ層よりなるＧｅ転位制御層５を形成することにより、６０°転位の導入を抑制でき、その結果、よりモザイシティの小さな歪み緩和Ｇｅ膜３を形成できることがわかった。
したがって、本実施例によれば、結晶微傾斜の揺らぎの少ない、従来よりも結晶性の高い高品質な歪み緩和Ｇｅ膜をＳｉ（００１）基板上に形成することが可能となる。
（比較例２）
前記転位制御層形成工程で、Ｇｅ転位制御層を形成する際の温度を４００℃から２００℃に変更すること以外は、前記実施例１と同様にして比較例２の試料を得た。
＜ＲＨＥＥＤ回折による評価＞
前記実施例１及び前記比較例２において、Ｇｅ転位制御層を形成した直後の、表面反射高速電子回折（ＲＨＥＥＤ：Ｒｅｆｌｅｃｔｉｏｎ Ｈｉｇｈ‐Ｅｎｅｒｇｙ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）像を図８に示す。
なお図８（ａ）が実施例１に係るＧｅ転位制御層５を示し、図８（ｂ）が比較例２に係るＧｅ転位制御層を示す。
４００℃の成長温度でＧｅ転位制御層５を形成した実施例１に係る表面ＲＨＥＥＤ像においては、表面に形成されたＧｅハットクラスタ６を囲む特定の結晶面（ファセット面）からの回折に起因する回折スポットが明瞭に観察される（図８（ａ）の円内参照）。一方、２００℃の成長温度でＧｅ転位制御層を形成した比較例２に係る表面ＲＨＥＥＤ像においては、そのような回折スポットが観察されず（図８（ｂ）の円内参照）、十分なハットクラスタが形成されていないことが明らかである。
したがって、２００℃以下の成長温度では、Ｇｅ転位制御層から十分なハットクラスタが形成されないことがわかる。
＜エックス線回折法による評価＞
前記比較例２で得られた歪み緩和Ｇｅ膜について、前述した市販のＸ線回折（ＸＲＤ）装置を用いたＸＲＤ法により、２次元逆格子空間マップを調べた結果を図９（ａ）に示す。また、同試料のＧｅ（００４）逆格子点におけるＸＲＤ ωスキャンプロファイルを図９（ｂ）に示す。
比較例２の歪み緩和Ｇｅ膜においても、図９（ｂ）に示されるωスキャンのプロファイルは、図５（ａ）に示される前記実施例１と同様、鋭く強いピーク（Ｉ）とブロードで弱いピーク（ＩＩ）との二つから構成されていることがわかる。
また、図９（ｂ）に示される比較例２に係るωスキャンのプロファイルにより評価した各ピークの半値幅を表３に示す。なお、表３における半値幅の単位はａｒｃｓｅｃである。
Ｇｅ転位制御層５からＧｅハットクラスタ６を十分に形成した前記実施例１に係る歪み緩和Ｇｅ膜３は、比較例２に係る歪み緩和Ｇｅ膜と比較して、ピーク（Ｉ）及びピーク（ＩＩ）の何れも半値幅が小さかった。
したがって、Ｇｅ転位制御層５からＧｅハットクラスタ６を十分に形成することにより、より微傾斜の揺らぎの小さい、すなわちよりモザイシティの小さい歪み緩和Ｇｅ膜を得ることができることがわかる。
（比較例３、４）
前記転位制御層形成工程で、Ｇｅ転位制御層を形成する際の温度を４００℃から４５０℃、５００℃に変更すること以外は、前記実施例１と同様にして比較例３、４の試料を得た。
＜ＲＨＥＥＤ回折による評価＞
Ｇｅ転位制御層を形成する際の基板温度を４５０℃とした比較例３及びＧｅ転位制御層を形成する際の基板温度を５００℃とした比較例４において、Ｇｅ転位制御層を形成した直後の、表面反射高速電子回折（ＲＨＥＥＤ）像を図１０に示す。
なお、図１０（ａ）が比較例３に係るＧｅ転位制御層を示し、図１０（ｂ）が比較例４に係るＧｅ転位制御層を示す。
４００℃の成長温度でＧｅ転位制御層５を形成した実施例１に係る表面ＲＨＥＥＤ像と同様に、比較例３及び４に係る表面ＲＨＥＥＤ像においては、表面に形成されたハットクラスタを囲む特定の結晶面（ファセット面）からの回折に起因する回折スポットが明瞭に観察される。
また、Ｇｅ転位制御層を形成する際の基板温度を５００℃とした比較例４に係る表面ＲＨＥＥＤ像においては、ハットクラスタ起因の回折像とともに斜め方向に伸びるストリーク状の回折像も観察される。これは試料表面に形成されたマクロアイランドからの回折像と見られる。したがって、基板温度が５００℃の比較例４においては、基板温度が４００℃である実施例１の場合に比較して、結晶化ゲルマニウム膜形成後の試料表面で、マクロアイランドの形成によって、表面粗さが増大していることがわかる。
＜平面透過電子顕微鏡像による評価＞
前記比較例３及び４で得られた歪み緩和Ｇｅ膜の平面ＴＥＭ像を図１１に示す。
なお、図１１（ａ）が比較例３に係る歪み緩和Ｇｅ膜を示し、図１１（ｂ）が比較例４に係る歪み緩和Ｇｅ膜を示す。
基板温度が４５０℃の比較例３に係る歪み緩和Ｇｅ膜及び基板温度が５００℃の比較例４に係る歪み緩和Ｇｅ膜において、縦横に交差して網目状に配列した刃状転位のネットワーク構造が確認されるとともに、このネットワーク構造が乱れた部分に６０°転位（図１１（ａ）及び（ｂ）において実線で示した部位）が形成されている。
また、比較例３及び比較例４に係る歪み緩和Ｇｅ膜について、シリコン基板との界面の１μｍ四方の範囲における、６０°転位の転位線の長さを調べた。その結果、基板温度が４５０℃の比較例３では１１．６μｍであり、基板温度が５００℃の比較例４では１４．６μｍであった。
したがって、転位制御層形成工程でＧｅ転位制御層をシリコン基板上に形成する際の基板温度が４５０℃以上になると、最終的に不規則な６０°転位の導入を引き起こしてしまうことが分かる。
＜原子間力顕微鏡による表面粗さの比較＞
前記実施例１、前記比較例１、前記比較例３及び前記比較例４で得られた歪み緩和Ｇｅ膜の試料に関して、その算術平均表面粗さＲａを原子間力顕微鏡により評価した結果を表４に示す。

表４より、転位制御層形成工程における基板温度を４００℃とした実施例１の試料表面が最も平坦性が良好であることがわかる。一方、転位制御層形成工程における基板温度を４５０℃以上とした比較例３及び４の試料表面は、Ｇｅ転位制御層を形成しなかった比較例１の試料表面と比べても、表面平坦性の点で劣ることがわかる。これは、マクロアイランドの形成などによって、結晶化ゲルマニウム膜形成後の試料表面が荒れてしまっている事に起因すると考えられる。
したがって、表面平坦性に優れた歪み緩和Ｇｅ膜を得るためには、極薄のＧｅ転位制御層の形成時における基板温度が重要であることがわかる。
以上の結果より、不規則な６０°転位の導入を抑制するため、及び表面平坦性の優れた歪み緩和Ｇｅ膜を形成するためには、Ｇｅ転位制御層の形成時における基板温度を制御し、適切な転位制御層を形成することが極めて重要であることがわかる。
ただし、今回の結果において明らかになった４００℃という最適な基板温度の絶対値は、その測定方法にも強く依存する。本実施例及び比較例では、基板温度制御装置が参照する熱伝対温度計を、放射温度計を用いて測定した基板表面温度により予め校正しておき、実際の成長においては、熱伝対温度計による温度制御を行った。実施例に用いた成長装置で見積もられた最適な基板温度が、必ずしも他の成長装置において絶対的な指標となる値ではないことには注意が必要である。
（実施例２）
本実施例の多層膜構造体よりなる半導体基板１０は、図１２（ｃ）に示されるように、シリコン含有基材としてのシリコン基板２と、このシリコン基板２上にエピタキシャル成長により形成され、刃状転位によって歪み緩和された歪み緩和Ｇｅ膜に対して、シリコンを固相拡散させてなる歪み緩和ＳｉＧｅ膜１１と、この歪み緩和ＳｉＧｅ膜１１上にエピタキシャル成長により形成された歪みシリコン膜１２とから構成されている。
この半導体基板１０は、図１２に模式的に示される製造方法により、以下のようにして製造した。
まず、前記実施例１で得られた多層膜構造体としての半導体基板１（図１２（ａ）参照）を１０００℃で２０分間加熱し、シリコン基板２から歪み緩和Ｇｅ膜３へシリコンを固相拡散させて、歪み緩和Ｇｅ膜３を歪み緩和ＳｉＧｅ膜１１とした（図１２（ｂ）参照）。
そして、ＭＢＥ法を用いて６００℃の成長温度にてシリコンをエピタキシャル成長させることにより、前記歪み緩和ＳｉＧｅ膜１１上に膜厚５０ｎｍの歪みシリコン膜１２を形成した。
こうして得られた半導体基板１０は、歪みシリコン膜１２をチャネル層として利用することで、チャネル層におけるキャリア移動度が向上したＭＯＳＦＥＴに好適に用いることができる。
なお、この実施例２において、まず、前記実施例１で得られた多層膜構造体としての半導体基板１に対して、ＭＢＥ法を用いて室温にてシリコンを成長させることにより、歪み緩和Ｇｅ膜３上にシリコン被膜を形成し、その後１０００℃で２０分間加熱して、シリコン基板２及び該シリコン被膜から歪み緩和Ｇｅ膜３へシリコンを固相拡散させて、歪み緩和Ｇｅ膜３を歪み緩和ＳｉＧｅ膜１１としてもよい。

Claims (17)

  1. 刃状転位によって歪み緩和されたゲルマニウム膜をシリコン含有基材上にエピタキシャル成長により形成する歪み緩和ゲルマニウム膜の製造方法であって、
    前記シリコン含有基材上に、ゲルマニウム結晶粒よりなる複数のハットクラスタにより構成されるとともに各該ハットクラスタ同士の衝突部分に前記刃状転位の発生源となりうる欠陥核を有するゲルマニウム転位制御層を、エピタキシャル成長により形成する転位制御層形成工程と、
    前記ゲルマニウム転位制御層上に、前記ハットクラスタが破壊されることのない低温域で、アモルファスゲルマニウム膜をエピタキシャル成長により形成する低温堆積工程と、
    前記低温域よりも高温の高温域で前記アモルファスゲルマニウム膜を熱処理することにより、該アモルファスゲルマニウム膜を結晶化して結晶化ゲルマニウム膜を形成する結晶化工程と、
    前記結晶化ゲルマニウム膜を熱処理することにより、前記欠陥核を発生源とする前記刃状転位を前記シリコン含有基材との界面に導入し、該刃状転位によって歪み緩和された前記歪み緩和ゲルマニウム膜を前記シリコン含有基材上に形成する熱処理工程とを備えていることを特徴とする歪み緩和ゲルマニウム膜の製造方法。
  2. 前記転位制御層形成工程では、前記ゲルマニウム転位制御層を０．１〜２ｎｍの厚さで形成することを特徴とする請求項１に記載の歪み緩和ゲルマニウム膜の製造方法。
  3. 前記転位制御層形成工程では、２００℃を超え、かつ、６００℃以下の温度で前記ゲルマニウム転位制御層を形成することを特徴とする請求項１又は２に記載の歪み緩和ゲルマニウム膜の製造方法。
  4. 前記シリコン含有基材との界面の１μｍ四方の範囲における６０°転位の転位線の総計長さが１０μｍ以下とされた前記歪み緩和ゲルマニウム膜が前記熱処理工程で形成されるように、前記転位制御層形成工程で温度制御しながら前記ゲルマニウム転位制御層を形成することを特徴とする請求項３に記載の歪み緩和ゲルマニウム膜の製造方法。
  5. 前記低温堆積工程では、０℃以上、かつ、２００℃未満の温度で前記アモルファスゲルマニウム膜を形成することを特徴とする請求項１乃至４のいずれか一つに記載の歪み緩和ゲルマニウム膜の製造方法。
  6. 前記結晶化工程では、２００〜５００℃の温度で熱処理することを特徴とする請求項１乃至５のいずれか一つに記載の歪み緩和ゲルマニウム膜の製造方法。
  7. 前記熱処理工程では、５００℃を超え、かつ、９００℃以下の温度で熱処理することを特徴とする請求項１乃至６のいずれか一つに記載の歪み緩和ゲルマニウム膜の製造方法。
  8. 前記歪み緩和ゲルマニウム膜は、前記シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが１０μｍ以下とされていることを特徴とする請求項１乃至７のいずれか一つに記載の歪み緩和ゲルマニウム膜の製造方法。
  9. シリコン含有基材と、該シリコン含有基材上にエピタキシャル成長により形成され、該シリコン含有基材との界面に導入された、欠陥核を発生源とする刃状転位を有する歪み緩和ゲルマニウム膜とから構成され、
    前記歪み緩和ゲルマニウム膜は、前記シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが１０μｍ以下とされ、かつ算術平均表面粗さＲａが８ｎｍ以下であることを特徴とする多層膜構造体。
  10. シリコン含有基材と、該シリコン含有基材上にエピタキシャル成長により形成され該シリコン含有基材との界面に導入された刃状転位を有する歪み緩和ゲルマニウム膜に対して、シリコンを固相拡散させてなるシリコンゲルマニウム膜とを備え、
    前記歪み緩和ゲルマニウム膜は、前記シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが１０μｍ以下とされていることを特徴とする多層膜構造体。
  11. 前記シリコンゲルマニウム膜上に形成されたシリコン膜をさらに備えていることを特徴とする請求項１０に載の多層膜構造体。
  12. 前記歪み緩和ゲルマニウム膜は、前記シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが８μｍ以下とされていることを特徴とする請求項９に記載の多層膜構造体。
  13. 前記歪み緩和ゲルマニウム膜は、膜厚が５〜１０００ｎｍであることを特徴とする請求項９又は１２に記載の多層膜構造体。
  14. 前記歪み緩和ゲルマニウム膜は、前記シリコン含有基材との界面の１μｍ四方の範囲において、６０°転位の転位線の総計長さが８μｍ以下とされていることを特徴とする請求項１０又は１１に記載の多層膜構造体。
  15. 前記歪み緩和ゲルマニウム膜は、膜厚が５〜１０００ｎｍであることを特徴とする請求項１０、１１又は１４に記載の多層膜構造体。
  16. 前記歪み緩和ゲルマニウム膜は、算術平均表面粗さＲａが８ｎｍ以下であることを特徴とする請求項１０、１１、１４又は１５に記載の多層膜構造体。
  17. 前記歪み緩和ゲルマニウム膜は、請求項１〜８のいずれか１項に記載の歪み緩和ゲルマニウム膜の製造方法により製造されてなる請求項９、１２又は１３に記載の多層膜構造体。
JP2007549211A 2005-12-08 2006-12-06 歪み緩和ゲルマニウム膜の製造方法並びに多層膜構造体 Active JP5156950B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007549211A JP5156950B2 (ja) 2005-12-08 2006-12-06 歪み緩和ゲルマニウム膜の製造方法並びに多層膜構造体

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005355102 2005-12-08
JP2005355102 2005-12-08
JP2007549211A JP5156950B2 (ja) 2005-12-08 2006-12-06 歪み緩和ゲルマニウム膜の製造方法並びに多層膜構造体
PCT/JP2006/324791 WO2007066811A1 (ja) 2005-12-08 2006-12-06 歪み緩和ゲルマニウム膜及びその製造方法並びに多層膜構造体

Publications (2)

Publication Number Publication Date
JPWO2007066811A1 JPWO2007066811A1 (ja) 2009-05-21
JP5156950B2 true JP5156950B2 (ja) 2013-03-06

Family

ID=38122948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007549211A Active JP5156950B2 (ja) 2005-12-08 2006-12-06 歪み緩和ゲルマニウム膜の製造方法並びに多層膜構造体

Country Status (2)

Country Link
JP (1) JP5156950B2 (ja)
WO (1) WO2007066811A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2206808B1 (en) * 2008-12-23 2017-07-12 Imec Method for manufacturing a mono-crystalline semiconductor layer on a substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217413A (ja) * 2001-01-19 2002-08-02 Univ Nagoya 半導体装置製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3024584B2 (ja) * 1997-03-10 2000-03-21 日本電気株式会社 半導体装置の製造方法
JP3851950B2 (ja) * 2002-11-19 2006-11-29 国立大学法人名古屋大学 シリコンゲルマニウム膜の作製方法、エピタキシャル成長用基板、多層膜構造体及びヘテロ接合電界効果トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217413A (ja) * 2001-01-19 2002-08-02 Univ Nagoya 半導体装置製造方法

Also Published As

Publication number Publication date
JPWO2007066811A1 (ja) 2009-05-21
WO2007066811A1 (ja) 2007-06-14

Similar Documents

Publication Publication Date Title
US7364955B2 (en) Methods of manufacturing semiconductor devices having single crystalline silicon layers
CN1187791C (zh) 一种用于结晶硅层的方法
Bruno et al. High-level incorporation of antimony in germanium by laser annealing
US9576793B2 (en) Semiconductor wafer and method for manufacturing the same
JP2003031495A (ja) 半導体装置用基板の製造方法および半導体装置の製造方法
WO2011096489A1 (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP5433462B2 (ja) 半導体装置の製造方法
US20060113596A1 (en) Single crystal substrate and method of fabricating the same
US20070163489A1 (en) Method of forming a layer having a single crystalline structure
TW200407977A (en) Method for improving a semiconductor substrate having SiGe film and semiconductor device manufactured by using this method
CN1157765C (zh) 晶体半导体材料的制造方法以及制造半导体器件的方法
JPWO2013129312A1 (ja) 触媒金属層の製造方法及びグラフェン素材の製造方法
JP5156950B2 (ja) 歪み緩和ゲルマニウム膜の製造方法並びに多層膜構造体
JP4700324B2 (ja) 半導体基板の製造方法
JP2858434B2 (ja) 結晶の形成方法および結晶物品
JP2002270507A (ja) 結晶シリコン層の形成方法および結晶シリコン半導体装置
JPH03290924A (ja) 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法
JP2005072054A (ja) 歪み緩和ＳｉＧｅ基板の製造方法
JP4296276B2 (ja) エピタキシャル成長用基材の製造方法
JP3955959B2 (ja) レーザ照射装置およびレーザ照射方法
JP2756320B2 (ja) 結晶の形成方法
JP2000260711A (ja) 半導体基板製造方法
US20070218607A1 (en) Methods of Forming Single Crystalline Layers and Methods of Manufacturing Semiconductor Devices Having Such Layers
JP2695462B2 (ja) 結晶性半導体膜及びその形成方法
JP2003318109A (ja) シリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

R150 Certificate of patent or registration of utility model

Ref document number: 5156950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350