JP6890802B2 - 半導体積層膜の製造方法、および半導体積層膜 - Google Patents
半導体積層膜の製造方法、および半導体積層膜 Download PDFInfo
- Publication number
- JP6890802B2 JP6890802B2 JP2018527637A JP2018527637A JP6890802B2 JP 6890802 B2 JP6890802 B2 JP 6890802B2 JP 2018527637 A JP2018527637 A JP 2018527637A JP 2018527637 A JP2018527637 A JP 2018527637A JP 6890802 B2 JP6890802 B2 JP 6890802B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- less
- laminated film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 335
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 claims description 134
- 229910052710 silicon Inorganic materials 0.000 claims description 126
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 122
- 239000010703 silicon Substances 0.000 claims description 120
- 238000004544 sputter deposition Methods 0.000 claims description 52
- 230000015572 biosynthetic process Effects 0.000 claims description 49
- 239000007789 gas Substances 0.000 claims description 49
- 229910052732 germanium Inorganic materials 0.000 claims description 45
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 36
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 33
- 230000003746 surface roughness Effects 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 297
- 239000010408 film Substances 0.000 description 131
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 64
- 108091006146 Channels Proteins 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 15
- 230000006835 compression Effects 0.000 description 15
- 238000007906 compression Methods 0.000 description 15
- 125000006850 spacer group Chemical group 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000012212 insulator Substances 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005477 sputtering target Methods 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/88—Tunnel-effect diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
シリコン基板上に、スパッタ法によって、シリコンおよびゲルマニウムを含む半導体層を形成する工程を含み、
前記スパッタ法において、
前記半導体層の成膜温度は、500℃未満であり、かつ、前記半導体層の成膜圧力は、1mTorr以上11mTorr以下であり、
または、
前記半導体層の成膜温度は、600℃未満であり、かつ、前記半導体層の成膜圧力は、2mTorr以上5mTorr未満であり、
スパッタガスにおける水素ガスの体積比は、0.1%未満であり、
前記半導体層の厚さをt(nm)とし、前記半導体層におけるシリコンの原子数とゲルマニウムの原子数との和に対するゲルマニウムの原子数の比をxとすると、
t≦0.881×x−4.79
の関係を満たす。
前記スパッタガスにおける前記水素ガスの体積比は、0.0001%以下であってもよい。
前記半導体層の厚さをt(nm)とし、前記半導体層におけるシリコンの原子数とゲルマニウムの原子数との和に対するゲルマニウムの原子数の比をxとすると、
t≦0.881×x−4.79
の関係を満たしてもよい。
前記半導体層の成膜温度は、350℃以上550℃以下であってもよい。
前記半導体層は、導電性を付与する不純物を含む半導体層であってもよい。
前記半導体層の成膜圧力は、2mTorr以上4mTorr以下であってもよい。
前記半導体層は、前記シリコン基板に格子整合してもよい。
前記半導体層の表面粗さRmsは、1nm以下であってもよい。
前記半導体層は、シリコンおよびゲルマニウムからなってもよい。
シリコン基板と、
前記シリコン基板上に設けられ、シリコンおよびゲルマニウムを含む半導体層と、
を含み、
前記半導体層の表面粗さRmsは、1nm以下であり、
前記半導体層の厚さをt(nm)とし、前記半導体層におけるシリコンの原子数とゲルマニウムの原子数との和に対するゲルマニウムの原子数の比をxとすると、
t≦0.881×x−4.79
の関係を満たす。
前記半導体層は、前記シリコン基板に格子整合し、
前記半導体層の厚さをt(nm)とし、前記半導体層におけるシリコンの原子数とゲルマニウムの原子数との和に対するゲルマニウムの原子数の比をxとすると、
t<0.881×x−4.79
の関係を満たしていてもよい。
前記半導体層の表面粗さRmsは、0.5nm以下であってもよい。
前記半導体層は、シリコンおよびゲルマニウムからなってもよい。
まず、本実施形態に係る半導体積層膜について、図面を参照しながら説明する。図1は、本実施形態に係る半導体積層膜100を模式的に示す断面図である。
半導体層20の厚さをt(nm)とし、半導体層20におけるSiの原子数とGeの原子数との和に対するGeの原子数の比をx(以下、「Ge組成比x」ともいう)とすると、半導体積層膜100は、下記式(2)の関係を満たす。好ましくは、半導体積層膜100は、下記式(3)の関係を満たす。
t<0.881×x−4.79 ・・・ (3)
半導体層20の厚さtは、例えば、断面TEM(Transmission Electron Microscope)像の観察により測定することができる。Ge組成比xは、例えば、二次イオン質量分析法(SIMS; Secondary Ion Mass Spectrometry)やXRD(X−ray diffraction)スペクトルの分析により測定することができる。半導体層20は、式(2)を満たすことにより、格子不整合率fをほぼ0%にすることができ、式(3)を満たすことにより、格子不整合率fを0%にすることができる(詳細は後述)。格子不整合率fが0%となる場合は、格子整合しており、完全圧縮とも呼ばれる。
次に、本実施形態に係る半導体積層膜100の製造方法について、図面を参照しながら説明する。図5は、本実施形態に係る半導体積層膜100の製造方法を説明するためのフローチャートである。
以下に実験例を示し、本発明をより具体的に説明する。なお、本発明は、以下の実験例によって何ら限定されるものではない。
真空反応容器(チャンバー)と試料導入容器(チャンバー)とが真空遮閉器を介して連結されている装置を用いてスパッタを行い、Si基板上にSiGe層を形成した。真空反応容器は、Si用マグネトロンスパッタガンと、Ge用マグネトロンスパッタガンと、を具備している。
上記「3.1.」に示した方法により、Si基板上にSiGe(Si0.7Ge0.3)層を形成した。SiGe層の厚さを30nmとした。SiGe層の成膜圧力を3mTorrとした。スパッタガスとしては、純度99.9999%のArガス(水素ガスなどが0.0001%以下含まれる)、Arガス99.9%と水素ガス0.1%との混合ガス、およびArガス95%と水素ガス5%との混合ガス(%は何れも体積比)の3種類のガスを用い、成膜温度を、370℃、400℃、450℃、500℃、560℃としてSiGe層を成膜した。
上記「3.1.」に示した方法により、Si基板上にSiGe(Si0.77Ge0.23)層を形成した。SiGe層の厚さを273nmとした。スパッタガスとしては、純度99.9999%のArガス(Arガス99.9999%と水素ガスなどが0.0001%以下含まれる)を用いた。成膜圧力を1.2mTorr、2mTorr、3.5mTorr、5mTorr、7mTorr、10mTorrとした。成膜温度を400℃、450℃、500℃、600℃とした。この実験では、350℃未満の成膜温度では、不純物の活性化率が低くなる問題があり、600℃を超える成膜温度領域では、積層膜の平坦化特性面での劣化が見られることで、一般応用を考えた場合の成膜温度として、この成膜温度範囲において条件設定を行った。
上記「3.1.」に示した方法により、Si基板上にSi1−xGex層を形成した。スパッタガスとしては、純度99.9999%のArガス(Arガス99.9999%と水素ガスなどが0.0001%以下含まれる)を用いた。成膜温度を400℃、成膜圧力を3.5mTorrとし、Si1−xGex層の厚さtが、50nm、125nm、280nmのときに、それぞれ格子整合成長するSi1−xGex層のGe組成比xを求めた。
したがって、t<0.881×x−4.79を満たせば、格子不整合率fを0%にすることができることがわかった。式(4)の相関係数Rはほぼ1であった。
上記「3.4.」に示した方法で作製したSi1−xGex層の表面粗さRms(Root Mean Square)をAFMにより測定した。図14は、Ge組成比と、厚さと、表面粗さと、の関係を示す表である。図15は、図14に示す表のスパッタ法の場合の値をプロットしたグラフである。図16は、図14に示す表のCVD法の場合の値をプロットしたグラフである。
次に、本発明に係る半導体積層膜を含む半導体デバイスについて説明する。以下では、本発明に係る半導体積層膜として、上述した半導体積層膜100を含む半導体デバイスについて説明する。
図17は、本実施形態に係る第1半導体デバイス210を模式的に示す断面図である。第1半導体デバイス210は、正孔キャリア型のHEMT(p−HEMTまたはHHMT(High Hole Mobility Transistor))である。第1半導体デバイス210は、図17に示すように、シリコン基板10と、半導体層20と、Siスペーサー層211と、Si供給層212と、Siスペーサー層213と、Siキャップ層214と、ゲート電極215と、ソース電極216と、ドレイン電極217と、を含む。
図18は、本実施形態に係る第2半導体デバイス220を模式的に示す断面図である。第2半導体デバイス220は、正孔キャリア型のDCFET(p−DCFET(Doped Channel Field Effect Transistor))である。第2半導体デバイス220は、図18に示すように、シリコン基板10と、半導体層20と、Siキャップ層221と、ゲート電極222と、ソース電極223と、ドレイン電極224と、を含む。
図19は、本実施形態に係る第3半導体デバイス230を模式的に示す断面図である。第3半導体デバイス230は、正孔トンネル型のRTD(p−RTD(Resonant Tunneling Diode))である。第3半導体デバイス230は、シリコン基板10と、半導体層20と、Si層231と、Si層232と、例えばAlからなる電極層233と、例えばAlからなる電極層234と、を含む。第3半導体デバイス230は、4つのSiGe半導体層20a,20b,20c,20dを有している。
図20は、本実施形態に係る第4半導体デバイス240を模式的に示す断面図である。第4半導体デバイス240は、npn型のヘテロバイポーラトランジスタ(HBT)である。第4半導体デバイス240は、図20に示すように、シリコン基板10と、半導体層20と、Si層241と、コレクタ電極242と、ベース電極243と、エミッタ電極244と、を含む。
Claims (15)
- シリコン基板上に、スパッタ法によって、シリコンおよびゲルマニウムを含む半導体層を形成する工程を含み、
前記スパッタ法において、
前記半導体層の成膜温度は、500℃未満であり、かつ、前記半導体層の成膜圧力は、1mTorr以上11mTorr以下であり、
または、
前記半導体層の成膜温度は、600℃未満であり、かつ、前記半導体層の成膜圧力は、2mTorr以上5mTorr未満であり、
スパッタガスにおける水素ガスの体積比は、0.0001%以下であり、
前記半導体層の厚さをt(nm)とし、前記半導体層におけるシリコンの原子数とゲルマニウムの原子数との和に対するゲルマニウムの原子数の比をxとすると、
t≦0.881×x−4.79
の関係を満たす、半導体積層膜の製造方法。 - 請求項1において、
前記半導体層の成膜温度は、350℃以上550℃以下である、半導体積層膜の製造方法。 - 請求項2において、
前記半導体層は、導電性を付与する不純物を含む半導体層である。半導体積層膜の製造方法。 - 請求項1ないし3のいずれか1項において、
前記半導体層の成膜圧力は、2mTorr以上4mTorr以下である、半導体積層膜
の製造方法。 - 請求項1ないし4のいずれか1項において、
前記半導体層は、前記シリコン基板に格子整合する、半導体積層膜の製造方法。 - 請求項1ないし5のいずれか1項において、
前記半導体層の表面粗さRmsは、1nm以下である、半導体積層膜の製造方法。 - 請求項1ないし6のいずれか1項において、
前記半導体層は、シリコンおよびゲルマニウムからなる、半導体積層膜の製造方法。 - シリコン基板と、
前記シリコン基板上に設けられ、シリコンおよびゲルマニウムを含む半導体層と、
を含み、
前記半導体層の表面粗さRmsは、1nm以下であり、
前記半導体層の厚さをt(nm)とし、前記半導体層におけるシリコンの原子数とゲルマニウムの原子数との和に対するゲルマニウムの原子数の比をxとすると、
t≦0.881×x−4.79
の関係を満たし、
前記半導体層は、シリコンおよびゲルマニウムを含む混晶の半導体層であり、
前記半導体層におけるシリコンの原子数とゲルマニウムの原子数との和に対するゲルマニウムの原子数の比は、0.33より大きい、半導体積層膜。 - 請求項8において、
前記半導体層は、前記シリコン基板に格子整合し、
前記半導体層の厚さをt(nm)とし、前記半導体層におけるシリコンの原子数とゲルマニウムの原子数との和に対するゲルマニウムの原子数の比をxとすると、
t<0.881×x−4.79
の関係を満たす、半導体積層膜。 - 請求項8または9において、
前記半導体層の表面粗さRmsは、0.5nm以下である、半導体積層膜。 - 請求項8ないし10のいずれか1項において、
前記半導体層は、シリコンおよびゲルマニウムからなる、半導体積層膜。 - シリコン基板上に、スパッタ法によって、シリコンおよびゲルマニウムを含む半導体層を形成する工程を含み、
前記スパッタ法において、
前記半導体層の成膜温度は、500℃未満であり、かつ、前記半導体層の成膜圧力は、1mTorr以上11mTorr以下であり、
または、
前記半導体層の成膜温度は、600℃未満であり、かつ、前記半導体層の成膜圧力は、2mTorr以上5mTorr未満であり、
スパッタガスにおける水素ガスの体積比は、0.1%未満であり、
前記半導体層の厚さをt(nm)とし、前記半導体層におけるシリコンの原子数とゲルマニウムの原子数との和に対するゲルマニウムの原子数の比をxとすると、
t≦0.881×x−4.79
の関係を満たし、
前記半導体層は、シリコンおよびゲルマニウムを含む混晶の半導体層である、半導体積
層膜の製造方法。 - 請求項9において、
前記半導体層の厚さは、125nm以上である、半導体積層膜。 - 請求項8,9,10,11,13のいずれか1項において、
前記半導体層におけるシリコンの原子数とゲルマニウムの原子数との和に対するゲルマニウムの原子数の比は、0.355以上である、半導体積層膜。 - シリコン基板と、
前記シリコン基板上に設けられ、シリコンおよびゲルマニウムを含む半導体層と、
を含み、
前記半導体層の表面粗さRmsは、1nm以下であり、
前記半導体層は、前記シリコン基板に格子整合し、
前記半導体層の厚さをt(nm)とし、前記半導体層におけるシリコンの原子数とゲルマニウムの原子数との和に対するゲルマニウムの原子数の比をxとすると、
t<0.881×x−4.79
の関係を満たし、
前記半導体層の厚さは、135nm以上である、半導体積層膜。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016140117 | 2016-07-15 | ||
JP2016140117 | 2016-07-15 | ||
PCT/JP2017/025436 WO2018012546A1 (ja) | 2016-07-15 | 2017-07-12 | 半導体積層膜の製造方法、および半導体積層膜 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018012546A1 JPWO2018012546A1 (ja) | 2019-05-23 |
JP6890802B2 true JP6890802B2 (ja) | 2021-06-18 |
Family
ID=60953052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018527637A Active JP6890802B2 (ja) | 2016-07-15 | 2017-07-12 | 半導体積層膜の製造方法、および半導体積層膜 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11492696B2 (ja) |
EP (1) | EP3486940A4 (ja) |
JP (1) | JP6890802B2 (ja) |
TW (1) | TWI728151B (ja) |
WO (1) | WO2018012546A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109972099B (zh) * | 2019-05-10 | 2020-11-27 | 福建农林大学 | 一种制备片状氧化铁的方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3993533A (en) * | 1975-04-09 | 1976-11-23 | Carnegie-Mellon University | Method for making semiconductors for solar cells |
US6855649B2 (en) | 2001-06-12 | 2005-02-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
JP3970011B2 (ja) * | 2001-12-11 | 2007-09-05 | シャープ株式会社 | 半導体装置及びその製造方法 |
US7187059B2 (en) * | 2004-06-24 | 2007-03-06 | International Business Machines Corporation | Compressive SiGe <110> growth and structure of MOSFET devices |
JP2010226136A (ja) | 2004-08-31 | 2010-10-07 | Tokyo Univ Of Agriculture & Technology | 半導体薄膜製造方法 |
JP4910124B2 (ja) | 2004-08-31 | 2012-04-04 | 国立大学法人東京農工大学 | 半導体薄膜製造装置および方法 |
US7514726B2 (en) * | 2006-03-21 | 2009-04-07 | The United States Of America As Represented By The Aministrator Of The National Aeronautics And Space Administration | Graded index silicon geranium on lattice matched silicon geranium semiconductor alloy |
JP2008021674A (ja) | 2006-07-10 | 2008-01-31 | Tokyo Univ Of Agriculture & Technology | 半導体積層膜、及び半導体積層膜作製用装置 |
JP2008198656A (ja) * | 2007-02-08 | 2008-08-28 | Shin Etsu Chem Co Ltd | 半導体基板の製造方法 |
JP5216716B2 (ja) * | 2008-08-20 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
CN101866834B (zh) * | 2009-12-11 | 2011-09-14 | 清华大学 | 高Ge组分SiGe材料的方法 |
JP2015153775A (ja) * | 2014-02-10 | 2015-08-24 | 国立大学法人東京農工大学 | 高移動度トランジスタおよびその製造方法 |
-
2017
- 2017-07-12 WO PCT/JP2017/025436 patent/WO2018012546A1/ja unknown
- 2017-07-12 US US16/317,751 patent/US11492696B2/en active Active
- 2017-07-12 EP EP17827672.1A patent/EP3486940A4/en active Pending
- 2017-07-12 JP JP2018527637A patent/JP6890802B2/ja active Active
- 2017-07-14 TW TW106123693A patent/TWI728151B/zh active
-
2021
- 2021-03-10 US US17/197,137 patent/US11972947B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2018012546A1 (ja) | 2019-05-23 |
EP3486940A4 (en) | 2020-02-19 |
WO2018012546A1 (ja) | 2018-01-18 |
TWI728151B (zh) | 2021-05-21 |
EP3486940A1 (en) | 2019-05-22 |
US11972947B2 (en) | 2024-04-30 |
US20190242008A1 (en) | 2019-08-08 |
US11492696B2 (en) | 2022-11-08 |
TW201812857A (zh) | 2018-04-01 |
US20210189549A1 (en) | 2021-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Leitz et al. | Hole mobility enhancements and alloy scattering-limited mobility in tensile strained Si/SiGe surface channel metal–oxide–semiconductor field-effect transistors | |
WO2017077806A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 | |
JP2010021581A (ja) | 高電子移動度トランジスタの製造方法 | |
Fujii et al. | Low temperature high-mobility InZnO thin-film transistors fabricated by excimer laser annealing | |
US11624127B2 (en) | Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer | |
JP6896063B2 (ja) | イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長 | |
WO2008054957A1 (en) | System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop | |
Dheenan et al. | β-Ga2O3 MESFETs with insulating Mg-doped buffer grown by plasma-assisted molecular beam epitaxy | |
US10388751B2 (en) | Semiconductor device and method for forming n-type conductive channel in diamond using heterojunction | |
JP6890802B2 (ja) | 半導体積層膜の製造方法、および半導体積層膜 | |
Basu et al. | AlGaN/GaN metal-oxide-semiconductor high electron mobility transistor with liquid phase deposited Al2O3 as gate dielectric | |
Mollah et al. | High‐Temperature Operation of AlxGa1− xN (x> 0.4) Channel Metal Oxide Semiconductor Heterostructure Field Effect Transistors with High‐k Atomic Layer Deposited Gate Oxides | |
Tian et al. | Structure and electrical characteristics of AlGaN/GaN MISHFET with Al2O3 thin film as both surface passivation and gate dielectric | |
US10804104B2 (en) | Semiconductor device and method for forming p-type conductive channel in diamond using abrupt heterojunction | |
WO2014089813A1 (zh) | 一种晶体管及其制造方法 | |
Tokuda et al. | A method to increase sheet electron density and mobility by vacuum annealing for Ti/Al deposited AlGaN/GaN heterostructures | |
JP2020009799A (ja) | トンネル電界効果トランジスタ | |
CN103367364B (zh) | Cmos及其制造方法 | |
JP2007234986A (ja) | AlN障壁層を有するGaN系電界効果トランジスタ、及びそのような電界効果トランジスタの製造方法 | |
CN103811304A (zh) | GeSn层及其形成方法 | |
CN117457749B (zh) | 一种栅极下方具有P型空间层的SiC LMOS及制备方法 | |
Mizobata et al. | Electrical properties and energy band alignment of SiO2/GaN metal-oxide-semiconductor structures fabricated on N-polar GaN (0001¯) substrates | |
Han et al. | Improvement in the Positive Bias Temperature Stability of SnO x-Based Thin Film Transistors by Hf and Zn Doping | |
CN117199136A (zh) | 一种集成异质结二极管的SiC MOSFET及制备方法 | |
JP4241174B2 (ja) | 低抵抗n型半導体ダイヤモンド |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A5211 Effective date: 20181213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20181213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200612 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210517 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6890802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |