TW516155B - Electrostatic chuck and the manufacturing method thereof - Google Patents

Electrostatic chuck and the manufacturing method thereof Download PDF

Info

Publication number
TW516155B
TW516155B TW090130670A TW90130670A TW516155B TW 516155 B TW516155 B TW 516155B TW 090130670 A TW090130670 A TW 090130670A TW 90130670 A TW90130670 A TW 90130670A TW 516155 B TW516155 B TW 516155B
Authority
TW
Taiwan
Prior art keywords
electrostatic chuck
range
coating film
film layer
conductor electrode
Prior art date
Application number
TW090130670A
Other languages
English (en)
Inventor
Shinsuke Masuda
Kiyotoshi Fujii
Original Assignee
Advanced Ceramics Internat Cor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001134122A external-priority patent/JP3602067B2/ja
Priority claimed from JP2001134121A external-priority patent/JP2002246454A/ja
Application filed by Advanced Ceramics Internat Cor filed Critical Advanced Ceramics Internat Cor
Application granted granted Critical
Publication of TW516155B publication Critical patent/TW516155B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Description

516155 A7 __ B7 五、發明説明（1 ) 【發明所屬之技術領域】 本發明爲關於適用在半導體或FPD (含液晶）、光學 系記憶裝置等製程之靜電夾盤及其製造方法。 (請先閲讀背面之注意事項再填寫本頁) 【先前技術】 半導體或FPD (含液晶）、光學系記憶裝置等之製程 中，進行乾蝕法、PVD (物理氣相沈積法）、CVD (化學氣 相沈積法）等時·，爲固定對象物（矽晶片、玻璃基材、鋁 基材、高分子材料等）廣爲使用靜電夾盤。 靜電夾盤係如第1圖所示，將石墨板1之周圍以PBN (熱分解氮化硼）等絕緣層2包覆之絕緣基材上以指定模式 配置導體電極3，再以被覆膜層4包覆所構成。或以氧化物 或氮化物等之陶瓷爲絕緣基材，在其上面以高融點金屬之 鉬、鉅、鎢等導體爲電極3，以被覆膜層4將其包覆所構成 亦可。 經濟部智慧財產局員工消費合作社印製 在此種構成之靜電夾盤表面（夾盤面）上載置矽晶片 等被吸着物5，對電極端子間施加電壓時將產生庫侖力，將 被吸着物5夾住。又在本構成中靜電夾盤兼有加熱器功能， 可發揮適宜之夾盤電磁吸引力，將被吸着物5加以均勻加熱 •冷卻。 第1圖爲雙極型靜電夾盤之構成例，在單極型靜電夾盤 ，具有在絕緣基材上配置單一之導體電極以被覆膜層加以 包覆之構成，在電極與表面所載置之被吸着物間施加電壓 以便將其夾住。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4 - 516155 A7 五、發明説明（2 ) (請先閲讀背面之注意事項再填寫本頁) 在靜電夾盤之上記被覆膜層，以具有1〇8至1013ω · cm #電阻率宜。如被覆膜層具有上記範圍之電阻率時，電 ®與被吸着物間可容許極弱電流之流通，由於強生拉貝效 果（Johnson Larbeck Effect)可大幅增加夾盤吸力。 依此觀點’本申請人創意以CVD (化學氣相沈積）法 使PBN含有微量碳做爲被覆膜層4以賦與上記範圍之電阻率 力法’獲准取得日本專利第2756944號與美國專利第5606484 號。依此方法，除PBN成形之反應氣體（例如三氯化硼+ 氨氣）外將添加碳所必要氣體（例如甲烷）導入減壓高溫 CVD爐內’以獲得含有微量碳pbn成形體，形成上記範圍 電阻率之被覆膜層。 【發明所欲解決之課題】 經濟部智慧財產局員工消費合作社印製 靜電夾盤之被覆膜層，不止是上記電阻率，其平滑性 、薄膜性、低摩擦性、耐摩耗性等亦爲重要要求性能。尤 其處理過程中之被吸着物，受溫度影響之漲縮，以致與被 覆膜層之摩擦所產生微粒子之抑制，爲更不可欠缺之性能 。又如第1圖所示，兼具加熱器功能時，其熱傳導率、紅外 線透光性等加熱器所要求之性能亦需具備。 日本專利第2756944號與美國專利第5606484號，係以 CVD法將微量碳添加在PBN ( C-PBN )以形成被覆膜層，雖 然可發揮所要求之性能，但免仍留有如下問題，例如因C-PBN爲結晶質，容易由基材剝離以致其耐久性較差、由於 結晶脫離被覆膜層而產生微粒子、需要複數氣體參與化學 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） -5 - 516155 Α7 Β7 五、發明説明（3 ) 反應以致控制碳含量之製程複雜化、電阻率容易發生偏差 '膜厚不易均一而需另行表面硏磨等。 【用以解決課題之手段】 (請先閱讀背面之注意事項再填寫本頁) 爲充分滿足靜電夾盤被覆膜層之各種性能要求之材料 ，本發明人注意到俗稱diamond like carbon ( DLC )之非晶 質碳。 DLC爲碳同位素之一種，具有石墨構造（sp2)與鑽石 構造（sp3 )混存之構造，因此，電阻率亦爲導電性之石墨 (電阻率=1 0 — 3左右）與非導電性之鑽石（電阻率=約 1〇12至1016Ω · cm)之中間數値，容易獲得約108至1013Ω · cm範圍之電阻率。再以，DLC爲非晶質，沒有產生微粒子 之虞，具有平滑性、薄膜性、低摩擦性、耐摩耗性等優異 特性，適合於靜電夾盤之保護層，又對於熱傳導率、紅外 線透光性等熱適應性亦甚優越。 由於DCL之耐摩耗性與堅硬度，被利用爲切削工具、 金屬模，或使用在硬碟、VTR磁帶等電子零件，但依本申 請人所知，使用爲靜電夾盤之被覆膜層尙無前例。 經濟部智慧財產局員工消費合作社印製 本發明，係基於上記認知再經重複之實驗與硏究結果 所完成，本發明之第一形態，係在絕緣基材上配置導體電 極，將導體電極表面以被覆膜層加以包覆所構成之靜電夾 盤，其特徵爲被覆膜層以具有1〇8至1〇13〇 · cm範圍電阻率 之非晶碳爲主成分。 此靜電夾盤被覆膜層之厚度以2.5 μιη以上爲宜。又本被 覆膜層係以電漿化學氣相沈積法所形成非晶質碳爲主成分 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -6 - 516155 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（4 ) 之硬質被覆膜爲宜。再以被覆膜層以含有15至26原子％之氫 爲宜。 本發明之第二形態，係在絕緣基材上配置導體電極， 以具有1〇8至1〇13Ω · cm範圍電阻率之陶瓷被覆膜層加以包 覆，再以具有與被覆膜層同等或以上電阻率之非晶質碳爲 主成分之表面保護膜，包覆於被覆膜層之表面爲其特徵之 靜電夾盤。在本靜電夾盤之表面保護膜以含有15至26原子％ 之氫爲宜。 本發明之第三形態，係在絕緣基材上配置導體電極， 將導體表面以被覆膜層包覆所構成之靜電夾盤中，其被覆 膜層係以非晶質碳爲主成分，經拉曼分光分析將碳之拉曼 光譜分割爲四個尖峰値時，如設1 360cm - 1之尖峰値高度爲 1時，與1 500cm— 1之尖峰値高度比値在0.7至1.2範圍，而具 有1〇8至1〇13ω · cm範圍電阻率爲其特徵。此靜電夾盤之上 記被覆膜層厚度以2.5 μιη以上爲宜。而上記被覆膜層以電漿 化學氣相沈積法所形成之非晶質碳爲主成分之硬質被覆膜 爲宜。又上記被覆膜層以含有15至26原子％之氫爲宜。 本發明之第四形態，係在絕緣基材上配置導體電極， 以被覆膜層包覆，再由具有108至1013Ω · cm範圍電阻率之 非晶質碳爲主成分之表面保護膜，包覆在被覆膜層表面所 形成，表面被覆膜層，經拉曼分光分析將碳之拉曼光譜分 割爲四個尖峰値時，如設1 360cm - 1之尖峰値高度爲1時與 1 5 00cm-1之尖峰値高度比値在0.7至1.2範圍爲其特徵之靜 電夾盤。此靜電夾盤之上記表面保護膜以含有15至26原子％ (請先閲讀背面之注意事項再填寫本頁) -*- - 抑 I - - - - ·*"τ· 1- - - ...... ·
、1T ίφ. 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 7 - 516155 A7 B7 五、發明説明（5 ) 之氣爲宜。 (請先閲讀背面之注意事項再填寫本頁) 本發明之靜電夾盤製造方法之第一形態，係在絕緣基 材上形成指定型樣之導體電極，在電漿CVD爐內，將X在1 至10範圍且y在2至22範圍之碳氫化合物（CxHy)以電漿放 電加以離子化後，施加指定脈衝電壓使碳氫離子加速撞撃 在導體電極表面，形成具有108至1013ω · cm範圍電阻率非 晶質碳爲主成分之被覆膜層包覆形成在導體電極表面爲其 特徵。 本發朋之靜電夾盤製造方法之第二形態，係在絕緣基 材上形成指定型樣之導體電極，在電漿CVD爐內，將碳氫 化合物以電漿放電加以離子化後，施加-lkV至-20kV之 脈衝電壓使碳氫離子加速撞撃在導體電極表面，形成具有 1〇8至1013£)· cm範圍電阻率非晶質碳爲主成分之被覆膜層 包覆形成在導體電極表面爲其特徵。 經濟部智慧財產局員工消費合作社印製 本發明之靜電夾盤製造方法之第三形態，係在絕緣基 材上形成指定型樣之導體電極，在電漿CVD爐內，將碳氫 化合物以電漿放電加以離子化後，在250pSec以下之餘輝時 段內施加指定之脈衝電壓，形成具有108至1〇13ω · cm範圍 電阻率非晶質碳爲主成分之被覆膜層包覆形成在導體電極 表面爲其特徵。
本發明之靜電夾盤製造方法之第四形態，係在絕緣基 材上形成指定型樣之導體電極，在電漿CVD爐內，將X在1 至10範圍且y在2至22範圍之碳氫化合物（CxHy)以電漿放 電加以離子化後，在250μ sec以下之餘輝時段內施加-lkV 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) :8 - 516155 A7 B7 _ 五、發明説明（6 ) 至- 20Kv之脈衝電壓，使碳氫離子加速撞撃在導體電極表 面，形成具有1〇8至ι〇13ω · cm範圍電阻率非晶質碳爲主成 分之被覆膜層包覆形成在導體電極表面爲其特徵。 本發明之靜電夾盤製造方法之第五形態，係在絕緣基 材上形成指定型樣之導體電極，將被覆膜層包覆形成在導 體電極體表面後，在電漿CVD爐內，將X在1至10範圍且y 在2至22範圍之碳氫化合物（ CxHy)以電漿放電加以離子化 後，施加指定之脈衝電壓使碳氫離子加速撞撃在被覆膜層 表面，形成具有1〇8至1〇13〇 · cm範圍電阻率非晶質碳爲主 成分之表面保護膜，包覆形成在被覆膜層表面爲其特徵。 本發明之靜電夾盤製造方法之第六形態，係在絕緣基 材上形成指定型樣之導體電極，將被覆膜層包覆形成在導 體電極體表面後，在電漿CVD爐內，將碳氫化合物以電漿 放電加以離子化後，施加- lkV至-20kV之脈衝電壓使碳 氫離子加速撞撃在被覆膜層表面，形成具有1〇8至1013ω · cm範圍電阻率非晶質碳爲主成分之表面保護膜，包覆形成 在被覆膜層表面爲其特徵。 本發明之靜電夾盤製造方法之第七形態，係在絕緣基 材上形成指定型樣之導體電極，將被覆膜層包覆形成在導 體電極體表面後，在電漿CVD爐內，將碳氫化合物以電漿 放電加以離子化後，在25(^sec以下之餘輝時段內施加指定 之脈衝電壓使碳氫離子加速撞撃在被覆膜層表面，形成具 有1〇8至ι〇13Ω · cm範圍電阻率非晶質碳爲主成分之表面保 護膜，包覆形成在被覆膜層表面爲其特徵。 本紙張尺度適用中國國家樣準（CNS ) A4規格（210'〆297公釐） 「9 _ — It---ΐ----I (請先閲讀背面之注意事項再填寫本頁) 訂 -Φ 經濟部智慧財產局員工消費合作社印製 516155 A7 ___B7_ 五、發明説明（7 ) (請先閱讀背面之注意事項再填寫本頁) 本發明靜電夾盤製造方法之第八形態，係在絕緣基材 上形成指定型樣之導體電極，將被覆膜層包覆形成在導體 電極體表面後，在電漿CVD爐內，將X在1至10範圍且y在 2至22範圍之碳氫化合物（CxHy )以電漿放電加以離子化後 ，在25〇Msec以下之餘輝時段內施加—lkV至—20Kv之脈衝 電壓使碳氣離子加速撞擊在被覆膜層表面’形成具有至 1 〇1 3Ω · cm範圍電阻率非晶質碳爲主成分之表面保護膜， 包覆形成在被覆膜層表面爲其特徵。 【發明之實施形態】 第1圖所示之雙極型靜電夾盤構成剖面圖，係以被覆膜 層4形成DLC硬質被覆膜時之情形，爲本發明實施形態之一 ，玆說明如下。 <實施例1 > 經濟部智慧財產局員工消費合作社印製 在厚度10mm之石墨板1表面，以減壓高溫CVD法形成 300μιη之PBN層2，再以減壓高溫CVD法在雙面形成50μιη 之PG層後，去除PG層內將成爲導體電極3以外部分’在 ΡΒΝ絕緣層2之雙面形成指定型樣之導體電極3。 其次，使用C2H2爲原料氣體，以電漿CVD法（參照第 4圖）形成2.5μιη厚度之DLC硬質被覆膜做爲被覆膜層4, 製成實施例1之靜電夾盤。此時之電漿CVD條件’爲施加於 基板之脈衝電壓爲—5000V ’壓力爲6χ 10— 3Torr，所得到 之DLC硬質被覆膜之電阻率爲1〇1〇Ω · Cm。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10 - 516155 A7 _______ B7 五、發明説明（8 ) <比較例1 > (請先閱讀背面之注意事項再填寫本頁) 被覆膜層4之DLC硬質被覆膜之膜厚爲2·0μιη以外均與 實施例1相同條件，製成比較例1之靜電夾盤。 <比較例2 > 形成導體電極3爲止均與實施例1相同，之後，被覆膜 層4係以日本專利第2756944號與美國專利第5606484號所記 載之CVD法形成添加微量碳之ΡΒΝ，製成比較例2之靜電夾 盤。此ΡΒΝ被覆膜層4係在減壓高溫CVD爐內，導入1/3 /2.4分子比混合之BC13/NH3/CH4混合氣體，以CVD法 在壓力0.5Torr，溫度1 850 °C條件下加以處理。所形成之 PBN被覆膜層4之電阻率爲約1〇1〇Ω· cm。 <實施例2 > 經濟部智慧財產局員工消費合作社印製 製得比較例2之靜電夾盤後，再以C2H2爲原料氣體， 以電漿CVD法（參照第4圖）形成2.0μιη厚度之DLC表面保 護膜7，得到實施例2之靜電夾盤（第2圖）。此時之電漿 CVD條件，爲施加於基板之脈衝電壓爲—5000V，壓力爲6 X 10 — 3T〇rr，得到之DLC表面保護膜之電阻率爲約1〇1〇 Ω ♦ cm 〇 將以上所製造之實例1、2及比較例1、2之靜電夾盤， 施加1000V及2000V時測定其絕緣撃穿測定結果，比較例1 之靜電夾盤在施加1 000V絕緣撃穿時，絕緣被破壞電阻率低 本紙張尺度適用中國國家標準（CNS ) A4規格（ 210 X297公釐） 口 1 516155 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明（9 ) 降’夾力急速低降，但實施例1之靜電夾盤在施加1000V時 ’未見絕緣破壞。 如果推定其絕緣耐力爲400000V/ mm時，施加1000V 電壓於靜電夾盤亦不致於產生絕緣破壞之被覆膜層厚度爲 (1000 X 1000 )/ 400000 = 2· 5 μιη，可知被覆膜層厚度必需 在2.5μιη以上。 又夾力係受庫侖法則之支配，可由下式決定，可知厚 度愈薄夾力愈大。 F= ( 1/2) S · ε · ( V/d) 2 F :吸着力（g/cm2 ) S :吸着面積（cm2) ε :被覆膜層之介電係數 d :被覆膜層厚度（cm) V :施加電壓 如以C-PBN爲被覆膜層時必需增加厚度，因此比較例2 之靜電夾盤之被覆膜層厚度達150μιη，由上式可知，如要賦 與必要之夾力需將施加電壓提高爲20000V。 又比較例2之靜電夾盤在使用於70000張矽晶片後發生 摩耗損傷，產生約ίμιη之徵粒，但形成DLC表面保護膜之 實施例2之靜電夾盤在反復使用於70000張矽晶片後仍未見 摩耗，可確認其耐摩耗性顯著提升。 將以上所述之本發明實施例及比較例之靜電夾盤之構 造及試驗結果綜合列示於表1。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -12 - ---:---：--— t---1.---^^裝----Ί—--訂------- (請先閲讀背面之注意事項再填寫本頁) 516155 A7 ____ B7 五、發明説明（1〇 ) 表1 實施例1 比較例1 比較例2 實施例2 被覆膜層 DLC2.5 DLC2.0 C-PBN150 C-PBN150 (電阻率） li m (ΙΟ10 β m (1〇10 β m (ΙΟ10 β m (ΙΟ10 Ω - c m ) Ω - c m ) Ω - c m ) Ω - c m ) 表面保護層 j\\\ Μ Μ 川、 DLC1.0 (電阻率） β m (ΙΟ10 Ω - c m ) 絕緣破壞 Μ j\\\ 有 4πτ ΤΙ 117 川Ν j\\\ 施加1000V 施加2000V 耐摩耗性 未摩耗 產生摩耗損傷 未摩耗 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 此外，在上記實施例等所形成之DCL被覆膜層，係採 用電漿CVD法。電漿CVD法，如後文參照第4圖所述，係 將乙炔、苯等碳氫化合物氣體在真空器內以直流電或高周 波放電（高電壓脈衝）電漿化，之後將電離之離子以電力 加速蒸着在製品上之方法，其他DLC成膜法，尙有固態碳 源濺鎪等方法，但電漿CVD法不但將碳離子，同時可將氫 離子蒸着，所以可形成含有若干氫之DLC硬質被覆膜4。此 特點被認爲有效促進DLC硬質被覆膜4具有1〇8至ι〇13ω· Cm之電阻率，因此本發明靜電夾盤之DLC硬質被覆膜4之 形成以採用電漿CVD法爲宜。 爲確認較佳含氫量之範圍，在實施例1改變電漿CVD之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) :佗- 516155
7 7 A B 五、發明説明（11 ) DLC成膜條件製造各種靜電夾盤，而測定其靜電夾盤之電 阻率與氫含量。將其製造條件與測定結果綜合列示於表2。 表2 No. 脈衝電壓 (-kv) 氣Ί i 壓力 (Torr) 電阻率 (Ω -cm) 氫含量 Atom% 種類 流量 (seem) 1 10 C2H2 6 6x l〇_3 3.3x 10s 25 2 10 C2H2 6 6x l〇'3 1.4x 109 21 3 10 C2H2/H2 6/2 6x l〇*3 1.9x 109 23 4 10 C2H2/H2 6/6 6x ΙΟ'3 7.8x 108 24 5 10 CtHs 6 6x l〇*3 1·7χ 1011 21 6 10 CtHs 6 6x l〇-3 5.Ox 1011 21 7 10 CtH8 6 9x l〇·3 1.7x 1012 18 8 10 C7H8 9 6x l〇·3 l_3x 1012 17 9 10 CtHs 9 9x IQ'3 3·3χ 1011 17 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 氫含量之測定係使用ERD分析法（彈性反跳檢測分析 法），係將He原子加速後照射在檢體（本測定爲DLC硬質 被覆膜4 )，計量其飛出之氫原子數。 依本測試結果，判明DLC硬質被覆膜4之電阻率，係反 比於氫含量，確認如要維持電阻率在1 〇8至1 〇 13Ω · cm範圍 ，其氫含量需爲15至26原子％。 再以本發明人等，爲求出DLC硬質被覆膜具有1〇8至 -14 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 516155 A7 B7 五、發明説明（12 ) 1 0 1 3 Ω · cm範圍電阻率之條件，經重複試驗與硏究結果’ 發現將DLC硬質被覆膜4之碳構造以拉曼分光分析解析結果 ，將碳之拉曼光譜分割爲四個尖峰値時’如設1 360cm — 1之 尖峰値高度爲1時，與1 500cm - 1之尖峰値高度比値與電阻 率具有相關性。所謂拉曼分光分析係將特定雷射光照射在 檢體（此時爲DLC硬質被覆膜4 )由於分子內原子之振動或 旋轉，引起之散亂光（拉曼光譜）波長，加以檢測以解析 物質構造之方法。 第3圖爲DLC之拉曼分光分析圖表之一例，如前所述， 具有石墨構造與鑽石構造混存之構造，1150cm一 1爲碳氫尖 峰値、1 3 6 0 c m — 1爲不規則石墨尖峰値、1 5 0 0 c m — 1爲非晶 質碳尖峰値、1 5 9 0 c m - 1爲規則性石墨尖峰値，計可分割爲 四個尖峰値。如設1 360 cm - 1之不規則石墨尖峰値高度爲a ，1 500 cm - 1非晶質碳尖峰値高度爲b時，判明其比値b/ a對於電阻率影響很大。 本發明人等，將電漿CVD之DLC成膜條件加以改變製 造各種靜電夾盤，將所得靜電夾盤之DLC硬質被覆膜4& _ 阻率加以測定，並測定其拉曼分光分析之上記尖峰値a跑b ，定出其比値b / a。將其製造條件列示於表3，測定結果歹 示於表4。 (請先閱讀背面之注意事 ▼項再填· :寫本頁) 經濟部智慧財產局員工消費合作社印製 516155
7 B 經濟部智慧財產局員工消費合作社印製 五、發明説明（13 ) 表3 No. 脈衝電壓 (-kv) 氣體 壓力 (Torr) 種類 流量 (seem) 1 10 C2H2 6 6x 10'3 2 20 C2H2 6 6x 10·3 3 10 C2H2 6 6x 10'3 4 10 C2H2/H2 6/2 6x 10'3 5 10 C2H2/H2 6/4 6x 10'3 6 10 C2H2/H2 6/6 6x 10_3 7 10 C2H2/H2 6/50 6x 10·3 8 10 CiHs 6 6x 10'3 9 10 C7H8/H2 6/4 6x 10'3 10 10 C7H8 6 6x 10'3 11 10 CtHs 6 9x 10'3 12 10 CtH8 9 6x 10'3 13 10 C7H8 9 9x 10'3 14 10 C7H8 6 9x 10'3 15 10 C7H8 6 9x 10'3 16 10 CtHs 6 9x 10_3 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -16 - 516155 A7 B7 五、發明説明（14 ) 表4
No. 電阻率 拉曼分析結果 (Ω -cm) 1 360cm_1 尖峰 1500cm·1 尖峰 尖峰高比 1 3.3x 1〇8 5.43x 102 4·89χ 102 0.9006 2 l.Ox 1〇7 3.34χ 102 2.16χ ΙΟ2 0.6467 3 1.4x 109 4.22χ 102 4.13χ102 0.9787 4 1.9x 1〇9 5.33χ ΙΟ2 4.93χ ΙΟ2 0.9250 5 2.5x 109 4.92χ ΙΟ2 4·85χ ΙΟ2 0.9858 6 7.8x 108 4.97χ ΙΟ2 4·57χ ΙΟ2 0.9195 7 5.3x 109 6.97χ ΙΟ2 5.47χ ΙΟ2 0.7848 8 1·7χ 10" 4.22χ ΙΟ2 4.41χ ΙΟ2 1.0450 9 8.3χ ΙΟ10 3·66χ ΙΟ2 3.90χ ΙΟ2 1.0656 10 5.Οχ 10" 3.71χ ΙΟ2 3·85χ ΙΟ2 1.0369 11 1.7χ 1012 3.34χ ΙΟ2 3.44χ ΙΟ2 1.0313 丄2 1·3χ ΙΟ12 3.47χ ΙΟ2 3.81χ ΙΟ2 1.0967 J_3 3·3χ ΙΟ11 3.77χ ΙΟ2 4·14χ ΙΟ2 1.0982 」4 9.6χ ΙΟ10 3.30χ ΙΟ2 3·51χ ΙΟ2 1.0626 丄5 l.Ox ΙΟ12 3.57χ ΙΟ2 3.98χ ΙΟ2 1.1158 」6 1·3χ ΙΟ11 2.94χ ΙΟ2 2.92χ ΙΟ2 0.9932 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 由本試驗結果，判明DLC硬質被覆膜4之電阻率隨高度 比値b/a之增加而大致呈比例上昇之相關性，並確認使電 P旦率在1〇8至1013ω · cm範圍需使尖峰値高度比値b / a在 〇·7 至 1.2〇 紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐）-17 · 516155 A7 ___B7 五、發明説明（15 ) <試驗1 > (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 如同實施例1，在PBN絕緣層2之雙面以指定型樣形成 導體電極3之後，使用各種碳氫化合物爲原料氣體，以電漿 CVD法形成2·5μιη厚之DLC硬質被覆膜4，製得各種靜電夾 盤。參照第4與5圖將電漿CVD法加以說明。在CVD爐1〇之 電極11上載置被成膜體6 (在絕緣基材上形成指定型樣之導 體電極），由真空泵12將CVD爐10內維持在減壓環境，將 碳氫化合物（CxHy )以氣態、液態或固態由原料導入部17 導入，由電漿電源1 3介由混合單元1 6將高周波電壓施加於 被成膜體6。如此可在被成膜體6之周邊形成電漿領域14， 使導入之碳氫化合物離子化。經過指定之餘輝時間（施加 電漿高周波電壓後至施加脈衝電壓之時間）後，由脈衝電 源1 5介混合單元1 6將指定之脈衝電壓施加於被成膜體6，使 碳化氫離子以高速移動蒸着於被成膜體表面而形成DLC硬 質被覆膜4。在此實施例中，以脈衝電壓爲一 1 OKv、CVD爐 內之壓力爲6〜9x 10 — 3Torr、碳化氫氣體之流量爲6ccm進行 電漿CVD法。將所得到之各種靜電夾盤之DLC硬質膜被覆 膜4之電阻率測定結果列示於表5。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18 - 516155 A7 ____B7 五、發明説明（16 ) 表5 甲烷 乙炔 甲苯 二甲苯 癸烷 (CH4) (C2H4) (CMi〇 (CsHio) (Ci 0Η22) 電阻率 1·5χ 108 1.4χ 109 1.3x 1011 5·3χ 1012 1·7χ 1013 (Ω -cm) 拉曼光譜 0.8747 0.9787 1.0625 1.1202 1.1751 高度比 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 如表5所示，DLC硬質被覆膜4之膜原料氣體使用甲烷 (CH4 )、乙炔（C2H4 )、甲苯（C7H8 )、二甲苯（ C8H10 )、癸烷（C10H22 )中任一種時，均在電阻率 1〇8〜1〇13Ω · cm範圍內達成DLC硬質被覆膜4之形成。由本 .結果，得知成膜原料之碳氫化合物之分子量與成膜之DLC 硬質被覆膜4之電阻率間具有相關性，本試驗所使用分子量 最小之甲烷電阻率大致與108〜1013Ω · cm範圍之下限一致 ，使用分子量最大之癸烷電阻率大致與1〇8〜1〇13ω · cm範 圍之上限一致。由本試驗結果，確認在1〇8〜ι〇13ω ♦ cm範 圍內形成DLC硬質被覆膜4時，所使用之碳氫化合物（ CxHy)之X需在1至1〇範圍且y需在2至22範圍。 又表5亦將使用各成膜原料所形成之DLC硬質被覆膜4 之拉曼光譜之尖峰値一并表示。如前所述，將DLC硬質被 覆膜之碳拉曼光譜分爲四個尖峰値時，拉曼光譜尖峰値之 高度比（ 1 500cm— 1之高峰値/ 1 360 cm— 1之高峰値）與該 DLC硬質被覆膜之電阻率具有相關性，此値在0.7〜1.2範圍 ^紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) :19- 一 516155 A7 B7 五、發明説明（17 ) (請先閲讀背面之注意事項再填寫本頁) 爲獲得1〇8〜ι〇13Ω · cm範圍電阻率最好之範圍。使用表5所 示成膜原料時，此拉曼光譜尖峰値之高度比亦均在〇.7〜1.2 範圍內，由此觀點亦可確認其適合於靜電夾盤。 <試驗2 > 使用甲苯（C7H8)爲原料氣體，施加於被成膜體6之脈 衝電壓爲-lkV至-20kV之範圍內變化外，其他與試驗1相 同條件下實施電漿CVD法。將所獲得各種靜電夾盤之DLC 硬質被覆膜4的電阻率測定結果列示於表6。 表6 基板脈 -l.OkV -2.0kV -5.0kV -lO.OkV -15.0kV -20.0kV 衝電壓 電阻率 1.1 x 6·7χ 1 · 0 χ 6·7χ 3.Οχ ΙΟ8 9·5χ ΙΟ7 (Ω -cm) 1013 1012 1012 ΙΟ10 經濟部智慧財產局員工消費合作社印製
如表6所示，脈衝電壓在—ikV至- 20kV之範圍內變化 時，均可形成1〇8〜1〇13ω· cm範圍電阻率之DLC硬質被覆 膜4 °又由此結果，可知成膜條件之脈衝電壓與成膜之DLC 硬質被覆膜4之電阻率間具有相關性，本試驗所使用之最小 脈衝電壓—ΙΚν時之電阻率與1〇8〜i〇13q · cm範圍之上限大 略一致，最大脈衝電壓—20kV時之電阻率與108〜1013Ω· cm範圍之下限大略一致。由本試驗結果，可確認在 1〇8〜ι〇13ω· cm範圍內形成DLC硬質被覆膜4時，在CVD 準 標 國 一國 -中 用 適 度 尺 張 -紙 本 |釐 公 -20- 516155 五、發明説明（18 )
法成膜時施加於被成膜體6之脈衝電壓應在- lkV至- 20kV 之範圍。 (請先閱讀背面之注意事項再填寫本頁) <試驗3 > 使用甲苯（C7H8)爲原料氣體，施加於被成膜體6之脈 衝電壓爲-5kV，在電漿放電後至施加脈衝電壓之餘輝時段 爲70〜250psec範圍內變化以外，其他條件與試驗1相同以 實施電漿CVD法。將所獲得各種靜電夾盤之DLC硬質被覆 膜4之電阻率測定結果列示於表7。 表7 餘輝時段 70 110 150 250 (β sec) 電阻率 (Ω -cm) 1.4x 1011 3.Ox 1012 4.3χ ΙΟ12 2·2χ ΙΟ13 經濟部智慧財產局員工消費合作社印製 如表7所示，餘輝時段爲70〜250psec範圍內變化所形 成之DLC硬質被覆膜之電阻率均在1〇8〜1013Ω· cm範圍內 。由此結果可知，成膜條件之餘輝時段與形成DLC硬質被 覆膜4之電阻率間有相關性，由本次試驗可知，所使用最長 之I余輝時段250psec與電阻率1〇8〜l〇13〇· cm範圍之上限大 略一致。由本試驗之結果可確認1〇8〜1013q · cm範圍之 DLC硬質被覆膜4之成膜，需採用25(^Sec以下之餘輝時段 本紙張尺度適用中國國家標準（CNS ) A4規格（21 OX297公釐） 516155 A7 _ B7 五、發明説明（19 ) <試驗4 > (請先閲讀背面之注意事項再填寫本頁) 以相同於實施例2之條件，製造與第2圖之構成之靜電 夾盤時，將DLC表面保護膜7之成膜條件加以改變如下：與 試驗1相同但將各種碳氫化合物原料氣體加以變換、與試驗 2相同但將施加之衝電壓加以變換、又將相同於實驗3但電 漿放電後至施加脈衝電壓之餘輝時段加以變換。結果均獲 得相同於試驗1〜3所述之結果。換言之再度確認，如要以 電漿CVD法形成1〇8〜1〇13ω · cm範圍內之DLC表面保護膜 7時，以採用X在1至10範圍且y在2至22範圍之碳氫化合物 (CxHy )爲成膜原料爲宜，施加之脈衝電壓以—ikV至― 20kV之範圍爲宜，又餘輝時段以250psec以下爲宜。 以上之實施例、比較例及試驗中，係使用以pBN絕緣 層2包覆石墨板1周圍之材料做爲靜電夾盤之絕緣基材，但 並不限定於此，例如使用氧化物或氮化物等之陶瓷單體做 爲絕緣基材亦可。又使用P G爲電極，但並不限定於此，使 用其他導電材料，例如高融點金屬之鉬、鉅、鎢等亦可。 經濟部智慧財產局員工消費合作社印製 【發明之效果】 依照本發明，可獲得電阻率及其他性能均屬高層次之 靜電夾盤，適用於半導體或FPD (液晶等）之製程。 【圖面之簡要說明】 【第1圖】雙極型靜電夾盤之構成剖面圖。 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠1 >22 - 516155 Α7 Β7五、發明説明（20 ) 【第2圖】在第1圖之雙極型靜電夾盤再形成袠面保護 層之構成剖面圖。 【第3圖】DLC之拉曼分光分析圖表之一例。 【第4圖】電漿CVD法之成膜原理圖。 【第5圖】電漿CVD法中施加電漿與脈衝電壓之計時圖 圖號說明】 經濟部智慧財產局員工消費合作社印製 1 2 3 4 5 6 7 9 10 11 12 13 14 15 16 17 絕緣基材 絕緣層 導體電極 被覆膜層 被吸着物 被成膜體 表面保護膜 電漿化學氣相沈積爐 化學氣相沈積法爐 電極 真空泵 電漿電源 電漿領域 脈衝電源 混合單元 原料導入部 本紙張尺 釐） -23- 11Κ---1---ΦΊ----：---1Τ------0 (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 516155 A8 B8 C8 D8 々、申請專利範圍 1 (請先閱讀背面之注意事項再填寫本頁) 1 · 一種靜電夾盤，係在絕緣基材上配置導體電極，將導 體電極表面以被覆膜層加以包覆所構成之靜電夾盤，其特 徵爲： 被覆膜層具有108至1〇13ω· cm範圍電阻率之非晶質碳 爲主成分。 2.如申請專利範圍第1項所記載之靜電夾盤，其中上記 被覆膜層之厚度爲2.5μιη以上。 3 ·如申請專利範圍第1項所記載之靜電夾盤，其中上記 被覆膜層爲電漿化學氣相沈積法所形成非晶質碳爲主成分 之硬質被覆膜。 4.如申請專利範圍第1項所記載之靜電夾盤，其中上記 被覆膜層爲含有15至26原子％之氫。 5 · —種靜電夾盤，係在絕緣基材上配置導體電極，以被 覆膜層加以包覆，其特徵爲： 以具有1〇8至1〇13Ω · cm範圍電阻率之非晶質碳爲主成 分之表面保護膜，包覆於被覆膜層之表面。 經濟部智慧財產局員工消費合作社印製 6.如申請專利範圍第5項所記載之靜電夾盤，其中上記 表面保護膜爲含有15至26原子％之氫。 7·—種靜電夾盤，係在絕緣基材上配置導體電極，將導 體電極表面以被覆膜層加以包覆所構成之靜電夾盤，其特 徵爲： 被覆膜層係以非晶質碳爲主成分，以拉曼分光分析將 碳之拉曼光譜分割爲四個尖峰値時，如設1 360cm - 1之尖峰 値高度爲1時，與1 500cm - 1之尖峰値高度比値在〇.7至1.2範 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 516155 A8 B8 C8 __ D8_ 六、申請專利範圍 2 圍，而具有1〇8至1013〇· cm範圔電阻率。 (請先閱讀背面之注意事項再填寫本頁) 8. 如申請專利範圍第7項所記載之靜電夾盤，其中上記 被覆膜層之厚度爲2.5 μιη以上。 9. 如申請專利範圍第7項所記載之靜電夾盤，其中上記 被覆膜層爲電漿化學氣相沈積法所形成之非晶質碳爲主成 分之硬質被覆膜。 I 〇 ·如申請專利範圍第7項所記載之靜電夾盤，其中上 記被覆膜層含有15至26原子％之氫。 II · 一種靜電夾盤，係在絕緣基材上配置導體電極， 以被覆膜層加以包覆，再由具有1〇8至1〇13Ω · cm範圍電阻 率之非晶質碳爲主成分之表面保護膜，包覆在被覆膜層表 面所形成，其特徵爲： 表面被覆膜層，經拉曼分光分析將碳之拉曼光譜分割 爲四個尖峰値時，如設1 360cm一1之尖峰値高度爲1時，與 1500cm—1之尖峰値高度比値在0.7至1.2範圍。 1 2 ·如申請專利範圍第11項所記載之靜電夾盤，其中 上記表面保護膜層含有15至26原子％之氫。 經濟部智慧財產局員工消費合作社印製 1 3 · —種靜電夾盤之製造方法，係在絕緣基材上形成 指定型樣之導體電極，在減壓高溫CVD爐內，將X在1至10 範圍且y在2至22範圍之碳氫化合物·（ CxHy )以電漿放電加 以離子化後，施加指定脈衝電壓使碳氫離子加速撞撃在導 體電極表面，其特徵爲： 形成具有1〇8至1013Ω · cm範圍電阻率非晶質碳爲主成 分之被覆膜層包覆形成在導體電極表面。 ^紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ ： 516155 A8 B8 C8 D8 々、申請專利範圍 3 14· 一^種靜電夾盤之製造方法，係在絕緣基材上形成 指定型樣之導體電極，在減壓高溫CVD爐內，將碳氫化合 物以電漿放電加以離子化後，施加- lkV至-20kV之脈衝 電壓使碳氫離子加速撞擊在導體電極表面，其特徵爲： 形成具有1〇8至;1〇 13 Ω · cm範圍電阻率非晶質碳爲主成 分之被覆膜層包覆形成在導體電極表面。 15 · —種靜電夾盤之製造方法，係在絕緣基材上形成 指定型樣之導體電極，在減壓高溫CVD爐內，將碳氫化合 物以電漿放電加以離子化後，在25〇Hsec以下之餘輝時段內 施加指定之脈衝電壓，其特徵爲： 形成具有1〇8至1013〇 · cm範圍電阻率非晶質碳爲主成 分之被覆膜層包覆形成在導體電極表面。 1 6 · —種靜電夾盤之製造方法，係在絕緣基材上形成 指定型樣之導體電極，在減壓高溫CVD爐內，將X在1至10 範圍且y在2至22範圍之碳氫化合物（CxHy )以電漿放電加 以離子化後，在25〇Msec以下之餘輝時段內施加-lkV至-20kV之脈衝電壓，使碳氫離子加速撞撃在導體電極表面.， 其特徵爲： 形成具有1〇8至1013ω · cm範圍電阻率非晶質碳爲主成 分之被覆膜層，包覆形成在導體電極表面。 < 17 · —種靜電夾盤之製造方法，係在絕緣基材上形成 指定型樣之導體電極，將被覆膜層包覆形成在導體電極體 表面後，在減壓高溫CVD爐內，將X在1至1〇範眉且y在2 至22範圍之碳氫化合物（CxHy )以電漿放電加以離子化後 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝· 經濟部智慧財產局員工消費合作社印製 -26- 516155 Α8 Β8 C8 D8 七、申請專利範圍 4 ’施加指定脈衝電壓使碳氣離子加速撞擊在被覆膜層表面 ，其特徵爲： (請先閱讀背面之注意事項再填寫本頁) 形成具有1〇8至1〇13Ω· cm範圍電阻率非晶質碳爲主成 分之表面保護膜，包覆形成在被覆膜層表面。 1 8 · —種靜電夾盤之製造方法，係在絕緣基材上形成 指定型樣之導體電極，將被覆膜層包覆形成在導體電極體 表面後，在減壓高溫CVD爐內，將碳氫化合物以電漿放電 加以離子化後，施加-lkV至-20Kv之脈衝電壓使碳氫離 子加速撞撃在被覆膜層表面，其特徵爲： 形成具有1〇8至1013ω · cm範圍電阻率非晶質碳爲主成 分之表面保護膜，包覆形成在被覆膜層表面。 19 · 一種靜電夾盤之製造方法，係在 <絕緣基材上形成 指定型樣之導體電極，將被覆膜層包覆形成在導體電極體 表面後，在減壓高溫CVD爐內，將碳氫化合物以電漿放電 加以離子化後，在250μsec以下之餘輝時段內施加指定之脈 衝電壓使碳氫離子加速撞撃在被覆膜層表面，其特徵爲： 經濟部智慧財產局員工消費合作社印製 形成具有1〇8至1013Ω · cm範圍電阻率非晶質碳爲主成 分之表面保護膜，包覆形成在被覆膜層表面。 20 · —種靜電夾盤之製造方法，係在絕緣基材上形成 指定型樣之導體電極，將被覆膜層包覆形成在導體電極體 表面後，在減壓高溫CVD爐內，將X在1至10範圍且y在2 至22範圍之碳氫化合物（CxHy )以電漿放電加以離子化後 ，在25 0Msec以下之餘輝時段內施加-lkV至-2〇Kv之脈衝 電壓使碳氫離子加速撞撃在被覆膜層表面，其特徵爲： 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 516155 - C8 D8 六、申請專利範圍 5 形成具有1〇8至1013ω · cm範圍電阻率非晶質碳爲主 成分之表面保護膜，包覆形成在被覆膜層表面。 (請先閱讀背面之注意事項再填寫本頁) -裝· 、tr 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 2日
TW090130670A 2000-12-11 2001-12-11 Electrostatic chuck and the manufacturing method thereof TW516155B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000376599 2000-12-11
JP2001134122A JP3602067B2 (ja) 2000-12-11 2001-05-01 静電チャック
JP2001134121A JP2002246454A (ja) 2000-12-11 2001-05-01 静電チャック

Publications (1)

Publication Number Publication Date
TW516155B true TW516155B (en) 2003-01-01

Family

ID=27345410

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090130670A TW516155B (en) 2000-12-11 2001-12-11 Electrostatic chuck and the manufacturing method thereof

Country Status (6)

Country Link
US (1) US6678143B2 (zh)
EP (1) EP1220311B1 (zh)
KR (1) KR20020046214A (zh)
AT (1) ATE354177T1 (zh)
DE (1) DE60126576T2 (zh)
TW (1) TW516155B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI459500B (zh) * 2009-08-21 2014-11-01 Komico Ltd 靜電卡盤與製造其之方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3963788B2 (ja) * 2002-06-20 2007-08-22 信越化学工業株式会社 静電吸着機能を有する加熱装置
US20040018749A1 (en) * 2002-07-08 2004-01-29 Dorfman Benjamin F. Method of decreasing brittleness of single crystals, semiconductor wafers, and solid-state devices
DE10232080B4 (de) * 2002-07-15 2015-10-01 Integrated Dynamics Engineering Gmbh Elektrostatischer Greifer und Verfahren zu dessen Herstellung
JP4082985B2 (ja) * 2002-11-01 2008-04-30 信越化学工業株式会社 静電吸着機能を有する加熱装置及びその製造方法
KR20050088159A (ko) * 2003-01-17 2005-09-01 제너럴 일렉트릭 캄파니 웨이퍼 처리 장치
JP4302428B2 (ja) * 2003-05-09 2009-07-29 信越化学工業株式会社 静電吸着機能を有するウエーハ加熱装置
JP4309714B2 (ja) * 2003-08-27 2009-08-05 信越化学工業株式会社 静電吸着機能を有する加熱装置
JP4684222B2 (ja) * 2004-03-19 2011-05-18 株式会社クリエイティブ テクノロジー 双極型静電チャック
US20060096946A1 (en) * 2004-11-10 2006-05-11 General Electric Company Encapsulated wafer processing device and process for making thereof
KR100652244B1 (ko) * 2005-07-28 2006-12-01 (주)이오엠 나선형 전극을 갖는 정전척 및 그 제조 방법
DE102005056364B3 (de) 2005-11-25 2007-08-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bipolarer Trägerwafer und mobile, bipolare, elektrostatische Waferanordnung
JP4654153B2 (ja) * 2006-04-13 2011-03-16 信越化学工業株式会社 加熱素子
US20090142599A1 (en) * 2006-06-02 2009-06-04 Nv Bekaert Sa Method to prevent metal contamination by a substrate holder
KR100801467B1 (ko) * 2006-06-09 2008-02-11 유효재 쌍극형 정전척
US7983017B2 (en) 2006-12-26 2011-07-19 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic chuck and method of forming
US20080151466A1 (en) * 2006-12-26 2008-06-26 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic chuck and method of forming
TWI475594B (zh) 2008-05-19 2015-03-01 Entegris Inc 靜電夾頭
US7929269B2 (en) 2008-09-04 2011-04-19 Momentive Performance Materials Inc. Wafer processing apparatus having a tunable electrical resistivity
CN102449754B (zh) 2009-05-15 2015-10-21 恩特格林斯公司 具有聚合物突出物的静电吸盘
US8861170B2 (en) 2009-05-15 2014-10-14 Entegris, Inc. Electrostatic chuck with photo-patternable soft protrusion contact surface
KR101016612B1 (ko) * 2009-10-07 2011-02-22 주식회사 템네스트 정전척
US9025305B2 (en) 2010-05-28 2015-05-05 Entegris, Inc. High surface resistivity electrostatic chuck
KR101122709B1 (ko) * 2010-11-08 2012-03-23 주식회사 코미코 정전척
US20120154974A1 (en) * 2010-12-16 2012-06-21 Applied Materials, Inc. High efficiency electrostatic chuck assembly for semiconductor wafer processing
CN102808160B (zh) * 2011-06-02 2014-07-02 深圳富泰宏精密工业有限公司 壳体及其制备方法
EP2875404B1 (en) * 2012-07-17 2019-08-07 ASML Netherlands B.V. Electrostatic clamp, lithographic apparatus and method
US9281227B2 (en) * 2013-06-28 2016-03-08 Axcelis Technologies, Inc. Multi-resistivity Johnsen-Rahbek electrostatic clamp
WO2015013142A1 (en) 2013-07-22 2015-01-29 Applied Materials, Inc. An electrostatic chuck for high temperature process applications
JP6518666B2 (ja) 2013-08-05 2019-05-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄い基板をハンドリングするための静電キャリア
JP6423880B2 (ja) 2013-08-05 2018-11-14 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ インシトゥで取り出すことができる静電チャック
CN105408993A (zh) 2013-08-06 2016-03-16 应用材料公司 局部加热的多区域基板支撑件
CN106164331B (zh) 2013-09-20 2018-11-23 应用材料公司 具有一体式静电夹盘的基板载体
US9460950B2 (en) 2013-12-06 2016-10-04 Applied Materials, Inc. Wafer carrier for smaller wafers and wafer pieces
US9101038B2 (en) 2013-12-20 2015-08-04 Lam Research Corporation Electrostatic chuck including declamping electrode and method of declamping
JP2017515301A (ja) 2014-05-09 2017-06-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 保護カバーを有する基板キャリアシステム
US10153191B2 (en) 2014-05-09 2018-12-11 Applied Materials, Inc. Substrate carrier system and method for using the same
US9959961B2 (en) 2014-06-02 2018-05-01 Applied Materials, Inc. Permanent magnetic chuck for OLED mask chucking
WO2016056275A1 (ja) 2014-10-10 2016-04-14 キヤノンアネルバ株式会社 成膜装置
US10002782B2 (en) 2014-10-17 2018-06-19 Lam Research Corporation ESC assembly including an electrically conductive gasket for uniform RF power delivery therethrough
CN107636820B (zh) 2015-06-04 2022-01-07 应用材料公司 透明静电载具
CN109562985A (zh) * 2016-08-10 2019-04-02 康宁股份有限公司 利用静电卡盘和范德华力涂覆玻璃基材的设备和方法
US20200013590A1 (en) * 2018-07-06 2020-01-09 Tokyo Electron Limited Protective layer for chucks during plasma processing to reduce particle formation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2665242B2 (ja) * 1988-09-19 1997-10-22 東陶機器株式会社 静電チャック
US5668524A (en) * 1994-02-09 1997-09-16 Kyocera Corporation Ceramic resistor and electrostatic chuck having an aluminum nitride crystal phase
US5646814A (en) * 1994-07-15 1997-07-08 Applied Materials, Inc. Multi-electrode electrostatic chuck
JPH08227933A (ja) * 1995-02-20 1996-09-03 Shin Etsu Chem Co Ltd 静電吸着機能を有するウエハ加熱装置
US5886863A (en) * 1995-05-09 1999-03-23 Kyocera Corporation Wafer support member
TW303505B (en) * 1996-05-08 1997-04-21 Applied Materials Inc Substrate support chuck having a contaminant containment layer and method of fabricating same
US5748436A (en) * 1996-10-02 1998-05-05 Advanced Ceramics Corporation Ceramic electrostatic chuck and method
US5969934A (en) * 1998-04-10 1999-10-19 Varian Semiconductor Equipment Associats, Inc. Electrostatic wafer clamp having low particulate contamination of wafers
TW432453B (en) * 1998-11-12 2001-05-01 Applied Materials Inc Apparatus for protecting a substrate support surface and method of fabricating same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI459500B (zh) * 2009-08-21 2014-11-01 Komico Ltd 靜電卡盤與製造其之方法

Also Published As

Publication number Publication date
EP1220311A3 (en) 2004-02-04
DE60126576T2 (de) 2007-11-22
EP1220311A2 (en) 2002-07-03
ATE354177T1 (de) 2007-03-15
EP1220311B1 (en) 2007-02-14
US20020109955A1 (en) 2002-08-15
KR20020046214A (ko) 2002-06-20
DE60126576D1 (de) 2007-03-29
US6678143B2 (en) 2004-01-13

Similar Documents

Publication Publication Date Title
TW516155B (en) Electrostatic chuck and the manufacturing method thereof
JP3136307B2 (ja) 電子用途用ダイヤモンド載置基板
TW554416B (en) Film forming method and film forming device
US5748436A (en) Ceramic electrostatic chuck and method
JPH0779122B2 (ja) ダイヤモンド・コーティングを施した静電チャック
EP1376660B1 (en) Wafer heating apparatus with electrostatic attraction function
JPH02239623A (ja) 安定化層及びその製法
EP1001455A1 (en) Apparatus for protecting a substrate support surface and method of fabricating same
US6949726B2 (en) Heating apparatus having electrostatic adsorption function
JP3509856B2 (ja) 安定化層のための保護層及びその製法
JPH05129210A (ja) ホツトプレート
JP3623938B2 (ja) 静電チャックの製造方法
JP3602067B2 (ja) 静電チャック
JP4595153B2 (ja) 炭化ケイ素体およびその製造方法
JPH11130590A (ja) 防塵性硬質炭素被膜
JP2002289617A (ja) 集積回路構造
US20100155935A1 (en) Protective coating for semiconductor substrates
JP3683044B2 (ja) 静電チャック板とその製造方法
JPS6140770Y2 (zh)
JPH01239091A (ja) ダイヤモンドの改質法
JPH0760869B2 (ja) 高熱伝導性絶縁基板
JPS61166973A (ja) プリンタ−用ピン
JP2799414B2 (ja) プラズマｃｖｄ装置および成膜方法
Lee et al. Effect of hydrogen content on characteristics of Cu/C: H films coated on polyethylene terephthalate substrate prepared by ECR-MOCVD coupled with a periodic DC bias
JPS62232193A (ja) 多層膜高熱伝導性絶縁基板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees