KR101122709B1 - 정전척 - Google Patents

정전척 Download PDF

Info

Publication number
KR101122709B1
KR101122709B1 KR1020100110276A KR20100110276A KR101122709B1 KR 101122709 B1 KR101122709 B1 KR 101122709B1 KR 1020100110276 A KR1020100110276 A KR 1020100110276A KR 20100110276 A KR20100110276 A KR 20100110276A KR 101122709 B1 KR101122709 B1 KR 101122709B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
spray coating
electrostatic chuck
base substrate
Prior art date
Application number
KR1020100110276A
Other languages
English (en)
Other versions
KR20110020221A (ko
Inventor
성진일
예경환
오치원
유충렬
Original Assignee
주식회사 코미코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코미코 filed Critical 주식회사 코미코
Priority to KR1020100110276A priority Critical patent/KR101122709B1/ko
Publication of KR20110020221A publication Critical patent/KR20110020221A/ko
Application granted granted Critical
Publication of KR101122709B1 publication Critical patent/KR101122709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

정전척은 베이스 기재와, 베이스 기재 상에 형성된 비정질의 절연층과, 절연층 상에 형성된 정전기력 발생용 전극층 및 전극층 상에 형성된 유전층을 포함하며, 절연층은 산화이트륨 및 산화알루미늄을 포함하는 조립 입자들로 이루어진 용사 코팅용 분말을 이용한 용사 코팅 공정에 의해 형성되되, 조립 입자들은 평균 지름이 20 내지 60㎛이고 산화이트륨과 산화알루미늄이 1 : 0.4 내지 1의 중량비로 혼합된 것일 수 있다. 따라서, 정전척은 누설 전류에 의한 아킹 발생을 억제하고 전기적 특성 및 내구성이 향상된다.

Description

정전척{Electrode static chuck}
본 발명은 정전척 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 플라즈마를 이용한 반도체 제조 장치에서 기판을 흡착 지지하기 위한 정전척 및 이의 제조 방법에 관한 것이다.
반도체 제조 장치 중에서 플라즈마 처리 장치는 챔버 내의 기판 지지대에 반도체 기판을 고정한 상태에서 공정 가스를 플라즈마 상태로 변환하여 반도체 기판을 가공한다. 상기 기판 지지대로는 반도체 기판의 고정에 정전기력을 이용하는 정전척을 들 수 있다.
상기 정전척은 유전층 사이에 전극층이 매설되도록 구비되며, 전극층으로 전압을 인가하여 유전층 상에 형성되는 정전기력으로 반도체 기판 정전 흡착하여 고정하게 된다. 여기서, 플라즈마 처리 장치에서 사용되는 정전척의 경우 플라즈마 상태의 공정 가스에 의해 식각되는 것을 방지하기 위한 용사 코팅층을 이용하여 유전체를 형성한다.
일반적으로 플라즈마 처리 장치의 정전척에서 유전층으로 사용되는 용사 코팅층은 산화이트륨(Y2O3), 산화알루미늄(Al2O3) 등을 포함하는 세라믹 계열의 용사 코팅용 분말을 이용하여 용사 코팅 공정에 의해 형성된다.
이처럼, 세라믹 계열의 용사 코팅용 분말을 이용한 용사 코팅층은 결정질상을 가지게 되며, 결정질상을 갖는 용사 코팅층의 경우 유전율이 상대적으로 좋은 장점을 갖는다.
하지만, 결정질상을 갖는 용사 코팅층의 경우 기공이 상대적으로 많이 존재하여 체적 저항이 낮은 단점으로 인하여 누설 전류가 발생하고, 누설 전류에 기인한 아킹 발생이 문제가 되고 있다. 이를 개선하기 위하여 결정질상의 용사 코팅층에 포함된 기공을 메워주는 봉공 처리를 통해서 체적 저항을 증가시키는 방안이 개발되었으나, 장시간 사용에 따라 체적 저항이 감소되어 아킹 발생 및 정전 흡착 기능이 저하되는 문제점이 있다.
또한, 최근 기판의 대형화가 급속히 진행되고 있어 대면적의 기판을 흡착하기 위하여 전극층에 인가되는 전압이 저전압에서 고전압으로 증가하고 있다. 하지만, 고전압으로 증가할수록 베이스 기재와 용사 코팅층의 열팽창 계수 차이로 인한 크랙(crack) 발생으로 절연 파괴 현상이 발생하기 쉬우며, 정전 흡착 기능을 증대시키는 것이 어려운 문제점이 있다.
따라서, 정전기력 형성에 필요한 유전율을 유지하면서 누설 전류 방지를 위해 체적 저항의 증가된 유전층을 갖는 정전척이 요구되고 있는 실정이다.
따라서 본 발명이 해결하고자 하는 일 과제는 정전기력 형성에 필요한 유전율의 감소 없이 체적저항을 증가시켜 누설 전류에 의한 아킹 발생을 억제할 수 있는 정전척을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 상기 정전척을 제조하기 위한 방법을 제공하는 것이다.
상기 본 발명의 일 과제를 달성하기 위해 본 발명의 일 실시예에 따른 정전척은 베이스 기재와, 상기 베이스 기재 상에 형성된 비정질의 절연층과, 상기 절연층 상에 형성된 정전기력 발생용 전극층 및 상기 전극층 상에 형성된 유전층을 포함하며, 상기 절연층은 산화이트륨 및 산화알루미늄을 포함하는 조립 입자들로 이루어진 용사 코팅용 분말을 이용한 용사 코팅 공정에 의해 형성되되, 상기 조립 입자들은 평균 지름이 20 내지 60㎛이고 상기 산화이트륨과 상기 산화알루미늄이 1 : 0.4 내지 1의 중량비로 혼합된 것일 수 있다.
여기서, 일 실시예에 따른 정전척에서 상기 유전층은 비정질층과 결정질층을 포함하는 다중 층으로 형성된 것일 수 있다.
다른 실시예에 따른 정전척에서 상기 유전층은 상기 전극층 상에 상기 전극층을 감싸도록 형성된 비정질의 제1 유전층 및 상기 제1 유전층 상에 형성된 결정질의 제2 유전층을 포함할 수 있다.
또 다른 실시예에 따른 정전척에서 상기 절연층의 두께는 400㎛ 내지 600㎛인 것일 수 있다.
또 다른 실시예에 따른 정전척에서 상기 절연층 및 상기 유전층은 봉공 처리된 것일 수 있다.
또 다른 실시예에 따른 정전척에서 상기 절연층은 기공율이 0.5% 내지 2%인 것일 수 있다.
또 다른 실시예에 따른 정전척에서 상기 절연층의 표면 조도는 4 내지 8㎛인 것일 수 있다.
이와 같이 구성된 본 발명에 따른 정전척은 유전층이 비정질의 용사 코팅층과 결정질의 용사 코팅층을 포함하는 다중 층 구조로 형성되므로 정전기력 형성을 위한 적정 유전율을 가지면서 체적 저항은 증가되므로, 누설 전류를 억제하여 아킹 발생을 억제하고, 정전 흡착력을 향상시키며, 전기적 특성을 향상시킨다.
또한, 전극층으로 전압을 인가하기 위한 단자의 연결 부위에 버퍼층을 구비함으로써, 열 응력에 의해 단자의 연결 부위에서 빈번하게 발생되는 크랙 불량을 개선할 수 있다.
따라서, 정전척의 유지비용을 절감할 수 있고, 정전척의 기능 향상을 통하여 공정 효율을 향상시킬 수 있으며, 내구성 향상으로 정전척의 수명을 증가시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 정전척의 구성을 나타내는 개략적인 도면이다.
도 2는 도 1에 도시된 커넥터의 일 실시예를 나타내는 개략적인 도면이다.
도 3은 도 1에 도시된 커넥터의 또 다른 실시예를 나타내는 개략적인 도면이다.
도 4는 본 발명의 다른 실시예에 따른 정전척의 구성을 나타내는 개략적인 도면이다.
도 5는 본 발명에 따른 정전척 및 종래 기술에 따른 정전척에서 전극층에 인가되는 전압에 따른 절연 저항을 나타내는 그래프이다.
도 6은 본 발명에 따른 정전척 및 종래 정전척의 사용 시간에 따른 누설 전류 및 냉각 가스 공급량을 나타내는 그래프이다.
도 7a는 본 발명에 따른 정전척을 이용한 에칭 공정후의 에칭율을 도시한 그래프이다.
도 7b는 종래의 정전척을 이용한 에칭 공정후의 에칭율을 도시한 그래프이다.
도 8은 도 1에 도시된 비정질상을 갖는 용사 코팅층의 형성에 이용되는 제1 용사 코팅용 분말을 설명하기 위한 사진이다.
도 9는 도 8에 도시된 제1 용사 코팅용 분말의 제조 방법을 설명하기 위한 공정도이다.
도 10은 도 9에 도시된 제1 슬러리 조성물 형성 방법을 설명하기 위한 공정도이다.
도 11은 도 9에 도시된 제2 슬러리 조성물 형성 방법을 설명하기 위한 공정도이다.
도 12는 도 9에 도시된 혼합 슬러리 조성물 형성 방법에서 산화이트륨과 산화알루미늄의 결합을 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시예에 따른 정전척 제조 방법을 설명하기 위한 공정도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 정전척 및 이의 제조 방법에 대하여 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
정전척은 하나의 전극을 갖는 유니폴라(unipolar) 타입과 두 개의 전극을 갖는 바이폴라(bipolar) 타입을 포함한다. 여기에서는 하나의 전극을 갖는 유니폴라 타입의 정전척에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 정전척의 구성을 나타내는 개략적인 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 정전척(100)은 베이스 기재(110), 제1 절연층(120), 전극층(140) 제1 유전층(150), 제2 유전층(160) 및 커넥터(170)를 포함한다.
특히, 상기 정전척(100)에서 제1 절연층(20)과 제1 유전층(150)은 비정질상을 갖는 용사 코팅층이고, 제2 유전층(160)은 결정질상을 갖는 용사 코팅층이다. 즉, 상기 정전척(100)의 유전층은 비정질의 용사 코팅층과 결정질의 용사 코팅층을 포함하는 다중 층으로 구성되며, 상기 다중 층 구성을 통해 정전기력 형성에 필요한 유전율을 확보함과 동시에 높은 체적 저항을 확보함으로써 전기적 특성이 향상된다. 또한, 베이스 기재(110)와 전극층(140)을 절연시키기 위한 절연층은 비정질의 용사 코팅층으로 구성됨으로써, 비정질의 용사 코팅층이 갖는 높은 체적 저항 특성에 의해 절연 특성이 향상된다.
상기 베이스 기재(110)는 평판 형태 또는 실린더 형태를 갖는다. 베이스 기재(110)는 일반적으로 흡착 대상물(예컨대 기판)에 대응하는 크기를 갖는다. 즉, 베이스 기재(110)는 반도체 소자 또는 평판표시소자를 제조하기 위한 기판의 크기와 같거나, 상기 기판의 크기보다 클 수 있다. 일 예로, 베이스 기재(110)는 금속으로 형성될 수 있다. 상기 금속의 예로는 알루미늄(Al)을 포함할 수 있다. 다른 예로, 베이스 기재(110)는 그 표면에 금속 코팅층을 포함할 수 있다.
상기 제1 절연층(120)은 베이스 기재(110) 상에 형성된다. 예를 들어, 제1 절연층(120)은 베이스 기재(110)의 상부면 일부 영역에 형성될 수 있다. 제1 절연층(120)은 비정질상을 가지며, 제1 용사 코팅용 분말을 이용하여 용사 코팅 공정에 의해 수득된다. 즉, 제1 용사 코팅용 분말은 비정질의 용사 코팅층을 형성하기 위한 용사 코팅용 분말이다. 예를 들어, 제1 용사 코팅용 분말은 산화이트륨 및 산화알루미늄을 포함하며 20㎛ 내지 60㎛의 평균 입자 지름을 갖는 조립 입자들로 이루어질 수 있다. 구체적으로 상기 제1 용사 코팅용 분말은 제1 슬러리 조성물과 제2 슬러리 조성물의 혼합 슬러리 조성물로부터 수득하는 조립 입자들로 이루어질 수 있다. 여기서, 상기 제1 슬러리 조성물은 0.01㎛ 내지 2㎛의 지름을 갖는 산화이트륨 입자들, 상기 산화이트륨 입자들을 균일하게 분산하는 제1 분산제, 상기 산화이트륨 입자들 사이에 결합력을 제공하는 제1 결합제 및 여분의 제1 용매를 포함한다. 상기 제2 슬러리 조성물은 0.5㎛ 내지 2㎛의 지름을 갖는 산화알루미늄 입자들, 상기 산화알루미늄 입자들을 균일하게 분산하는 제2 분산제, 상기 산화알루미늄 입자들 사이에 결합력을 제공하는 제2 결합제 및 여분의 제2 용매를 포함한다. 또한, 상기 혼합 슬러리 조성물에서 제1 슬러리 조성물의 산화이트륨과 제2 슬러리 조성물의 산화알루미늄이 1 : 0.4 내지 1의 중량비를 갖는다. 상기 제1 용사 코팅용 분말에 대해서는 이하에서 보다 상세히 설명하기로 한다.
상기 제1 절연층(120)은 400㎛ 내지 600㎛의 두께를 갖는다. 제1 절연층(120)은 베이스 기재(110)와 전극층(140)을 절연시키는데, 제1 절연층(120)의 두께가 400㎛ 미만이면 절연을 위한 체적 저항을 갖더라도 내전압 특성이 나빠져 전극층(140)과 베이스 기재(110) 사이의 절연성이 저하되므로 바람직하지 못하다. 제1 절연층(120)은 비정질상을 가짐에 따라 높은 체적 저항을 갖는다. 예를 들어, 제1 절연층(120)은 약 1013 [
Figure 112010072639956-pat00001
]의 체적 저항을 갖는다. 또한, 제1 절연층(120)은 후처리 공정으로써 용사 코팅층에 포함된 기공들을 메워주는 봉공 처리가 진행될 수 있으며, 상기 봉공 처리를 통해 제1 절연층(120)의 체적 저항은 약 1014 내지 1015 [
Figure 112010072639956-pat00002
]으로 증가된다. 또한, 제1 절연층(120)은 비정질상을 가짐에 따라 코팅층 내부의 공간을 최소화할 수 있어 낮은 기공률을 갖는다. 상기 제1 절연층(120)은 2％ 이하의 기공률을 가지며, 바람직하게는 1％ 이하의 기공률을 갖는다. 구체적으로 제1 절연층(120)은 약 0.5％ 내지 2％의 기공률을 가지며, 바람직하게는 약 0.5％ 내지 1％의 기공률을 갖는다. 또한, 제1 절연층(120)은 일정 수준 이상의 접착 강도를 확보하기 위하여 4㎛ 내지 8㎛의 표면 조도(Ra)를 가지며, 이를 통해서 14Mpa 이상의 접착 강도를 갖게 된다. 또한, 제1 절연층(120)은 650Hv 이상의 경도를 갖는다.
상기 베이스 기재(110)와 제1 절연층(120) 사이에는 본드층(115)이 구비될 수 있다. 상기 본드층(115)은 베이스 기재(110)와 제1 절연층(120)을 접착하는 역할을 한다. 상기 본드층(115)은 베이스 기재(110)의 열팽창률과 제1 절연층(120)의 열팽창률의 중간 정도의 열팽창률을 가지며, 서로 다른 열팽창률을 갖는 베이스 기재(110)와 제1 절연층(120) 사이에서 완충 역할을 한다. 상기 본드층(115)은 금속 합금을 포함하며, 상기 금속 합금의 예로는 니켈-알루미늄 합금을 들 수 있다. 상기 본드층(115)은 30㎛ 내지 50㎛의 두께를 가지며, 약 5％ 이하의 기공율을 갖는 것이 바람직하다.
상기 전극층(140)은 제1 절연층(120) 상에 형성된다. 예를 들어, 전극층(140)은 제1 절연층(120)의 상부면 일부 영역에 형성될 수 있다. 전극층(140)은 정전기력 발생을 위하여 구비된다. 전극층(140)은 상기 제1 및 제2 유전층(150, 160)을 유전체로 하여 제2 유전층(160) 상면에 정전기력을 발생시키며, 상기 정전기력으로 제2 유전층(160) 상에 안착되는 기판을 정전 흡착하여 고정 및 유지하게 된다. 전극층(140)은 도전성 재질로 이루어진다. 상기 도전성 재질의 일 예로는 텅스텐을 들 수 있다. 전극층(140)은 일 예로 용사 코팅 공정에 의해 형성될 수 있다. 이와 달리, 전극층(140)은 스크린 인쇄법을 사용하여 형성될 수 있다. 상기 전극층(140)은 약 30㎛ 내지 50㎛의 두께를 갖는다. 전극층(140)의 두께가 30㎛ 미만이면 전극층(140) 내의 기공률 및 기타 결함으로 인하여 저항 값이 증가하게 되고, 상기 저항 값의 증가에 따라 정전 흡착력이 저하되는 현상이 발생하므로 바람직하지 못하다. 전극층(140)의 두께가 50㎛를 초과하면 과전류가 발생하여 아킹이 발생할 수 있어 바람직하지 못하다. 따라서, 전극층(140)은 약 30㎛ 내지 50㎛의 두께를 갖는 것이 바람직하다.
상기 전극층(140)은 정전기력을 형성하기 위하여 외부로부터 고전압을 인가 받게 되며, 고전압의 인가는 상기 커넥터(170)를 통해서 이루어진다. 상기 커넥터(170)는 베이스 기재(110) 및 제1 절연층(120)을 관통하여 전극층(140)에 연결된다.
도 2는 도 1에 도시된 커넥터의 일 실시예를 나타내는 개략적인 도면이다.
도 2를 참조하면, 일 실시예에 따른 상기 커넥터(170)는 단자(171), 절연 부재(172) 및 버퍼층(173)을 포함한다.
상기 단자(171)는 베이스 기재(110) 및 제1 절연층(120)을 관통하여 전극층(140)에 전기적으로 연결되며, 실질적으로 외부의 전원(미도시)으로부터 제공되는 고전압을 전극층(140)으로 전달하는 역할을 한다. 따라서, 베이스 기재(110) 및 제1 절연층(120)에는 단자(171)를 관통시키기 위한 관통홀이 구비된다. 단자(171)는 도전성 재질로 이루어진다. 예를 들어, 단자(172)는 텅스텐, 몰리브덴, 티탄 등의 도전성 재질로 이루어 질 수 있다.
상기 절연 부재(172)는 단자(171)의 절연을 위하여 구비된다. 따라서 절연 부재(172)는 단자(171)를 감싸도록 형성된다. 예를 들어, 절연 부재(172)는 단자(171)와 베이스 기재(110) 사이, 단자(171)와 제1 절연층(120) 사이에 형성된다. 또한, 절연 부재(172)는 전극층(140)과 접촉하는 단자(171)의 선단 일부를 제외한 단자(171)와 전극층(140) 사이에도 형성될 수 있다. 절연 부재(172)는 예를 들어 세라믹 소결체로 형성될 수 있다. 세라믹 소결체는 기공이 적기 때문에 절연성을 극대화시킬 수 있다는 장점이 있다. 여기서, 절연 부재(172)는 약 2000㎛의 두께로 형성될 수 있으며, 표면 저항을 낮게 하여 아킹 발생을 줄이기 위하여 0.1㎛ 내지 2㎛의 표면 조도(Ra)를 갖도록 형성될 수 있다.
상기 정전척(100)에는 기판에 대한 공정(예컨대 플라즈마 공정)이 진행되는 동안에 열 응력(예컨대 플라즈마 온도에 의한 열 응력)이 가해진다. 구체적으로, 정전척(100)에는 공정 중 발생되는 열에 의해 열팽창이 발생하는데, 열 응력은 베이스 기재(110), 제1 절연층(120) 및 절연 부재(172)의 열팽창 정도가 각각 달라서 발생하게 된다. 이러한 열 응력은 절연 부재(172)와 베이스 기재(110)의 접촉면의 단부 및 제1 절연층(120)의 접촉면의 단부 등에서 최대가 된다. 또한, 열 응력은 상대적으로 강도가 약한 제1 절연층(120) 쪽으로 전파되어 크랙을 발생시키고, 나아가서 제2 및 제2 유전층(130, 140) 쪽으로 성장하여 정전척(100)의 수명을 단축시키는 요인이 된다.
이러한 열 응력에 의한 손상을 최소화시키기 위하여 버퍼층(173)이 구비된다.
상기 버퍼층(173)은 절연 부재(172)의 상단부 일부 영역을 감싸도록 형성된다. 예를 들어, 버퍼층(173)은 절연 부재(172)와 베이스 기재(110)의 접촉면 중 적어도 일부, 절연 부재(172)와 제1 절연층(120)의 접촉면, 절연 부재(172)와 전극층(140)의 접촉면에 형성될 수 있다. 버퍼층(173)은 세라믹을 포함할 수 있으며, 상기 세라믹의 예로는 Al2O3, Y2O3, Al2O3/Y2O3, ZrO2, AlC, TiN, AlN, TiC, MgO, CaO, CeO2, TiO2, BxCy, BN, SiO2, SiC, YAG, Mullite, AlF3 등을 들 수 있다. 이때, 이들 세라믹은 단독 또는 복합적으로 사용할 수 있다. 버퍼층(173)은 일 예로 용사 코팅 공정을 이용하여 형성할 수 있다.
상기 버퍼층(173)은 100㎛ 내지 250㎛의 두께를 가지며, 바람직하게는 150㎛ 내지 200㎛의 두께를 갖는다. 버퍼층(173)의 두께가 250㎛를 초과하면 버퍼층(173) 내부에서 기공 등이 생성되어 크랙이 발생될 수 있어 바람직하지 못하며, 버퍼층(173)의 두께가 100㎛ 미만이면 완충 역할을 수행하지 못할 수 있어 바람직하지 못하다. 또한, 버퍼층(173)은 표면 저항을 낮게 함으로써 아킹 발생을 줄이기 위하여 0.1㎛ 내지 2㎛의 표면 조도(Ra)를 갖도록 형성되는 것이 바람직하다.
상기 버퍼층(173)은 공정 중 정전척(100)의 온도 상승에 기인하여 발생되는 열 응력을 흡수(완충)하는 역할을 한다. 예를 들어, 정전척(100)이 열을 받아 베이스 기재(110)가 팽창하게 될 때 생성되는 열 응력이 절연 부재(172)에 직접적으로 전달되지 않고 버퍼층(173)에 의해 흡수되게 된다.
본 실시예에서 버퍼층(173)에 의한 열 응력의 완충 효과를 극대화하기 위하여, 버퍼층(173)의 기공률은 베이스 기재(110), 제1 유전층(120), 제1 및 제2 유전층(150, 160)의 기공률과 같거나 그 이상인 것이 바람직하다. 예를 들어, 버퍼층(173)은 2％ 내지 10％의 기공률을 가질 수 있으며, 바람직하게는 2％ 내지 7％의 기공률을 갖는다. 버퍼층(173)의 기공률이 10％를 초과하는 경우에는 버퍼층(173) 내부의 기공이 증가하여 강도가 떨어지고 심한 경우 버퍼층(173) 자체가 떨어질 수 있어 바람직하지 못하며, 버퍼층(173)의 기공률이 2％ 미만인 경우에는 버퍼층(173)에 크랙이 발생할 수 있어 바람직하지 못하다.
또한, 버퍼층(173)의 에지부는 날카롭지(sharp) 않은 라운드 형상 또는 모따기(chamfer) 형상을 갖도록 형성하는 것이 바람직하다. 버퍼층(173)의 에지부가 날카로운 형상을 갖게 되면 그 부분에 응력이 집중되어 크랙의 발생 확률을 증가시킬 수 있기 때문이다.
도 3은 도 1에 도시된 커넥터의 다른 실시예를 나타내는 개략적인 도면이다.
여기서, 도 3에 도시된 커넥터(170)는 앞서 도 2를 참조하여 설명한 커넥터(170)와 형태상의 차이점을 제외하면 매우 유사하다. 따라서, 설명의 편의를 위하여 차이점 위주로 간략하게 설명하며, 설명하지 않는 부분은 앞서 도 2에 도시된 구성과 동일한 것으로 이해되어야 한다.
도 3을 참조하면, 다른 실시예에 따른 상기 커넥터(170)는 단자(177), 절연 부재(178) 및 버퍼층(179)을 포함한다.
상기 단자(177)는 베이스 기재(110) 및 제1 절연층(120)을 관통하여 전극층(140)에 전기적으로 연결되며, 외부 전원(미도시)으로부터의 고전압을 전극층(140)에 전달하는 역할을 한다.
상기 절연 부재(178)는 베이스 기재(110)와 단자(177) 사이에 형성되며, 베이스 기재(110)와 단자를 절연시키는 역할을 한다. 절연 부재(178)는 베이스 기재(110) 영역에 대해서 형성된다. 즉, 절연 부재(178)는 단자(177)와 베이스 기재(110) 사이에 형성된다.
상기 버퍼층(179)은 열 응력을 완충하기 위하여 구비된다. 버퍼층(179)은 제1 버퍼층(179a)과 제2 버퍼층(179b)을 포함한다.
상기 제1 버퍼층(179a)은 절연 부재(178)의 상단부 일부 영역 및 절연 부재(175)로부터 노출된 단자(177)의 상단부를 감싸도록 형성된다. 예를 들어, 제1 버퍼층(179a)은 베이스 기재(110)와 절연 부재(178)의 접촉면 중 일부, 절연 부재(178)와 제1 절연층(120)의 접촉면 및 단자(177)와 제1 절연층(120)의 접촉면에 대하여 형성될 수 있다. 여기서, 제1 버퍼층(179a)이 언급한 바와 같이 절연 부재(178) 및 단자(177)의 상단부 일부를 감싸도록 형성되어 있음에도 불구하고 크랙이 발생할 수 있다. 즉, 제1 버퍼층(179a)이 열 응력을 완전하게 흡수하지 못하는 경우 베이스 기재(110)와 절연 부재(178)의 접촉면의 단부에서 크랙이 발생할 수 있는데, 이 크랙은 성장하여 제1 및 제2 유전층(150, 160)으로 전파될 수 있다. 따라서, 제1 버퍼층(179a)이 형성되어 있음에도 불구하고 발생한 크랙이 제1 및 제2 유전층(150, 160)으로 전파되는 것을 억제하기 위하여 제2 버퍼층(179b)을 구비한다.
상기 제2 버퍼층(179b)은 절연 부재(178)의 상단부 인근에 형성된다. 예를 들어, 제2 버퍼층(179b)은 절연 부재(178)와 제1 절연층(120) 사이 및 베이스 기재(110)와 제1 절연층(120)의 접촉면 중 일부 영역에 형성될 수 있다. 여기서, 절연 부재(178)와 제1 절연층(120) 사이에서는 실질적으로 제1 버퍼층(179a)과 제1 절연층(120) 사이에 제2 버퍼층(179b)이 형성되게 된다. 이러한 제2 버퍼층(179b)은 형성 위치를 제외하면, 재질, 두께, 표면 조도 등의 특성이 제1 버퍼층(179a)과 실질적으로 동일하다.
언급한 바와 같이 열 응력이 가장 크게 발생하는 지점인 베이스 기재(110)와 절연 부재(178)의 접촉면 주위에 제1 및 제2 버퍼층(179a, 179b)이 형성됨으로써, 발생된 열 응력을 2단계에 걸쳐 흡수하므로 크랙 발생을 더욱 효과적으로 방지할 수 있게 된다. 따라서, 정전척(100)의 수명 단축을 개선할 수 있다. 한편, 상기 버퍼층(179)이 제1 및 제2 버퍼층(179a, 179b)을 포함하는 것으로 설명하였으나, 다른 실시예에서 제2 버퍼층(179b)은 생략될 수도 있다.
본 실시예에서 베이스 기재(110)는 단자(177) 및 절연 부재(178)가 관통되는 위치에 대응하여 경사면을 갖는다. 상기 베이스 기재(110)의 경사면으로 인하여 제1 절연층(120)의 A 영역의 밀도가 경사면을 제외한 베이스 기재(110) 상의 B 영역의 밀도보다 상대적으로 낮을 수 있다. 반면, A 영역의 두께가 B 영역의 두께보다 두껍기 때문에 A 영역의 제1 절연층(120)에 포함된 기공을 통한 전류 누설을 감소시킬 수 있다. 따라서, 베이스 기재(110)와 전극층(140) 사이의 아킹 발생을 줄일 수 있다. 또한, A 영역의 두께가 상대적으로 두꺼우므로 베이스 기재(110)와 절연 부재(175)의 경계면 부위의 제1 절연층(120)에 크랙의 발생이 방지될 수 있다. 따라서, 크랙을 통한 베이스 기재(110)와 전극층(140) 사이의 아킹 발생을 줄일 수 있다.
또한, 전극층(140)은 단자(177) 상방 영역의 전극층(140) 상부면이 제1 절연층(120) 상방 영역의 전극층(140) 상부면 보다 낮게 형성하는 것이 바람직하다. 이를 통해서, 단자(177) 상방의 C 영역에 형성되는 제1 및 제2 유전층(150, 160)의 두께가 나머지 D 영역에 형성되는 제1 및 제2 유전층(150, 160)의 두께보다 두껍게 형성하는 것이 바람직하다. 이는, 단자(177)를 통해 고전압의 전원이 전극층(140)으로 인가되더라도 전극층(140)과 제2 유전층(160) 상에 안착되어 지지되는 기판 사이의 방전 현상을 방지하기 위함이다.
다시 도 1을 참조하면, 상기 제1 유전층(150)은 전극층(140) 상에 형성된다. 제1 유전층(150)은 전극층(140)을 감싸도록 형성되어 전극층(140)이 매설되도록 한다. 예를 들어, 제1 유전층(150)은 전극층(140)이 형성되지 않은 제1 절연층(120)의 상부면의 나머지 영역 및 전극층(140)의 상부면에 대하여 형성될 수 있다. 제1 유전층(150)은 제1 용사 코팅용 분말을 이용하여 용사 코팅 공정에 의해 수득된다. 따라서, 제1 유전층(150) 역시 비정질상을 갖는다. 즉, 제1 유전층(150)의 형성에 사용되는 제1 용사 코팅용 분말은 제1 절연층(120)의 형성에 사용되는 제1 용사 코팅용 분말과 동일하다.
상기 제1 유전층(150)은 100㎛ 내지 300㎛의 두께를 갖는다. 제1 유전층(150)은 비정질상을 가짐에 따라서 코팅층 내부의 공간을 최소화할 수 있으므로 낮은 기공률을 갖는다. 제1 유전층(150)은 2％ 이하의 기공률을 가지며, 바람직하게는 1％ 이하의 기공률을 갖는다. 구체적으로 제1 유전층(150)은 약 0.5％ 내지 2％의 기공률을 가지며, 바람직하게는 약 0.5％ 내지 1％의 기공률을 갖는다. 또한, 제1 유전층(150)은 접착 강도를 확보하기 위하여 4㎛ 내지 8㎛의 표면 조도(Ra)를 가지며, 이를 통해서 14Mpa 이상의 접착 강도를 갖게 된다. 또한, 제1 유전층(150)은 650Hv 이상의 경도를 갖는다.
상기 제2 유전층(160)은 제1 유전층(150) 상에 형성되며, 그 상부면에 기판이 안착된다. 예를 들어, 제2 유전층(160)은 제1 유전층(150)의 상부면에 형성될 수 있다. 아울러, 제2 유전층(160)은 제1 절연층(120), 제1 유전층(150) 및 베이스 기재(110)의 노출면 전체에 대하여 형성될 수 있다. 즉, 제2 유전층(160)은 베이스 기재(110), 제1 절연층(120) 및 제1 유전층(150)의 측면 노출면까지 완전하게 커버함으로써, 상기 부재들이 손상되는 것을 억제하게 된다. 제2 유전층(160)은 제2 용사 코팅용 분말을 이용하여 용사 코팅 공정에 의해 수득된다. 여기서, 제2 용사 코팅용 분말은 결정질의 코팅층을 형성하기 위한 용사 코팅용 분말이다. 예를 들어, 제2 용사 코팅용 분말은 세라믹을 포함할 수 있다. 상기 세라믹의 예로는 Al2O3, Y2O3, Al2O3/Y2O3, ZrO2, AlC, TiN, AlN, TiC, MgO, CaO, CeO2, TiO2,BxCy, BN, SiO2, SiC, YAG, Mullite, AlF3 등을 들 수 있다. 이들은 단독 혹은 복합적으로 사용될 수 있다.
상기 제2 유전층(160)은 200㎛ 내지 400㎛의 두께를 갖는다. 제2 유전층(160)은 결정질상을 가짐에 따라 제1 유전층(150)보다 상대적으로 높은 기공률을 갖는다. 따라서 제2 유전층(160)은 3％ 내지 7％의 기공률을 갖는다. 제2 유전층(160)은 코팅층들 간의 접착 강도를 확보하기 위하여 3㎛ 내지 5㎛의 표면 조도(Ra)를 가지며, 이를 통해서 14Mpa 이상의 접착 강도를 갖게 된다. 또한, 제2 유전층(160)은 650Hv 이상의 경도를 갖는다.
본 실시예에서 유전층인 제1 및 제2 유전층(150, 160)의 두께는 각각 100㎛ 내지 300㎛ 및 200㎛ 내지 400㎛의 범위를 갖는다. 제1 및 제2 유전층(150, 160)의 두께가 언급한 범위를 갖는 것은 유전율, 체적 저항(예컨대 절연 저항), 정전 흡착력 등에 기인한다. 유전층의 두께, 다시 말해서 제1 및 제2 유전층(150, 160)의 통합 두께가 500㎛를 초과하는 경우 전극층(140)과 기판(예컨대 흡착 대상물)과의 거리가 멀어져 정전 흡착력이 감소할 수 있어 바람직하지 못하다. 따라서, 제1 및 제2 유전층(150, 160)의 통합 두께는 500㎛를 초과하지 않는 것이 바람직하다. 또한, 상기 유전층의 유전율은 결정질상을 갖는 제2 유전층(160)에 의해 크게 좌우되는데, 제2 유전층(160)의 두께가 200㎛ 미만일 경우 정전기력 형성에 필요한 충분한 유전율이 확보되지 않아 바람직하지 못하다. 또한, 체적 저항은 비정질상을 갖는 제1 유전층(150)에 의해 크게 좌우되는데, 제1 유전층(150)의 두께가 100㎛ 미만일 경우 체적 저항이 낮아져 바람직하지 못하다. 따라서, 제1 및 제2 유전층(150, 160)은 통합 두께가 500㎛를 초과하지 않으면서, 제1 유전층(!50)은 100㎛ 이상의 두께를 갖고 제2 유전층(160)은 200㎛ 이상의 두께를 갖는 것이 바람직하다. 결과적으로, 제1 및 제2 유전층(150, 160)은 상기의 조건들을 만족할 수 있도록, 제1 유전층(150)의 두께는 100㎛ 내지 300㎛를 갖고, 제2 유전층(160)의 두께는 200㎛ 내지 400㎛를 갖는 것이 바람직하다.
이와 같이, 본 실시예에 따른 정전척(100)에서 유전층은 결정질의 용사 코팅층과 비정질의 용사 코팅층을 포함하는 다중 층으로 구성함으로써, 종래와 비교하여 유전율의 감소 없이 체적 저항이 증가되는 효과를 갖는다. 예를 들어, 일반적으로 결정질의 용사 코팅층은 약 109 내지 1011 [
Figure 112010072639956-pat00003
]의 체적 저항을 갖는 반면 비정질의 용사 코팅층은 약 1013 [
Figure 112010072639956-pat00004
]의 체적 저항을 갖는다. 즉, 제2 유전층(160)은 약 109 내지 1011 [
Figure 112010072639956-pat00005
]의 체적 저항을 갖고, 제1 유전층(150)은 약 1013 [
Figure 112010072639956-pat00006
]의 체적 저항을 갖는다. 아울러, 유전체 역할을 하는 제2 및 제2 유전층(130, 140)의 통합 체적 저항은 약 1013 [
Figure 112010072639956-pat00007
]의 체적 저항을 갖게 된다. 결과적으로, 유전층을 비정질층과 결정질층의 다중 층으로 구성함으로써, 종래와 같은 유전율을 유지하면서 체적 저항이 증가된다. 따라서, 절연 저항이 증가된 효과를 가져오며, 절연 저항의 증가를 통해 절연 특성이 증가되므로 전기적 특성이 향상된 유전층을 구현할 수 있게 된다. 또한, 상기 정전척(100)에서 절연층인 제1 절연층(120)은 체적 저항 특성이 좋은 비정질상의 용사 코팅층으로 이루어짐으로써, 체적 저항의 증가되어 절연 특성이 향상된다.
상기 제1 절연층(120)과 제1 및 제2 유전층(150, 160)은 용사 코팅 공정의 후처리 공정으로써, 용사 코팅층에 포함된 기공 및 크랙 등의 다공질을 메워주는 봉공 처리 공정을 거칠 수 있다. 상기 봉공 처리는 제1 절연층(120)과 제1 및 제2 유전층(150, 160) 전체에 대하여 일괄적으로 수행될 수 있고, 그룹 단위 또는 개별 단위로 수행될 수 있다. 제1 절연층(120)과 제1 및 제2 유전층(150, 160)의 봉공 처리에 사용되는 봉공 처리재는 수지를 포함하며, 상기 수지는 일 예로 실리콘 계열의 아크릴 수지일 수 있다.
이러한 봉공 처리를 통해서 제1 절연층(120)과 제1 및 제2 유전층(150, 160)은 체적 저항이 증가되는 효과를 얻는다. 예를 들어, 결정질상을 갖는 제2 유전층(160)의 체적 저항은 봉공 처리 전 약 109 내지 1011 [
Figure 112010072639956-pat00008
]을 갖지만, 봉공 처리 후 약 1013 [
Figure 112010072639956-pat00009
]으로 증가된다. 또한, 비정질상을 갖는 제1 절연층(120) 및 제1 유전층(150)의 체적 저항은 봉공 처리 전 약 1013 [
Figure 112010072639956-pat00010
]을 갖지만, 봉공 처리 후 약 1014 내지 1015 [
Figure 112010072639956-pat00011
]으로 증가된다. 아울러, 제1 및 제2 유전층(150, 160)의 통합 체적 저항은 봉공 처리 전 약 1013 [
Figure 112010072639956-pat00012
]을 갖지만, 봉공 처리 후 약 1014 내지 1015 [
Figure 112010072639956-pat00013
]으로 증가된다.
따라서, 다중 층 구조를 갖는 유전층은 정전기력 형성에 필요한 충분한 유전율을 가지면서도 체적 저항이 증가됨으로써, 누설 전류의 억제를 통해 아킹 발생을 억제하고 전기적 특성을 향상시킨다. 아울러, 비정질상의 절연층은 비정질상의 용사 코팅층이 높은 체적 저항을 가지므로, 절연 특성이 향상된다.
본 실시예에서 비정질의 제1 유전층(150) 상에 결정질의 제2 유전층(160)을 형성하여 최상층(예컨대 최외각)에 결정질의 코팅층이 배치되는 것으로 설명하였다. 유전층은 유전율 및 체적 저항 측면에서만 본다면 결정질의 코팅층 상에 비정질의 코팅층을 형성하여도 앞서와 동일한 효과를 얻을 수 있다. 하지만, 비정질의 코팅층은 물리적 측면에서 높은 체적 저항을 갖는 반면에 열팽창 계수가 작으므로 공정 중 크랙이 발생할 수 있으며, 기능적 측면에서 비정질의 코팅층이 최상층에 위치할 때 유전율 증가에 따라 플라즈마에 의한 아킹 발생 위험성을 갖게 된다. 따라서 비정질의 코팅층이 최상층에 배치되는 것은 바람직하지 못하며, 결정질의 코팅층이 최상층에 배치되는 것이 바람직하다. 따라서 본 실시예에서 유전층을 형성할 때 비정질의 제1 유전층(150) 상에 결정질의 제2 유전층(160)을 형성함으로써, 최상층에 결정질의 코팅층이 배치되도록 구성한다.
도 4는 본 발명의 다른 실시예에 따른 정전척의 구성을 나타내는 개략적인 도면이다.
여기서, 도 4에 도시된 정전척(200)은 앞서 도 1을 참조하여 설명한 정전척(100)의 구성과 매우 유사하므로 동일 부재에 대해서는 동일한 부호를 사용하고, 차이점 위주로 간략하게 설명하기로 한다.
본 발명의 다른 실시예에 따른 정전척(200)은 베이스 기재(110), 제1 절연층(220), 제2 절연층(230), 전극층(140), 제1 유전층(150), 제2 유전층(160) 및 커넥터(170)를 포함한다.
상기 베이스 기재(110)는 평판 형태 또는 실린더 형태를 가지며, 금속으로 형성될 수 있다. 상기 금속의 예로는 알루미늄(Al)을 포함할 수 있다.
상기 제1 절연층(220)은 베이스 기재(110) 상에 형성된다. 제1 절연층(220)은 베이스 기재(110)의 상부면 일부 영역에 형성될 수 있다. 제1 절연층(220)은 제1 용사 코팅용 분말을 이용한 용사 코팅 공정으로 수득되며, 비정질상을 갖는다. 제1 절연층(220)은 적어도 100㎛ 이상의 두께를 가지며, 바람직하게는 100㎛ 내지 300㎛의 두께를 갖는다. 제1 절연층(220)의 두께가 100㎛ 미만일 경우 체적 저항이 낮아 전극층(140)층과 베이스 기재(110) 사이의 절연 특성이 저하되므로 바람직하지 못하다. 따라서, 제1 절연층(220)은 적어도 100㎛ 이상의 두께를 갖는 것이 바람직하다. 제1 절연층(220)은 비정질상을 가지므로 기공률이 2％ 이하, 바람직하게는 1％ 이하를 갖는다. 예를 들어, 제1 절연층(220)은 약 0.5％ 내지 2％의 기공률을 가지며, 바람직하게는 약 0.5％ 내지 1％의 기공률을 갖는다. 또한, 제1 절연층(220)은 접착 강도를 확보하기 위하여 4㎛ 내지 8㎛의 표면 조도(Ra)를 가지며, 이를 통해서 14Mpa 이상의 접착 강도를 갖게 된다. 또한, 제1 절연층(220)은 650Hv 이상의 경도를 갖는다.
상기 제2 절연층(230)은 제1 절연층(22) 상에 형성된다. 예를 들어, 상기 제2 절연층(230)은 제1 절연층(220)의 상부면에 대응하여 형성될 수 있다. 제2 절연층(230)은 제2 용사 코팅용 분말을 이용한 용사 코팅 공정에 의해 수득된다. 여기서, 제2 용사 코팅용 분말은 결정질의 코팅층을 형성하기 위한 용사 코팅용 분말이다. 예를 들어, 제2 용사 코팅용 분말은 세라믹을 포함할 수 있다. 상기 세라믹의 예로는 Al2O3, Y2O3, Al2O3/Y2O3, ZrO2, AlC, TiN, AlN, TiC, MgO, CaO, CeO2, TiO2,BxCy, BN, SiO2, SiC, YAG, Mullite, AlF3 등을 들 수 있다. 이들은 단독 혹은 복합적으로 사용될 수 있다.
상기 제2 절연층(230)은 200㎛ 내지 400㎛의 두께를 갖는다. 제2 절연층(230)은 결정질상을 가짐에 따라서 제1 절연층(220)보다 높은 기공률을 갖는다. 예를 들어, 제1 유전층(230)은 3％ 내지 7％의 기공률을 갖는다. 제2 절연층(230)은 코팅층들 간의 접착 강도를 확보하기 위하여 3㎛ 내지 5㎛의 표면 조도(Ra)를 가지며, 이를 통해서 14Mpa 이상의 접착 강도를 갖게 된다. 또한, 제1 유전층(150)은 650Hv 이상의 경도를 갖는다.
한편, 상기 정전척(200)에서 제2 절연층(230)이 제1 절연층(220) 상에 형성되는 것으로 도시 및 설명하였으나, 이와 달리 제2 절연층(230)은 베이스 기재(110) 상에 형성될 수 있다. 즉, 제2 절연층(230)은 베이스 기재(110)와 제1 절연층(22) 사이에 형성될 수 있다. 본 실시예에서 베이스 기재(110)와 전극층(140)의 절연을 위해 제1 및 제2 절연층(220, 230)이 형성될 때, 제1 및 제2 절연층(220, 230)의 배치 위치는 변경 가능하다. 상기 정전척(200)에서 베이스 기재(110)와 전극층(140)을 절연시키기는 절연층은 비정질의 제1 절연층(220)과 결정질의 제2 절연층(230)을 포함하는 다중 층 구성을 가짐으로써, 체적 저항의 증가를 통해 절연 저항 특성이 향상된 구성이면 충분하다.
상기 제2 절연층(230) 상에는 전극층(140)이 형성된다. 예를 들어, 전극층(140)은 제2 절연층(230)의 일부 영역에 형성될 수 있다. 전극층(140)은 도전성 재질로 이루어진다. 상기 도전성 재질의 예로는 텅스텐을 들 수 있다.
상기 전극층(140) 상에는 제1 및 제2 유전층(150, 160)이 순차적으로 형성된다.
상기 제1 및 제2 유전층(150, 160)은 전극층(140)에 의해 정전기력이 형성되도록 유전체 역할을 한다. 제1 유전층(150)은 제1 용사 코팅용 분말을 이용한 용사 코팅 공정으로 수득되고, 제2 유전층(160)은 제2 용사 코팅용 분말을 이용한 용사 코팅 공정으로 수득된다. 따라서, 제1 유전층(150)은 비정질상을 갖고, 제2 유전층(160)은 결정질상을 갖는다.
이와 같이, 상기 정전척(200)은 절연층 및 유전층이 각각 비정질상의 용사 코팅층과 결정질상의 용사 코팅층을 포함하는 다중 층으로 이루어진다. 따라서, 결정질상의 용사 코팅층에 의해 정전기력 형성에 필요한 유전율을 확보하게 되며, 비정질상의 용사 코팅층에 의해 체적 저항이 증가되고 체적 저항의 증가로 절연 저항이 증가되어 절연 특성이 향상된다. 결과적으로 유전율의 감소 없이 체적 저항이 증가되므로, 절연 저항 특성이 향상되어 누설 전류에 의한 불량을 개선함으로써, 전기적 특성이 향상되게 된다.
상기 커넥터(170)는 베이스 기재(110), 제1 절연층(220) 및 제2 절연층(230)을 관통하여 전극층(140)에 연결된다. 커넥터(170)는 외부로부터의 고전압을 전극층(140)에 인가하는 역할을 한다.
상기 커넥터(170)의 구성은 베이스 기재(110), 제1 및 제2 절연층(220, 230)을 관통하여 전극층(140)에 연결되는 것을 제외하면 앞서 도 2 및 도3을 참조하여 설명한 구성과 매우 유사하다. 즉, 도 1을 참조하여 설명한 정전척(100)에서는 베이스 기재(110)와 전극층(140) 사이에 제1 절연층(120)만 위치하지만, 상기 정전척(200)에서는 베이스 기재(110)와 전극층(140) 사이에 제1 및 제2 절연층(220, 230)이 위치하는 구성을 갖는다. 이러한 차이점을 제외하곤 앞서의 경우와 동일하므로, 상기 커넥터(170)의 상세한 설명은 앞서의 설명으로 대신하기로 한다.
이하, 본 발명에 따른 정전척과 종래의 정전척의 비교를 통하여 본 발명에 따른 정전척의 효과에 대하여 간략하게 설명한다.
도 5는 본 발명에 따른 정전척 및 종래 기술에 따른 정전척에서 전극층에 인가되는 전압에 따른 절연 저항을 나타내는 그래프이다.
여기서, 본 발명의 정전척(100, 200) 및 종래 정전척은 다음의 조건을 동일하게 갖는다. 정전척의 사이즈는 300Φ*45T를 갖고, 베이스 기재 상에 형성된 전체 코팅층(예컨대 절연층 및 유전층의 통합)의 두께는 950㎛ 내지 1050㎛의 범위를 가지며, 유전층의 두께는 400㎛ 내지 500㎛의 범위를 갖는다. 상기 절연 저항의 측정은 전극층으로 인가되는 전압을 500[V]에서 2500[V]까지 500[V] 단위로 단계적으로 증가시키며 측정한 값을 도시하였다.
도 5에 도시된 바와 같이, 본 발명에 따른 정전척(100, 200)의 유전층의 절연 저항은 종래 정전척의 유전층의 절연 저항에 대하여 적어도 2.5배 이상 높은 것을 알 수 있다. 따라서, 본 발명에 따른 구성으로써 비정질의 용사 코팅층과 결정질의 용사 코팅층을 포함하는 다중 층 구성의 유전층은 결정질의 단일층으로 이루어진 유전층보다 체적 저항이 현저하게 증가되는 것을 알 수 있다.
따라서, 본 발명에 따른 정전척(100, 200)의 경우 유전층이 갖는 절연 저항이 증가됨에 따라서 누설 전류가 감소하게 되며, 상기 누설 전류의 감소에 의해 누설 전류에 기인하는 아킹 등의 불량 발생이 감소되므로 전기적 특성이 향상된다.
특히, 종래 정전척에서는 전극층에 인가되는 전압이 500[V]에서 2500[V]로 단계적으로 증가됨에 따른 절연 저항의 변화가 매우 적은 것을 알 수 있다. 즉, 종래 정전척은 전극층으로 500[V]의 전압이 인가될 경우 약 5530[㏁]의 절연 저항을 가지며, 전극층으로 2500[V]의 전압이 인가되는 경우에도 크게 변하지 않은 약 5780[㏁]의 절연 저항을 갖는다. 전극층으로 인가되는 전압이 1000[V], 1500[V], 2000[V] 일 경우에 각각 5640[㏁], 5780[㏁], 5650[㏁]의 절연 저항을 갖는다. 따라서, 종래 정전척은 전극층에 인가되는 전압이 고전압화 될수록 누설 전류가 증가(동일 저항에서 전류는 전압에 비례하게 되므로)하게 되며, 상기 누설 전류의 증가는 아킹 등의 불량을 유발한다. 이와 같이, 종래 정전척은 전극층에 인가되는 전압이 고전압화 될수록 전기적 특성이 나빠지게 된다.
반면에, 본 발명에 따른 정전척(100, 200)은 전극층에 인가되는 전압이 500[V]에서 2500[V]로 단계적으로 증가됨에 따라서 절연 저항이 증가되는 것을 알 수 있다. 전극층에 500[V]의 전압이 인가될 때 약 14,900[㏁]의 절연 저항을 갖고, 전극층에 2500[V]의 전압이 인가될 때 약 24,600[㏁]의 절연 저항을 갖는 것으로 나타나고 있어, 절연 저항이 약 65％ 증가된 것을 알 수 있다. 아울러, 전극층에 인가되는 전압이 1000[V], 1500[V], 2000[V]일 경우에 각각 18200[㏁], 21200[㏁], 23500[㏁]의 절연 저항을 갖는다. 따라서, 본 발명에 따른 정전척의 경우 전극층에 인가되는 전압이 증가(예컨대 고전압화)됨에 따라 절연 저항이 증가되므로 누설 전류의 증가폭은 크지 않음을 알 수 있다. 이처럼 전극층에 인가되는 전압이 증가되는 경우에도 누설 전류를 낮은 수준으로 유지할 수 있게 되므로, 누설 전류에 기인하는 아킹 등의 불량을 억제할 수 있게 된다.
결론적으로, 본 발명에 따른 정전척(100, 200)은 유전층(또는 절연층)이 비정질상의 코팅층과 결정질상의 코팅층을 포함하는 다중 층으로 이루어짐으로써, 절연 저항이 증가하는 효과를 갖는다. 상기 절연 저항의 증가는 누설 전류를 감소시키는 효과를 가지며, 누설 전류의 감소는 아킹 등의 불량을 억제하여 전기적 특성이 향상되게 된다.
도 6은 본 발명에 따른 정전척 및 종래 정전척의 사용 시간에 따른 누설 전류 및 He 누설량을 나타내는 그래프이다.
도 6에 도시된 바와 같이, 본 발명의 정전척(100, 200)이 갖는 사용 시간 경과에 따른 누설 전류는 종래 정전척이 갖는 사용 시간 경과에 따른 누설전류보다 낮은 것을 알 수 있다.
일반적으로 반도체 기판의 제조 공정 중에는 플라즈마에 의해 기판의 온도가 증가하게 되는데, 기판의 온도 증가는 공정 불량의 원인이 되므로 기판의 온도를 낮출 필요가 있다. 이를 위해, 베이스 기재 및 코팅층들을 관통하여 형성된 관통홀들을 통해 기판의 하면으로 온도 조절용 헬륨(He) 가스를 공급하여 기판을 냉각시킴으로써 기판을 적정 온도로 유지하게 된다. 즉, 헬륨(He) 가스는 냉각 가스의 역할을 한다. 상기 헬륨(He) 가스의 공급량은 정전척의 흡착력에 따라서 달라지게 된다. 예컨대, 정전척의 흡착력이 좋으면 기판과 정전척 사이의 밀봉이 좋아져 기판과 정전척 사이를 통해서 외부로 누설되는 가스량이 적어지게 되고, 정전척의 흡착력이 나쁘면 상대적으로 기판과 정전척 사이의 밀봉이 나빠져 누설되는 가스량이 증가하게 된다.
상기와 같은 관점에서 보면, 본 발명의 정전척(100)을 이용한 제조 공정시의 헬륨(He) 가스의 누설량이 종래 정전척을 이용한 제조 공정시의 헬륨(He) 가스 누설량보다 적게 나타나므로 본 발명의 정전척(100, 200)이 상대적으로 정전 흡착력이 좋은 것을 알 수 있다. 특히, 종래 정전척은 사용 시간 경과에 따라서 나타나는 헬륨(He) 가스 누설량의 변화 폭이 크게 나타나는 것을 알 수 있다. 즉, 종래 정전척을 이용한 제조 공정에서는 헬륨(He) 가스 누설량의 균일성이 저하된 것을 알 수 있다. 반면에, 본 발명의 정전척은 사용 시간 경과에 따라서 나타나는 헬륨(He) 가스 공급량의 변화 폭이 매우 적게 나타나는 것을 알 수 있다.
결과적으로, 본 발명의 정전척(100, 200)에서 누설 전류 및 헬륨(He) 가스 누설량이 종래 정전척보다 낮은 것은 본 발명의 정전척(100, 200)의 정전 흡착력이 종래 정전척의 정전 흡착력보다 향상된 것을 반증하는 데이터이다. 아울러, 본 발명의 정전척(100, 200)은 사용 시간 경과에 따른 정전 흡착력의 균일성이 확보된다.
도 7a는 본 발명에 따른 정전척을 이용한 에칭 공정후의 에칭율을 도시한 그래프이고, 도 7b는 종래의 정전척을 이용한 에칭 공정후의 에칭율을 도시한 그래프이다.
여기서, 본 발명에 따른 정전척 및 종래 기술에 따른 정전척을 이용한다는 것을 제외하면 동일 공정 조건으로 에칭 공정을 수행한 후, 에칭 대상물의 영역을 매트릭스 형태로 구획하여 각 영역의 에칭율을 나타낸 그래프이다. 상기 에칭 공정 조건은 플라즈마 형성 공간의 갭(Gap)은 120[㎜]이고, 공정 압력은 250[mTorr]이고, RF 전압은 5[㎾]이다. 또한, 공정 가스인 SF6 및 O2 의 공급량은 각각 400[mTorr] 및 7000[mTorr]이다.
본 발명의 정전척을 이용한 에칭 공정의 에칭율
[표 1]
Figure 112010072639956-pat00014
종래 정전척을 이용한 에칭 공정의 에칭율
[표 2]
Figure 112010072639956-pat00015
여기서, 상기 에칭 균일도는 다음의 수식으로 구한다.
Figure 112010072639956-pat00016
[수식 1]
도 7a 및 도 7b는 각각 상기 표 1 및 표 2를 기반으로 도시한 그래프이다.
도 7a 및 도 7b를 참조하면, 본 발명의 정전척(100, 200)을 이용한 에칭 공정의 에칭 평균값은 13290.7이고, 종래 정전척을 이용한 에칭 공정의 에칭 평균값은 10840.7이다. 즉, 본 발명의 정전척(100, 200)의 정전척을 이용하여 에칭 공정을 진행할 때 상대적으로 에칭율이 향상된 것을 알 수 있다.
또한, 종래 정전척을 이용한 에칭 공정의 에칭 균일도는 약 18.80％인 반면에 본 발명의 정전척(100, 200)의 이용한 에칭 공정의 에칭 균일도는 약 7.15％를 측정되어, 본 발명의 정전척(100, 200)을 이용할 때 상대적으로 균일한 에칭이 가능한 것을 알 수 있다.
이와 같이, 본 발명의 정전척(100, 200)을 이용할 경우 보다 균일한 에칭면 형성이 가능하므로, 상기 정전척(100, 200)을 이용할 때 에칭 공정의 신뢰성이 향상되는 효과를 갖는다.
이하, 비정질상을 갖는 용사 코팅층을 형성하기 위한 제1 용사 코팅용 분말에 대하여 간략하게 설명한다.
도 8은 도 1에 도시된 비정질상을 갖는 용사 코팅층의 형성에 이용되는 제1 용사 코팅용 분말을 설명하기 위한 사진이다.
도 8을 참조하면, 상기 제1 용사 코팅용 분말은 제1 슬러리 조성물과 제2 슬러리 조성물의 혼합 슬러리 조성물로부터 수득한다. 이하에서 설명되는 조성물의 함량은 중량 ％를 기준으로 한다.
상기 제1 슬러리 조성물은 산화이트륨 입자들, 제1 분산제, 제1 결합제 및 여분의 제1 용매를 포함한다.
상기 산화이트륨 입자들은 약 0.01㎛ 내지 2㎛의 지름을 갖는다. 상기 산화이트륨 입자들의 지름이 0.01㎛ 미만이면 제1 용사 코팅용 분말의 평균 입자 지름이 작아질 수 있고 구형의 조립 입자를 형성하기 어려워 바람직하지 못하며, 지름이 2㎛를 초과하면 입자들이 뭉쳐 조립 입자들의 평균 지름이 너무 커질 수 있어 바람직하지 못하다.
상기 제1 분산제는 상기 제1 슬러리 조성물에서 상기 산화이트륨 입자들을 서로 고르게 분산시키는 역할을 한다. 상기 제1 분산제는 염기성을 가질 수 있다. 상기 제1 분산제의 예로는 카르복실계 물질, 에스테르계 물질, 아마이드계 물질 등을 들 수 있으며, 이들은 단독으로 사용하거나 둘 이상을 혼합하여 사용할 수 있다. 상기 제1 분산제는 pH가 약 10 내지 12일 수 있고, 보다 바람직하게는 pH가 약 10일 수 있다. 상기 염기성을 갖는 제1 분산제에서 상기 산화이트륨은 (-) 표면 전하를 갖는다. 상기 제1 분산제의 함량은 약 0.3% 내지 0.5%인 것이 바람직하다. 상기 제1 분산제의 함량이 약 0.5%를 초과하면 분사 건조 공정을 통해 제1 용사 코팅용 분말을 구형으로 형성할 수 없고, 약 0.3% 미만이면 상기 제1 슬러리 조성물의 점도가 증가되어 바람직하지 못하다.
상기 제1 결합제는 상기 제1 슬러리 조성물에서 산화이트륨 입자들 사이에 결합력을 제공한다. 상기 제1 결합제의 함량은 약 2％ 내지 3％ 인 것이 바람직하다. 상기 제1 결합제의 함량이 약 2％ 미만이면 상기 산화이트륨 입자들이 충분히 결합되지 않아 제1 용사 코팅용 분말을 구형으로 형성할 수 없고, 약 3％를 초과하면 상기 제1 슬러리 조성물의 점도가 급격히 증가되므로 바람직하지 못하다. 상기 제1 결합제의 예로서는 비닐계 물질, 아크릴계 물질 등을 들 수 있다.
상기 제1 슬러리 조성물은 여분의 제1 용매를 포함한다. 상기 제1 용매는 상기 유기물 또는 수계일 수 있다. 상기 제1 결합제가 비닐계 물질인 경우, 제1 용매가 에탄올 등과 같은 유기물인 것이 바람직하고, 상기 제1 결합제가 아크릴계 물질인 경우 상기 제1 용매가 수계인 것이 바람직하다. 상기 비닐계 물질의 예로서는 에틸렌 비닐 아세테이드 수지, 폴리염화 비닐 수지, 폴리비닐 파이로우라이다인, 폴리비닐 알코올 수지, 폴리비닐 부티날, 폴리비닐 아세테이트, 폴리비닐 에테르 등을 들 수 있고, 이들은 단독으로 사용하거나 둘 이상을 혼합하여 사용할 수 있다. 또한, 상기 아크릴계 물질의 예로서는 메타 아크릴 수지, 폴리메틸 메타 아크릴 수지, 폴리아크릴 로니트릴 수지, 노말브틸 아크릴 수지, 폴리스티렌 폴리메틸 메타 아크릴 수지 등을 들 수 있고, 이들은 단독으로 사용하거나 둘 이상을 혼합하여 사용할 수 있다.
상기 제1 슬러리 조성물은 볼밀(ball mill)을 사용하여 형성할 수 있다. 상기 제1 슬러리 조성물의 고형분 비율은 제1 분산제의 함량에 비례한다. 상기 제1 슬러리 조성물은 상기 고형분 비율이 약 20% 미만이면 제1 용매 내에 조립 입자의 크기가 작을 수 있으며, 약 30%를 초과하면 점도가 높아져 상기 제1 용사 코팅용 분말을 제조하는 공정 제어가 용이하지 않고, 비구형 분말이 생성될 수 있다. 따라서, 상기 제1 슬러리 조성물의 고형분의 비율은 약 20% 내지 30%인 것이 바람직하다.
상기 제2 슬러리 조성물은 산화알루미늄 입자들, 제2 분산제, 제2 결합제 및 여분의 제2 용매를 포함한다.
예를 들면, 상기 산화알루미늄 입자들은 약 0.5 ㎛ 내지 2 ㎛의 지름을 갖는다. 상기 산화알루미늄 입자들의 지름이 약 0.5㎛ 미만이면 제1 용사 코팅용 분말의 평균 지름이 작아질 수 있고 구형의 조립 입자를 형성하기 어려우며, 약 2㎛를 초과하면 조립 입자들의 평균 지름이 너무 커질 수 있다.
상기 제2 분산제는 상기 제2 슬러리 조성물에서 상기 산화알루미늄 입자들을 서로 고르게 분산시키는 역할을 한다. 상기 제2 분산제는 산성을 가질 수 있다. 상기 제2 분산제의 예로는 카르복실계 물질, 에스테르계 물질, 아마이드계 물질 등을 들 수 있다. 이들은 단독으로 사용하거나 둘 이상을 혼합하여 사용할 수 있다. 상기 제2 분산제는 물질은 pH가 약 2 내지 4일 수 있고, 보다 바람직하게는 pH가 약 2일 수 있다. 상기 염기성을 갖는 제2 분산제에서 상기 산화알루미늄은 (+) 표면 전하를 갖는다. 상기 제2 분산제의 함량은 약 0.3% 내지 2%인 것이 바람직하다. 상기 제2 분산제의 함량 범위는 상기 제1 슬러리 조성물에서 제1 분산제의 경우와 동일한 이유를 갖는다.
상기 제2 결합제는 상기 제2 슬러리 조성물에서 산화알루미늄 입자들 사이에 결합력을 제공한다. 상기 제2 결합제의 함량은 약 2% 내지 3%인 것이 바람직하다. 상기 제2 결합제의 함량이 약 2% 미만이면 상기 산화알루미늄 입자들이 충분히 결합되지 않아 제1 용사 코팅용 분말을 구형으로 형성할 수 없으며, 약 3%를 초과하면 상기 제1 용사 코팅용 분말을 구형으로 형성할 수는 있지만 상기 제2 슬러리 조성물의 점도가 급격히 증가하므로 바람직하지 못하다. 상기 제2 결합제의 예에 대한 설명은 상기 제1 결합제의 예에 대한 설명과 실질적으로 동일하다.
상기 제2 슬러리 조성물은 여분의 제2 용매를 포함한다. 상기 제2 용매는 상기 유기물 또는 수계일 수 있다. 상기 제2 용매에 대한 설명은 상기 제1 용매에 대한 설명과 실질적으로 동일하다.
상기 제2 슬러리 조성물은 볼밀(ball mill)을 사용하여 형성할 수 있다. 상기 제2 슬러리 조성물의 고형분 비율은 제2 분산제의 함량에 비례한다. 상기 제2 슬러리 조성물의 고형분 비율이 약 20% 미만이면 제2 용매 내에 상기 산화알루미늄 분말 함량이 낮아 조립 입자의 크기가 작을 수 있으며, 약 30%를 초과하면 점도가 높아져 상기 제1 용사 코팅용 분말을 제조하는 공정 제어가 용이하지 않고 비구형 분말이 생성될 수 있다. 따라서, 상기 제2 슬러리 조성물의 고형분의 비율은 약 20% 내지 30%인 것이 바람직하다.
상기 혼합 슬러리 조성물에서 상기 산화이트륨과 상기 산화알루미늄의 중량비가 1 : 9 내지 4 : 6 인 경우, 상기 혼합 슬러리 조성물로부터 수득한 제1 용사 코팅용 분말을 사용하여 형성한 코팅층은 주로 산화알루미늄의 특성을 가지며, 강도는 높지만 접착력이 약한 단점이 있다. 상기 혼합 슬러리 조성물에서 상기 산화이트륨과 상기 산화알루미늄의 중량비가 8 : 2 내지 9 : 1 인 경우, 상기 혼합 슬러리 조성물로부터 수득한 제1 용사 코팅용 분말을 사용하여 형성한 코팅층은 주로 산화이트륨의 특성을 가지며, 강도 및 접착력이 약한 단점이 있다. 따라서, 상기 혼합 슬러리 조성물에서 상기 산화이트륨과 상기 산화알루미늄은 약 5 : 5 내지 약 7 : 3의 중량비를 갖는 것이 바람직하며, 약 5 : 5의 중량비를 갖는 것이 보다 바람직하다.
상기 제1 용사 코팅용 분말은 상기 제1 슬러리 조성물과 상기 제2 슬러리 조성물이 혼합된 슬러리 조성물로부터 수득된 조립 입자를 포함하며, 상기 조립 입자는 약 20㎛ 내지 60㎛의 평균 지름을 갖고, 약 30㎛ 내지 40㎛의 평균 지름을 갖는 것이 보다 바람직하다. 상기 조립 입자의 평균 지름이 약 20㎛ 미만이면 분말의 크기가 너무 작아서 용사 코팅을 수행할 때 분말 자체가 대상물까지 충분하게 전달되지 못할 수 있어 바람직하지 못하며, 약 60㎛를 초과하면 분말이 너무 커서 용사 코팅을 수행할 때 떡짐 현상이 발생하여 균일한 코팅이 이루어지지 않을 수 있어 바람직하지 못하다.
도 9는 도 8에 도시된 제1 용사 코팅용 분말의 제조 방법을 설명하기 위한 공정도이다.
도 9를 참조하면, 상기 제1 용사 코팅용 분말의 제조 방법은 먼저 제1 슬러리 조성물을 형성한다.(S110) 상기 제1 슬러리 조성물은 0.01㎛ 내지 2㎛의 지름을 갖는 산화이트륨 입자들, 상기 산화이트륨 입자들을 균일하게 분산하는 제1 분산제, 상기 산화이트륨 입자들 사이에 결합력을 제공하는 제1 결합제 및 여분의 제1 용매를 포함한다. 상기 산화이트륨 입자들 사이의 결합력이 충분할 경우 상기 제1 슬러리 조성물은 상기 제1 결합제를 포함하지 않을 수 있다.
도 10은 도 9에 도시된 제1 슬러리 조성물 형성 방법을 설명하기 위한 공정도이고,
도 10을 참조하면, 상기 제1 슬러리 조성물의 형성 방법은 제1 용매를 준비하고,(S111) 순차적으로 상기 제1 용매에 0.01㎛ 내지 2㎛의 지름을 갖는 산화이트륨 입자들을 투입하고,(S112) 약 0.3％ 내지 0.5%의 함량으로 제1 분산제를 투입하고,(S113) 약 2% 내지 3%의 함량으로 제1 결합제를 투입한다.(S114) 여기서, 상기 제1 분산제에 의해 상기 산화이트륨 입자들은 (-) 표면전하를 갖는다. 이와 달리, 상기 산화이트륨 입자들, 상기 제1 분산제, 상기 제1 결합제를 상기 제1 용매에 투입하는 순서는 달리하여도 무방하다.
이후, 볼밀을 사용하여 상기 산화이트륨 입자들, 상기 제1 분산제, 상기 제1 결합제 및 제1 용매를 서로 혼합시켜 상기 제1 슬러리 조성물을 형성한다.
다시 도 9를 참조하면, 제2 슬러리 조성물을 형성한다.(S120)
상기 제2 슬러리 조성물은 0.5㎛ 내지 2㎛의 지름을 갖는 산화알루미늄 입자들, 상기 산화알루미늄 입자들을 균일하게 분산하는 제2 분산제, 상기 산화알루미늄 입자들 사이에 결합력을 제공하는 제2 결합제 및 여분의 제2 용매를 포함한다. 상기 산화알루미늄 입자들 사이의 결합력이 충분할 경우 상기 제2 슬러리 조성물은 상기 제2 결합제를 포함하지 않을 수 있다.
도 11은 도 9에 도시된 제2 슬러리 조성물 형성 방법을 설명하기 위한 공정도이다.
도 11을 참조하면, 제2 용매를 준비하고,(S121) 순차적으로 상기 제2 용매에 0.5㎛ 내지 2㎛의 지름을 갖는 산화알루미늄 입자들을 투입하고,(S122) 약 0.3% 내지 2%의 함량으로 제2 분산제를 투입하고,(S123) 약 2% 내지 3%의 함량으로 제2 결합제를 투입한다.(S124) 여기서, 제2 분산제에 의해 산화알루미늄 입자들은 (+) 표면전하를 갖는다. 이와 달리, 상기 산화알루미늄 입자들, 상기 제2 분산제, 상기 제2 결합제를 상기 제2 용매에 투입하는 순서는 달리하여도 무방하다.
이후, 볼밀을 사용하여 상기 산화알루미늄 입자들, 상기 제2 분산제, 상기 제2 결합제 및 용매를 서로 혼합시켜 상기 제2 슬러리 조성물을 형성한다.
다시 도 9를 참조하면, 상기 제1 슬러리 조성물과 상기 제2 슬러리 조성물을 혼합하여 혼합 슬러리 조성물을 형성한다.(S130) 이때, 상기 제1 슬러리 조성물의 산화이트륨과 상기 제2 슬러리 조성물의 산화알루미늄이 7 : 3 내지 5 : 5의 중량비, 즉, 1 : 0.4 내지 1의 중량비를 갖는다.
도 12는 도 9에 도시된 혼합 슬러리 조성물 형성 방법에서 산화이트륨과 산화알루미늄의 결합을 설명하기 위한 도면이다.
도 12를 참조하면, 상기 산화이트륨이 (-) 표면전하를 가지고, 상기산화알루미늄이 (+) 표면전하를 가지므로, 정전기적 인력에 의해 상기 산화이트륨아 상기 산화알루미늄이 용이하게 결합할 수 있다.
다시 도 9를 참조하면, 상기 혼합 슬러리 조성물을 분무 건조(spray drying) 공정을 수행하여 산화이트륨과 산화알루미늄을 포함하는 조립 입자를 형성한다.(S140) 상기 분무 건조 공정은 분무 건조기에서 상기 혼합 슬러리 조성물을 분사하면서 고온으로 가열하여 수행된다. 상기 분무 건조 공정은 약 800℃ 내지 1500℃의 온도에서 수행하는 것이 바람직하며, 상기 온도 범위에서 상기 분무 건조 공정으로 높은 경도를 갖는 조립 입자를 형성할 수 있다.
상기 분무 건조 공정을 수행하여 상기 혼합 슬러리 조성물은 약 20㎛ 내지 60㎛의 평균 입자 지름을 가지며 산화이트륨 및 산화알루미늄을 포함하는 조립 입자로 형성된다.
한편, 상기 제1 용사 코팅용 분말의 제조 공정 즉, 상기 제1 슬러리 조성물을 형성하는 단계(S110), 상기 제2 슬러리 조성물을 형성하는 단계(S120), 상기 혼합 슬러리 조성물을 형성하는 단계(S130) 및 상기 혼합 슬러리 조성물을 분무 건조하는 단계(S140)는 공기, 수소, 산소 및 질소 분위기 또는 이들이 혼합된 분위기에서 이루어질 수 있다.
이하, 본 발명에 따른 정전척 제조 방법에 대하여 설명하기로 한다. 여기서, 도 4에 도시된 정전척(200)의 구성과 도 3에 도시된 커넥터(170)의 구성을 기준으로 하여 설명한다.
도 13은 본 발명의 일 실시예에 따른 정전척 제조 방법을 설명하기 위한 공정도이다.
도 3, 도 4 및 도 14를 참조하면, 본 발명에 따른 정전척(200)의 제조 방법은 베이스 기재(110)를 준비한다.(S210) 베이스 기재(110)는 평판 형태 또는 실린더 형태를 가질 수 있다. 베이스 기재(110)는 커넥터(170)의 삽입을 위한 관통홀이 형성된 상태로 준비된다.
상기 커넥터(170)부를 준비한다.(S220) 커넥터부(170)의 준비는 베이스 기재(110)의 준비 단계와 개별적으로 이루어진다. 커넥터부(170)는 단자(177)의 주변에 절연 부재(178)를 형성하고, 절연 부재(178)의 상단 일부에 제1 버퍼층(179a)을 형성한 상태로 준비된다.
상기 베이스 기재(110)와 커넥터(170)부가 각각 개별 준비되면, 다음으로 베이스 기재(110)에 형성되어 있는 커넥터(170)용 관통홀에 커넥터(170)부를 삽입한다.(S230) 즉, 커넥터(170)부를 베이스 기재(110)의 정위치 시킨다. 커넥터(170)가 정위치로 배치되면, 제2 버퍼층(179b)을 형성한다. 제2 버퍼층(179b)은 이하 형성된 제1 절연층(220)과 절연 부재(178) 사이의 영역 및 제1 절연층(220)과 베이스 기재(110)의 접촉면 중 일부 영역에 형성한다.
다음에, 제2 버퍼층(179b)을 포함하는 커넥터(170)부 영역을 제외하고 베이스 기재(110)의 상부면에 대하여 본드층(115)을 형성한다.(S240) 본드층(115)은 베이스 기재(110)와 제1 절연층(220)의 접착을 위해 형성하며, 금속 합금을 포함한다. 상기 금속 합금의 예로는 니켈-알루미늄 합금을 들 수 있다.
다음, 베이스 기재(110)의 상에 제1 용사 코팅용 분말을 이용한 용사 코팅 공정을 수행하여 비정질상을 갖는 제1 절연층(220)을 형성한다.(S250) 제1 절연층(220)은 베이스 기재(110)의 상부면 일부 영역에 형성된다. 상기 제1 용사 코팅용 분말에 대해서는 앞서 도 8 및 도 12를 참조하여 설명하였으므로 그 상세한 설명은 생략한다. 상기 제1 절연층(220)은 제1 용사 코팅용 분말을 용융 분사하는 용사 코팅 공정에 의해 형성한다. 상기 용사 코팅 공정의 예로는 대기 플라즈마 용사(Atmospherically Plasma Spray :APS) 공정, 고속 산소-연료 용사 공정, 진공 플라즈마 용사 공정, 카이네틱 분사 공정 등을 들 수 있다.
다음으로, 제1 절연층(220) 상에 제2 용사 코팅용 분말을 이용한 용사 코팅 공정을 수행하여 결정질상을 갖는 제2 절연층(230)을 형성한다.(S260) 제2 절연층(230)은 제1 절연층(220)의 상부면에 대하여 형성된다. 상기 제2 용사 코팅용 분말은 결정질의 코팅층을 형성하기 위한 분말로, 세라믹을 포함할 수 있다. 상기 세라믹의 예로는 Al2O3, Y2O3, Al2O3/Y2O3, ZrO2, AlC, TiN, AlN, TiC, MgO, CaO, CeO2, TiO2, BxCy, BN, SiO2, SiC, YAG, Mullite, AlF3 등을 들 수 있으며, 이들은 단독 혹은 복합적으로 사용될 수 있다.
상기 제2 절연층(230)은 제2 용사 코팅용 분말을 용융 분사하는 용사 코팅 공정에 의해 형성한다. 상기 용사 코팅 공정의 예로는 대기 플라즈마 용사(Atmospherically Plasma Spray :APS) 공정, 고속 산소-연료 용사 공정, 진공 플라즈마 용사 공정, 카이네틱 분사 공정 등을 들 수 있다. 즉, 제1 절연층(130)의 형성 방법과 서로 다른 코팅용 분말을 사용하는 것을 제외하면 동일하다.
상기 제2 절연층(230)을 형성한 후에 제2 절연층(230)의 평탄 조절 단계를 수행한다. 아울러, 제2 절연층(230)의 평탄 조절 단계를 수행하면서 커넥터(170)부가 이하 형성될 전극층(140)과 접촉될 수 있도록 커넥터(170)부의 접촉부(예컨대 상단 평면)를 노출시킨다. 한편, 도 1에 도시된 정전척(100)의 경우 베이스 기재(110)와 전극층(140) 사이에 제1 절연층(120)만 형성되므로, 제1 절연층(120)을 형성한 후에 제1 절연층(120)의 평탄 조절 단계를 수행하게 되며, 이 과정에서 커넥터(170)부를 노출시킨다.
다음 제2 절연층(230) 상에 도전성 재질을 이용하여 전극층(140)을 형성한다.(S270) 전극층(140)은 제2 절연층(230)의 상부면 일부 영역에 형성될 수 있다. 전극층(140)을 형성하기 위한 도전성 재질의 예로는 텅스텐을 들 수 있다.
다음으로 전극층(140)을 형성한 후에, 전극층(140) 상에 제1 용사 코팅용 분말을 이용한 용사 코팅 공정을 수행하여 비정질상을 갖는 제1 유전층(150)을 형성한다.(S280) 제1 유전층(150)은 전극층(140)이 형성되지 않은 제2 절연층(230)의 상부면의 나머지 영역 및 전극층(140)의 상부면에 형성된다. 즉, 제1 유전층(150)은 전극층(140)을 완전히 감싸도록 형성된다. 제1 유전층(150)을 형성하기 위한 제1 용사 코팅용 분말은 제1 절연층(220)을 형성하기 위한 분말과 동일하며, 제1 유전층(150)을 형성하기 위한 용사 코팅의 예는 앞서 제1 절연층(220)을 형성하기 위한 용사 코팅의 예와 동일하다.
다음으로, 제1 유전층(150) 상에 제2 용사 코팅용 분말을 이용한 용사 코팅 공정을 수행하여 결정질의 제2 유전층(160)을 형성한다.(S290) 제2 유전층(160)은 제1 유전층(150)을 완전히 감싸도록 형성되며, 아울러 코팅층이 형성되지 않은 베이스 기재(100)의 상단면 나머지 영역(예컨대 가장자리 영역) 및 베이스 기재(110)의 측면과, 제1 및 제2 절연층(220, 230)의 측면 및 제1 유전층(150)의 측면을 동시에 코팅한다. 즉, 제2 유전층(160)은 베이스 기재(110)를 비롯하여 모든 코팅층(220, 230, 150)의 노출면에 대하여 코팅한다. 형성 과정에서 상기 코팅층(220, 230, 150)들 간의 용사 계면이 존재할 수 있는데, 상기 용사 계면은 향후 크랙으로 발전할 수 있고, 상기 크랙으로 인해 아킹이 발생할 수 있어 문제가 된다. 따라서, 이러한 문제들을 개선하기 위하여 제2 유전층(160)을 형성할 때 베이스 기재(110)를 비롯하여 코팅층들(220, 230, 230)들의 측면 노출부위까지 제2 유전층(160)을 동시에 코팅한다.
상기 제2 유전층(160)을 형성하기 위하여 사용되는 제2 용사 코팅용 분말은 제2 절연층(230)을 형성하기 위하여 사용된 코팅용 분말과 동일하다. 또한, 제2 유전층(160)을 형성하기 위한 용사 코팅의 예로는 앞서 설명한 제1 절연층(220)을 형성하기 위한 용사 코팅의 예와 동일하다.
상기 제2 유전층(160)이 형성된 후에는 제2 유전층(160)의 상면에 돌기부들을 가공하는 단계를 포함할 수 있다.
제1 및 제2 유전층(150, 160)까지 형성되면, 제1 및 제2 절연층(220, 230)과 제1 및 제2 유전층(150, 160)에 포함된 기공들을 메워주기 위한 봉공 처리를 수행한다.(S300) 상기 봉공 처리는 봉공 처리재를 이용하여 수행된다. 상기 봉공 처리재는 수지를 포함하며, 상기 수지는 일 예로 실리콘 계열의 아크릴 수지일 수 있다. 봉공 처리를 통해서 제1 및 제2 절연층(220, 230)과 제1 및 제2 유전층(150, 160)에 포함된 기공들을 메워줌으로써, 체적 저항을 증가시킨다.
한편, 상기의 설명에서 봉공 처리가 제1 및 제2 절연층(220, 230)과 제1 및 제2 유전층(150, 160)에 모두 형성된 후에 일괄적으로 수행되는 것으로 설명하였다. 이와 달리, 봉공 처리는 제1 및 제2 절연층(220, 230)과 제1 및 제2 유전층(150, 160)의 형성 후에 각각 수행되거나, 제1 및 제2 절연층(220, 230)과 제1 및 제2 유전층(150, 160)을 그룹 단위로 나누어 수행할 수도 있다. 즉, 봉공 처리의 시기 및 처리 횟수는 변경할 수 있다.
또한 상기의 설명에서 평탄 조절 단계는 제2 절연층(230)에 대해서만 설명하였으나, 각 층의 형성 후에 필요에 따라 평탄 조절 단계를 포함할 수 있다. 즉, 본드층(115), 제1 절연층(220), 전극층(140), 제1 유전층(150), 제2 유전층(160)의 형성 후에 각각 필요에 따라 평탄 조절 단계를 적용하는 것이 가능하다.
상기의 정전척 제조 방법에서는 도 4에 도시된 정전척(200)을 기준으로 설명하였다. 즉, 절연층이 비정질의 제1 절연층(220) 및 결정질의 제2 절연층(230)을 포함하는 다중 층 구성을 갖는 정전척(200)의 제조 방법에 대하여 설명하였다.
이와 달리, 도 1에 도시된 바와 같이 절연층이 비정질의 단일층으로 이루어진 정전척(100)의 경우 제2 절연층(230)을 형성하는 단계(S260)가 생략되고, 제1 절연층(120) 형성한 다음 제1 절연층(120) 상에 전극층(140)을 형성하는 차이점만 갖는다.
상기와 같이 본 발명의 정전척 및 이의 제조 방법에 따르면 유전층이 비정질의 용사 코팅층과 결정질의 용사 코팅층으로 이루어진 다중 층으로 구성됨으로써, 비정질의 용사 코팅층을 통해 유전율의 감소 없이 체적 저항이 증가되므로 누설 전류에 의한 아킹 발생을 억제하고 전기적 특성이 향상된 정전척을 구현할 수 있다.
또한, 절연층은 비정질의 용사 코팅층을 포함하여 구성되므로 비정질의 용사 코팅층이 갖는 높은 체적 저항 특성을 통해서 베이스 기재와 전극층 사이의 절연 특성이 향상된 정전척을 구현할 수 있다.
또한, 전극층으로 고전압을 인가하기 위한 단자의 연결 부위에 버퍼층이 구비됨으로써, 공정 중 발생되는 열 응력으로 인해서 단자의 연결 부위에서 발생되는 크랙을 개선하여 정전척의 내구성을 향상하고, 유지 관리비용을 절감할 수 있다. 아울러, 정전척의 수명을 증가시킬 수 있다.
따라서, 전기적 특성이 안정되고, 내구성이 향상된 정전척을 요하는 반도체 제조 장치에서 바람직하게 사용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200: 정전척 110: 베이스 기재
115: 본드층 120, 220: 제1 절연층
230: 제2 절연층 140: 전극층
150: 제1 절연층 160: 제2 절연층
170: 커넥터 171, 177: 단자
172, 178: 절연 부재 173, 179: 버퍼층
179a: 제1 버퍼층 179b: 제2 버퍼층

Claims (7)

  1. 베이스 기재;
    상기 베이스 기재 상에 형성된 비정질의 절연층;
    상기 절연층 상에 형성된 정전기력 발생용 전극층; 및
    상기 전극층 상에 비정질층과 결정질층을 포함하는 다중 층으로 형성된 유전층을 포함하며,
    상기 절연층은 산화이트륨 및 산화알루미늄을 포함하는 조립 입자들로 이루어진 용사 코팅용 분말을 이용한 용사 코팅 공정에 의해 형성되되, 상기 조립 입자들은 평균 지름이 20㎛ 내지 60㎛이고 상기 산화이트륨과 상기 산화알루미늄이 5 : 5 내지 7 : 3의 중량비로 혼합된 것을 특징으로 하는 정전척.
  2. 삭제
  3. 제1항에 있어서, 상기 유전층은
    상기 전극층 상에 상기 전극층을 감싸도록 형성된 비정질의 제1 유전층; 및
    상기 제1 유전층 상에 형성된 결정질의 제2 유전층을 포함하는 것을 특징으로 하는 정전척.
  4. 삭제
  5. 제1항에 있어서, 상기 절연층 및 상기 유전층은 봉공 처리된 것을 특징으로 하는 정전척.
  6. 제1항에 있어서, 상기 절연층은 기공율이 0.5% 내지 2%인 것을 특징으로 하는 정전척.
  7. 제1항에 있어서, 상기 절연층의 표면 조도는 4 내지 8㎛인 것을 특징으로 하는 정전척.
KR1020100110276A 2010-11-08 2010-11-08 정전척 KR101122709B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100110276A KR101122709B1 (ko) 2010-11-08 2010-11-08 정전척

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100110276A KR101122709B1 (ko) 2010-11-08 2010-11-08 정전척

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090077369A Division KR100997374B1 (ko) 2009-08-21 2009-08-21 정전척 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110020221A KR20110020221A (ko) 2011-03-02
KR101122709B1 true KR101122709B1 (ko) 2012-03-23

Family

ID=43929562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100110276A KR101122709B1 (ko) 2010-11-08 2010-11-08 정전척

Country Status (1)

Country Link
KR (1) KR101122709B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222328B1 (ko) 2012-10-16 2013-02-15 주식회사 야스 축전기형 대면적 기판용 정전 척

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140116622A1 (en) * 2012-10-31 2014-05-01 Semes Co. Ltd. Electrostatic chuck and substrate processing apparatus
KR101387916B1 (ko) * 2014-02-25 2014-04-22 한국기계연구원 히터 겸용 정전척
KR102643141B1 (ko) 2016-11-03 2024-03-04 삼성디스플레이 주식회사 정전 척 및 정전 흡착 장치
CN111383986A (zh) * 2018-12-27 2020-07-07 东京毅力科创株式会社 基板载置台及基板处理装置
KR102522181B1 (ko) 2019-01-15 2023-04-14 주식회사 엘지화학 정전척 및 정전척의 용도

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020046214A (ko) * 2000-12-11 2002-06-20 어드밴스드 세라믹스 인터내셔날 코포레이션 정전척 및 그 제조방법
KR20020064508A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 정전 척
KR20020074961A (ko) * 2001-03-23 2002-10-04 방재철 유전층 직접부착형 정전 척의 제조방법
JP2005057234A (ja) 2003-07-24 2005-03-03 Kyocera Corp 静電チャック

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020046214A (ko) * 2000-12-11 2002-06-20 어드밴스드 세라믹스 인터내셔날 코포레이션 정전척 및 그 제조방법
KR20020064508A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 정전 척
KR20020074961A (ko) * 2001-03-23 2002-10-04 방재철 유전층 직접부착형 정전 척의 제조방법
JP2005057234A (ja) 2003-07-24 2005-03-03 Kyocera Corp 静電チャック

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222328B1 (ko) 2012-10-16 2013-02-15 주식회사 야스 축전기형 대면적 기판용 정전 척

Also Published As

Publication number Publication date
KR20110020221A (ko) 2011-03-02

Similar Documents

Publication Publication Date Title
KR100997374B1 (ko) 정전척 및 이의 제조 방법
KR101122709B1 (ko) 정전척
JP4189373B2 (ja) 窒化アルミニウム接合体及びその製造方法
EP1892756A2 (en) Electrostatic chuck with heater and manufacturing method thereof
JP5872998B2 (ja) アルミナ焼結体、それを備える部材、および半導体製造装置
KR20070066890A (ko) 정전척
WO2013032260A9 (ko) 정전 척
US11417558B2 (en) Ceramics substrate, method of manufacturing the same, electrostatic chuck, substrate fixing device, and semiconductor device package
JP2005063991A (ja) 半導体製造装置
JP6503689B2 (ja) 静電チャック装置およびその製造方法
KR20140108080A (ko) 세라믹 정전척 및 그 제조방법
JP2011222793A (ja) 静電チャック
JP2004055608A (ja) 電極内蔵型サセプタ
CN113929501B (zh) 一种氧化铝陶瓷表面耐闪络梯度复合涂层及其制备方法
JP4043219B2 (ja) 静電チャック
JP4241571B2 (ja) 双極型静電チャックの製造方法
JP7402070B2 (ja) 静電チャック、基板固定装置
JP2004079861A (ja) 静電チャック
JP5284227B2 (ja) 静電チャック及び静電チャックの製造方法
TWI240985B (en) Wafer holder for semiconductor manufacturing device and semiconductor manufacturing device in which it is installed
KR102039802B1 (ko) 정전척용 세라믹 본체
JP4059158B2 (ja) 半導体製造装置
CN111900117A (zh) 一种静电卡盘
KR20230096465A (ko) 세라믹 서셉터의 제조 방법
JP2004349557A (ja) ディスプレー用大型ガラス基板吸着装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161206

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 9