KR20050088159A - 웨이퍼 처리 장치 - Google Patents

웨이퍼 처리 장치 Download PDF

Info

Publication number
KR20050088159A
KR20050088159A KR1020057013158A KR20057013158A KR20050088159A KR 20050088159 A KR20050088159 A KR 20050088159A KR 1020057013158 A KR1020057013158 A KR 1020057013158A KR 20057013158 A KR20057013158 A KR 20057013158A KR 20050088159 A KR20050088159 A KR 20050088159A
Authority
KR
South Korea
Prior art keywords
coating layer
shaft
graphite
platform
group
Prior art date
Application number
KR1020057013158A
Other languages
English (en)
Inventor
존 토마스 매리너
티모시 제이 헤즐
더글라스 알랜 롱월스
제프리 레널츠
아지트 세인
앤드류 존 마세이
존 레이스트
토마스 이 드반
Original Assignee
제너럴 일렉트릭 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너럴 일렉트릭 캄파니 filed Critical 제너럴 일렉트릭 캄파니
Publication of KR20050088159A publication Critical patent/KR20050088159A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/10—Heater elements characterised by the composition or nature of the materials or by the arrangement of the conductor
    • H05B3/12—Heater elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material
    • H05B3/14—Heater elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material the material being non-metallic
    • H05B3/141—Conductive ceramics, e.g. metal oxides, metal carbides, barium titanate, ferrites, zirconia, vitrous compounds
    • H05B3/143—Conductive ceramics, e.g. metal oxides, metal carbides, barium titanate, ferrites, zirconia, vitrous compounds applied to semiconductors, e.g. wafers heating

Abstract

웨이퍼 처리 디바이스 또는 장치, 즉 히터(heater) 또는 정전 쳐크(electrostatic chuck)는 평면 지지 플래튼(planar support platen)과, 중심에 위치된 구멍을 갖는 지지 샤프트(support shaft)와, 샤프트 내에 위치된 한 쌍의 전기적 도전체를 포함한다. 일실시예에서, 전기적 도전체는 샤프트의 구멍 내에 동축적으로(concentrically) 위치되는데, 제 1 전기 리드(electrical lead)는 열분해 흑연 막대(pyrolytic graphite rod)의 형태를 갖고, 열분해 질화 붕소(pyrolytic boron nitride : pBN) 코팅에 의해 그 외부의 제 2 흑연 전기 리드로부터 분리되어 있다. 제 2 실시예에서, 지지 플래튼과 지지 샤프트는 흑연으로 이루어진 하나의 단위 몸체(unitary body)로 형성된다. 본 발명의 장치에 대한 또 다른 실시예에서, 접속 포스트(connection posts)는 탄소 섬유 복합체(carbon fiber composite)를 포함하고, 전기적 커넥터의 노출된 단(ends)은 작동 수명의 연장을 위해서 보호성 세라믹 페이스트(protective ceramic paste)로 코팅되어 있다.

Description

웨이퍼 처리 장치{WAFER HANDLING APPARATUS AND METHOD OF MANUFACTURING THEREOF}
관련 출원에 대한 상호 참조
본 출원은 2003년 1월 17일에 출원된 미국 특허 출원 번호 제 60/441165 호 및 2003년 1월 24일 출원된 미국 특허 출원 번호 제 60/442409 호를 우선권으로서 주장한다.
기술 분야
본 발명은 일반적으로 반도체 제조에 이용되는 웨이퍼 취급 장치(wafer handling apparatus)에 관한 것이다.
예를 들면, 히터(heater) 및 정전 쳐크(electrostatic chuck) 등의 웨이퍼 취급 장치는, 분자 빔 에피택시(molecular beam epitaxy), 우주 실험(space experiments), 전자 현미경용 기판 히터 및 초전도 막(superconducting films)의 성장 등과 같은 다수의 시스템 분야에서 이용된다. 히터는 전형적으로 반도체의 제조에 있어서 반도체 웨이퍼를 가열하는 데 이용된다. 웨이퍼 취급 어셈블리는 웨이퍼를 지지하기 위한 서셉터(susceptor)와, 서셉터 아래에 배치되어 웨이퍼를 가열하는 복수의 히터를 포함할 수 있다. 반도체 웨이퍼는 처리 용기(processing vessel) 내의 밀폐된 환경 내에서 비교적 높은 온도로, 또한 때때로 고도로 부식성을 갖는 분위기로 가열된다. 또한 웨이퍼가 가열되는 온도는 원하는 처리 온도에 도달한 후에 사전 결정된 범위 내로 제어된다. 이전에는, 가열 디바이스가 전형적으로 내화 금속 배선이 내장되어 있는 신터링된 세라믹 몸체(sintered ceramic body)로 형성된 가열 플래튼(heating platen)으로 이루어졌다. 내화 금속 배선은 외부 전원에 접속될 때 열 발생 저항 소자(heat generating resistive element)로서 작동하였다. 그러나 저항 소자가 세라믹 재료 내에 내장되기 때문에, 가열 디바이스가 생성하고 웨이퍼로 전달할 수 있는 전력량은 제한되고, 이는 이용 가능한 전력량을 제한한다.
열분해 질화 붕소(pyrolytic boron nitride)(PBN)는, 암모니아와, 삼염화 붕소(BCl3) 등과 같은 붕소 함유 가스의 기체 상태 반응에 의해 반응기 챔버(reactor chamber) 내에 질화 붕소가 화학 기상 증착됨으로써 형성된다. 열분해 질화 붕소는 매우 높은 순도를 갖고, 기판으로부터 분리되거나 제거될 때 정제된 열분해 질화 붕소의 독립 품목(self-standing article)을 형성한다. 다른 경우에, 열분해 질화 붕소 코팅은 기판에 부착되도록 제조되어 코팅된 품목을 형성할 수 있다.
종래 기술에서, 히터는 전형적으로 질화 붕소로 이루어진 유전체 베이스(dielectric base) 및 흑연 및 보다 구체적으로는 열분해 흑연 등과 같이 저항 가열이 가능한 도전 재료로 형성된 가열 소자를 포함한다. 가열 소자는 외부 전원에 접속되어 저항 히터를 형성한다. 초전도 막의 성장 등과 같은 소정의 분야에서, 초전도 막이 성장되고 있는 반응성 챔버의 분위기(atmosphere) 내에 산소를 주입할 필요가 있다. 이러한 분위기 내의 산소는 가열 유닛 내의 임의의 노출된 흑연 도전체와 반응하여 도전체를 산화시켜서 개방 회로(open circuit)가 되게 한다.
미국 특허 제 5,343,022 호는 열분해 가열 소자에 관해 개시하는데, 여기에서 다수의 흑연 포스트(graphite post)(또는 샤프트) 커넥터가 이용된다. 샤프트는 내부 태핑형 홀(internal tapped holes)을 구비하여 외부 전원에 대해 부착된다. 다음에 조립된 가열 소자 및 샤프트는 열분해 질화 붕소층으로 코팅되어 도전체 및 샤프트를 인캡슐레이션(encapsulation)함으로써 프로세스 화학물로부터 흑연을 격리한다. 별도의 포스트 내에 다수의 전기 리드(electrical leads)를 갖는 이러한 설계에서, 이러한 리드 주위의 물리적 접속은 작동 중에 열팽창으로 응력을 증가시킬 수 있고, 그에 따라 때때로 가열 소자 또는 리드를 파괴한다. 몇몇 분야에서, 이러한 장치의 열응력(thermal stress)은 가열 소자와의 전기 접촉 포인트에서 아크(arc)를 유발할 수 있고, 이는 가열 유닛을 손상시켜서 작동 불가능하게 할 수 있다.
미국 특허 제 6,066,836 호는 비교적 순수한 알루미늄 질화물(AIN)의 복합체로 이루어지는 지지 표면(웨이퍼 홀더) 및 지지 샤프트를 포함하는 저항 가열 기판 홀더를 구비한 가열 구조물에 대해 개시하는데, 여기에서 지지 샤프트는 웨이퍼 홀더에 확산 접합된다. 출원인은 또한 예를 들면, 가열 디바이스 등과 같이 단위 구성을 이용하는 웨이퍼 처리 장치에 관해 개시하였는데, 이러한 단위 구성은 예를 들면, 도전체를 통해 외부 전기 전원에 접속되어 반도체 웨이퍼를 가열하는 활성 가열 소자로서 열분해 흑연으로 이루어진 CVD(화학 기상 증착) 필름을 포함하는 흑연 지지판과, 전기 도전체를 포함하고 반도체 웨이퍼의 제조를 위해 이용되는 용기 내의 강한 부식성 분위기로부터 이러한 전기 도전체를 보호하는 흑연 샤프트로 이루어진 어셈블리이다. 종래 기술에서 이용되는 AlN과는 반대로 흑연을 이용한 것은, 반도체 웨이퍼의 제조에 있어서 가열 구조물의 성능을 크게 향상시켰다.
본 발명은 또한 향상된 기계적 강도 및 연장된 작동 수명을 갖는 열분해 가열 소자를 위한 전기 접속 어셈블리의 새로운 설계에 관한 것이다.
도 1은 본 발명에 따른 가열 디바이스에 대한 일실시예를 도시하는 단면도.
도 2는 웨이퍼 지지 플랫폼을 도 1의 B-B선을 따라 절단하여 도시하는 단면도.
도 3은 도 1의 A-A선을 따라 절단된 샤프트에 대한 일실시예를 도시하는 단면도.
도 4는 도 1의 A-A선을 따라 절단된 본 발명에 따른 샤프트에 대한 다른 실시예를 도시하는 단면도.
도 5(a)는 종래 기술에 따른 가열 디바이스 내의 컨택트 홀 또는 비아를 도시하는 단면도.
도 5(b)는 본 발명에 따른 가열 디바이스의 일실시예의 컨택트 홀을 도시하는 단면도.
도 6(a)은 종래 기술에 따른 가열 디바이스 내의 노출된 도전체 단을 도시하는 단면도.
도 6(b)은 본 발명에 따른 가열 디바이스에 대한 일실시예에서 코팅된 도전체 단을 도시하는 단면도.
도 7은 본 발명의 가열 디바이스 내의 패터닝된 가열 소자에 대한 일실시예를 도시하는 평면도.
도 8(a)은 종래 기술에 따른 가열 디바이스를 도시하는 단면도.
도 8(b)은 샤프트 손실 보정을 위해 확장된 히터 표면을 갖는 본 발명의 히터에 대한 일실시예를 도시하는 단면도.
본 발명은 a) 가열될 대상을 배치하기에 적합하고, 흑연 기판을 포함하는 흑연 플랫폼(graphite platform)과, b) 흑연 플랫폼을 실질적으로 횡단하도록 연장되는 흑연 샤프트로 이루어진 어셈블리를 포함하는 웨이퍼 처리 디바이스에 관한 것으로, 이러한 흑연 기판은 열분해 질화 붕소 및 질화 알루미늄으로부터 선택된 재료로 이루어진 제 1 코팅층과, 제 1 코팅층 상에 배치된 열분해 흑연으로 이루어지고, 2개의 별도의 단을 갖는 사전 결정된 기하구조의 구성으로 패터닝되어 적어도 하나의 전극을 형성하는 제 2 코팅층과, 상기 제 1 및 제 2 코팅층 상에 중첩되어 유전체 재료로 이루어진 제 3 코팅층으로 코팅된다.
본 발명의 일실시예에서, 샤프트의 흑연 코어(graphite core)는 솔리드(solid) 또는 할로우(hollow)일 수 있고, 전극을 외부 전원에 접속하기 위한 적어도 2개의 전기 도전체를 더 포함한다. 일실시예에서, 전기 도전체는 흑연 샤프트의 대향하는 면 상에 대칭적으로 대치된다. 제 2 실시예에서, 전기 도전체는 흑연 샤프트 내에 동축적(concentrically)으로 배치된다.
본 발명은 또한 접속 포스트(connection posts)가 탄소 섬유 복합체를 포함하고, 전기 커넥터의 노출된 단이 작동 수명의 연장을 위해 보호성 세라믹 페이스트(protective ceramic paste)로 코팅된 웨이퍼 처리 디바이스에 관한 것이다.
본 명세서에서 이용된 바와 같이, 본 발명의 웨이퍼 처리 디바이스 또는 장치는 반도체를 제조하거나 반도체를 검사하는 디바이스를 지칭한다. 그 예로는 정전 쳐크(electrostatic chuck), 가열 지그(heating jig), 핫 플레이트(세라믹 히터) 등이 포함된다.
흑연을 포함하는 기판 홀더 및 지지 샤프트로 이루어진 단위 어셈블리
저항 기판 홀더(12) 및 탑재 구조물(mounting structure)(14)을 구비하는 본 발명의 웨이퍼 가열 장치(10)에 대한 일실시예의 단면도를 도시하는 도 1을 참조한다. 기판 홀더는 평면 표면을 갖고, 그 위에는 반도체 재료로 이루어진 기판(도시하지 않음)이 배치되어 반도체 웨이퍼 제조 챔버 내에서 처리된다.
본 발명의 일실시예에서, 웨이퍼 가열 장치(10)는 플랫폼(12) 및 탑재 구조물(14)로 이루어진 단위 어셈블리를 포함하는데, 이러한 탑재 구조물(14)은 플랫폼(12)으로부터 연장되어, 플랫폼(12)의 길이 방향축을 실질적으로 횡단하도록 연장되는 샤프트의 형태를 갖는다.
일실시예에서, 플랫폼(12)은 디스크, 플래튼(platen) 또는 실린더 등과 같이 임의의 원하는 구성으로 가공(machined)될 수 있는 흑연으로 이루어진 기판(16)을 포함한다. 도 2는 도 1의 B-B선을 따라서 절단된 플랫폼(12)의 일부분에 대한 단면도로서, 그 대향하는 면 상의 실질적으로 평평한 표면(17, 18)은 기판(16)의 상부 및 하부 표면을 나타내고, 화학 기상 증착법(chemical vapor deposition)(CVD) 또는 이하에서 보다 상세하게 설명되는 바와 같은 본 기술 분야에서 알려진 프로세스에 의해 형성된 하나 이상의 중첩된 코팅층을 구비한다.
도시된 바와 같이, 유전체 기저층(19, 20)은 흑연 기판(16)의 각각의 평평한 표면(17, 18) 상의 코팅층으로서 증착된다. 이하에서, 열분해 흑연층(21, 22)은 제각기 각각의 유전체 기저층(19, 20) 상에 (예를 들면, CVD에 의해) 증착된다. 열분해 흑연(pyrolytic graphite)은 실질적으로 메탄, 에탄, 에틸렌, 천연 가스, 아세틸렌 및 프로판 등과 같은 탄화수소의 고온 열분해에 의해 생성된 고 배향성(highly oriented) 다결정 흑연이다.
일실시예에서, 유전체 재료의 오버코트(overcoat)(24, 25)는 열분해 흑연층(21, 22) 상에 각각 증착된다. 유전체층은 상부 및 하부 열분해 흑연층(21, 22)을 각각 인캡슐레이션(encapsulate)한다. 상부 열분해 흑연층(21)은 유전체층(19, 24) 사이에서 인캡슐레이션되고, 하부 열분해층(22)은 유전체층(20, 25) 사이에서 인캡슐레이션된다.
본 발명의 유전체 코팅층은 B, Al, Si, Ga, 내화성 경화 금속, 전이 금속 및 희토류 금속, 또는 그의 복합체 및/또는 조합으로 이루어지는 그룹으로부터 선택된 성분에 대한 질화물, 탄화물, 탄질화물 또는 산질화물 중 적어도 하나를 포함한다. 그 예로는 열분해 질화 붕소, 질화 알루미늄, 티타늄 질화 알루미늄, 티타늄 질화물, 티타늄 알루미늄 탄질화물, 티타늄 탄화물, 실리콘 탄화물, 및 실리콘 질화물이 포함된다. 일실시예에서, 코팅층은 pBN을 포함한다. 제 2 실시예에서, 코팅층은 AIN을 포함한다. 제 3 실시예에서는, AIN과 BN의 복합체를 포함한다. 제 4 실시예에서, 코팅 유전체층은 열분해 질화 붕소(pyrolytic boron nitride)(PBN)와, 전기 비저항이 1014Ω-cm 미만이 되도록 대략 3wt% 미만의 양으로 도핑된 탄소 도펀트의 조성을 갖는다. 또한 제 5 실시예에서, 코팅층은 질화 알루미늄을 포함하는데, 여기에는 소량의, 100wt%의 질화 알루미늄에 대해 5wt%의 Y203이 첨가된다. pBN과 AIN은 모두 우수한 절연 및 도전 특성을 갖고, 기체 상태로부터 용이하게 증착될 수 있다. 이들은 또한 고온 안정성을 갖는다. 추가적으로, 이들은 열분해 흑연 기저(흑색)와는 상이한 색상(백색)을 갖기 때문에, 전기 패턴을 형성하는 단계에서, 코팅층은 패턴으로부터 용이하게 시각적으로 구분될 수 있다.
본 발명의 일례에서, pBN은 유전체 재료로서 이용되고, 그 평평한 표면 내의 열 전도도(thermal conductivity)가 전형적으로 그 두께 방향을 통해 횡단하는 방향에서의 열 전도도보다 30배 이상이 되어 매우 이방성(anisotropic)을 갖는다. pBN은 전형적으로 미국 특허 번호 3,182,006 호에 개시된 바와 같이 화학 기상 증착 프로세스에 의해 형성된다. 이러한 프로세스는 암모니아 가스와, 삼염화 붕소(BCl3) 등과 같은 기체 붕소 할로겐화물을 적절한 비율로 주입하여 열분해 질화 붕소를 형성함으로써 적절한 기판의 표면 상에 증착되게 하는 단계를 포함하고, 이 단계에 의하면 일실시예에서는, 열분해 흑연 코팅된 흑연 몸체(16)가 생성된다.
본 발명의 또 다른 실시예에서, 열분해 흑연으로 이루어진 코팅층 중의 하나(21 또는 22)는, 사전 결정된 패턴, 예를 들면, 나선형(spiral) 또는 사형(serpentine) 기하구조 등으로 가공되어, 대향 단을 갖는 열분해 흑연의 연장된 연속 스트립(도시하지 않음)의 형태를 갖는 저항 가열 소자 또는 전기 흐름 경로를 형성한다. 다른 실시예에서, 전기 흐름 경로는 나선형 패턴(spiral pattern), 사형 패턴(serpentine pattern), 헬리컬 패턴(helical pattern) 지그재그 패턴(zigzag pattern), 연속 미궁 패턴(continuous labyrinthine pattern), 나선 코일형 패턴(spirally coiled pattern), 소용돌이형 패턴(swirled pattern), 무작위 회선 패턴(randomly convoluted pattern) 및 그 조합 중 적어도 하나를 갖는다.
다른 실시예에서, 열분해 흑연으로 이루어진 코팅층(21), 즉 상부 코팅된 층은 그대로 유지되거나, RF 폴(RF pole)로서 이용되거나, 정전 쳐크 전극용으로 이용될 수 있다.
샤프트(14)(본 발명의 일실시예에 따른 그 단면은 도 3에 도시되어 있음)는 흑연으로 이루어진 솔리드 몸체로부터 할로우 흑연 코어(hollow graphite core)(30)를 형성하도록 가공되어, 나중에 흑연 기판(16)에 확산 접합된다. 다른 실시예에서, 샤프트(14)는 흑연 기판(16)의 형성과 동시에 제조되기 때문에, 샤프트(14)와 플랫폼(12)은 하나의 단위 흑연 몸체를 규정한다.
도면에 도시된 바와 같이, 유전체층(31)은 샤프트(14)의 할로우 흑연 코어(30) 상에 중첩된다. 다음에 2개의 도전층(32, 33)은 흑연 코어(30)의 대향하는 측면 상의 유전체층(31) 위에 형성된다. 일실시예에서, 도전층(32, 33)은 열분해 흑연을 포함한다. 다음에 유전체 재료(34)(예를 들면, pBN 코팅층 또는 앞서 설명된 유전체 재료 중 하나)는 2개의 도전층(32, 33) 상에 오버코트로서 증착된다. 일실시예에서, 유전체층(31)은 유전체 기저층(19, 20)이 형성되는 것과 동시에 형성된다. 일실시예에서와 마찬가지로, 유전체층(34)은 흑연 기판(16) 상에 유전체층(24, 25)을 형성할 때 형성된다. 또한 이러한 방식으로 도전체(32, 33)는 각각 유전체 재료 내에 인캡슐레이션된다.
일실시예에서, 각각의 "코팅"층은 0.005인치 내지 0.20인치의 두께를 갖는다. 다른 실시예에서는, 대략 0.01인치 내지 0.10인치의 두께를 갖는다. 제 3 실시예에서, 오버코트층은 대략 0.05인치 미만의 두께를 갖는다.
구성 요소들 사이의 향상된 열적 정합성(thermal matching)을 제공하여 서로 다른 열팽창 계수를 갖는 여러 층의 구부러짐 또는 분열을 방지하기 위해 하나 이상의 층을 포함할 수 있다는 것을 유의해야 한다. 또한 층과 기판 사이의 접착력을 향상시키는 층을 이용할 수 있다.
또한, 코팅층(들)을 흑연 샤프트/몸체/기판 상에 증착할 때 여러 방법을 이용할 수 있다는 것을 유의해야 한다. 일실시예에서, 적어도 하나의 층은 물리적 기상 증착(physical vapor deposition)(PVD)을 이용하여 도포될 수 있는데, 여기에서 코팅 재료, 예를 들면 질화 붕소 및/또는 질화 알루미늄은 완전히 물리적 방법을 이용하여 진공 중에서 기체 상태로 전달되고, 코팅될 표면 상에 증착된다. 다수의 변형된 방법이 이용될 수 있다. 일실시예에서, 코팅 재료는 고 진공 상태 하에서 표면 상에 증착되는데, 여기에서 코팅 재료는 전기 저항 가열, 전자 또는 레이저 충격(bombardment), 전기 아크 증발(electric arc evaporation) 등을 이용하여 고체에서 액체로, 다시 기체 상태로 전이되게 하거나 고체로부터 직접적으로 가스 상태로 전이되도록 가열된다. 또한, 스퍼터링(sputtering)을 이용할 수 있는데, 여기에서 반응성 코팅 재료로 이루어지는 고체 타겟(solid target)은, 예를 들면 비활성 가스 플라즈마(inert gas plasma)인 이온 소스로부터 발생된 예를 들면, 비활성 가스 이온(inert gas ions) 등의 고 에너지 이온(특히 아르곤 이온)에 의해 진공 내로 분무(atomized)된다. 마지막으로, 제각기의 코팅 재료로 이루어지는 타겟은 또한 진공 하에서 이온 빔과 충돌하여 기체 상태로 변환되고, 코팅될 표면 상에 증착된다. 물론, 상술된 PVD 방법은 또한 조합될 수 있고, 적어도 하나의 층은 예를 들면 플라즈마 도입형 기상 증착(plasma-supported vapor deposition)을 이용하여 증착될 수 있다.
이와 다르게, 본 발명의 일실시예에서는 추가적인 코팅층으로서 층 중의 하나를 화학 기상 증착(CVD)을 이용하여 증착할 수 있다. 본 발명의 또 다른 실시예에서, 적어도 하나의 층은 또한 열 분사(thermal injection) 방법을 이용하여, 예를 들면 플라즈마 분사 방법을 이용하여 증착될 수 있다. 다른 실시예에서, 용사 프로세스(thermal spray process)를 이용한다. 비교적 "두꺼운" 코팅층(즉, 0.03인치 이상)에 대한 다른 실시예에서, 코팅 재료는 단순히 액상 페인트로서 도포된 다음 충분히 높은 온도에서 건조하여 코팅층을 완전히 건조시킨다.
일실시예에서, 인캡슐레이션된 열분해 흑연층(22)을 흑연 기판(16)의 하부 바닥 표면 상에 배치한다. 도전체(32, 33)는 그의 하나의 단에서 가공된 하부 열분해 흑연 코팅층(22)의 제각기의 단(도시하지 않음)에 대해 접속되고, 도전체(32, 33)의 대향 단은 가열 디바이스(10) 외부로 연장되기에 적합한데, 여기에서 각각의 도전체(32, 33)는 외부 전원(도시하지 않음)에 접속된다. 본 발명의 일실시예에서, 샤프트(14) 내의 도전체(32, 33)는 pBN 코팅된 흑연으로 이루어진 접속 포스트(도시하지 않음)를 통해 패터닝된 열분해 흑연 히터(22)에 접속된다.
본 발명의 또 다른 실시예에서, 상부 인캡슐레이션된 열분해 흑연층(21)은 플라즈마 생성을 위한 Rf 평면(Rf plane)으로서 기능하고, 이러한 경우에 추가적인 흑연 포스트(35)는 할로우 샤프트(14) 내에 제공되고, 상부 흑연층(21)에 접속되어 내부 도전체로서 기능한다. 또한, 이러한 경우에 샤프트(14)는 할로우이고, 포스트(35)는 샤프트(14) 내에 형성된 구멍 내로 미끄러져 들어가 부착될 수 있기 때문에 샤프트(14)는 실질적으로 솔리드로서 유지될 수 있다.
개선된 전기 포스트 접속
본 발명의 일실시예에서, 접속 포스트(또는 핀)는 탄소 섬유 복합체 재료로 형성되는데, 이는 실질적으로 유전체 코팅층(예를 들면, pBN)으로 코팅되어 웨이퍼 처리 환경 내에서의 화학적 침식으로부터 보호된다. 앞서 언급된 바와 같이, 탄소 섬유 복합체 재료는 예를 들면 탄소/탄소 복합체 또는 탄소 섬유 복합체 등과 같이 탄소 기재(carbon-matrix)를 포함하는 재료를 지칭한다. 이러한 재료는 높은 강성(high stiffness), 낮은 밀도 및 실질적으로 제로인 열팽창 계수(coefficient of thermal expansion)(CTE)를 제공하고, 여러 형태로 다수의 공급원으로부터 상업적으로 입수 가능하며, 경화되지 않은(uncured) 열경화성 에폭시 수지 결합제(heat-curable epoxy resin binder)를 함유하거나, 나중에 결합제가 조직(fabric) 내에 추가될 수 있게 한다.
프로세스 화학물로부터의 산화 또는 다른 침식은 히터 내의 포스트 접속 실패를 유발하는 주요 원인으로 알려져 있다. 실험 결과에 의하면 본 발명의 일실시예에서 탄소 섬유 복합체 접속 포스트를 포함하는 가열 디바이스가, 종래 기술의 흑연 포스트 커넥터의 실패율에 대해 오로지 1/3만을 나타낸다는 것이 확인되었다.
동축형 전기 접속부를 구비하는 웨이퍼 가열 장치
본 발명의 일실시예에서, 2개의 도전체 또는 전기 리드는 도 4에 도시된 바와 같이 샤프트(14) 내에서 동축 설계를 갖는다. 본 명세서에서 이용된 바와 같이, 동축이라는 의미는 전기 도전체 중의 하나가 다른 전기 도전체 내부에 위치되는 것, 예를 들면, 하나의 전기 리드가 다른 전기 리드의 외부 또는 그 주위에 위치되는 것을 의미한다. 일실시예에서, 제 1 전기 도전체는 제 2 전기 도전체 내에 있고, 이 도전체들은 모두 공통 중심을 갖거나 다른 하나에 대해 비교적 공통된 중심을 가진다. 제 3 실시예에서, 제 1 및 제 2 전기 도전체는 동축형 설계를 갖고 실질적으로 솔리드 샤프트를 형성한다.
일실시예에서, 다수의 동축형 도전체의 "쌍"은 단위 샤프트의 할로우 코어 내에 배치될 수 있다. 웨이퍼가 2개의 지지 포스트 또는 샤프트를 구비하는 또 다른 실시예에서, 각각의 동축형 도전체의 쌍은 2개의 지지 샤프트 내에 각각 포함된다.
도면 내에 도시된 바와 같이, 제 1 전기 리드(42)(정(positive)의 전기 리드 또는 부(negative)의 전기 리드일 수 있음)는 흑연 막대로부터 가공되고, 유전체 코팅층(41)(예를 들면, pBN 등)에 의해 다른 역의 리드(43)(부의 전기 리드 또는 정의 전기 리드일 수 있음)로부터 격리되고, 역의 리드 또는 제 2 리드는 외부의 흑연 동축형 층의 형태를 갖는다. 다음에 전기 리드(또는 도전체)는 모두 보호를 위해 적어도 다른 유전체 코팅층으로 코팅된다.
동축형 전기 접속부에 대한 본 발명의 다른 실시예에서, 도전체는 샤프트(14)의 외측에 위치되는데, 제 1 전기 리드는 샤프트(14)의 외측에서 우측에 근접하게 위치되고, 제 2 전기 리드는 pBN 코팅층에 의해 제 1 전기 리드로부터 분리되고, pBN층(44)으로 오버코팅되어 웨이퍼 처리 환경으로부터 보호된다.
종래 기술에서와 같이 합계 2개의 별도의 리드를 갖는 것보다 하나의 리드(동축형 설계)가 더 작음 면적을 차지한다는 것을 유의해야 한다. 또한, 다수의 동축형 전기 리드의 세트를 이용하거나 흑연 포스트 또는 샤프트 내에 포함할 수 있다는 것과, 단위 어셈블리를 채용하거나 다수의 접속 포스트를 갖는 가열 디바이스를 가지고 동축형 설계를 이용할 수 있다는 것을 유의해야 한다.
개선된 컨택트 홀( 비아 ) 구성
앞서 언급된 바와 같이, 본 출원인은 기판 홀더/플랫폼(12)과 탑재 구조물(14)의 어셈블리를 위한 구성 재료로서 흑연을 사용하면 놀랍게도 종래 기술의 웨이퍼 지지 장치에 비해 훨씬 더 높은 레벨의 열 응력 내성(thermal stress tolerance)을 갖는 웨이퍼 지지 장치가 제공된다는 것을 확인하였다.
본 발명의 일실시예에서, 단위 어셈블리는 한 조각의 흑연으로 형성되고, 가공되어 플랫폼(12) 및 탑재 구조물(14)을 형성한다. 다른 실시예에서, 플랫폼(12) 및 탑재 구조물(14)은 2개의 흑연 조각으로 가공된 다음 함께 접합되어 단위 어셈블리를 형성한다.
본 발명의 일실시예에서, 플랫폼(12) 및 탑재 구조물(14)은 2개의 흑연 조각으로 형성되고, 탑재 구조물 또는 샤프트(14)는 비아(51)를 통해 플랫폼(12) 내에 조립된다. 앞서 이용된 바와 같이, "비아"는 "컨택트 홀"과 대체 가능하게 사용되어 플랫폼(12)을 통과하는 홀 또는 실린더형 구멍을 나타내는데, 이러한 비아는 그것을 통해 삽입될 구조물, 포스트, 받침 포스트(pedestal post) 또는 샤프트를 탑재하기 위해 이용된다.
어셈블리 프로세스에 대한 일실시예에서는, 플랫폼(12)의 흑연층(53) 내에 비아(51)를 가공하기 위해 밀링(mill)을 이용한다. 도 5(a) 및 도 5(b)에 도시된 바와 같이, 유전체층(예를 들면, pBN)으로 코팅된 흑연 막대(14)는 비아(51)를 통해 삽입되고, 그 내부에 안착된다. 비아(51)를 통해 막대(14)를 삽입한 후에, 막대(14)의 돌출된 상부 표면은 선택적으로 플랫폼(12)의 표면과 동일한 높이가 되도록 가공될 수 있다. (비아(51)를 통과한) 흑연 막대(51)의 노출된 상면을 포함하는 플랫폼(12)의 상부 표면은, 실질적으로 pBN 등과 같은 유전체 코팅층(52)으로 코팅된다.
본 발명의 일실시예에서, 흑연 막대(14)의 조립 이전에, 플랫폼(12) 내에 비아(51)의 구멍을 내어, 컨택트 홀이 둥근 코너 또는 오목한 선을 갖도록 하기 위해서 볼 밀링(ball mill)을 이용한다. 본 출원인은 둥근형 볼 밀링(radiused ball mill) 또는 본 기술 분야에서 알려진 유사한 도구를 이용하여, 도 5(b)에 도시된 바와 같이 둥글거나 라운드형(rounded), 미끄럽고 곡선 형태 또는 형상을 갖는 에지를 갖는 컨택트 홀의 구멍을 내면, 놀랍게도 도 5(a)에 도시된 바와 같이 비아 또는 컨택트 홀이 플랫 엔드 밀링(flat end mill)을 이용하여 가공되기 때문에 사각형 또는 직선 코너를 갖는 컨택트 홀을 구비한 웨이퍼 히터에 비해서 본 발명의 웨이퍼 히터의 수명이 연장된다는 것을 발견하였다.
보호층을 갖는 도전체 컨택트 단부
앞서 언급된 바와 같이, 본 발명의 웨이퍼 가열 장치 내의 도전체(32, 33, 42, 42)는 가열 전극의 저항, 즉 가공/패터닝된 열분해 흑연 코팅층(21 또는 22)의 터미널 단(terminal ends)을 전원에 접속한다.
도전체의 일부분은 도 6(a)에 도시된 노출된 도전체 부분(42)에서와 같이 반도체 웨이퍼 처리 용기 내에서 분위기에 노출될 것으로 예측된다. 산소 또는 다른 부식성 재료가 존재하는 고온 분야에서, 노출된 도전체 부분은 화학적으로 침식되어 고저항 영역 및 국부적인 핫 스팟(hot spots)을 생성할 수 있다. 이는 침식을 가속화하고 궁극적으로는 개방 회로를 생성하게 될 것이다.
도 6(b)에 도시된 바와 같은 본 발명의 일실시예에서, 금속 커버층(metal covering layer) 또는 세라믹 페이스트를 노출된 도전체(42)에 도핑하여 코팅층(61)을 형성함으로써 도전체를 침식으로부터 보호하고, 결과적으로는 전기 컨택트의 수명을 향상시킨다. 커버층은 전기 도전체의 산화로부터 생성된 옴의 저항값의 변동을 방지하거나 감소시킨다. 일실시예에서, 커버층은 적어도 10㎛의 두께를 갖는다.
일실시예에서, 노출된 도전체 단은 압전 세라믹 페이스트/가소제(plasticiser)/도전체 구성으로 코팅되고, 이는 신터링(sintering) 이후에 전기적 도전체가 된다. 다른 실시예에서, 도전체 단은 은 산화물(silver oxide)/PZT(lead zirconate titanate)/폴리비닐 알코올 가소제의 구성으로 코팅된다. 다른 실시예에서, 도전체 단 또는 터미널은 예를 들면, 아틱 실버 세라믹 써멀 페이스트(Artic Silver Ceramic Thermal Paste) 등과 같은 은 산화물 등의 금속 산화물을 포함하는 상업적으로 이용 가능한 세라믹 페이스트로 코팅된다. 또 다른 실시예에서, 도전체 단은 이트륨 산화물(yttrium oxide), 지르코니아 및 실리콘 질화물의 조합을 포함하는 세라믹 복합체로 코팅된다.
샤프트 손실 보정(Shaft Loss Compensation)을 위해 확장된 히터 표면
웨이퍼에 걸친 온도의 균일성은 반도체 웨이퍼 처리를 위한 중요한 공정 변수로서, 600℃에서 웨이퍼에 걸친 전형적인 온도 균일 조건은 +/- 1%이다. 도 8(a)에 도시된 바와 같이, 플랫폼(12)으로부터 멀리 있는 샤프트(14)의 단은 반도체 웨이퍼 처리 환경으로부터 격리되고, 전형적으로 상압 및 상온으로 유지된다. 샤프트 구성에 기인하여, 샤프트(14)는 대형 히트 싱크(large heat sink)로서 기능하고, 그에 따라 플랫폼(12)의 중간에 낮은 온도 영역이 생성되게 한다.
본 발명의 일실시예에서, 코팅된 흑연층 중 어느 하나 또는 모두는 예를 들면, 인접한 일련의 웹(webs), 나선형 웹(spiral webs), 헬리컬 웹(helical webs), 평행 경로, 가변 저항 또는 다른 사형(serpentine) 전기 저항 회로 경로 등의 표준 가열 소자 설계로 가공되어, 요구되는 온도 균일성을 조정 및 달성할 수 있게 한다. 제 2 실시예에서, 상부(21) 또는 하부(22)의 코팅된 열분해 흑연층은 플랫폼(12)의 상부 표면 또는 하부 표면이 도 7에 도시된 바와 같이 나선형으로 가공된다. 전기 패턴의 형성, 즉 전기적으로 격리된 저항 히터 경로의 형성은, 마이크로 가공(micro machining), 마이크로 브레이딩(micro-brading), 레이저 커팅, 화학 에칭 또는 전자 빔 에칭(e-beam etching)을 포함하는 본 기술 분야에서 알려진 기법에 의해 이루어질 수 있으나 이것으로 한정되지 않는다.
본 발명의 일실시예에서, 패터닝된 열분해 흑연 가열층(72)(유전체층(74)으로 코팅됨)은, 도 8(b)에 도시된 바와 같이 플랫폼(12)의 평평한 표면으로부터 샤프트(14)까지 연장되어 샤프트 아래쪽에서의 열 손실을 극복한다. 가열 소자(72)의 연장은 놀랍게도 웨이퍼에 걸친 온도 균일성을 향상시킨다.
본 발명의 일실시예에서, 패터닝된 열분해 흑연층(72)은 플랫폼의 평평한 표면으로부터 아래쪽으로 연장되어 샤프트(14) 길이 중 적어도 5%를 커버한다. 제 2 실시예에서, 패터닝된 열분해 흑연층 또는 가열 소자(72)는 아래쪽으로 연장되어 10"의 샤프트 길이(13) 중 2"의 길이를 커버한다. 제 3 실시예에서, 패터닝된 열분해 흑연층 또는 가열 소자(72)는 아래쪽으로 연장되어 샤프트(14)의 길이 중 적어도 25%를 커버한다. 제 4 실시예에서, 패터닝된 열분해 흑연층 또는 가열 소자(72)는 아래쪽으로 연장되어 샤프트(14)의 길이 중 최대 30%를 커버한다.
본 발명은 바람직한 실시예를 참조하여 설명되었으나, 당업자라면 본 발명의 범주를 벗어나지 않으면서 여러 변형이 이루어질 수 있고, 그 구성 요소를 등가물로 대체할 수 있다는 것을 이해할 것이다. 본 명세서에서 언급된 모든 인용 문헌은 본 명세서에 참조 문헌으로서 명확히 포함되어 있다.

Claims (26)

  1. 웨이퍼 처리 장치(wafer processing device)로서,
    가열될 대상(object)을 지지하고, 비교적 평평한 상부 평면 표면 및 하부 평면 표면을 갖는 기판을 포함하며, 흑연으로 이루어지는 플랫폼(platform)과,
    상기 플랫폼을 실질적으로 횡단하도록 연장되고, 흑연으로 이루어지는 샤프트(shaft)와,
    적어도 하나의 상기 평면 표면 상에 배치되고, B, Al, Si, Ga, 내화성 경화 금속, 전이 금속 및 그 조합으로 이루어지는 그룹으로부터 선택된 성분에 대한 질화물, 탄화물, 탄질화물 또는 산질화물로 이루어지는 그룹으로부터 선택된 적어도 하나의 재료로 이루어지는 제 1 코팅층과,
    상기 제 1 코팅층 상에 사전 결정된 기하구조로 패터닝된 구성을 갖도록 배치된 열분해 흑연(pyrolytic graphite)으로 이루어지고, 적어도 하나의 전극을 형성하는 적어도 2개의 별도의 단(ends)을 구비하는 제 2 코팅층과,
    상기 제 1 코팅층 및 상기 제 2 코팅층 상에 중첩된 유전체 재료로 이루어지고, B, Al, Si, Ga, 내화성 경화 금속, 전이 금속 및 그 조합으로 이루어지는 그룹으로부터 선택된 성분에 대한 질화물, 탄화물, 탄질화물 또는 산질화물로 이루어지는 그룹으로부터 선택된 적어도 하나의 재료로 구성되는 제 3 코팅층
    을 포함하는 웨이퍼 처리 장치.
  2. 제 1 항에 있어서,
    상기 장치는 정전 쳐크(electrostatic chuck)이고, 상기 전극은 쳐크 전극(chuck electrode)인 웨이퍼 처리 장치.
  3. 제 1 항에 있어서,
    상기 장치는 히터(heater)이고, 상기 전극은 가열 소자 전극(heating element electrode)인 웨이퍼 처리 장치.
  4. 제 1 항에 있어서,
    상기 흑연 플랫폼은 디스크, 플래튼(platen) 및 실린더 중의 하나인 웨이퍼 처리 장치.
  5. 제 1 항에 있어서,
    상기 흑연 샤프트는 막대형(rod) 및 할로우 코어형(hollow core) 중의 하나인 웨이퍼 처리 장치.
  6. 제 1 항에 있어서,
    상기 제 2 코팅층은 나선형 패턴(spiral pattern), 사형 패턴(serpentine pattern), 헬리컬 패턴(helical pattern) 지그재그 패턴(zigzag pattern), 연속 미궁 패턴(continuous labyrinthine pattern), 나선 코일형 패턴(spirally coiled pattern), 소용돌이형 패턴(swirled pattern), 무작위 회선 패턴(randomly convoluted pattern) 및 그 조합 중 적어도 하나를 갖는 적어도 하나의 전기 흐름 경로 내에 정렬된 열분해 흑연의 연속 연장된 스트립을 형성하도록 패터닝되는 웨이퍼 처리 장치.
  7. 제 6 항에 있어서,
    상기 패터닝된 제 2 코팅층은 상기 플랫폼의 상기 하부 표면 상에 형성되는 웨이퍼 처리 장치.
  8. 제 1 항에 있어서,
    상기 열분해 흑연으로 된 상기 제 2 코팅층은 B, Al, Si, Ga, 내화성 경화 금속, 전이 금속 및 희토류 금속, 또는 그의 복합체 및/또는 조합으로 이루어지는 그룹으로부터 선택된 성분에 대한 질화물, 탄화물, 탄질화물 또는 산질화물 중 적어도 하나로 인캡슐레이션(encapsulated)되는 웨이퍼 처리 장치.
  9. 제 8 항에 있어서,
    상기 열분해 흑연으로 된 상기 제 2 코팅층은 AIN 또는 열분해 질화 붕소로 인캡슐레이션되는 웨이퍼 처리 장치.
  10. 제 1 항에 있어서,
    상기 흑연 샤프트 및 상기 흑연 플랫폼은 하나의 단위 몸체(unitary body)를 형성하는 웨이퍼 처리 장치.
  11. 제 1 항에 있어서,
    상기 흑연 샤프트는 상기 전극을 외부 전원에 접속하는 적어도 2개의 전기 도전체를 더 포함하는 웨이퍼 처리 장치.
  12. 제 11 항에 있어서,
    상기 2개의 전기 도전체는 제 1 전기 도전체가 제 2 전기 도전체 내부에 배치되어 있는 동축형(concentric)인 웨이퍼 처리 장치.
  13. 제 11 항에 있어서,
    상기 2개의 전기 도전체는 상기 흑연 샤프트의 대향하는 면 상에 대칭적으로 배치되는 웨이퍼 처리 장치.
  14. 제 13 항에 있어서,
    상기 샤프트는 실질적으로 솔리드형(solid)이고,
    상기 2개의 전기 도전체는 상기 흑연 샤프트의 대향하는 면 상에 대칭적으로 배치된 코팅된 층인
    웨이퍼 처리 장치.
  15. 제 11 항에 있어서,
    상기 샤프트는 할로우 코어를 갖고,
    상기 2개의 전기 도전체는 상기 샤프트 내에 배치되며,
    상기 2개의 전기 도전체는 동축형인
    웨이퍼 처리 장치.
  16. 제 15 항에 있어서,
    상기 2개의 동축형 전기 도전체는 공통 중심을 갖는 웨이퍼 처리 장치.
  17. 제 11 항에 있어서,
    상기 제 1 전기 도전체는 흑연 막대의 형태를 갖고,
    상기 제 2 전기 도전체는 속이 빈 흑연 막대(hollow graphite rod)이며,
    상기 제 1 및 제 2 전기 도전체는 B, Al, Si, Ga, 내화성 경화 금속, 전이 금속 및 희토류 금속, 또는 그의 복합체 및/또는 조합으로 이루어지는 그룹으로부터 선택된 성분에 대한 질화물, 탄화물, 탄질화물 또는 산질화물 중 적어도 하나로 이루어지는 그룹에서 선택된 재료를 포함하는 코팅층에 의해 분리되는
    웨이퍼 처리 장치.
  18. 제 11 항에 있어서,
    상기 적어도 하나의 전극을 외부 전원에 접속시키는 적어도 2개의 전기 도전체를 포함하고,
    각각의 전기 도전체는 상기 외부 전원에 대해 접속하는 단을 구비하며,
    상기 전기 도전체 각각의 상기 단은 압전 세라믹 페이스트(piezoelectric ceramic paste), 가소제(plasticiser), 도전체 및 그의 조합 중 적어도 하나를 포함하는 적어도 하나의 세라믹 페이스트로 코팅되는
    웨이퍼 처리 장치.
  19. 웨이퍼 처리 장치로서,
    가열될 대상을 지지하고, 비교적 평평한 상부 평면 표면 및 하부 평면 표면을 갖는 기판을 포함하며, 흑연으로 이루어지고, 그 내부를 통과하는 적어도 하나를 컨택트 홀 구멍(contact hole bore)을 구비하는 플랫폼과,
    상기 플랫폼을 실질적으로 횡단하도록 연장되고, 상기 플랫폼 내의 상기 컨택트 홀을 통해 삽입되어 상기 플랫폼과 결합된 적어도 하나의 샤프트와,
    적어도 하나의 상기 평면 표면 상에 배치되고, B, Al, Si, Ga, 내화성 경화 금속, 전이 금속 및 그 조합으로 이루어지는 그룹으로부터 선택된 성분에 대한 질화물, 탄화물, 탄질화물 또는 산질화물로 이루어지는 그룹으로부터 선택된 재료로 이루어지는 제 1 코팅층과,
    상기 제 1 코팅층 상에 사전 결정된 기하구조로 패터닝된 구성을 갖도록 배치된 열분해 흑연으로 이루어지고, 적어도 하나의 전극을 형성하는 적어도 2개의 별도의 단을 구비하는 제 2 코팅층과,
    상기 제 1 코팅층 및 상기 제 2 코팅층 상에 중첩되고, B, Al, Si, Ga, 내화성 경화 금속, 전이 금속 및 그 조합으로 이루어지는 그룹으로부터 선택된 성분에 대한 질화물, 탄화물, 탄질화물 또는 산질화물로 이루어지는 그룹으로부터 선택된 적어도 하나의 재료로 구성되는 제 3 코팅층을 포함하되,
    상기 플랫폼 내의 상기 컨택트 홀은 실질적으로 둥근 에지(radiused edge)를 갖는
    웨이퍼 처리 장치.
  20. 제 19 항에 있어서,
    상기 컨택트 홀의 구멍을 내기 위해 볼 밀링(ball mill)을 이용하는 웨이퍼 처리 장치.
  21. 제 19 항에 있어서,
    상기 샤프트 및 상기 플랫폼은 확산 접합(diffusion bonded)된 웨이퍼 처리 장치.
  22. 웨이퍼 처리 장치로서,
    가열될 대상을 지지하고, 비교적 평평한 상부 평면 표면 및 하부 평면 표면을 갖는 기판을 포함하며, 흑연으로 이루어지는 플랫폼과,
    상기 플랫폼을 실질적으로 횡단하도록 연장되는 적어도 하나의 샤프트와,
    적어도 하나의 상기 평면 표면 상에 배치되고, B, Al, Si, Ga, 내화성 경화 금속, 전이 금속 및 그 조합으로 이루어지는 그룹으로부터 선택된 성분에 대한 질화물, 탄화물, 탄질화물 또는 산질화물로 이루어지는 그룹으로부터 선택된 재료로 이루어지는 제 1 코팅층과,
    상기 제 1 코팅층 상에 사전 결정된 기하구조로 패터닝된 구성을 갖도록 배치된 열분해 흑연으로 이루어지고, 적어도 하나의 전극을 형성하는 적어도 2개의 별도의 단을 구비하는 제 2 코팅층과,
    상기 제 1 코팅층 및 상기 제 2 코팅층 상에 중첩되고, B, Al, Si, Ga, 내화성 경화 금속, 전이 금속 및 그 조합으로 이루어지는 그룹으로부터 선택된 성분에 대한 질화물, 탄화물, 탄질화물 또는 산질화물로 이루어지는 그룹으로부터 선택된 적어도 하나의 재료로 구성되는 제 3 코팅층과,
    가열 소자 전극을 외부 전원에 접속하도록 상기 샤프트 내에 배치된 적어도 2개의 전기 도전체와,
    상기 가열 소자 전극의 상기 별도의 단을 상기 샤프트 내에 배치된 상기 전기 도전체와 접속하는 복수의 접속 포스트(connection posts)를 포함하되,
    상기 접속 포스트는 탄소 섬유 복합체 재료로 이루어지는
    웨이퍼 처리 장치.
  23. 웨이퍼 처리 장치로서,
    가열될 대상을 지지하고, 비교적 평평한 상부 평면 표면 및 하부 평면 표면을 갖는 기판을 포함하며, 흑연으로 이루어지는 플랫폼과,
    상기 플랫폼을 실질적으로 횡단하도록 연장되는 적어도 하나의 샤프트와,
    적어도 하나의 상기 평면 표면 상에 배치되고, B, Al, Si, Ga, 내화성 경화 금속, 전이 금속 및 그 조합으로 이루어지는 그룹으로부터 선택된 성분에 대한 질화물, 탄화물, 탄질화물 또는 산질화물로 이루어지는 그룹으로부터 선택된 재료로 이루어지는 제 1 코팅층과,
    상기 제 1 코팅층 상에 사전 결정된 기하구조로 패터닝된 구성을 갖도록 배치된 열분해 흑연으로 이루어지고, 가열 소자 전극을 형성하는 2개의 별도의 단을 구비하는 제 2 코팅층과,
    상기 제 1 코팅층 및 상기 제 2 코팅층 상에 중첩되고, B, Al, Si, Ga, 내화성 경화 금속, 전이 금속 및 그 조합으로 이루어지는 그룹으로부터 선택된 성분에 대한 질화물, 탄화물, 탄질화물 또는 산질화물로 이루어지는 그룹으로부터 선택된 적어도 하나의 재료로 구성되는 제 3 코팅층과,
    상기 샤프트 내에 배치되어 상기 가열 소자 전극을 외부 전원에 대해 접속하고, 하나가 다른 하나의 내부에 정렬되어 실질적으로 솔리드형 샤프트를 형성하는 적어도 2개의 전기 도전체
    를 포함하는 웨이퍼 처리 장치.
  24. 웨이퍼 처리 장치로서,
    가열될 대상을 지지하고, 비교적 평평한 상부 평면 표면 및 하부 평면 표면을 갖는 기판을 포함하며, 흑연으로 이루어지는 플랫폼과,
    상기 플랫폼을 실질적으로 횡단하도록 그 길이가 연장되는 적어도 하나의 샤프트와,
    적어도 하나의 상기 평면 표면 상에 배치되고, B, Al, Si, Ga, 내화성 경화 금속, 전이 금속 및 그 조합으로 이루어지는 그룹으로부터 선택된 성분에 대한 질화물, 탄화물, 탄질화물 또는 산질화물로 이루어지는 그룹으로부터 선택된 재료로 이루어지는 제 1 코팅층과,
    상기 제 1 코팅층 및 상기 샤프트의 적어도 일부분 상에 사전 결정된 기하구조로 패터닝된 구성을 갖도록 배치된 열분해 흑연으로 이루어지고, 적어도 하나의 전극을 형성하는 2개의 별도의 단을 구비하는 제 2 코팅층과,
    상기 제 1 코팅층 및 상기 제 2 코팅층 상에 중첩되고, B, Al, Si, Ga, 내화성 경화 금속, 전이 금속 및 그 조합으로 이루어지는 그룹으로부터 선택된 성분에 대한 질화물, 탄화물, 탄질화물 또는 산질화물로 이루어지는 그룹으로부터 선택된 적어도 하나의 재료로 구성되는 제 3 코팅층과,
    상기 샤프트 내에 배치되어 상기 적어도 하나의 전극을 외부 전원에 대해 접속하는 적어도 2개의 전기 도전체
    를 포함하는 웨이퍼 처리 장치.
  25. 제 24 항에 있어서,
    상기 제 2 코팅층은 상기 샤프트 길이의 적어도 5%만큼 아래쪽으로 연장되어 상기 샤프트의 적어도 일부분을 커버하는 웨이퍼 처리 장치.
  26. 제 25 항에 있어서,
    상기 제 2 코팅층은 상기 샤프트 길이의 적어도 10%만큼 아래쪽으로 연장되어 상기 샤프트의 적어도 일부분을 커버하는 웨이퍼 처리 장치.
KR1020057013158A 2003-01-17 2004-01-16 웨이퍼 처리 장치 KR20050088159A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US44116503P 2003-01-17 2003-01-17
US60/441,165 2003-01-17
US44240903P 2003-01-24 2003-01-24
US60/442,409 2003-01-24

Publications (1)

Publication Number Publication Date
KR20050088159A true KR20050088159A (ko) 2005-09-01

Family

ID=32829769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057013158A KR20050088159A (ko) 2003-01-17 2004-01-16 웨이퍼 처리 장치

Country Status (5)

Country Link
US (1) US7364624B2 (ko)
EP (1) EP1588404A2 (ko)
JP (1) JP2006517740A (ko)
KR (1) KR20050088159A (ko)
WO (1) WO2004068541A2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101053788B1 (ko) * 2008-03-26 2011-08-03 (주)램피스 반도체 웨이퍼 히팅장치 및 이의 제조방법
KR101122719B1 (ko) * 2009-05-27 2012-03-23 (주)티티에스 기판 가열 장치 및 이의 제조 방법 그리고, 이를 포함하는 기판 처리 장치
KR101310521B1 (ko) * 2006-09-26 2013-09-23 제너럴 일렉트릭 캄파니 열 균일성을 강화시킨 가열 장치 및 이의 제조방법
KR20190090452A (ko) * 2018-01-25 2019-08-02 한국과학기술원 박막 코팅 방법 및 그에 따라 제조된 전자 소자

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO20023605D0 (no) * 2002-07-29 2002-07-29 Sumit Roy Fremgangsmåte og innretning til innbyrdes forbindelse av to rörformede organer
JP4278046B2 (ja) * 2003-11-10 2009-06-10 モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社 ヒータ機構付き静電チャック
US20060096946A1 (en) * 2004-11-10 2006-05-11 General Electric Company Encapsulated wafer processing device and process for making thereof
TWI297908B (en) * 2005-03-16 2008-06-11 Ngk Insulators Ltd Processing device
JP4435742B2 (ja) * 2005-08-09 2010-03-24 信越化学工業株式会社 加熱素子
US20070062676A1 (en) * 2005-09-20 2007-03-22 Grand Power Sources Inc. Heat sink module
DE102005056364B3 (de) * 2005-11-25 2007-08-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bipolarer Trägerwafer und mobile, bipolare, elektrostatische Waferanordnung
US9892941B2 (en) * 2005-12-01 2018-02-13 Applied Materials, Inc. Multi-zone resistive heater
KR101299495B1 (ko) * 2005-12-08 2013-08-29 신에쓰 가가꾸 고교 가부시끼가이샤 세라믹스 히터, 히터 급전 부품 및 세라믹스 히터의제조방법
US20070181065A1 (en) * 2006-02-09 2007-08-09 General Electric Company Etch resistant heater and assembly thereof
US7312422B2 (en) * 2006-03-17 2007-12-25 Momentive Performance Materials Inc. Semiconductor batch heating assembly
JP4654153B2 (ja) 2006-04-13 2011-03-16 信越化学工業株式会社 加熱素子
KR101329630B1 (ko) 2006-04-13 2013-11-14 신에쓰 가가꾸 고교 가부시끼가이샤 가열소자
US7420143B2 (en) * 2006-06-11 2008-09-02 Momentive Performance Materials Inc. Durable graphite connector and method for manufacturing thereof
US7901509B2 (en) * 2006-09-19 2011-03-08 Momentive Performance Materials Inc. Heating apparatus with enhanced thermal uniformity and method for making thereof
US20080066683A1 (en) * 2006-09-19 2008-03-20 General Electric Company Assembly with Enhanced Thermal Uniformity and Method For Making Thereof
DE102007045216A1 (de) * 2007-09-21 2009-04-02 Khs Corpoplast Gmbh & Co. Kg Vorrichtung zur Plasmabehandlung von Werkstücken
US8064185B2 (en) * 2008-09-05 2011-11-22 Applied Materials, Inc. Electrostatic chuck electrical balancing circuit repair
US8932690B2 (en) * 2011-11-30 2015-01-13 Component Re-Engineering Company, Inc. Plate and shaft device
US9315424B2 (en) * 2011-11-30 2016-04-19 Component Re-Engineering Company, Inc. Multi-layer plate device
TWI663681B (zh) * 2014-02-07 2019-06-21 美商恩特葛瑞斯股份有限公司 靜電夾具以及製造其之方法
US10154542B2 (en) 2015-10-19 2018-12-11 Watlow Electric Manufacturing Company Composite device with cylindrical anisotropic thermal conductivity
US9640514B1 (en) 2016-03-29 2017-05-02 Globalfoundries Inc. Wafer bonding using boron and nitrogen based bonding stack
US20180122679A1 (en) * 2016-10-28 2018-05-03 Applied Materials, Inc. Stress balanced electrostatic substrate carrier with contacts
CN106685375B (zh) * 2016-12-15 2023-07-18 合肥晶威特电子有限责任公司 一种smd石英晶体谐振器基座以及加工方法
KR102519544B1 (ko) 2017-12-07 2023-04-07 삼성전자주식회사 웨이퍼 로딩 장치 및 막 형성 장치
JP6702385B2 (ja) * 2018-09-27 2020-06-03 住友大阪セメント株式会社 静電チャック装置
JP6873178B2 (ja) * 2019-03-26 2021-05-19 日本碍子株式会社 半導体製造装置用部材、その製法及び成形型
WO2021010063A1 (ja) * 2019-07-16 2021-01-21 日本碍子株式会社 シャフト付きセラミックヒータ
WO2021010062A1 (ja) * 2019-07-16 2021-01-21 日本碍子株式会社 シャフト付きセラミックヒータ
US11665786B2 (en) * 2019-12-05 2023-05-30 Applied Materials, Inc. Solid state heater and method of manufacture
US20220076988A1 (en) * 2020-09-10 2022-03-10 Applied Materials, Inc. Back side design for flat silicon carbide susceptor
US11515195B2 (en) * 2020-10-26 2022-11-29 Applied Materials, Inc. Semiconductor chamber components with high-performance coating

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5723975A (en) * 1980-07-18 1982-02-08 Konishiroku Photo Ind Co Ltd Intermediate copying body
JPS63134145A (ja) * 1986-11-22 1988-06-06 Tokuda Seisakusho Ltd 静電チヤツク
US6413589B1 (en) * 1988-11-29 2002-07-02 Chou H. Li Ceramic coating method
JP2941908B2 (ja) * 1989-07-31 1999-08-30 キヤノン株式会社 薄膜トランジスタ及びその製造方法並びにそれを有する装置
EP0447155B1 (en) * 1990-03-12 1995-07-26 Ngk Insulators, Ltd. Wafer heaters for use in semi-conductor-producing apparatus, heating units using such wafer heaters, and production of heaters
DE69130205T2 (de) * 1990-12-25 1999-03-25 Ngk Insulators Ltd Heizungsapparat für eine Halbleiterscheibe und Verfahren zum Herstellen desselben
US5210452A (en) * 1991-08-06 1993-05-11 Board Of Regents, The University Of Texas System Symmetric armature for high current, air-core pulsed alternators
US5343022A (en) * 1992-09-29 1994-08-30 Advanced Ceramics Corporation Pyrolytic boron nitride heating unit
US5478429A (en) * 1993-01-20 1995-12-26 Tokyo Electron Limited Plasma process apparatus
US5444217A (en) * 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
JP2749759B2 (ja) * 1993-06-23 1998-05-13 信越化学工業株式会社 静電チャック付セラミックスヒーター
JPH07172963A (ja) * 1993-12-22 1995-07-11 Shin Etsu Chem Co Ltd 熱分解窒化ホウ素被覆複層成形体及びその製造方法
US5822171A (en) * 1994-02-22 1998-10-13 Applied Materials, Inc. Electrostatic chuck with improved erosion resistance
EP0846190A1 (en) * 1995-06-13 1998-06-10 Massively Parallel Instruments, Inc. Improved parallel ion optics and apparatus for high current low energy ion beams
US6143081A (en) * 1996-07-12 2000-11-07 Tokyo Electron Limited Film forming apparatus and method, and film modifying apparatus and method
US5653808A (en) * 1996-08-07 1997-08-05 Macleish; Joseph H. Gas injection system for CVD reactors
US6066836A (en) * 1996-09-23 2000-05-23 Applied Materials, Inc. High temperature resistive heater for a process chamber
US5748436A (en) * 1996-10-02 1998-05-05 Advanced Ceramics Corporation Ceramic electrostatic chuck and method
US6072163A (en) * 1998-03-05 2000-06-06 Fsi International Inc. Combination bake/chill apparatus incorporating low thermal mass, thermally conductive bakeplate
US6081414A (en) * 1998-05-01 2000-06-27 Applied Materials, Inc. Apparatus for improved biasing and retaining of a workpiece in a workpiece processing system
US6213478B1 (en) * 1999-03-11 2001-04-10 Moore Epitaxial, Inc. Holding mechanism for a susceptor in a substrate processing reactor
US6214121B1 (en) * 1999-07-07 2001-04-10 Applied Materials, Inc. Pedestal with a thermally controlled platen
US6410172B1 (en) 1999-11-23 2002-06-25 Advanced Ceramics Corporation Articles coated with aluminum nitride by chemical vapor deposition
JP2001244320A (ja) * 2000-02-25 2001-09-07 Ibiden Co Ltd セラミック基板およびその製造方法
KR20010111058A (ko) * 2000-06-09 2001-12-15 조셉 제이. 스위니 전체 영역 온도 제어 정전기 척 및 그 제조방법
KR100378187B1 (ko) * 2000-11-09 2003-03-29 삼성전자주식회사 정전척을 구비한 웨이퍼 지지대 및 이를 이용한 웨이퍼 디척킹 방법
US20030107865A1 (en) * 2000-12-11 2003-06-12 Shinsuke Masuda Wafer handling apparatus and method of manufacturing the same
US6678143B2 (en) * 2000-12-11 2004-01-13 General Electric Company Electrostatic chuck and method of manufacturing the same
US20020185487A1 (en) * 2001-05-02 2002-12-12 Ramesh Divakar Ceramic heater with heater element and method for use thereof
US6535372B2 (en) * 2001-06-20 2003-03-18 Applied Materials, Inc. Controlled resistivity boron nitride electrostatic chuck apparatus for retaining a semiconductor wafer and method of fabricating the same
KR100443122B1 (ko) * 2001-10-19 2004-08-04 삼성전자주식회사 반도체 소자 제조장치용 히터 어셈블리
DE10209080B4 (de) * 2002-03-01 2014-01-09 Cvt Gmbh & Co. Kg Verfahren zur Herstellung eines Widerstandsheizelementes sowie ein Widerstandsheizelement
JP2003344169A (ja) * 2002-05-22 2003-12-03 Shin Etsu Chem Co Ltd 熱電対保護管
JP3963788B2 (ja) 2002-06-20 2007-08-22 信越化学工業株式会社 静電吸着機能を有する加熱装置
JP4082985B2 (ja) * 2002-11-01 2008-04-30 信越化学工業株式会社 静電吸着機能を有する加熱装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101310521B1 (ko) * 2006-09-26 2013-09-23 제너럴 일렉트릭 캄파니 열 균일성을 강화시킨 가열 장치 및 이의 제조방법
KR101053788B1 (ko) * 2008-03-26 2011-08-03 (주)램피스 반도체 웨이퍼 히팅장치 및 이의 제조방법
KR101122719B1 (ko) * 2009-05-27 2012-03-23 (주)티티에스 기판 가열 장치 및 이의 제조 방법 그리고, 이를 포함하는 기판 처리 장치
KR20190090452A (ko) * 2018-01-25 2019-08-02 한국과학기술원 박막 코팅 방법 및 그에 따라 제조된 전자 소자

Also Published As

Publication number Publication date
WO2004068541A2 (en) 2004-08-12
JP2006517740A (ja) 2006-07-27
US20040173161A1 (en) 2004-09-09
EP1588404A2 (en) 2005-10-26
WO2004068541A3 (en) 2004-12-02
US7364624B2 (en) 2008-04-29

Similar Documents

Publication Publication Date Title
KR20050088159A (ko) 웨이퍼 처리 장치
US6294771B2 (en) Electrically heated substrate with multiple ceramic parts each having different volume resitivities
JP5524213B2 (ja) 調整可能な電気抵抗率を有するウェーハ処理装置
US7416793B2 (en) Electrostatic chuck and manufacturing method for the same, and alumina sintered member and manufacturing method for the same
KR101986682B1 (ko) 금속 본딩된 보호 층을 갖는 기판 지지 조립체
KR101329414B1 (ko) 내에칭성 웨이퍼 처리 장치 및 이의 제조 방법
EP2111727B1 (en) Encapsulated graphite heater and process
JP4479506B2 (ja) 封入した黒鉛ヒーター及び方法
EP1845753B1 (en) Heating element
KR20220015405A (ko) 다중 구역 기능을 갖는 고온 알루미늄 질화물 히터
US10687393B2 (en) One-coat encapsulated graphite heater and process
EP1845754B1 (en) Heating element
JP4566213B2 (ja) 加熱装置およびその製造方法
JP2000012665A (ja) セラミックス部品
CN110957254A (zh) 一种无烧结的氮化铝的静电卡盘

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid