TW515083B - Semiconductor device and portable electronic machine - Google Patents

Semiconductor device and portable electronic machine Download PDF

Info

Publication number
TW515083B
TW515083B TW090132187A TW90132187A TW515083B TW 515083 B TW515083 B TW 515083B TW 090132187 A TW090132187 A TW 090132187A TW 90132187 A TW90132187 A TW 90132187A TW 515083 B TW515083 B TW 515083B
Authority
TW
Taiwan
Prior art keywords
type
region
well region
deep well
conductivity type
Prior art date
Application number
TW090132187A
Other languages
English (en)
Inventor
Akihide Shibata
Hiroshi Iwata
Seizo Kakimoto
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW515083B publication Critical patent/TW515083B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

515083 A7 B7 五、發明説明（1 _ ) 發明所屬之技術領域 本發明係有關一種半導體裝置及可攜式電子機器。更具 體言之，係關於一種使用動態臨限值電晶體及基板偏壓可 變電晶體之半導體裝置與使用該半導體裝置之可攜式電子 機器。 習知技術 在使用 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 的CMOS(互補型MOS)電路中，在減少消耗電力上尤以降低 電源電壓最具功效。然而，若僅降低電源電壓，則MOSFET 的驅動電流亦會降低，而電路的動作速度會變慢。眾所週 知，此種現象尤其在電源電壓為電晶體臨限值的3倍以下 時，尤其顯著。為了防止這種現象，可降低臨限值，但是 若如此進行，則會有MOSFET在截斷時，漏電流（leak)增加 之問題產生。因此，可在不會產生上述問題的範圍内規定 臨限值之下限。因為該臨限值的下限與電源電壓的下限相 對應，所以成為規定低消耗電力的界限。 以往，為了改善上述問題，而提案一種動態臨限值電晶 體（以下稱為DTMOS)，其係進行使用表體基板之動態臨限 值動作。（特開平 10-22462號公報，Novel Bulk Threshold Voltage MOSFET(B-DTMOS)with Advanced Isolation(SITOS)and Gate to Shallow Well Contact(SSS-C)Processes for Ultra Low Power Dual Gate CMOS，H· Kotaki et al.，IEDM Tech. Dig.，p459, 1996)。因為上述 DTMOS在導 通時實效臨界值降低，故具有以低電源電壓可獲得高驅動 電流的特徵。DTMOS之實效臨界值在導通時降低，係因電 -4- 度適用中國國家標準(CNS) A4規格(210><297公爱^ 515083 A7 B7_._ 五、發明説明（2 ：) 極與井區域電性短路之故。 以下，說明N型DTMOS的動作原理。此夕卜，P型DTMOS係 以相反的極性進行相同的動作。上述N型DTMOS中，電極 的電位為低位準時（截斷時），P型井區位的電位亦為低位 準，而實效的臨限依然為一般MOSFET之情形。因此，截斷 漏電流與一般MOSFET的情形相同。 另一方面，電極的電位為高為準時（導通時），P型井區 域的電位亦為高位準，藉由基板效果因而實效臨限值降 低，相較於一般MOSFET的情形，驅動電流增加。所以，可 利用低電源電壓維持低漏電流，並可獲得大的驅動電流。 DTMOS之電極與井區域電性電路。所以，電極的電位改 變時，井電位亦同樣改變。因此，各DTMOS的井區域必須 與相鄰的MOSFE丁的井區域相互電性分離。所以井區域係由 彼此導電型不同的淺井區域與深井區域組成。此外，各 DTMOS的淺井區域係藉由元件分離區域彼此電性分離。 有利用低電壓驅動抑制漏電流並且獲得高驅動電流之習 知方法，亦有在預備時與動作時變化井偏壓之方法。（特 開平6-216346號公報，特開10-340998號公報）。 以下，將預備時與動作時使井偏壓變化的MOSFET稱為基 .板偏壓可變電晶體。 以下，說明N型基板偏-壓可變電晶體的動作原理。此 外’ P型基板偏壓可變電晶體係以相反之極性進行相同的 動作。在N型基板偏壓可變電晶體中，電路為動作狀態 時，透過偏壓發生電路在P型井區域上，施加〇V或正的電 _____-5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515083 A7 B7_^_ 五、發明説明（3 _ ) 壓。（以源極的電位為基準）。在P型井區域施加正的電壓 時，藉由基板效果因而實效的臨限值降低，相較於一般 MOSFET的情形，驅動電流增加。此外，電路為預備狀態 時，透過偏壓發生電路在P型井區域上，施加負的電壓。 藉此，透過基板偏壓效果，實效的臨限值增加，漏電流比 一般的MOSFET或DTMOS減少。 一般，使用基板偏壓可變電晶體的電路中，可在每個電 路區塊上選擇動作狀態或預備狀態。此乃因為在各元件 上，設置偏致發生電路時，元件數與電路面積明顯增大之 故。基於以上理由，在電路區塊内N型MOSFET的P型井區 域係共同的（P型MOSFET的N型井區域亦相同）。因此，在 動作狀態的電路區塊内，全部的N型MOSFET的井區域上， 施加0 V或正的電壓，則漏電流比一般MOSFET或DTMOS增 加。（P型MOSFET亦相同）。 使用基板偏壓可變電晶體的電路中，電路區塊内MOSFET 的井區域必須是共同的。所以元件分離區域底面的深度之 設定係：深於MOSFET的源極區域及汲極區域與連接於淺井 區域的接合深度，並且淺於淺井區域的下端。 組合上述DTMOS與上述基板偏壓可變電晶體，並揭示有 ，效利用各長處之技術（特開平丨〇 _ 3 4 0 9 9 8號公報）。
利用該技術製成的元件剖視圖係如圖1 〇所示。圖1 〇中分 別顯示·· 1 1為半導體P型基板、1 2為N型深井區域、丨3為 P型深井區域、1 4為N型深井區域、1 5為p型淺井區域、 16為元件分離區域' I?為n型MOSFET的源極區域、1 8為N -6 · 本紙張尺度適用中國國€^準(〇奶)八4規格(210X297公釐) ' 515083 A7 ____B7 五、發明説明（4 _ ) 型MOSFET的沒極區域、丨9為p型M〇SFET的源極區域、2 〇 為Ρ型MOSFET的汲極區域、2 1為ν型淺井區域上用以獲得 接觸孔的Ν +擴散層、22為ρ型淺井區域上用以獲得接觸孔 的Ρ +擴散層、23為閘極絕緣膜、24為電極、25為ρ型基板 偏壓可變電晶體、2 6為Ν型基板偏壓可變電晶體、2 7為Ν 型的DTMOS、2 8為Ρ型的DTM〇s、29為？型基板偏壓可變電 晶體之井偏壓輸入端子、3〇為1^型基板偏壓可變電晶體之 井偏壓輸入端子、31為P型深井區域的固定偏壓輸入端 子。此外，雖然未圖示，惟N型的DTM〇S27中電極2 4及p型 淺井區域15，與P型的DTM〇S28中電極24&N型淺井區域 1 4係分別電性短路。 在上述DTMOS27及28中，淺井區域14及15的電位隨著電 極24的電位而變動。為了防止淺井區域“及㈠的電位變 動，對其他元件的淺井產生影響，所以在淺井區域14及15 下，形成與淺井區域1 4及1 5相反導電型的深井區域丨3及 12。而且，以可滿足相連接之元件的淺井區域丨4、。電 f生刀離的深度，形成元件分離區域i 6。藉此，淺井區域Μ 及1 5，與相連接的元件淺井區域14及丨5電性分離。另一 方面，-個電路區塊内的基板偏壓可變電晶體^、Μ的淺 :井區域14、15必須是共同的。因此，圖1〇中，在ν型基板 偏壓可變電晶體26的Ρ型淺井區域15的下部，形成ρ型深 井區域，而該Ρ型深井區域13與？型淺井區域15成二一 體，組成共同的井區域。可在該ρ型共同的井區域上，透 過對Ν型基板偏壓可變電晶體26的井偏壓輸入3〇 ,在動作 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐)
裝 訂
515083
時與預備時施加不同的電位。為了對其他的電路區塊或 DTMOS部的元件產生影響，復在基板深處形成N型深井區 域1 2。藉此，使p型深井區域丨3電性分離。 圖ίο中’可在p型基板偏壓可變電晶體25之^型淺井區 域14的下部，形成N型深井區域12，而該N型深井區域a 與N型淺井區域1 4成為一體，並組成共同的井區域。可在 汶N型共同井區域上，透過對p型基板偏壓可變電晶體25 供給井偏壓之輸入端子2 9，而在動作時與預備時施加不同 的電位。 …圖1 1及圖1 2係顯示習知技術之半導體裝置的深井區域之 形成順序。如圖丨丨所示，以光抗蝕劑膜3 3作為遮罩，進行 形成P型深井區域丨3的雜植佈植，繼之，復在深處進行形 成N型深井區域丨2 a的雜植佈植。如圖丨2所示，以光抗蝕 劑膜3 4作為遮罩，進行形成N型深井區域丨2匕的雜質佈 植。此時，N型深井區域丨2 b的深度與p型深井區域丨3的深 度大致相同。藉由以上的步驟，N型深井區域12&與121) 一 體化’而P型深井區域丨3可電性分離。 如此，將基板偏壓可變電晶體25、26與]〇1^1〇327、28形 成於同一基板11上，得以實現發揮各自長處的電路。 組合圖1 0所示的DTMOS27、28與基板偏壓可變電晶體 2 d、2 6的習知半導體裝置中，p型深井區域丨3可電性分 離，然而N型深井區域片基板丨丨内，成為共同的。 因此，在同一基板U内，可複數製成N型基板偏壓可變電 晶體26、26··.·的電路區塊，但是無法複數製成p型基板 * 8 - 515083 A7 B7 五、發明説明（6 ) 偏壓可變電晶體2 5、2 5….的電路區塊。因此，無法將複 數電路區塊適當劃分為動作狀態的電路區塊與預備狀態的 電路區塊。例如：即使在僅必須使P型基板偏壓可變電晶 體2 5、2 5….的一部份成為動作狀態時，P型基板偏壓可 變電晶體25、25·.··的全部也會成為動作狀態，而漏電流 也會增加。所以，消耗電力會增加。 發明之揭示 本發明係為解決上述問題而開發者。其目的係使利用 DTMOS及基板偏壓可變電晶體的半導體裝置及可攜式電子 機器低達成消耗電力化。 本發明半導體裝置之特徵在於具備有以下構件： 第1導電型之半導體基板； 形成於上述半導體基板内之複數個第2導電型深井區 域； 形成於上述第2導電型深井區域内之第1導電型深井區 域； 形成於上述第1導電型深井區域上第1之第1導電型淺井 區域； 形成於上述第1導電型深井區域上第1之第2導電型淺井 .區域； 形成於上述第2導電型深井區域上第2之第1導電型淺井 區域； 形成於上述第2導電型深井區域上第2之第2導電型淺井 區域， -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 515083 A7 B7 五、發明説明（7 ) 元件分離區域； 形成於上述第1的第1導電型淺井區域上之第2導電型的 場效電晶體； 形成於上述第1的第1導電型淺井區域上，用以使上述第 2導電型的場效電晶體的基板偏壓產生變化之輸入端子； 形成於上述第2的第2導電型淺井區域上之第1導電型的 場效電晶體 ； 形成於上述第2的第2導電型淺井區域上，用以使上述第 1導電型的場效電晶體的基板偏壓產生變化之輸入端子； •形成於上述第2的第1導電型淺井區域上，且電性連接電 極與上述第2的第1導電型淺井區域的第2導電型之動態臨 限值電晶體；以及 形成於上述第1的第2導電型淺井區域上，且電性連接電 極與上述第1的第2導電型淺井區域的第1導電型之動態臨 限值電晶體； 上述第2的第1導電型淺井區域係藉由上述元件分離區域 與上述第2導電型的深井區域，對每一元件進行電性分 離； 上述第1的第2導電型淺井區域係藉由上述元件分離區域 .與上述第1導電型的深井區域，對每一元件進行電性分 離。 如此，透過複數形成第2導電型的深井區域，可在一個 基板上與以往相同地複數形成第2導電型的基板偏壓場效 電晶體（基板偏壓可變電晶體）的電路區塊，並且也可複數 -10- 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 515083 A7 、 B7 五、發明説明（8 ) 形成第1導電型的基板偏壓場效電晶體的電路區塊。因 此，關於第1導電型的基板偏壓場效電晶體的電路區塊與 第2導電型的基板偏壓場效電晶體的電路區塊，可分別適 當地劃分動作狀態時的電路區塊與預備狀態時的電路區 塊，以達到半導體的低消耗電力化。 本明細書中，第1導電型係P型或N型之意。此外，以第 2導電型而言，第1導電型為P型時，其為N型，而當第1導 電型為N型時，其為P型。 1實施型態中，上述複數第2導電型的深井區域透過上述 第1導電型的半導體基板而電性分離。 上述實施型態中，由於複數第2導電性的深井區域，透 過第1導電型的半導體基板而電性分離，所以複數第2導電 性的深井區域，可簡單價廉地進行電性分離。 1實施型態中，可在上述複數第2導電性的深井區域之 間，形成第1導電型雜質區域，而上述複數第2導電性的深 井區域係透過上述第1導電型半導體基板及上述第1導電性 雜質區域，電性分離。 上述實施型態中，由於在上述複數第2導電性的深井區 域間，具有第1導電型雜質區域，所以可抑制上述複數第2 .導電性的深井區域間的衝穿。因此，上述複數第2導電性 的深井區域間的界限變小「故可提高積體度。 1實施型態中，可在上述複數第2導電性的深井區域間， 形成元件分離區域，上述複數第2導電性的深井區域係透 過上述第1導電型半導體基板及上述元件分離區域進行電 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 515083 A7 B7 五、發明説明（9 ) 性分離。 上述實施型態中，由於在上述複數第2導電性的深井區 域間具有元件分離區域，所以可減少井區域（及矽基板）、 與閘極配線或金屬配線的寄生電容。 1實施型態中，可在上述複數第2導電性的深井區域間形 成第1導電型雜質區域及元件分離區域，上述複數第2導電 性的深井區域係透過上述第1導電型半導體基板、上述第1 導電型雜質區域及元件分離區域進行電性分離。 根據上述實施型態，由於在上述複數第2導電型的深井 區域間，具有第1導電型雜質區域及元件分離區域，所以 第2導電性的深井區域間的界限變小，而且可減少井區域 (及矽基板）、與閘極配線或金屬配線的寄生電容。 1實施型態中，上述複數第2導電型深井區域，在上述第 1導電型的場效電晶體與上述第2導電型的場效電晶體之 間；在上述第1導電型的場效電晶體與上述第1導電型之動 態臨限值電晶體之間；或者在上述第1導電型的場效電晶 體與上述第2導電型之動態臨限值電晶體之間分離。 根據上述實施型態，在由第1導電型的場效電晶體（基板 偏壓可變電晶體）所組成的電路區塊中的第2導電型深井區 .域，與其他元件部（由第2導電型基板偏壓可變電晶體所組 成的電路區塊、第1導電型之動態臨限值電晶體、及第2導 電型之動態臨限值電晶體）中的第2導電型深井區域之間， 複數第2導電型的深井區域係進行電性分離。 因此，可在一個基板上，分別複數形成第1導電型基板 _-1? -___ 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 515083 A7 B7 五、發明説明（ίο ) 偏壓可變電晶體的電路區塊與第2導電型基板偏壓可變電 晶體的電路區塊，並且也可縮小第2導電型的深井區域與 其他井區域的接合電容。此外，也可以抑制閉鎖（latch up) 現象。 在1實施型態中，在上述元件分離區域中，一邊所具有 的淺井區域的導電型與另一邊所具有的淺井區域的導電型 係不同的元件分離區域，或者一邊所具有的深井區域的導 電型與另一邊所具有的深井區域的導電型係不同，同時， 使連接於兩側之上述深井區域的元件分離區域的寬度成為 A ; —邊所具有的淺井區域的導電型與另一邊所具有的淺 井區域的導電型係相同，並且一邊所具有的深井區域的導 電型與另一邊所具有的深井區域的導電型係相同，同時， 使連接於兩側之上述深井區域的元件分離區域的寬度成為 B時，則A > B。 根據上述實施型態，可抑制因井區域間的衝穿與雜質擴 散而產生之元件的閾值位移。 1實施型態中，上述元件分離區域中，一邊所具有的淺 井區域的導電型與另一邊所具有的淺井區域的導電型係不 同的元件分離區域，或者一邊所具有的深井區域的導電型 與另一邊所具有的深井區域的導電型係不同，同時，使連 接於兩側之上述深井區咸的元件分離區域的寬度成為A 時，貝ll 0.18 /zm<A<0.7 /zm。 根據上述實施型態，可抑制因井區域件的衝穿與雜質擴 散而產生之元件的閾值位移。 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
515083 A7 B7 五、發明説明（11 ) 1實施型態中，上述元件分離區域係由STI(淺溝隔離； Shallow Trench Isolation)組成。 根據上述實施型態，因為上述元件分離區域係由STI組 成，所以可容易形成各種寬度的元件分離區域，進而簡單 價廉地製造半導體裝置。 1實施型態中，上述第1導電型之動態臨限值電晶體與 上述第2導電型之動態臨限值電晶體，或者上述第1導電型 的場效電晶體與上述第2導電型的場效電晶體，或者上述 第1導電型之動態臨限值電晶體與上述第2導電型的場效電 晶體，或者上述第1導電型的場效電晶體與上述第2導電型 之動態臨限值電晶體，組成互補型電路。 根據上述實施型態，因為組成互補型電路，所以更可減 低消耗電力。 1實施型態中的可攜式電子機器，具備上述半導體裝 置。 因為上述可攜式電子機器具備上述半導體裝置，所以大 幅地減少LSI(大規模積體電路）部等的消耗電力，可大幅地 延伸電池壽命。 發明之實施型態 以下參照圖示之實施型態，詳細說明本發明。 本發明所使用的半導體;^板雖無特別的限制，然而以矽 基板為佳。此外，半導體基板亦可具有P型或是N型導電 型。以下的實施型態係顯示使用P型半導體基板之情況。 使用N型半導體基板時，若使以下全部的佈植雜質成為相 _ - 14-_ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 裝 訂
12 12 五 發明説明（ 反導電型’也可以形成相同機能的半導體基板。 (第1實施形態） “乂圖1 °兄明本發明（貫施型態。圖1係本發明第1實施螌 =半導體裝置的剖視圖。在圖1中，省略閘極絕緣膜、 源極區域、汲極區域、層間絕緣膜以及上部金屬配 泉此外，圖1雖痛略構造，然而參照符號2 5、2 6係顯示 具有與圖1 G所示之習知例相同構造的基板偏壓可變電晶 體’參照號碼27、28係顯示具有與圖1〇所示之習知例的 組成邵相同構造的DTM〇s。圖，與圖1〇所示之習知例 的组成邰相同之组成邵，係附上與圖^ 〇的組成部相同的參 照號碼，以省略說明。 圖1的半導體裝置中，圖1〇習知例之半導體裝置之N型 的深井區域1 2與沒有佈植井雜質的區域（p型半導體基板 1 1的部分）電性分離。沒有佈植井雜質的區域在井雜質佈 植時，亦可利用光抗蝕劑遮罩。 繼之，說明圖1所示的半導體裝置之製造步驟。在上述 半導體基板11上，形成元件分離區域16。該元件分離區域 1 6，可利用例如STI法形成。然而元件分離區域丨6的形成 方法不僅限於STI法，元件分離區域丨6亦具有電性分離淺 .井區域之機能。例如：埋入元件分離區域的物質，除了氧 化矽膜、氮化矽膜之外，亦可是多晶矽或非晶矽等導電型 物質。但是，在埋入多晶矽或非晶矽等導電型物質時，必 須先氧化元件分離區域1 6的側壁，以確保元件分離區域的 絕緣性。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 515083 A7 B7 五、發明説明（1；3 ) 上述元件分離區域1 6的深度係以使相鄰元件的淺區域電 性分離，並且深井區域沒有電性分離之方式設定。元件分 離區域1 6的深度以例如〇 · 2至2 // m為佳。 接著’可在上述半導體基板1 1上，形成複數N型深井區 域12、12。與習知例的順序相異之處在於，分離N型深井 區域1 2、1 2時，係以光抗蝕劑無雜質佈植之方式遮罩。雜 質佈植的條件，係與後述實施型態4中記載的内容相同。 此外，雖透過半導體基板（具有P型導電型）11可電性分 離上述N型深井區域12、12，然而由料導體基板n的雜 質濃度稀薄（101W左右），戶斤以為了防止N型深井區域 1 2、1 2間的衝穿，必須具有足夠的分離寬度。 ，在上述N型深井區域12、12上，分別形成p型深井區域 ^、13。雜質佈植的條件，與後述實施型態*中記載的内 合’相同。每1個N型深井區域i 2上的2個p型深井區域1 3、 h，係猎由N型深井〗2的淺部分電性分離。又，在p型深 井區域η上，形成第1N型淺井區域14 ,同時’在^深 井區域上，形成㈣型淺井區域14。供給μ之雜質 :子係列舉有m’P+°例如：使用子作為雜質離子 日’可在佈植能量為130至900 KeV，佈植量為刷,,至 」xl〇I4cm·2的條件下形成。 厂繼^在上述P型深井區域13上形成㈣型淺井區域 J ’在㈣料區域12上，形成第2P型淺井區域 ^』？型之雜質離子係列舉有例如ΠΒ+。例如：使用 子作為雜質離子時，可在佈植能量為60至5〇〇KeV， 裝 訂 本紙張尺度適 -16- 515083 A7 B7 五、發明説明（14 ) 佈植量為5xl〇u至lxl0i4cm-2的條件下形成。 用以形成上述淺井區域雜質之順序並不限於上述，亦 改變其順序。 此外，上述淺井區域丨4、i 5與深井區域丨2、丨3之接人 深度，以及N型深井區域1 2與P型深井區域〗3之接合深 度，係可利用上述淺井區域14、15的佈植條件、深井^域 12、13的佈植條件以及之後所進行的熱步驟而決定。上述 凡件分離區域1 6的深度，係以相鄰之元件的淺區域丨斗、 15電性分離，並且深井區域12、13沒有電性分離之方 設定。 此外為了減低上述淺井區域1 4、1 5的電阻，亦可在淺 井區域1 4、1 5中，形成與淺井區域1 4、1 5的雜質離子相 同導電型的高濃度埋入區域。當淺井區域14、15的電阻減 少時，對電極的輸入會快速地傳遞至淺井區域丨4、} 5，並 可充足地獲得基板偏壓效果，實現〇丁％〇幻7、28動作的高速 化。咼濃度埋入區域形成方法的條件係例如··形成於例如 P型的淺井中之情況時，雜質離子為，，佈植能量為觸至 400 KeV，佈植里為ιχι〇!2至ixl〇Mcm_2的條件·，或者形成於例 如N型的淺井中時，雜質離子為31ρ+、佈植能量為24〇至7別 KeV、佈植量為ιχ1〇ΐ2至lxl〇ucm-2的條件。 再者，為了防止基板表面區域的雜質濃度過薄，也可將 與淺井區域14、15的雜質離子相同導電型的雜質離子衝穿 阻擋佈植於淺井區域14、15内。衝穿阻擋佈植形成方法的 條件係例如：形成於例如p型的淺井丨5中之情況時，在雜 ______-17- 本纸張尺度朝巾S國家標準(CNS) A4規格(21GX297公釐) 515083 A7 B7 五、發明説明（15 〗貝：π子？ B佈植此！為1 0至60 KeV ’佈植量為5χ10ιι至 1X10啦的條件；或者形成於例如N型的淺井14中時，雜 質離子為31P+、佈植能蚤A 1 s ^ ,ιη13 2 匕里為30至15〇KeV、佈植量為5χ1〇η ΙχΙΟ'πΤ2的條件。 繼之’雖未圖示’然而依序形成閘極絕緣膜與電 "弟10圖所示之習知例的閉極絕緣膜23與電極24) ^ /述閘㈣緣膜，僅須具有絕緣性而無特別限定之材 頁。如第1實施型態，使用石夕其 膜、氮切膜或只使用者这二…：’可使用珍氧化 腔“ 用者&些的積體層’作為閉極絕緣 裝 月^此外’可使用氧化銘膜、氧化鈇膜、氧化㈣等高公 =或只使用者些的積體層。使用矽氧化膜 ： ㈣，閉極絕緣膜以具有U1〇nm厚度為佳。閑極^ 月吴係可利用CVD(化學氣相沉積）法、 一、、· 方法形成。 、）&域力、熱氧化法等 極絕緣膜’僅須具有絕緣性而無特別限定之材 貝' U，使用石夕基板時，可使用例如 線 矽膜。此外，除了上述之外， 早日日矽寺 鍵法等方法形成。又為佳。電極可利用⑽法、蒸 .亦可在電極的側壁上’形成側牆間隔膜 的材質僅須是絕緣膜即可並無其他特別的限制 氧化矽、氮化石夕等。 了例舉. 繼之’雖如圖示’然而在應成為阢峨的部分 閑極基板連接區域。在源極區域、沒極區域及通道區域以
515083 五、發明説明（16 極美：、i:.為了私私極與淺井區域形成於電性連接的閘 2二、：區域’因而蝕刻電極及閘極氧化膜的-部份至 露出為止。並於該露出的區域上，形成雜質濃度 /辰的S域（NMOS時P型雜質為濃區域；N型雜質為 :區^。之後，ϋ由物化物化之步驟，在閉極基板 連接區域中，電性連接電極與淺井區域。 '4 =淺井區域“、15的表面層上，未圖示，而形成與 …域Μ、15的導電型相反的導電型之源極區域及沒極 區域。 上述源㈣域及沒極區域的形成方法，例如：以電極作 為遮罩’猎由佈植與淺井區域相反的導電型雜質離子，自 己整合地形成。.上述源極區域及沒極區域形成方法的條件 係例如：使用7)As.離子作為雜質離子時，体植能量為3至 100 KeV、佈植量 A ] μ .? 巾植里為1x10 土 lxI06cm-的條件；或者使用吁離 子作為雜質離子時，佈植能量為1至20 KeV、佈植量為 0W的條件下…卜電極下的淺井區域的表 面層具有通道區域之機能。 此外’上述源極區域及汲極區域亦可在電極側且有 LDD(Lightly Doped Drain)區域。⑽區域形成方法的條件係例 .如：以電極作為遮罩，藉由佈植與淺井區域相反的導電型 雜質離子’自己整合地形成。此時’源極區域與汲極區域 在形成LDD區域之後’可在電極的側壁形成側牆間隔膜， 以電極與側牆間隔膜作為遮罩’藉由離子佈植自己整合地 形成。用以形成LDD區域的雜質離子的佈植係在例如：使 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱） -19- A7
用As離子作為雜質離子時， 啟姑曰η J彺怖植牝里為3至1〇〇 KeV、 佈植I為)xl卟至i xl0 W的條件下；或者使用I]B+離子作 為雜質離子時，可在体植能量為1至20 Kev、佈植量為 IxlOil^xl^m·2的條件下形成。 命植里為 此外，除了上述Μ離子或W離子之外， 離子、122Sb+離子、丨Ι51η+離子、49BF +雜早荽^ "、Λ ㈣于BF2_子寺，作為上述源極 區或、汲極區域及LDD區域形成用的雜質離子。 上=極區域、沒極區域及電極，為了降低各自的電 阻，棱开彼此相連接的配線之導電性，可將該表面層加以 碎化物化。透過該硬化物化，可在問極基板連接區^中， 電性連接電極與淺井區域。此矽化物而言，係 鎢、矽化鈦等 夕化 此外，上述源極區域及汲極區域亦可是堆積型（參照特 開2000-82815號公報）。此時，可縮小源極區域及汲極區域的 面積，使其可以高積體化。 繼之’進行雜質的活性化退火。活性化退火係在雜質充 分地活性化，且雜質不會過度擴散的條件下進行。例如： N型雜質為7)As+ ,且p型雜質為hb+時，可在佈植75As+之後， 以800至l〇〇〇t進行1 〇至100分鐘左右的退火，接著佈植11β+ •之後，以800至l〇〇〇°C進行10至100秒鐘左右的退火。此外， 為使淺井區域及深井區域的雜質側面平順，可以在佈植源 極£域及及極區域的雜質之前另外進行退火。 之後’利用眾所週知的方法，藉由形成配線等形成半導 體裝置。 515083
此外，為了使用上的方便，僅形成基板偏壓可變電晶體 25、26 與DTMOS27、28，炊 、 …、而吓可w合一般的MOSFE丁。或 ’亦可僅疋DTMOS與-般M〇SFET。此時 画職應有元件中，亦可固定淺井區域的電位。 因此，、本貫施型態1的半導體裝置中，不僅可在1個基 板11上’稷數形成N型基板偏壓可變電晶體26 '26.···的 電路區塊，亦可福數那# /成！5芏基板偏壓可變電晶體25、 25·'·的電路區塊。因&，關於n型與p型的各電路區塊 t ’ ：通當地劃分動作狀態時的應有電路區塊與預備狀態 時的應有電路區塊’以達成半導體裝置的低消耗電力化。 上述實施型態1中，使用P型半導體基板Η，然而即使 使用Ν型半導體其& ^ & 干等把基板，亚將各井區域的導電型與上述相 反，亦可獲得相同作用與效果。 (第2實施形態） μ以圖2說明本發明第2實施型態。圖2係本發明第2實施型 〜足半導缸农置的剖視圖。圖2中，省略閘極絕緣膜、電 極、源極區域、汲極區域、層間絕緣膜、上部金屬配線。 此外圖2中，與圖1所示的組成部相同的組成部，附上與 圖1的組成部相同的參照號碼，以省略說明。 麵=發明第2實施型態的半導體裝置，與第1實施型態半導 月且衣且又相異點，係在分離N型的深井區域12、12之處， 汉且1型雉質區域3 5。因為該P型雜質區域3 5的雜質濃 Y p 土基板11的雜質濃度，所以可以有效地抑制n 土罙井區域1 2、1 2間的衝穿。因此，可縮小用以電性分離 -21 515083 A7
515083 A7 B7 五、發明説明（2〇 ) 極、源極區域、沒極區域、層間絕緣膜、上部金屬配線。 此外，圖3中，與圖2所示的組成部相同的組成部，附上與 圖2的組成部相同的參照號碼，以省略說明。 第3實施型態半導體裝置，與第2實施型態半導體裝置之 相異點，僅如下所示。
第一、在分離N型深井區域12、12之同時，在形成用以 防止衝穿的P型雜質區域3 5之處，設有寬度寬於上述元件 分離區域1 6的寬度之元件分離區域1 6 1。藉此，可減低井 區域（石夕基板）與閘極配線或金屬配線的寄生電容。再者， 在第2實施型態的半導體裝置中，形成P型雜質區域3 5之 際，不需再進行淺雜質佈植，僅需進行一次的雜質佈植即 〇
第二、也可在形成P型雜質區域3 5場所以外的場所，設 置寬元件分離區域162。該元件分離區域162的寬度設定如 下。在上述元件分離區域162的兩側，深井區域1 2、1 3的 導電型相異時，例如：在N型DTMOS27與N型基板偏壓可變 電晶體2 6的境界，N型DTMOS27側的深井區域1 2成為N 型，而N型基板偏壓可變電晶體2 6側的深井區域1 3、1 2成 為P型/N型的積層構造。於此，由於在P型/N型積層構 .造的深測所屬的N型深井區域1 2，在元件分離區域的觀點 上具有影響，所以可以說在元件分離區域162的兩側之深井 區域1 2、1 3的導電型是相反的。此時，成為N型DTMOS27 的P型淺井區域1 5，與N型基板偏壓可變電晶體2 6的P型 的深井區域1 3之間的衝穿的問題。再者，在N型DTMOS27 -23- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 515083 A7 B7 五、發明説明（21 ) 的N型深井區域1 2上所具有的雜質可能會擴散，而且N型 基板偏壓可變電晶體2 6之臨限值也可能產生變化。其他係 可例舉：N型DTMOS27與P型DTMOS28的境界亦會產生相同 的問題。此時，境界上的元件分離區域162的兩側之淺井區 域1 5、1 4的導電型是相反的，並且，深井區域1 2、1 3的 導電型亦是相反。其他未圖示，然而即使在P型DTMOS與P 型基板偏壓可變電晶體的境界、P型DTMOS與N型基板偏壓 可電晶體的境界、N型DTMOS與P型基板偏壓可電晶體的境 界、以及N型基板偏壓可電晶體與P型基板偏壓可電晶體 的境界，也會產生相同的問題。所以，在元件分離區域162 兩側之淺井區域1 4、1 5的導電型相反時，在元件分離區域 162兩側之淺井區域1 2、1 3的導電型相反時，以及在元件 分離區域162兩側之淺井區域1 2、1 3的導電型相反時且深 井區域1 2、1 3的導電型亦相反時，元件分離區域162的界 限必須具有不會引起上述衝穿及臨限值變化的程度。例 如··即使將深井區域的雜質佈植飛程變淺為0.3 # m左右 時，雜質在佈植時亦會朝橫方向擴散，此外藉由之後的熱 擴散，又朝橫方向擴散。即使在上述的佈植條件中，元件 分離區域的寬度未滿0.18 # m時，也無法抑制臨限值的變 化。此外，元件分離區域的寬度在0.7 // m以上時，不能忽 視元件分離上所需要的界限。因此，為了不要產生上述衝 穿及臨限值的變化，元件分離區域162的寬度以0.18至0.7//m 為佳。另一方面，在元件分離區域1 6的兩側，淺井區域1 4 或1 5的導電型相同時，並且深井區域1 2或1 3的導電型亦 -24- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 裝 η
線 515083 A7 B7 . 五、發明説明（、f ;) 相同時（淺井區域與深井區域的導.電型不同亦可），若元件 分離區域1 6的寬度窄的話，較能縮小界限。因此，以般係 以接近加工界限之尺寸。此時，元件签離區’域Γ6的£ 3：舒 以是例如：0.05至0.35 //m。 本實施型態3的半導體裝置中，因為在用以分離N型深井 區域12、1 2的P型雜質區域3 5上，設置寬元件分離區域 1 6 1，所以可減低寄生電容。因此，可達到電路的高速化 或低消耗電力化。又，可簡略化形成P型雜質區域3 5時的 雜質佈植步驟。故可減低製造成本。 .(第4實施形態） 實施型態1至3的半導體裝置，具有如下所述的問題。 實施型態1至3的半導體裝置中，P型基板偏壓可變電晶 體2 5、2 5 ....電路區塊中的N型井區域1 2係與N型基板偏 壓可變電晶體2 6的電路區塊，或DTMOS27、28的電路區塊 中的N型深井區域12成為一體。因此，在P型基板偏壓可 變電晶體25的電路區塊中，進行使用·預備之變換時，N 型深井區域1 2全體的偏壓會產生變化，進而充放電過量的 電荷。故會增加消耗電力。 此外，在實施型態1至3的半導體裝置中，當使P型基板 偏壓可變電晶體2 5變成動作狀態時（即，供給N型深井區 域1 2低於電源電壓的電位、寺），會有容易引發閉鎖現象之 可能性。在由通過P型DTMOS28的N型深井區域1 4、P型深 井區域1 3、N型深井區域1 2及N型DTMOS27的P型淺井區域 1 5的路徑所組成的NPNP構造中，考慮在P型DTMOS28的N型 _-25-_ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515083 A7 B7 五 發明説明（23 裝
淺井區域1 4上，施加接地電位以下的偏壓之情形（under chute)。因為DTMOS27、28電性連接電極淺井區域1 5、1 4， 所以可通過電極，而在P型DTMOS28的N型淺井區域1 4上， 施加接地電位以下的偏壓。此時，因為在P型DTMOS28的N 型淺井區域1 4與P型深井區域1 3之間的接合，施加順方向 電壓，所以可在P型深井區域1 3上佈植電子。佈植於P型 深井區域1 3的電子，到達N型深井區域1 2，並降低N型深 井區域1 2的電位。當N型深井區域1 2的電位降低時，可由 N型DTMOS27的P型淺井區域1 5佈植電洞至N型深井區域 1.2。N型深井區域1 2所佈植的電洞，到達P型深井區域 1 3，並使P型深井區域1 3的電位提昇。當P型深井區域1 3 的電位上升時，由P型DTMOS28的N型淺井區域1 4至P型深 井區域1 3的電子佈植逐漸增加。重複以上的過程（施加正 的歸還），而在上述NPNP構造上流通異常電流，而產生閉 鎖現象。於此，若在由最初在N型深井區域1 2上施加低於 低源電壓的低電壓（亦即，P型基板偏壓可變電晶體2 5為動 作狀態時）時，較易引起閉鎖現象。此外，即使P型基板偏 壓可變電晶體25變成預備狀態（亦即，即使在N型深井區域 1 2上施予高於電源電壓之電位），亦容易引發閉鎖現象。 此時，在N型DTMOS27的P型淺井區域1 5與N型深井區域1 2 的接合，以及P型深井區域1 3與N型深井區域1 2的接合上 施加極度相反的偏壓。所以，在N型DTMOS27的P型淺井區 域1 5與P型深井區域1 3之間產生衝穿，並可能在上述NPNP 構造引起閉鎖現象。此外，以閉鎖路徑而言，除上述之 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) -26- 515083 A7 B7 五、發明説明（24 ) 外，尚可例舉··由通過N型DTMOS27的汲極區域、N型 DTMOS27的P型淺井區域1 5、N型深井區域1 2及P型深井區 域1 3的路徑所組成的NPNP構造。如此，當N型深井區域1 2 的偏壓產生大變化時，閉鎖現象的控制難以產生。因此， 元件的信賴性會降低。 本發明第4實施型態係為解決以上問題，而使用圖4至圖 8加以說明。 圖4及圖5係本發明第4實施型態半導體裝置的剖視圖。 圖4及圖5中，省略層間絕緣膜、上部金屬配線。圖6係平 ®的模式圖。 首先，使用圖4說明本發明實施型態之半導體裝置。圖4 所示的半導體裝置，與圖1至圖3所示的半導體裝置之相異 點，係如下：亦即，P型基板偏壓可變電晶體2 5、2 5 .... 的電路區塊中的N型井區域1 2與N型基板偏壓可變電晶體 2 6 ' 2 6…·的電路區塊或DTMOS部（包含DTMOS27、28的區域） 中之N型深井區域1 2電性分離。在分離N型深井區域1 2、 1 2之處，如圖4所描示，設置元件分離區域165。如此，藉 由。在分離N型深井區域12、12之處設置元件分離區域 165，與沒有元件分離區域165的情況相比較，可減少閘極 配線或上部金屬配線的寄生電容。 分離N型深井區域12、'12之處，由井偏壓輸入端子29 至P型基板偏壓可變電晶體25的輸入電位，最好不要超過 N型基板偏壓可變電晶體2 6、2 6 ....的電路區塊及DTMOS 部。亦即，分離N型深井區域12、12之處最好為P型基板 _-27-_ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝
515083 A7 B7 五、發明説明（25 ) 偏壓可變電晶體2 5的電路區塊與N型基板偏壓可變電晶體 2 6的電路區塊的境界、或者N型基板偏壓可變電晶體2 6的 電路區塊與DTMOS部的境界。圖5係顯示P型基板偏壓可變 電晶體2 5的電路區塊與N型之DTMOS部（包含N型DTMOS27 的區域）的境界之斷面。P型基板偏壓可變電晶體2 5的電路 區塊與P型DTMOS部（包含P型DTMOS2 7的區域）的境界，類 似於P型基板偏壓可變電晶體2 5的電路區塊與N型基板偏 壓可變電晶體26的電路區塊的境界。 繼之，以圖6說明第4實施型態。此外，圖6中，省略用 以組成電路的各配線或偏壓發生電路。半導體基板上具有 區域5 1，其係形成電位變動N型深井區域（與P型基板偏壓 可變電晶體之井偏壓輸入端子連接的N型深井區域）此外， 在半導體基板上具有區域5 2，其係形成電位固定的N型深 井區域。在形成電位變動N型深井區域之區域5 1内，形成 由P型基板偏壓可變電晶體組成的區塊5 3。在電位固定的 N型深井區域52内，形成由N型基板偏壓可變電晶體組成 的區塊5 4、由N型DTMOS組成的區塊55及由P型DTMOS組 成的區塊5 6。 由P型基板偏壓可變電晶體組成的區塊5 3，透過連結基 .板偏壓電晶體的共同井區域之上部配線5 7，與由其他P型 基板偏壓可變電晶體組成尚區塊5 3相連接。如此，由互相 連接的P型基板偏壓可變電晶體所組成的區塊5 3、5 3 (由P 型基板偏壓可變電晶體組成）形成1個電路區塊。在該電路 區塊共同的井區域上，由偏壓發生電路，在動作時，施加 -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 玎
線 515083 A7 B7 五、發明説明（26 ) 電源電壓或低於電源電壓的電壓’而在預備時施加高於電 源電壓的電壓。 由N型基板偏壓可變電晶體組成的區塊5 4，透過連結N 型基板偏壓:電晶體的共同井區域之上部配線5 7，與由其他 N型基板偏壓可變電晶體組成的區塊5 4相連接。如此，由 互相連接的N型基板偏壓可變電晶體所組成的區塊5 4、
5 4 (由N型基板偏壓可變電晶體組成）形成1個電路區塊。 在該電路區塊共同的井區域上，由偏壓發生電路，在動作 時，施加0 V或正電壓，而在預備時施加負電壓。 .使用圖4及圖5所示的井構造，復透過如圖6所示的配 置，在混合基板偏壓可變電晶體與DTMOS的電路中，可容 易形成複數基板偏壓可變電晶體的電路區塊。此外，以上 部配線連接N型元件與P型元件，可組成互補型MOS( CMOS) 電路。 繼之，說明圖4至圖6所示的半導體裝置之製造順序。
第4實施型態半導體裝置的製造順序與第1實施型態半 導體裝置的製造順序相同。以圖7及圖8說明形成圖4所示 的半導體裝置之深井區域。 如圖7所示，在半導體基板1 1上，以光抗蝕劑膜3 3作為 遮罩，形成N型深井區域1 2 a。N型賦與用雜質之離子係有 例如31P+。例如：使用31P+雖子作為雜質離子時，可在佈植 能量為500至3000 KeV、佈植量為5X1011至lxl014cnf2的條件下形 成。繼之，使用相同的遮罩3 3，將P型深井區域1 3形成在 比N型深井區域1 2 a還淺的位置。供給P型之雜質離子係 -29- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 列舉f "B+。例如：使用"B+離子作為雜質離子時，可在体 植能量為職_ Kev、体植量為城„至lxlQ14em 2的條件下 形成。 如圖8所示，以光抗蝕劑膜34作為遮罩，形成N型深井 區域12b。N型深井區域12b的雜質伟植深度淺於n型深井 區域12a，並且最好大致與p型深井區域13相同。n型賦盥 轉質之離子係有例如例如：使用31p+離子作為雜質 離子時，可在佈植能量為24〇至15〇〇 KeV 。 «Ν型料區域。再者，若分離（以不要離子佈植之方 式，利用光抗蝕劑34作為遮罩）區域12b，可電性分離^^型 深井區域。 此外，透過半導體基板（具有P型導電型Hi電性分離上 述N型深井區域12。—般，因為半導體基板"的雜質濃度 稀薄（1015cm·3左右），所以為了防止N型深井區域12、以間 的衝穿，所以必須具有足夠的分離寬度。為了防止n型深 井=域12、丨2間的衝穿，可以如第2實施型態或第3實施 型態中所進行之方式，增加一片微影遮罩，亦可在n型深 井區域1 2、1 2間，佈植P型離子。 上述為了說明的方便，僅形成基板偏壓可變電晶體25、 2 6與DTMOS27、28然而亦寸混合一般構造的m〇sfet。此 時，最好在一般MOSFET與應有元件中，固定淺井區域的電 位。 如圖4、5所示，在上述半導體裝置中，131^〇827、28 ________— -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515083 A7 B7 五、發明説明（28 )
的淺井區域1 5、1 4，透過相反導電型的深井區域1 2、1 3 與元件分離區域162，在每個元件上電性分離。此外，p型 基板偏壓可變電晶體2 5的共同井區域1 2、1 4，係透過元 件分離區域165及P型半導體區域1 1，在每個電路區塊上電 性分離。此外，N型基板偏壓可變電晶體2 6的共同井區域 13、15，透過元件分離區域162、165及N型深井區域12， 在每個電路區塊上電性分離。 因此，根據本實施型態4的半導體裝置，在各導電型 中，可任意數形成基板偏壓可變電晶體2 5、2 6的電路區 塊。藉此，可適當地劃分動作狀態時的應有電路區塊與預 備狀怨時的應有電路區塊’並可減少半導體的消耗電力。
根據本實施型態4的半導體裝置，基板偏壓可變電晶體 2 5、2 6的共同井區域1 2、1 4 ; 1 3、1 5，與相連接的相反 導電型之井區域的PN接合面積，可於基板偏壓可變電晶 體2 5、2 6的電路區塊之面積左右加以抑制。因此，本實施 型態4的半導體裝置中，基板偏壓可變電晶體2 5、2 6的共 同井區域之電位變化時，電荷的充放電會減少。藉此，可 減少半導體裝置的消耗電力。 根據本實施型態4的半導體裝置，在N型基板偏壓可變電 .晶體2 6的區塊及DTMOS27、28的區塊中，可固定N型深井區 域1 2的電位。所以，閉鎖纟見象的控制變容易。藉此，半導 體裝置的可靠性得以提昇。 (第5實施形態） 使用第1至第4'中任一個實施型態的半導體裝置，並且未 -31 - 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 515083 A7 B7 五、發明説明（29 ) 圖示，而可組成CMOS電路。藉由分別適當地組合以低電壓 驅動獲得高驅動電流的DTMOS與可將漏電流極度減少的基 板偏壓可變電晶體之優點，可實現低消耗電力且高速的 CMOS電路。再者，複數形成基板偏壓可變電晶體的電路區 塊，並使動作狀態時應有電路區塊以外成為預備狀態，更 可使CMOS電路達到低消耗電力化。 (第6實施形態） 可將第1至第5中任一個實施型態的半導體裝置，使用於 電池驅動可攜式電子機器，特別時可攜式資訊終端。可攜 式電子機器例如有··可攜式資訊終端、可攜式電話、遊戲 機器等。 圖9顯示可攜式電話之例示。控制電路111上安裝有本發 明的半導體裝置。此外，上述控制電路111，亦可由本發明 半導體裝置所組成的邏輯電路、與混合記憶體的LSI(大規 模積體電路）形成。112係電池，113係RF (無線頻率數）電路 部、114係顯示部、115係天線部、116係信號線、117係電源 線。 透過將本發明半導體裝置使用於可攜式電子機器，可在 保持可攜式電子機器的機能與動作速度之同時，大幅降低 LSI部的消耗電力。藉此，可大幅延長電池壽命。 本發明的半導體裝置係在包含有DTMOS與基板偏壓可變 電晶體之半導體裝置中，將具有與半導體基板相反導電型 之深井區域予以電性分離。 藉此，各不同的導電型，可複數形成基板偏壓可變電晶 ___-32-_ 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 裝 玎
線 515083 發明説明（3〇 體的電路區塊。因此即使任一個導電型，也可適當地劃分 動作狀態時的應有電路區塊與預備狀態時的應有電路= 塊’以減少半導體裝置的消耗電力。 ^發明第1實施型態中，將由基板偏壓可變電晶體組成 的電路區塊中的深井區域，與其他元件部（由相反導電型 的基板偏壓可變電晶體組成的電路區塊及DTM0S部）中的深 井區域予以電性分離。所以，可減少因深井區域的境界之 PN接合所生的寄生電容，而減少半導體裝置的消耗電 力。再者，因為可固sDTM0S部的深井區域之電位，所以 可抑制閉鎖現象。 此外，本發明第1實施型態的半導體裝置中，在元件分 離區域一邊的淺井區域與另一邊的淺井區域之導電型不 同，或者，在元件分離區域的一邊的深井區域與另一邊的 深井區域之導電型不同時，使該元件分離區域界限與兩邊 的淺井區域之導電型相同，而且，比兩邊深井區域的導電 型相同的元件分離區域之界限還廣。因此，可抑制井區域 間的衝穿或因雜質的擴散而產生之元件的閾值位移。 因為本發明的可攜式電子機器安裝有本發明的上述半導 缸裝置’所以可大幅減少La部的消耗電力，並延伸電池壽 命。 圖面之簡要說明 - 圖1係顯示本發明實施型態1之半導體裝置剖視圖。 圖2係顯示本發明實施型態2之半導體裝置剖視圖。 圖3係顯tf本發明實施型態3之半導體裝置剖視圖。 ______ -33- I紙張尺度適用中國國家標準(CNS) A4_210X 297公爱Γ"
裝 訂
• 線 515083 A7 B7 五、發明説明（31 ) 圖4係顯示本發明實施型態4之半導體裝置剖視圖。 圖5係顯示本發明實施型態4之半導體裝置剖視圖。 圖6係模式顯示本發明實施型態4的半導體裝置之平面 圖。 圖7係顯示形成上述實施型態4的半導體裝置深井區域的 方法。 圖8係顯示形成上述實施型態4的半導體裝置深井區域的 方法。 圖9係顯示本發明可攜式電子機器之區塊圖。 裝 .圖1 0係顯示習知半導體裝置之剖視圖。 圖1 1係顯示形成上述習知半導體裝置深井區域的方法。 圖1 2係顯示形成上述習知半導體裝置深井區域方法。 訂
•線 _- 34 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

Claims (1)

  1. •一種半導體裝置，其特徵在於具備有： 第1導電型半導體基板（11); $成於上逑半導體基板⑴)内之複數個 井區域（12); 子％ 土木 區域（12)内之第1導電型 形成於上述第2導電型深井 冰井區域（1 3 ); 形成於上述第1導電型深井區域（13)上之第丨之第 電型的淺井區域（1 5 ) ; ^ 形成I上逑第1導電型深井區域（13)上之第1之第2導 .電型的淺井區域（14); 寸 形成万；上逑第2導電型深井區域（12)上之第2之第 電型的淺井區域（丨5 ); 形成於上述第2導電型深井區域（12)上之第2之第2導 電型淺井區域（1 4) ; 元件分離區域（16，162); 形成於上述第丨的第丨導電型淺井區域（15)上之第二導 電型的場效電晶體（26); 形成於上述第！的第i導電型淺井區域（15)上，用以 使上述第2導電型的場效電晶體（26)的基板偏壓產生變 化之輸入端子（3〇); 形成尤上述第2的第2導電型淺井區域（丨4)上之第}導 電型的場效電晶體（2 5 ); 形成於上述第2的第2導電型淺井區域（丨4)上，用以 使上述第1導電型的場效電晶體（25)的基板偏壓產生變 -35- •化之輸入端子（29) 形成於上述第2之第1導電型淺井區域（15)上，且電 性連接電極與上述第2之1導電型淺井區域（丨5 )的第2導 電型之動態臨限值電晶體（27);以及 形成於上述第i之第2導電型淺井區域（14)上，且電 性連接電極與上述第i之2導電型淺井區域（丨4)的第^導 電型之動態臨限值電晶體（28); 、上述第2之1導電型淺井區域（15)，藉由上述元件分 離區域（16，162)與上述第2導電型的深井區域（12),對每 .一元件（2 7 )進行電性分離； 上述第1的第2導電型淺井區域（14)，藉由上述元件 分離區域（16，162)與上述第1導電型的深井區域（13)，對 每一元件（28)進行電性分離。 2. 如申請專利範圍第η之半導體裝置，其中上述複數第2 導電型深井區域（12)，係藉由上述第1導電型半導體基 板（1 1 )進行電性分離。 & 3. :申請專利範圍第1項之半導體裝置，#中在上述複數 第2導丑j深井區域（丨2)間形成第】導電型雜植區域 (35)，上述複數第2導電型深井區域（12)係藉由上述第 .1導電型半㈣基板⑴）及上述第型雜植區域（35) 進行電性分離。 ' 4.如申請專利範圍第卜員之半導體裝置，其中在上述複數 第2"導電型深井區域（12)間形成元件分離區域，上述複 數第2導電型深井區域（；(2)係藉由上述第！導電型的半 -36- 本紙張尺度適用中國國豕標準(CNS) A4規格(210X297公爱） 515083
    導體基板（ii)及上述元件分離區域（165)進行電性分離。 5· t申請專利範圍第1項之半導體裝置，纟中在上述複數 第2導電型深井區域（丨2 )間形成第1導電型雜植區域（3 $ ) 及元件分離區域(161)，上述複數第2導電型深井區域 (12)係藉由上述第丨導電型半導體基板（ιι)、上述第i 導電型雜植區域（3 5 )及元件分離區域（161)進行電性分 離。 6. 如申請專利範圍第Η之半導體裝置，其中上述複數第2 ^ % 土深井區域（1 2)係分離在上述第i導電型的場效電 •曰日把（2 5 )與上述第2導電型的場效電晶體（2 6 )之間；在 上述第1導電型的場效電晶體（2 5 )與上述第丨導電型之 ^態臨限值電晶體（28)之間；或者在上述第丨導電型的 場效電晶體（2 5 )與上述第2導電型之動態臨限值電晶體 (2 7 )之間。 7. 如申請專利範圍第丨項之半導體裝置，其中上述元件分 離區域（16，162)中，一邊所具有的淺井區域的導電型與另 一邊所具有的淺井區域的導電型係不同的元件分離區域 (162)，或者一邊所具有的深井區域的導電型與另一邊所 具有的深井區域的導電型係不同，同時，使連接於兩側 之上述深井區域的元件分離區域（162)的寬度成為A ,· 一 邊所具有的淺井區域的導電型與另一邊所具有的淺井區 域的導電型係相同，並且一邊所具有的深井區域的導電 型與另一邊所具有的深井區域的導電型相同之同時，當 連接於兩側之上述深井區域的元件分離區域（丨6)的寬度 -37- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 裝 訂 線 ► ► A B c D 、申請專利範圍 成為B時，A > B。 8. 如申請專利範圍第1項之半導體裝置，其中上述元件分 離區域（16,162)中，一邊所具有的淺井區域的導電型與另 一邊所具有的淺井區域的導電型係不同的元件分離區域 (162) ’或者一邊所具有的深井區域的導電型與另一邊所 具有的深井區域的導電型不同之同時，當連接於兩側之 上述深井區域的元件分離區域（162)的寬度成為A時，則 0.18 /zm<A<0.7 师。 9. 如申請專利範圍第1項之半導體裝置，其中上述元件分 .離區域（16，162)係由STI組成。 10·如申請專利範圍第1項之半導體裝置，其中藉由上述第i 導廷之動怨5¾限值電晶體（2 8)與上述第2導電型之動 怨臨限值電晶體（2 7 );或者上述第1導電型之場效電晶 體（2 5)與上述第2導電型的場效電晶體（26);或者上述 第1導黾型之動悲6¾限值電晶體（28)與上述第2導電型 的場效電晶體（2 6);或者上述第1導電型的場效電晶體 (25)與上述第2導電型之動態臨限值電晶體（27)組成互 補型電路。 11.-種可攜式電子機器’其特徵在於具備有中請專利範圍 •第1項之半導體裝置。
    -38-
TW090132187A 2000-12-26 2001-12-25 Semiconductor device and portable electronic machine TW515083B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000395472A JP2002198439A (ja) 2000-12-26 2000-12-26 半導体装置および携帯電子機器

Publications (1)

Publication Number Publication Date
TW515083B true TW515083B (en) 2002-12-21

Family

ID=18860927

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090132187A TW515083B (en) 2000-12-26 2001-12-25 Semiconductor device and portable electronic machine

Country Status (6)

Country Link
US (1) US7084465B2 (zh)
EP (1) EP1357598A4 (zh)
JP (1) JP2002198439A (zh)
KR (1) KR20030064872A (zh)
TW (1) TW515083B (zh)
WO (1) WO2002052649A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900091B2 (en) 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
US7667268B2 (en) 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US7902630B2 (en) 2002-08-14 2011-03-08 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US7812403B2 (en) 2002-08-14 2010-10-12 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuit devices
US7834421B2 (en) 2002-08-14 2010-11-16 Advanced Analogic Technologies, Inc. Isolated diode
US8089129B2 (en) * 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
US7741661B2 (en) 2002-08-14 2010-06-22 Advanced Analogic Technologies, Inc. Isolation and termination structures for semiconductor die
US7939420B2 (en) 2002-08-14 2011-05-10 Advanced Analogic Technologies, Inc. Processes for forming isolation structures for integrated circuit devices
US8513087B2 (en) 2002-08-14 2013-08-20 Advanced Analogic Technologies, Incorporated Processes for forming isolation structures for integrated circuit devices
US7956391B2 (en) 2002-08-14 2011-06-07 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
US6936898B2 (en) 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7307334B2 (en) * 2004-07-29 2007-12-11 Nxp B.V. Integrated circuit having features to limit substrate current
JP5001522B2 (ja) * 2005-04-20 2012-08-15 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7538379B1 (en) 2005-06-15 2009-05-26 Actel Corporation Non-volatile two-transistor programmable logic cell and array layout
US7285818B2 (en) * 2005-06-15 2007-10-23 Actel Corporation Non-volatile two-transistor programmable logic cell and array layout
US20070013026A1 (en) * 2005-07-12 2007-01-18 Ching-Hung Kao Varactor structure and method for fabricating the same
JP2007115971A (ja) * 2005-10-21 2007-05-10 Fujitsu Ltd 半導体装置とその製造方法
JP2007149947A (ja) * 2005-11-28 2007-06-14 Nec Electronics Corp 不揮発性メモリセル及びｅｅｐｒｏｍ
KR100867977B1 (ko) 2006-10-11 2008-11-10 한국과학기술원 인도시아닌 그린 혈중 농도 역학을 이용한 조직 관류 분석장치 및 그를 이용한 조직 관류 분석방법
US8063846B2 (en) * 2006-12-28 2011-11-22 Sanyo Electric Co., Ltd. Semiconductor module and mobile apparatus
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
US8030731B2 (en) 2007-03-28 2011-10-04 Advanced Analogic Technologies, Inc. Isolated rectifier diode
GB2464952A (en) * 2008-10-30 2010-05-05 Xiros Plc Surgical cord
JP5375402B2 (ja) 2009-07-22 2013-12-25 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP6123462B2 (ja) * 2013-04-30 2017-05-10 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP6135321B2 (ja) 2013-06-14 2017-05-31 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9449976B2 (en) * 2013-12-12 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6815661A (zh) * 1968-11-02 1970-05-06
US4506436A (en) * 1981-12-21 1985-03-26 International Business Machines Corporation Method for increasing the radiation resistance of charge storage semiconductor devices
US4722910A (en) * 1986-05-27 1988-02-02 Analog Devices, Inc. Partially self-aligned metal contact process
JPH06216346A (ja) 1992-11-30 1994-08-05 Sony Corp 半導体装置
US6465295B1 (en) * 1995-03-24 2002-10-15 Seiko Instruments Inc. Method of fabricating a semiconductor device
JPH1022462A (ja) 1996-06-28 1998-01-23 Sharp Corp 半導体装置及びその製造方法
JPH10199968A (ja) * 1997-01-10 1998-07-31 Sony Corp 半導体装置及び半導体装置の素子間分離溝の形成方法
JP4253052B2 (ja) * 1997-04-08 2009-04-08 株式会社東芝 半導体装置
JP2978467B2 (ja) * 1998-03-16 1999-11-15 株式会社日立製作所 半導体集積回路装置の製造方法
JP3097652B2 (ja) 1998-03-31 2000-10-10 日本電気株式会社 半導体集積回路装置の製造方法
JP4333932B2 (ja) 1998-06-30 2009-09-16 シャープ株式会社 半導体装置および半導体装置を製造する方法
US6054344A (en) * 1998-10-30 2000-04-25 Taiwan Semiconductor Manufacturing Company OTP (open trigger path) latchup scheme using buried-diode for sub-quarter micron transistors
TW432594B (en) * 1999-07-31 2001-05-01 Taiwan Semiconductor Mfg Manufacturing method for shallow trench isolation

Also Published As

Publication number Publication date
US20040079999A1 (en) 2004-04-29
JP2002198439A (ja) 2002-07-12
EP1357598A1 (en) 2003-10-29
US7084465B2 (en) 2006-08-01
EP1357598A4 (en) 2007-10-10
WO2002052649A1 (fr) 2002-07-04
KR20030064872A (ko) 2003-08-02

Similar Documents

Publication Publication Date Title
TW515083B (en) Semiconductor device and portable electronic machine
JP3950294B2 (ja) 半導体装置
US7268394B2 (en) JFET structure for integrated circuit and fabrication method
US6518105B1 (en) High performance PD SOI tunneling-biased MOSFET
US7898033B2 (en) Semiconductor device
JP2006049628A (ja) 半導体装置及びその製造方法
JPH08227998A (ja) バックソースｍｏｓｆｅｔ
US6137146A (en) Bipolar transistor and method of forming BiCMOS circuitry
JP2002134627A (ja) 半導体装置及びその製造方法
KR20080106341A (ko) 드레인 확장 반도체 장치 및 대칭 드레인 확장 반도체 장치를 제조하는 방법
JPH09162417A (ja) シリコン・オン・インシュレータ基板上のｃｍｏｓ集積回路およびシリコン・オン・インシュレータ基板上に集積回路を形成する方法
JP4044446B2 (ja) 半導体装置およびその製造方法
US6025628A (en) High breakdown voltage twin well device with source/drain regions widely spaced from fox regions
JP2004039774A (ja) 半導体装置及びその製造方法
JP2002289698A (ja) 半導体装置及びその製造方法と携帯電子機器
US20240145580A1 (en) Field-effect transistor with a dielectric structure having a gate dielectric and a shielding dielectric
JP2001203357A (ja) 半導体装置
JPH0851198A (ja) 半導体装置
JP3821799B2 (ja) 閾値制御装置およびその動作方法
JPS6235666A (ja) Ｍｏｓトランジスタ
JP2002289850A (ja) 半導体装置及びその製造方法
JPH08250726A (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法
JP2002208642A (ja) 半導体装置及びその製造方法と携帯電子機器
JPH0575124A (ja) 半導体装置およびその製造方法
JP2004048046A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees