TW508588B - Semiconductor integrated circuit device - Google Patents

Description

508588 Α7 Β7' 五、發明説明（1 ) 〔技術領域〕 本發明係爲關於半導體積體電路裝置，也是關於利用 於具備高信賴、大容量半導體記憶電路之裝置有效之技術 經濟部智慧財產局員工消費合作社印製 〔背景技術〕 半導體記憶體大體上具有RAM (隨機存取記憶體） 及R Ο Μ (唯讀記憶體）。其中作爲計算機的主記憶體大 量使用的是動態R A M ( D R A Μ )。儲存記憶之記憶格 係由1個存儲靜電容量（電容）與電荷儲存在此電容且讀 出之電晶體所構成。記憶體由於以R A Μ爲最小的構成要 素就能實現，所以適於大規模化。因此相對地能低價且大 量地生產。 因此，D R A Μ的問題點爲動作易於造成不安定。最 大的不安定要因爲記憶格自體沒有放大作用，因此從記憶 格的讀出訊號電壓減小，記憶格的動作易於受到各種雜音 的影響。進而因存在記憶格內之Ρ η接合（漏）電流而儲 存在電容之資訊電容消荷消失掉。在消失之前周期性使其 再生（再生寫入）動作記憶格而使其保持記憶資訊。此周 期稱爲再生時間，現狀爲1 〇 〇ms程度，但必須隨著增 大記憶容量而更增長。即是必須抑制漏電流’但此狀況隨 著元件的微細化而越加困難。 解此問題之記憶體爲R Ο Μ特別是快閃記憶體。快閃 記憶體如同眾所周知般，與D R A Μ同等以上地被小型化 (請先閲讀背面之注意事項再填寫本頁) •裝· 訂 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -4 - 508588 經濟部智慧財產局員工消費合作社印製 9h4.〇4 年月 補充A7 L-----B7 五、發明説明（2) ，因在記憶格內具有增益所以本質上訊號電壓增大，因此 動作安定。另外因在以絕緣膜所圍成之存儲節點儲存記憶 電荷，所以如同DRAM般沒有ρ η接合電流就不需要再 生動作。因此由於在存儲節點流通微弱的穿孔電流而儲存 電荷所以寫入時間極長。另外返復寫入則強制將電流流到 絕緣膜，漸漸地劣化絕緣膜最終絕緣膜變爲導電膜而無法 保持記憶。 因此，製品上一般是將寫入控制在1 0萬次。也就是 無法將快閃記憶體當成R A Μ使用。此等D R A Μ及快閑 記憶體都是大容量記憶體，但都有其優點及缺點，必須活 用各別的特徵分開使用。 具備將資訊電壓存儲在閘極之存儲MO S F Ε Τ及在 上述閘極寫入資訊電壓之寫入用MO S F Ε Τ之所謂3電 晶體格，例如在1 9 9 4年1 1月5日，日本培風館發行 「超LSI記憶體」，伊藤淸男著作，12頁〜15頁已 發表。此種3電晶體格，因格自身具有放大功能所以出現 到資料線之讀出訊號電壓增大，具有全部非破壞讀出之特 徵，但進行讀出動作或寫入動作之周邊電路的電路較爲複 雜，會有使用不方便之問題點而未被實用化。 因此本發明之目的係爲提供具備電路簡單化及使用上 良好的記憶電路之半導體積體電路裝置。本發明之其他目 的係爲具備兼具高速性及不揮發性二者的記憶電路之半導 體積體電路。本發明其上述過的目的以及另外的目的和新 規格之特徵從本說明書及附圖就能明白。 本纸張尺度適用中國國家標率（CNS ) A4規格（210X297公釐} (請先閲讀背面之注意事項再填寫本頁)

-5- 508588 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（3) 〔發明開示〕 若簡單地說明本發明所開示當中具代表性的槪要則如 以下所述。即是使用含有資訊電壓保持在該閘極之存儲 M. 0 S F E T及寫入用電晶體之記憶格，配置字元線使其 正交於傳送寫入資訊電壓之寫入用資料線及傳輸對應於上 述記憶格其存儲Μ 0 S F E T的Ο N或是0 F F狀態的讀 出訊號之讀出用資料線，連接上述記憶格其寫入用電晶體 的控制端子，同時對應於該選擇訊號，將從上述記憶格的 上述讀出訊號使其輸出到所對應之讀出用資料線而構成霞己 憶格陣列，利用資料線選擇電路選擇上述複數個讀出用資 料線當中的1線而使其連接到第1和第2共通資料線的其 中1條，將上述讀出用資料線，在於非選擇期間預先充電 到第1電位，在於第1選擇期間，將上述字元線選擇爲讀 出用而利用上述記憶格的ON狀態之存儲MO S F Ε Τ放 電到第2電位，上述第1和第2共通資料線，在於上述非 選擇期預先充電到上述第1電壓與第2電壓的幾乎中間之 第3電位，在於上述第1選擇期間以上述他者的共通資料 線之預先充電電壓作爲參照電壓，放大出現在對應於與上 述資料線選擇電路所選擇之讀出用資料線的電荷分散其一 者的共通資料線之讀出訊號，因應於所須在於寫入訊號傳 輸到寫入資料線後的第2選擇期間使字元線成爲高電壓而 使寫入電晶體成爲0 N狀態，寫入或是再寫入到記憶格。 若簡單地說明本發明當中其他具代表性的槪要則如以 ---------裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 本纸張尺度適用中國國家揉準（CNS > A4规格（210X297公釐） -6- 508588 條正 rrn^UI A7 B7 五、發明説明（4) 下所述。即是使用含有資訊電壓保持在該閘極之存儲 Μ 0 S F E T及寫入用電晶體之記憶格，配置字元線使其 正交於傳輸寫入訊號之寫入用資料線及傳輸對應於上述記 憶格其存儲Μ〇S F Ε Τ的〇Ν或是0 F F狀態的讀出訊 號之讀出用資料線，連接上述記憶格的寫入用電晶體之控 制端子，同時對應於該選擇訊號使其輸出到對應從上述記 憶格的上述讀出訊號之讀出用資料線而構成記憶格陣列， 設置被設於上述讀出資料線與上述寫入資料線之間之 CMO S閂鎖構成的讀出放大器，在於第1期間將上述讀 出資料線預先充電到第1電位，在於上述第1期間將寫入 資料線預先充電到比上述第1電位還小的電壓，在於第2 期間，選擇上述字元線而利用上述記憶格的〇 Ν狀態之存 儲MO S F ΕΤ將讀出資料線放電到第3電位，上述讀出 資料線成爲對應於上述記憶格的資訊電壓之第1電壓或是 第3電壓後使上述讀出放大器成爲動作狀態而放大到對應 於讀出放電器的作動電壓之高準位或低準位，利用資料線 選擇電路選擇由上述讀出資料線及對應於該資料線之寫人 資料線所形成之複數對當中的一對，使第1與第2共通資 料線連接。 〔圖面之簡單說明〕 第1圖係爲表示構成本發明的半導體積體電路裝置之 §己憶體電路的一實施例之要部電路圖。 第2圖係爲表示構成本發明的半導體積體電路裝置之 本紙張尺度適用中國國家標率（CNS ) Α4规格（210X297公釐） -7 - ^-- (請先閲讀背面之注意事項再填寫本頁) 、?! 線 經濟部智慧財產局員工消費合作社印製 508588 綬濟.部智慧財產局貝工消費合作社印製 PI. 4. ο4 I 於：-: ； :‘"ri A7 i...,. B7 五、發明説明（5) 記憶體電路的其他實施例之要部電路圖。 第3圖係爲表示用於上述第2圖的實施例電路之 BMO S電晶體的一實施例之斷面構造槪略圖。 第4圖係爲上述第3圖所示的BMO S電晶體之電靡 一電流特性圖。 第5圖係爲表示上述第2圖中實施例電路其記憶格的 一實施例之槪略平面構造。 第6圖係爲上述第5圖中記憶格之A-A’斷面圖。 第7圖係爲上述第5圖中記憶格之B — B’斷面圖。 第8圖係爲說明上述第1圖及第2圖中記憶體電路之 動作的一例之波形圖。 第9圖係爲表示構成本發明的半導體積體電路裝置之 記憶格的其他實施例之電路圖。 第1 0圖係爲構成本發明的半導體積體電路裝置之言己 憶電路的一實施例之要部電路圖。 第1 1圖係爲說明上述第1 0圖所示記憶體電路之動 作的一例之波形圖。 第1 2圖係爲表示構成本發明的半導體積體電路裝^ 之記憶電路的一實施例之要部電路圖。 第1 3圖係爲說明上述第1 2圖所示記憶體電路之_ 作的一例之波形圖。 第1 4圖係爲表示構成本發明的半導體積體電路 之記憶電路的一實施例之要部電路圖。 第1 5圖係爲表不構成本發明的半導體積體電路裝胃 t請先閲讀背面之注意事項再填寫本頁)

508588

五、發明説明（6) 之記憶電路的另一實施例之要部電路圖。 第1 6圖係爲說明上述第1 5圖所示記憶體電路之 作的一例之波形圖。 動 元件對照表 R D :讀出用資料線 Μ A :記憶體陣列 V D D :電源電壓 PR:預先充電訊號 I0:共通資料線 V T W :臨界値電壓 VR :讀出選擇準位 N :記憶節點 D R :讀出資料線 RWD :讀出寫入資料線 WWL:寫入字元線 RCL，WCL :控制線 W D :寫入用資料線 W L :字元線 V S S ·接地電位 w C :控制電路 s A :讀出放大器 M C :記憶格 VW:寫入選擇準位 C :電容 D W :寫入資料線 RWL:讀出字元線 D L :資料線 S Ρ :時序訊號 經濟部智慧財產局員工消費合作社印製 〔實施形態〕 根據附圖更詳細地說明本發明。 第1圖表示構成本發明的半導體積體電路裝置之記憶 電路的一實施例之要部電路圖。同圖中各元件及電路方塊 係爲以眾知半導體積體電路的製造技術，在於搭載積體電 路之單結晶矽之1個半導體基板（LS I )上被形成。 (請先閲讀背面之注意事項再填寫本頁)

本纸張尺度逍用中國國家標準（CNS ) Α4規格（210Χ297公簸） -9 508588 ^1. 4： 〇4 A7 B7 .¾ 五、發明説明（7) ---- (請先閲讀背面之注意事項再填寫本頁) 在此實施例，資料線被分離成讀出用資料線RD及寫 入用資料線，並沒有特別限制’但在於同圖朝縱方向平行 被延長。在於问圖’上述讀出用資料線RD與寫入用畜料 線WD爲一對，設置由1〜m所形成之複數對，以其中的 2·對資料線對RD1、WD1〜RDm、WDm爲代表例 不表不。 在於1個記憶體陣列M A 1，與上述複數對的資料線 RD1、WD1〜WDm、WDm等正交，同圖則是朝橫 方向延長由1〜η所形成之複數條字元線WL11〜 WLL η。上述由1〜Ν所形成之複數條字元線當中，以 2條的字元線WL 1 1及WL 1 η爲代表例示表示。並沒 有特別限制，但朝上述資料線方向設置由1〜k所形成之 複數個記憶體陣列M A 1〜M A k，在於各記憶體陣列 Μ A，分別與記憶體陣列M A 1同樣地，分別設置由1〜 η所形成之複數條字元線。 以上述記憶體陣列M A 1作代表說明記憶體陣列的構 成。被設置在上述字元線WL11與資料線RD1、 經濟部智慧財產局負工消費合作社印製 WD1的交點之記憶格MC 1 1，係由在其閘極保持資訊 電壓*利用該資訊電壓，當選擇字元線WL 1 1時使其爲 ON狀態或是OFF狀態之存儲MOSFETQR、及將 傳輸到上述寫入用資料線WD之寫入訊號傳輸到上述 MOSFETQR的閘極之寫入用MOSFETQW、及 被設在上述MOSFETQR的閘極與字元線WL11之 間’當字元線及非選擇時無關於上述記憶電壓使存儲 本纸張尺度逋用中國國家標準（CNS ) A4规格{ 210X297公簾） 508588 年月 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（8) MO S F E TQR成爲〇 f F狀態之電容C等所構成。 上述寫入用M〇S F E T QW的閘極被連接到上述字 元線WL11。上述存儲MOSFETQR的源極—汲極 路徑被連接到上述讀出用資料線rD 1及電路的接地電位 V S S ( 〇 V ) 〇 在上述讀出用資料線RD1及寫入用資料線WD1， 設置利用預先充電訊號P R所被開關控制之預先充電 MO S F ETQPR及QpW，在於預先充電期間，上述 資料線RD 1、WD 1被預先充電到電源電壓VDD。 在上述讀出用資料線RD 1與寫入用資料線WD 1之 間，設置將讀出資料線R D 1的訊號傳送到寫入資料線 W D 1之寫入控制電路w C 1 〇在本實施例沒有特別限制 ’但上述寫入控制電路W C 1係由以平行於字元線WL而 被延長之控制線W C L 1所被開關控制之 MOS F ETQT 1 所構成。 也在鄰接於上述一對的資料線RD 1、WD 1所設置 之同樣的資料線RD 2、WD 2，設置與上述同樣的記憶 格、預先充電電路、寫入控制電路。 上述讀出資料線RD 1〜RDm，介由構成資料線選 擇電路之開關M0SFETQY1 1〜QYlm,連接到 成爲一對之互補的共通資料線/ I 〇 ( 1 )及I 〇 ( 1 ) 的其中1條。並沒有特別限制，但被設在上述記憶體陣列 ΜΑ 1之讀出資料線RD 1〜RDm以偶數條所構成，例 如奇數項目之讀出資料線r 〇 L、R D 3、………被連接 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11- (請先閲讀背面之注意事項再填寫本頁)

508588 五、發明説明（9) 到上述共通資料線I 〇 ( 1 )，偶數項目之讀出資料線 R D 2、H D 4、………R D m被連接到上述共通資料線 /10(1)。 此結果’被連接到上述一對之互補的共通資料線I〇 (.1 )及/1 0 ( 1 )之讀出資料線的線數相等。對應於 此’構成上述資料線選擇電路之開關MO s F E T的個數 也相同。上述共通資料線1〇(1)及，其 長度幾乎相等’因連接相同個數的開關MO S F、E T，所 以持有幾乎相同寄生容量。 此處’上述互補的共通資料線，係由低準位對應於邏 輯1之反轉的共通資料線/1 〇、及高準位對應於邏輯1 之非反轉的共通資料線I0(1)所形成；上述斜線係爲 表示邏輯符號的反轉。 在上述互補的共通資料線10 (1)及/10 (1) ，設置預先充電到對應於讀出資料線的預先充電電壓（ VDD)及放電電壓（〇V)的1/2之一半預先充電電 壓 VDD/2 之 M0SFETQ1 及 Q2。此 MO S F E TQ 1及Q 2的閘極供給前述預先充電訊號 PR。也在其他的記憶體陣列MA2〜MAK，設置與上 述同樣的共通資料線及預先充電電路。 由被設在上述記憶體陣列ΜΑ 1〜MAk的1〜η所 形成之複數個字元線WL 1 1〜WL 1 η〜WLKk 1〜 WL k η各個，依X解碼器及驅動器X - D E C/DRV ，每個記憶體陣列M A 1〜M A k各選擇1條。 本纸張尺度逍用中國國家搮率（CNS ) A4规格（210X297公釐） — IIII11 訂— 11111 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 •12- 508588 ;:：5Γ y u A7 B7 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 五、 發明説明 (10) 1 1 上述記 憶體陣列M A 1〜M A k的各讀 出 資 料 線 J 利 1 1 I 用 依 Y解碼 器及驅動器Y — D E C/DRV 所 形 成 之 選 擇 1 1 訊 號 Y S 1 〜Y S m，同時選擇各記憶體陣列 Μ A 1 V 1 | 請 1 I Μ A k之所 對應的讀出資料線R D 1〜R D k > 被 連 接 到 先 閲 1 I 讀 1 對 應 於各個 所設置之共通資料線10(1) 、 / I 〇 ( 1 背 1 I ) I〇( k) 、/10 (k)的其中1條 0 此 結 果 > 此 之 注 意 1 1 f 實 施 例的記 憶電路則是以由1〜k所形成之 k 位 元 的 單 位 事 項 再 1 進 行記憶存取。由於將如上述的Y解碼器及驅 動 器 Υ — 填 寫 本 裝 D E C / D R V共通地用於複數個各記憶體 陣 列 Μ A 1 頁 1 1 Μ A k之資 料線選擇動作，因而能達成電路的 簡 單 化 0 1 在上述 互補的共通資料線10(1)及 I 〇 ( 1 ) ， I 1 I 並沒有特別 限制，但設置交叉連接由N通道型 1 訂 Μ 〇 S F E TQN1和QN2及P通道型 1 1 Μ 〇 S F E TQP1和QP2所形成的2個 C Μ 0 S 反 向 1 1 電 路 的輸出 和輸出而形成之CMO S閂鎖電 路 > 作 爲 讀 出 1 \( 放 大 器S A 1。由這些C Μ 0 S閂鎖電路所 形 成 之 讀 出 放 線 I 大 器 S A 1 ，因對應於動作時間點而在Ν通道 型 1 1 Μ 0 S F E TQN1、 QN2及Ρ通道型 1 1 Μ 0 S F E T Q Ρ 1、Q Ρ 2的各個之共通源 極 S Ν % 1 1 S P *施加 如電路的接地電位及電源電壓V D D 之 動 作 電 1 | 壓 而 被活性化。 1 I 也在作 代表所示之共通資料線10(k ) 及 I 〇 ( k I 1 ) 等 設置與 上述同樣的讀出放大器S A k， 這 些 讀 出 放 大 I 1 器 S A 1〜 SAk之上述放大MOS F ET 的 源 極 S N 及 1 1 1 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -13- 508588 B7 五、發明説明（11) s P被共通化後施加上述動作電壓。因而由上述i〜k所 形成之個k讀出放大器SA 1〜SAk同時開始放大動作 ’而分別放大讀出到所對應的共通資料線I〇及/ I〇之 讀出訊號。 這些放大訊號，介由輸出電路（未圖示）從半導體積 體電路裝置的外部端子輸出。或者是從上述外部端子所供 給之寫入訊號，介由輸入電路載入，並沒有特別限制，但 利用上述讀出放大器SA 1〜SAk放大，介由所被選擇 之讀出資料線、及上述寫入控制電路W C分別傳輸到寫入 用資料線，而被寫入到記憶格。 第2圖表示構成本發明的半導體積體電路裝置之記憶 電路的其他實施例之要部電路圖。此實施例則是趨向於記 憶電荷的不揮化性。由於是記憶電荷的不揮發性，所以寫 入電晶體，取代如前述的Μ 0 S F E T，改用如後述障壁 絕緣膜的構造之MOSFET (以下，簡稱爲BMOS) 〇 本實施例，如上述寫入用電晶體QW從Ν通道型 MOSFET (NMOS)更換爲上述障壁絕緣膜的構造 之MOSFET (BMOS);其他構成則是與前述第1 圖的實施例同樣，所以其說明省略。 第3圖係爲上述爲BMO S電晶體的一實施例之斷面 構造槪略圖。在所積層之4層多晶矽的兩側介由閘極極氧 化膜（膜厚t ο X的熱氧化膜）配置閘極電極G而形成之 縱型構造爲其較大的特徵點。實際上以兩側的多晶矽所形 ----------^-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標隼（CNS ) A4C格（210X297公釐） -14- 508588 :.::Ά Α7 Β7 五、發明説明（Θ 經濟部智慧財產局貝工消費合作社印製 成之閘極電極，如後述爲一體所形成且隨時是等電位。多 晶矽1及多晶矽4係爲在多晶矽摻雜1 0 2 ^ c m — 3程度的 磷，形成電晶體的汲極D (或是源極S )及源極（或是汲 極）。多晶矽2及多晶矽3係爲以極低濃度（1 0 1 5〜 1. 0 1 7 c m _ 3程度）地摻雜磷之實質多晶矽，形成電晶體 的基板。 在多晶矽1與多晶矽2、多晶矽2與多晶矽3以及多 晶矽3與多晶矽4之間，形成例如由薄的（2〜3 n m ) 矽氮化膜所形成之穿孔膜SN1、SN2、SN3。 S N 1及S N 3當電晶體形成時，作爲抑制器的功用，使 汲極或是源極領域的高濃度鄰不致擴散到內部（多晶矽2 、多晶矽3 )的低濃度層。 爲使在汲極•源極間流通電流，所以這些的膜厚必須 是不太厚的穿孔膜。中央穿孔膜S n 2係用作爲抑制減小 電晶體的0 F F電流。即是在0 F F狀態下電晶體的多晶 矽2及多晶矽3的領域所產生電洞或是電子，形成爲電流 而爲使其不流過汲極•源間之抑制器。 十分高的正電壓施加到閘極，則此穿孔膜的電位障壁 降低所以在汲極·源極間流通十分大的Ο Ν電流。當然， 依照0 F F電流的目標値也能削除此中央穿孔膜。另外假 定爲中央膜1層但因應所須以多層所形成之穿孔膜亦可。 同圖中BMOS的代表尺寸爲1=〇 · 4以m，d = 0 · 2/zm，t ox=l〇nm程度。此種的電晶體，適 當地擇其穿孔膜厚，則能得到與基板濃度極低的一般橫形 ----------- (請先閲讀背面之注意事項再填寫本頁)

、tT 線 本纸張尺度適用中國國家標準（CNS } A4规格（210X297公釐） -15- 508588 A7 B7 經濟部智慧財產局Μ工消費合作社印製 五、發明説明（id Μ 0 S電晶體類似之電流•電壓特性。第4圖表示其特性 的槪略。 此處，爲了保證1 0年間的不揮發特性而求出流到汲 極·源極間之電流（I D S )的容許最大値（i )則如同 以下所述。將記億節點（N )的容量（C )設爲5 f F， 將1 0年間（△ t )所容許之記憶節點電壓降下（△ V ) 設爲 0 · IV，則形成爲 i=C*AV/At = l · 6χ 1 Ο - 2 4 Α。另則通常的電路設計，電晶體的臨界値電壓 V W T係由流通I D S = 1 〇 — 8 A程度的電流之閘極•源 極電壓（VGS)所定義。以1 〇_24A〜1 0_8A其同 圖的對數所表示之電流領域，I D S與VG S的關係爲直 線，所以IDS增加1位數其VGS之値爲1 OOmV， 則V T W形成爲Ο · 1 ( V/位數）X 1 6 (位數）= 1 · 6V。此臨界値電壓VTW之値爲電晶體（QW)經 幾乎1 〇年間不揮發之最小値。實際上的設置則是考慮到 臨界値電壓VTW的參差不齊或溫度特性，標準的臨界値 電壓VTW被設定爲2V。 記億格1個的資料其保持時間爲1日程度亦可的情況 ，因容許電流的最大値爲1 0~2()A程度，所以VTW 0 · 1 (V/位數）x 12 (位數）=12V即可。考慮 到製造參差不齊，則將標準的臨界値電壓VTW設定爲 1 · 6V即可。因此，與不揮發動作作比較，所要求之字 元電壓的最大値（VDD+VTW以上），因只減少降低 臨界値電壓V T W之分量，所以對記憶格內的寫入電晶體 _^-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 本纸張尺度適用中國國家標準（CNS ) Α4规格（210Χ297公釐） -16- 508588 經濟部智慧財產局負工消費合作社印製 Α7 Β7 五、發明説明（14) (Q W )或驅動字元線之周邊電路內的電晶體其破壞耐壓 之要求被緩和。 此情況，若以D R A Μ進行眾知的再生動作，則記憶 格的資料被保持。即是若驅動字元線而依序且周期地在各 字元線進行前述讀出•再寫入的動作即可。 第5圖表示上述第2圖中記憶格之槪略平面圖。寫入 電晶體QW採用第3圖所示的BMOS。第6圖表示斷面 A — Α’部，第7圖表示斷面Β — Β’部。在於此第5圖 〜第7圖，在摻磷之η型多晶矽膜所形成之資料線（ RD 1 )上，介由較厚絕緣膜正交配置以摻雜硼之Ρ型多 晶矽膜所形成之字元線（WL11)。因在一般 MQSFET (第1 1圖的QR)的閘極電極（Nl 1) 之上積疊第3圖所示立體障壁絕緣膜構造的BMOS，所 以能實現極高密度的記憶格。 明顯地存儲Μ 0 S F E T Q R的電流流通平面內，則 寫入用電晶體QW的電流朝與該電流垂直方向流動。因而 ，已知的折返資料線配置的DRAM記憶格之面積，原理 上爲8F2(F:最小尺寸），本發明的尺寸由於是 4F2所以能使格面積減半。第2圖的結合容量（C)， 如第6圖所示，能以字元線W L與多晶矽4之間的薄的熱 氧化膜形成。若是調整多晶矽4的膜厚則可以改變C的大 小。 此實施例的記憶格，與由眾知的1個MO S F ET及 1個電容所形成之DRAM作比較’也能以更少的遮罩片 (請先閲讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家揉準（CNS ) Α4规格（210X297公釐） -17- 508588

Ac 卞 B7 五、發明説明（β 數製造面積爲幾乎一半且表面凹凸較少的記憶格。因此記 憶晶片形成爲更容易製作且價格低廉。 此實施例的記憶格，如前述連寫入用電晶體Q w的臨 界値電壓（v τ w)都能正確設定，則資料保持時間也十 分長，另外對於α線等的射入所造成的軟體錯誤也顯著增 強。即是因在記憶格節點（Ν 1 1 )沒有ρ η接合所以如 同第1圖的記憶格使用MO S F Ε Τ作爲寫入電晶體時其 接合漏電流消失；另外就是照射α線而在內部產生電子· 電洞對，也由於穿孔膜對電子及電洞各別的流動形成爲抑 制器，所以不致使其變化格內的電位。由於此因，理論上 可以使其作爲不揮發記憶體作動。 第8圖表示說明上述第1圖及第2圖所示記憶電路之 動作的一例之波形圖。 預先充電訊號PR成爲如同VDD + VT (此處， VT爲預先充電MO S F Ε Τ的臨界値電壓）般的高準位 。因而上述讀出資料線RD 1〜RDm、寫入資料線 WD 1〜WD η被預先充電到如同電源電壓VDD般的高 準位。同樣地，共通資料線I 〇、及讀出放大器SA 1〜 SAk的共通源極SP和SN，被預先充電到一半的預先 充電電壓VDD/2。 預先充電訊號P R變化爲低準位，則上述預先充電用 的MOS F ET形成爲OF F狀態*上述資料線等的各部 位保持前述預先充電電壓。 以下，說明從共通資料線對I 0將資料寫入到記憶格 本纸張尺度適用中國國家標準（CNS > A4规格（210X297公釐） ---------f-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局貝工消費合作社印製 508588 务..一 A7 .，-’ .* i： •r · i· 經濟部智慧財產局貝工消費合作社印製 五、 發明説明 ( 1磕 Μ C 1 1 之 例 。在記憶格M C 1 1 .的記憶 i節 ί點 ( 閘 極 ) Ν 1 1 寫 入 對 應 於 2 値 資 訊 1 或 0 之 高 電 壓 V D D 或 是 低 電 壓 0 則 在 V D D + V T W ( V T W 爲 寫 入 電 晶 體 Q W 的 臨 界 値 電 壓 ) 以 下 的 電 壓 V W 施 加 到 到 字 元 線 W L 1 1 的情況下 > 從上述共通資料線I 0， 介由 ；開 關 Μ 0 S F E T Q Υ 1 1 讀 出 用 資 料 線 R D 1 及 寫 入 控 制 電 路 W C 1 將 V D D 或 是 0 V 供 給 到 寫 入 資 料 線 W D 1 即可 〇 此 處 須 要 注 意 之 點 係 爲 當 在 字 元 線 W L 1 1 施 加 如 同 上 述 的 選 擇 電 壓 V D D + V T W 則 連 接 到 相 同 字 元 線 W L 1 1 之 非 選 擇 記 憶 格 的 記 憶 資 訊被 破 壌 掉 〇 即 是 被 連 接到 上 述 字 元·; 線W ] L : 1 : ί其非選擇記憶 :格 Μ C 1 2 .Μ C 1 m 的 寫 入 電 晶 體 Q W 也 形成 爲 〇 Ν 狀 態 在 各 別 記 憶 格 的 記 憶 節 點 Ν 1 m 施 加 了 上 述 寫 入 資 料 線 W D m 的 預先充 電 壓 V : D D 〇 爲 了 防 止 此 等 的 資 訊破 壞 y 首 先 讀 出 選 擇 字 元 線 W L 上 的 記 憶 格 將 上 述 所 讀 出 的 資 訊分 別 再 寫 入 到 除 了 所 選 擇 過 的 記 憶 格 Μ C 1 1 之 外 的 其 他非 選 擇 記 憶 格 Μ C 1 2 Μ C 1 m 〇 也 就 是 在與 再 寫 入 動 作 並 行所 選 擇 之 記 憶 格 Μ C > 取 代 該 讀 出 資 料 1 更 換成 從 上 述 共 通 資 料 線 I 〇 的 資 料 輸 入 > 寫 Λ； 該所更換過的資料即可。 因 此 此 實 施例 的 記 憶 電 路 > 就 是 在於 寫 入 動 作 也 必 須 先 行 進 行 讀 出 動 作 〇 刖 述 第 1 ren 圖 及 第 2 圖 的 實 施 例 j 爲 了 使 記 憶 體 PJZL 的 面 積 減小 t 因 讀 出 用 及 寫 入 用 字 元 線 被 共 通 (請先閲讀背面之注意事項再填寫本頁)

本纸張尺度逋用中國國家標奉（CNS ) A4规格（210X297公釐） -19-

508588 五、發明説明（17) 化，所以字元線的選擇準位維持讀出選擇準位VR及寫入 選擇準位V W的2個選擇準位。 在非選擇狀態下各別的記憶格其記憶節點N 1 1， N 1 m的電壓，2値記憶資訊1和0都比讀出 M. OSF ETQR的臨界値電壓VTR還低。第8圖中， 較高的電壓使其對應於2値資訊的1，其電壓爲VN(H )，所以此假定成爲V N ( Η ) < V T R。此樣的電壓條 件利用記憶格內的電容C被實現。即是當字元線W L 1 1 形成爲如同0 V的非選擇準位時，利用電容C所形成的結 合降低上述記憶節點V N ( Η )的電位被實現。 因此，被連接在1個讀出資料線RD 1之複數個記憶 格MC 1 1〜MCnl的上述存儲MOSFETEOR， 與對應於2値資訊之記憶電壓VN (H)及VN(L)無 關形成爲OFF狀態。 字元線的第1選擇期間，在爲上述寫入用電晶體QW 的臨界値電壓以下，而上述資訊電壓VN (H)保持在閘 極之存儲MO S F ETQR爲ON的狀態，利用上述資訊 電壓VN (L)保持在閘極之存儲MOSFETQR成爲 0 F F狀態之較低的電壓VR驅動字元線。也就是將上述 字元線WL 1 1設定在如上述的讀出電壓，則若是保持著 上述資訊電壓VN (H)記憶節點Nl 1的電位，介由上 述電容C對應於上述選擇電壓VR上昇，比該臨界値電壓 VTR高而存儲MO S F ETQR成爲ON狀態，使其將 上述所被預先充電之讀出資料線D R 1放電。 本纸張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） ---------餐-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局R工消費合作社印製 •20- 508588 91· 4· 04 *正 .· Π *'·…補充 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（y 對於此點，若是保持著上述資訊電壓v N ( l )記憶 節點N 1 1的電位，就是利用如上述字元線w L丨i的電 位上昇也無法到達上述臨界値電壓VTR ,所以存儲 MO S F E T Q R維持〇 F F狀態原樣，上述讀出用資料 線D R原樣維持在預先充電電位。 對此讀出資料線D R讀出記憶格的記憶資訊後，使γ 選擇線YS1爲高準位（VDD + VT)，而使選擇 MOSFETQY1 1成爲ON狀態。由於此因，讀出用 資料線DR與共通資料線I 〇或是/ ；[ 〇的一者連接，利 用各別的寄生容量所儲存電荷的結合而出現微小的讀出訊 號V S 〇 如上述讀出用資料線D R 1放電若爲低準位，則由於 與預先充電到V D D/ 2之共通資料線I 〇的結合，而共 通資料線I 0只降下微小電壓，讀出資料線D R丨由於從 共通資料線I 0的電荷供給而只上昇微小電壓。相反地， 若是上述讀出用資料線D R 1爲預先充電的原樣，由於與 預先充電到VD D/ 2之共通資料線I 〇的結合，而共通 資料線I 0只上昇微小電壓，讀出資料線DR丨由於對共 通資料線I0供給電荷而只降低微小電壓。 此樣在共通資料線I 0 (或是/1 〇),對應於記憶 格之2値記憶資訊的1及0，以他者的共通資料線/；[ 〇 (或是I 0)之預先充電電壓爲基準，出現如同—75或 是+V S的微小讀出訊號。此讀出訊號± ν s ,當電源電 壓VDD爲1〜3V程度時，被設定在200〜5〇〇 批衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 -線 本紙張尺度適用中國國家標準（CNS > Α4規格（210Χ297公釐） 508588 A7 B7 經濟部智慧財產局8工消费合作社印製 年

L 五、發明説明（19) m V程度。 此種共通資料線10與/10之差動電壓VS，利用 對應於讀出放大器其活性化訊號s N的低準位（0 V )和 S P的高準位（v D D )之變化而成爲動作狀態之前述讀 出放大器S A 1被放大，成爲對應於上述記憶資訊的 VDD之高準位及對應於電路的接地電位〇 V之低準位。 上述讀出資料線D R 1等的電位經確定後，進行行選 擇之控制線W C L 1成爲高準位，構成寫入控制電路 WC 1之M0SFEQT1等爲0N狀態，連接上述讀出 資料線D R 1寫入資料線D W 1。也就是若是讀出資料線 D R 1的電位爲低準位則在與寫入資料線D W 1之間引起 電荷的再分配，讀出資料線D 1降低到圖中Q的電位。假 若兩資料線D R 1與W D 1的寄生容量相等，則上述電荷 的再分配經一瞬間後進行而兩者的電位形成爲VD D/2 。其後，兩資料線RD1及WD1，由於讀出放大器 SA 1及記憶格MC 1 1而形成放電路徑，成爲如〇V的 低準位。若是讀出資料線D R 1爲高準位寫入資料線 DW1被維持在對應於前述預先充電之VDD。 在於上述資料線RD 1和WD 1的放電過程，在共通 資料線I 0施加高準位（VDD)的寫入電壓，則上述兩 資料線RD1和WD1變化成對應於上述寫入電壓之高準 位（VDD)的電位；施加低準位（〇V)的寫入電壓， 則上述兩資料線RD1和WD1變化成對應於上述寫入電 壓之高準位（VDD)的電位^ (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -22 - 508588 年月Fi 經濟部智慧財產局貝工消費合作社印製 A7 B7 五、發明説明（2(ί 如上述的寫入電壓傳送到寫入資料線WD 1後，Y選 擇線YS 1及控制線WCL 1成爲低準位，上述 M0SFETQY11及QT1等成爲OFF狀態。 然後，字元線WL 1 1在於第2選擇期間變化成高電 壓使上述寫入用電晶體電晶體QW爲ON狀態。由於此因 ，寫入資料線W D 1〜W D m的電壓傳達到各別的記憶節 點N 1 1〜N 1 m ’而在所選擇的記憶格M C 1 1寫入對 應於從外部的寫入訊號之資訊電壓，在其他的記憶格 MC12〜MClm寫入反轉原來記憶電壓的電壓。 如上述對選擇記憶格的寫入動作，對非選擇記憶格的 所謂再生動作結束、則字元線W L 1 1成爲如〇 V的低準 位。記憶格的記憶節點N 1 1等的電壓，如上述過由於電 容C而成爲十分小的電壓。此處就是在記憶節點n 1 1寫 入如VDD的高準位時，讀出資料線RD 1放電到〇V後 ，也不致電流持續流到存儲MOS FETQR。因此，不 必要存儲MO S F E T Q R的源極端子爲浮置之電路手段 ，如同圖可以穩定地連接到電路的接地電位。 上述寫入控制電路WC 1的MO S F ΕΤ 1成爲 0 F F狀態之時間點，即是控制線W C L 1成爲低準位的 非選擇狀態之時間點’利用選擇格的寫入動作決定，倒不 如利用非選擇格的再寫入動作決定。 其原因，在於第8圖的波形圖，資料線RD i和 WD1或RDm和WDm分別達到電位p、（1或1)，、 Q’的電位後，對於選擇格的寫入資料線WD1以讀出放 (請先閲讀背面之注意事項再填寫本頁)

508588

五、發明説明（21) ---------^-- (請先閲讀背面之注意事項再填寫本頁) 大器SA 1和記憶格1 1的兩者被驅動，而非選擇格 MC 1 2〜MC lm的寫入資料線WD2〜WDm只以對 應於各個之記憶格被驅動之故。 讀出動作如同以下所述。讀出動作則是利用讀出放大 器S A 1〜S A k放大在於前述寫入動作所選擇之記憶格 的讀出訊號後使其輸出後，不須從外部輸入訊號，換言之 ，使上述所選擇之讀出資料線RD/及寫入資料線WD1 保持在原樣的電位，若字元線的選擇準位成爲寫入用的高 電壓VW即可。此時，對於用以連接到上述所選擇的字元 線之讀出其選擇格及非選擇格的全部，再寫入對應各別的 讀出電壓之電壓。 線 經濟部智慧財產局貝工消費合作社印製 再生動作如同以下所述。此再生動作，適用於主要是 如第1圖所示的記憶格使用Μ 0 S F E T作爲寫入電晶體 的情況。此處，如第2圖所示之實施例使用前述障壁絕緣 構造的Β Μ 0 S作爲寫入電晶體Q W的情況，抑制記憶節 點Ν的電荷洩漏使其成爲能忽視的程度，因記憶資訊的不 揮發化爲可能，所以不需特殊的再生動作，但也會有因 BMO S的設計而必要再生動作的情況。 再生動作，在於前述第8圖所示的波形圖Υ選擇線 YS不會成爲非選擇，將字元線依照WL 1 1〜WL 1 η 及WLK 1〜WLKn的順序在於前述第1期間施加電壓 VR而從記憶格讀出，介由寫入控制電路傳送到寫入資料 線，繼而在第2選擇期間施加高電壓電壓VW而使其寫入 到記憶格的記憶節點即可。 -24- 本紙張尺度適用中國國家標率（CNS > A4规格（210X297公釐） 508588

A7 B7 經濟部智慧財產局貝工消費合作社印製 五、發明説明（ 若爲在記憶格內具有增益，而資料線被分離成讀出用 及寫出用之記憶格，則此實施例的電路方式可原樣適用於 該種的記憶格。 第9圖表示用於本發明記憶電路之記憶格的其他實施 例之電路圖。在於同圖（A)，此實施例則是在存儲 MO S F E TQR 1的汲極與讀出資料線RD之間設置選 擇MOSFETQR2。此選擇MOSFETQR2 的閘 極被連接到字元線WL。此構成被認爲在於第1圖中實施 例的記憶格，削除電容C，追加選擇Μ 0 S F E T Q R 2 之構成。 此情況，將字元線的選擇動作如前述區分成讀出用的 第1選擇期間、及寫入和再寫入用的第2選擇期間變更選 擇電壓，但對應於這些選擇電壓設定選擇 MO S F E T Q R 2及寫入用MO S F E T QW的臨界値 電壓。即是前述第1選擇期間的讀出用電壓VR，使上述 選擇MO S F ETQR2成爲ON狀態，上述寫入用 MOS F ETQW則成爲OF F狀態。前述第2選擇期間 的寫入電壓VW，使上述寫入用MO S F E TQW成爲 ON狀態。對應於此字元線的3値準位之選擇/非選擇動 作，針對上述第1選擇電壓VR，MOSFETQR2的 臨界値電壓降低，MO S F E TQW的臨界値電壓昇高； 針對上述第2選擇電壓VW ; MO S F E TQW的臨界値 電壓降低。 此實施例，因追加MOSFETQR2 ’所以追加元 (請先閲讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家揉準（CNS > A4规格（210X297公釐） -25- 508588 年月 A7 B7 經濟部智慧財產局8工消費合作社印製 五、發明説明（29 件數量，但因不需要上述電容C所以能使動作安定化。也 就是能使其擴大用以存取記憶格時的電壓邊限。 在於同圖（B)爲變更上述（A)的記憶格之圖；字 元線被分離成寫入字元線WWL及讀出用字元線RWL， 寫入用M〇S F E TQW的閘極連接到寫入用的字元線 WWL，選擇用M0SFETQR2的閘極連接到讀出用 字元線R W L。 此實施例，由於字元線被分離成寫入用及讀出用的2 個，所不需要如前述3値準位所形成字元線的選擇/非選 擇動作。也就是在字元線的第1選擇期間，讀出用字元線 R W L成爲選擇狀態，對應於記憶格的資訊電壓而成爲 Ο N狀態/ 0 F F狀態之存儲Μ 0 S F E T Q R 1的記憶 電流，介由依據讀出用字元線RWL的選擇動作而成爲 ON狀態之選擇MO S F ETQR2使其流到讀出用資料 線RD。假若上述存儲MO S F E TQR 1以資訊電壓的 高準位成爲0 N狀態，則讀出用資料線R D放電；若上述 存儲MO S F E TQR 1以資訊電壓的低準位成爲〇 F F 狀態，則讀出用資料線R D維持在預先充電電壓的原樣。 在字元線的第2選擇期間寫入用字元線WWL成爲選 擇狀態，寫入用MO S F E TQW爲ON狀態，傳輸到讀 出資料線WD之寫入電壓，被寫入到存儲 MO S F ETQR 1的閘極。此實施例，增加2條字元線 的反面，因寫入用及讀出用的字元線分別以2値電壓成爲 選擇/非選擇即可，所以使構成記憶格之MO S F E T的 ---------^-- (請先閱讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） -26- 經濟，部智慧財度局員工消費合作社印製 508588 -.:-=^ A7 ___ B7_ 五、發明説明（24) 全部臨界値電壓相等就可以形成，因此設計及製造都變爲 簡單。 如上述作爲寫入控制電路WC，將出現在讀出資料線 R D之讀出訊號原樣傳輸到讀出資料線W D進行再寫入（ 再生）時，記憶節點的資訊電壓該時反轉掉。因此，如下 般設置資料控制暫存器，而控制資料輸出緩衝。 此控制方式的槪念，以使用由3個電晶體所形成之 D RAM 爲例，如18 8 0€7 2(11^1*1^1〇11&15〇11(1-State Circuits Conference in 1972 )的 Digest ρρ·12-13 所載 述已是眾知。即是在各字元線連接與記憶格相同構造的資 料控制格。選擇一條字元線，則從所選擇之資料控制格， 該讀出訊號輸出到共通輸出訊號線。 此訊號及從記憶體陣列介由讀出放大器所讀出之訊號 利用互斥0 R電路（Exclusive OR)取其邏輯而形成爲資料 輸出DO。另則往資料控制器的讀出訊號及資料輸入選擇 D i擇其上述同的互斥〇 R而形成爲往記億格陣列的寫入 資料。爲了高速進行資料輸入出的控制，也可以比記億格 的通道寬度還增大資料控制格內的輸出電晶體（相當於讀 出MOSFETQR)的通道寬度。 第10圖表示構成本發明的半導體積體電路裝置其記 憶電路的其他實施例之要部電路圖。在同圖，1個的讀出 資料線RD1、寫入資料線WD1和對應於上述讀出資料 線RD1之共通資料線1〇 (1)、以及i個的字元線 WL 1 1和1個的記憶格MC 1 1及寫入控制電路WC 1 本紙張XJU4用中國國家標準（CNS ) ( 21GX297公釐） -27- (請先閲讀背面之注意事項再填寫本頁)

508588 經濟部智慧財產局員工消費合作社印製 坡 4· f‘M . .； ,、· .. ； A7 ^ . · .· ,· __ …j B7 __ 五、發明説明（25) 爲代表例示地表示。 此實施例，使用與前述第1圖的實施例相同記憶格 M C 1 1所構成。此實施例，作爲寫入控制電路W C 1 取代如前述的傳輸閘MO S F Ε Τ，改而由構成反轉放大 電路之MOSFET1 1及QT1 2所構成。 Μ〇S F E T Q Τ 1 1爲該閘極連接到上述讀出資料線 RD1之放大MOSFET。上述MOSFETQT12 爲將上述放大MOSFETQT1 1的汲極輸出傳輸到寫 入資料線WD1之輸出選擇MOSFET，該閘極被連接 到作爲行選擇線的控制線W C L 1。 此構成則是記憶格M C 1 1的記憶資訊讀出到讀出資 料線RD 1，利用上述控制訊號WCL 1的高準位，上述 輸出選擇MOSFETQT12形成爲ON狀態，從放大 MOSFETQT11的汲極所得到之反轉放大訊號能傳 輸到寫入資料線W D 1。 例如，若在記憶格的記憶節點記憶高準位的狀態、，則 如前述字元線W L 1 1的第1期間則是存儲 MO S F ETQR形成爲ON狀態，而使讀出資料線 RD1放電到低準位。受到此樣讀出資料線rd1的低準 位，而放大MOSFETQT1 1形成爲Off狀態，所 以就是選擇上述控制線WC L 1而輸出選擇 MOSFETQT1 2形成ON，寫入資料線WD 1保持 如同VDD的預先充電電位原樣，因此，在字元線 WL11的第2選擇期間寫入用MOSFETqw成爲 本紙张尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -28 - -- (請先閱讀背面之注意事項再填寫本頁)

508588 修正 補充 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（26) Ο N狀態時，在上述記憶節點寫入與上述記憶電壓相同高 tJU 準位。 相反地，若在記憶格的記憶節點記憶低準位的狀態， 如前述在字元線WL11的第1選擇期間存儲 Μ 0 S F E T Q R形成爲0 F F狀態，而將讀出資料線 R D 1維持在高準位的預先充電原樣。受到此樣讀出資料 線RD1的高準位，放大M0SFETQT1 1形成爲 ON狀態，所以選擇上述控制線WC L 1而輸出選擇 Μ〇S F E T Q T 1 2形成爲〇N狀態，則寫入資料線 WD 1放電到0V。因此，當在字元線WL 1 1的第2選 擇期間寫入用MO S F E TQW成爲ON狀態時，在上述 記憶節點寫入與上述記憶電壓相同低準位。 此樣作爲寫入控制電路W C 1持有反轉放大功能時， 不必要前述說明過的資料控制暫存器，而資料輸入出電路 的設計變爲容易，同時往非選擇格的再寫入能高速並且能 使操作良好。 第1 1圖表示說明上述第1 0圖中實施例電路之動作 的一例之波形圖。 字元線WL 1 1在第1選擇期間成爲寫入用的較低電 壓VR。在於非選擇期間被預先充電到VDD準位之讀出 資料線RD 1，對應於記憶節點的記憶電壓而變化。也就 是如前述在存儲MO S F E TQR的閘極施加該 MOS F ETQR的臨界値電壓VTR以上之較高資訊電 壓的狀態，則是Μ 0 S F E T Q R形成爲0 N狀態而如實 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 線 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210X297公釐） -29 - 508588 A7 B7 五、發明説明（27) 線所示從VDD放電到〇V。如前述在存儲 MOS F ETQR的閘極施加該M〇S F ETQR的臨界 値電壓V T R以下之資訊電壓的狀態，則是 Μ〇S F E T Q R形成爲0 F F狀態而如虛線所示維持 VDD預先充電準位。 使Υ選擇線YS 1成爲如VDD + VT的高準位，則 讀出資料線RD 1與共通資料線I 0 (或/1 0)連接， 而由於電荷的再分配，讀出資料線RD 1及上述共通資料 線I / 0以VD D/2爲基準，只有微小電壓V S變化成 低準位或是高準位。其後讀出放大器開始放大動作，讀出 資料線R D 1，共通資料線I 0變化成低準位或是高準位 V D D。然後控制線W C L 1成爲高準位，則寫入資料線 W D 1，如實現所示形成爲低準位（〇 V )或是如虛線所 示形成爲高準位（VDD)。在於同圖，實線及虛線與對 應於記憶格的資訊電壓其讀出用資料線R D 1的電位變化 對應。 此樣寫入資料線WD 1的電位經確定後，使資料線 WL 1 1的電位變化成寫入用的高電壓VW，而寫入用 MO S F E TQW成爲0Ν狀態，因而在上述記憶節點再 寫入對應於原來的記憶電壓之高準位或是低準位。若利用 寫入用MO S F E TQW的臨界漏電流或是 M0SFETQW的源極、汲極擴散層與基板之間的漏電 流，減少上述記憶節點的資訊電壓，則依照如上述的再寫 入而被再生成原來的資訊電壓。 ---------裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消费合作社印製 本纸張尺度適用中國國家標準（CNS ) A4現格（210X29*7公釐） -30 · -3? 508588 五、發明説明（y 如上述的寫入控制電路W C也同樣地能適用於第2圖 所示之記憶電路、或是使用第9圖所示的記憶格之記憶電 第12圖表示構成本發明的半導體積體電路裝置其記 億電路的其他實施例之要部電路圖。在同圖，1個的資料 線DL 1和對應於上述資料線dl 1之共通資料線I〇（ 1 )、以及1對的讀出字元線RWL 1 1及寫入字元線 WWL11和1個的記憶格MC11及寫入控制電路 W C 1爲代表例示地表示。 此實施例則是由讀出用資料線與寫入資料線被共通化 之資料線D L 1所構成。也就是資料線d L 1爲讀出寫入 資料線RWD。記憶格MCI 1採用與前述第9 (B)圖 所示的電路相同電路。只不過由於如上述以讀出資料線與 寫入資料線共通化之資料線DL 1所構成，所以寫入用 MO S F ETQW與讀出選擇MO S F ETQR2的一者 之源極、汲極共通地被連接到上述資料線D L 1。上述讀 出選擇MO S F E T QR 2的閘極被連接到讀出用字元線 RWL11 ，寫入用MOSFETQW的閘極被連接到寫 入用字元線WWL11。 上述資料線D L 1介由構成資料線選擇電路之欄位開 關MOSFETQY1 1被連接到共通資料線I 〇。共通 資料線I0如前述爲由一對的共通資料線I〇及/I〇所 構成當中一者的共通資料線（未圖示）。 在此實施例，寫入控制電路W C 1係由與上述記憶格 本紙張尺度逋用中國國家標準（CNS ) A4规格《210X297公釐） ---------參— (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 • 31 - 508588 經濟部智慧財產局R工消費合作社印製 丨气 j i： A7 L————…：…人-JB7 五、發明説明（ MC11相同電路構成之MOSFETQT1、 QT2及 Q T 3所構成。上述Μ 0 S F E T Q T 1對應於記憶格的 存儲MOSFETQR1 ，MOSFETQT2對應於記 憶格的讀出選擇用MOSFETQR2， MOSFETQT3對應於讀入用MOSFETQW。上 述MO S F E TQT 2的閘極被連接到對應於上述讀出字 元線之第1控制線R C L 1 ，上述Μ 0 S F E T Q T 3的 閘極被連接到對應於上述寫入字元線之第2控制線 W C L 1。 第13圖表示說明上述第12圖中實施例電路之動作 的一例之波形圖。參照此波形圖，說明上述第1 2圖所示 記憶電路的動作。 在記憶電路爲非選擇狀態，預先充電訊號P R成爲如 VDD + VT的高準位，預先充電MO S F ΕΤ形成爲 0 Ν狀態而將資料線D L預先充電到電源電壓VD D。 開始記憶存取，則上述預先充電訊號P r成爲低準位 後，讀出用字元線RWL 1 1成爲如VDD的高準位。假 若在存儲MO S F ETQR 1的閘極保持高準位的資訊電 壓，則該MOSFETQR1爲ON狀態，所以在同圖如 實線所示資料線DL 1朝向低準位（0V)放電。對於此 點’若在存儲MO S F E T QR的閘極保持低準位的資訊 電壓，則該MOSFETQR1爲0FF狀態，所以在同 圖如虛線所示資料線DL 1爲高準位（VDD)的原樣。 此實施例，因讀出資料線與寫入資料線共通化，所以 本纸張尺度適用中國國家揉丰（CNS } A4规格（210x 297公簸） _ (請先閲讀背面之注意事項再填寫本頁)

508588 經濟部智慧財產局8工消費合作社印製 岸正正補态 五、發明説明（3〇) 完成如上述的讀出動作則讀出資料線R W 1 1成爲低準位 的非選擇狀態。此後利用資料線選擇電路，選擇訊號 YS1形成爲高準位（VDD)，則上述資料線DL1與 共通資料線I 0連接，由於該電荷分散，共通資料線I〇 與前述同樣地從VDD/2的預先充電電壓只有微小電壓 變化成低準位或是高準位。因應於此資料線D L 1的電位 也朝與上述共通資料線I0相反向變化電位。 若讀出動作則上述共通資料線I 0的電位變化，係利 用以他者的共通資料線/ I 0之預先充電電壓VD D/2 作爲參照電壓之如前述的讀出放大器放大，而上述共通資 料線I 0及所選擇的資料線D L 1之電位爲〇 V或是被放 大到V D D。 寫入控制電路的控制線W C L 1，包含非選擇狀態成 爲如上述的動作之間V D D + V T的高準位，上述資料線 DL1的電位變化傳輸到MOSFETQT1 ，利用該控 制線W L 1之低準位的變化，被上述讀出所被放大之資料 線DL 1的電壓保持（閂鎖）在上述MOSF ETQT1 的閘極β與此閂鎖動作並行而上述Y選擇訊號Y S 1也變 化成低準位，資料線DL與共通資料線I 0 ( 1 )被分離 寫入動作之際，上述Υ選擇線YS 1爲高準位時，介 由輸入電路及讀出放大器，寫入訊號傳輸到上述共通資料 線10(1)，該訊號保持在上述寫入控制電路之上述 MO S F ETQT 1的閘極。由於此因，寫入動作則是在 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X29*7公釐） -33 _ •I!508588 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（31) 選擇記憶格，從上述共通資料線I 〇的寫入電壓閂鎖在寫 入控制電路；在非選擇格，該讀出訊號閂鎖在寫入控制電 路。 預先充電訊號P R —時爲高準位，上述資料線D L 1 預先充電到VDD準位。完成此預先充電後，控制線 RCL 1及寫入字元線WWL 1 1爲高準位。寫入字元線 WWL11的選擇準位成爲如VDD+VTW的較高電壓 〇 若在上述寫入控制電路WC 1之MO S F E TQT 1 的閘極閂鎖高準位，該Μ 0 S F E T Q T 1爲〇N狀態， 所以通過M0SFETQT2而使資料線DL1放電到低 準位，此低準位寫入到記憶格之Μ 0 S F E T Q Τ的閘極 。另外此若在上述寫入控制電路WC 1之MO S F Ε Τ 1 的閘極閂鎖低準位，則該Μ 0 S F E T Q Τ 1爲0 F F狀 態，所以資料線D L 1形成爲高準位的原樣，該高準位寫 入到記憶格之MO S F ETQR 1的閘極。 利用此樣的動作，各用1個資料線，就能使其進行與 前述第1圖或第2圖的實施電路同樣的寫入/讀出及再生 的各動作。此實施例，因資料線D L線數爲一半即可所以 能達到電路的簡單化。 如上述選擇格的讀出動作或是非選擇格的再寫入動作 ，因寫入控制電路所再反轉過的電壓輸入到記憶格的記憶 節點，所以每次讀出記憶格其記憶節點的電壓不與高準位 /低準位反轉。因此前述所說明過的資料控制暫存器可以 ------------ (請先閲讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度適用中國國家揉率（CNS } Α4规格（210Χ297公釐） -34- 508588 礼 4· 04 Α7 Β7 經濟部智慧財1局8工消費合作社印製 五、發明説明（32) 不要，能使操作良好。 取代M〇S F E T如前述第2圖的實.施例更換成持有 障壁絕緣膜的構造之B Μ〇S作爲記憶格的寫入電晶體， 將該Β Μ〇S如前述設爲縱構造，則能縮小記憶格的面積 ，並且記憶電壓的揮發化也成爲可能。由於寫入控制電路 的M0SFETQT3也是該BMOS ，因而該控制電路 也能與記憶同樣地縮小面積形成。 第14圖表示構成本發明的半導體積體電路裝置其記 憶電路的其他實施例之要部電路圖。加大記憶容量則連接 到讀出資料線或寫入資料之記憶格數量增多。此結果，增 大該寄生容量而動作變遲緩。 此實施例，爲了使其減低資料線的寄生容量，因而讀 出資料線與寫入資料線被2分割成上下。也就是以寫入控 制電路WC及預先充電電路以及資料線選擇電路爲中心， 介由選擇開關QRCU，QWCU，及QRCL、 QWC L使其選擇性連接。 以此構成，針對將上述資料線選擇電路及上述寫入控 制電路WC分割成上下之資料RDU、WDU以及RDL 、W D L能共通使用。記憶格M C就是爲對應於前述所說 明過的讀出資料線及寫入資料線所構成之第1圖、第2圖 、第9圖等所示之實施例的其中1個記憶格亦可。寫入控 制電路也是若爲如第1圖所示的電路或是如第1〇圖所示 持有反轉放大功能的電路的其中1種電路亦可。 在於同圖，被分割成上下之2對資料線，由於各別的 本紙張尺度適财關家料（〇^)戍4胁（21(^297公釐)Γ35- (請先閱讀背面之注意事項再填寫本頁) 裝- 訂 線 經濟部智慧財產局負工消費合作社印製 508588 五、發明説明（θ 選擇訊號S U及S L爲如VD D + VT的高電壓，因而以 預先充電MO S F ETQP 1及QP 2就能同時預先充電 到V D D準位。 上述預先充電動作完成後，若對應於所欲選擇的資料 線（例如R D L、W D L )之選擇訊號s L爲原樣的高準 位，對應於非選擇側的資料線（RDU、WDU)之選擇 訊號SU成爲低準位，MOSFETQRCU、 QWCU 成爲0 F F狀態而從上述寫入控制電路WC及資料線選擇 電路分離即可。上述選擇側則是寫入控制電路或資料線選 擇電路與資料線R S L、W D L連接的狀態；如前所說明 過能使其進行讀出、寫入或是再生動作。此實施例，因資 料線的分割，而資料線長減半，減少該寄生容量或寄生阻 抗，所以能高速動作。 第15圖表示構成本發明的半導體積體電路裝置其記 憶電路的另外實施例之要部電路圖。如上述具備讀出資料 線及寫入資料線，記憶格持有增益功能時，當寫入控制電 路動作時兩者成爲互補的準位。也就是因讀出資料線所讀 出的訊號爲低準位，所以寫入資料線成爲該準位相反的高 準位。著眼於此情況，本實施例則是在寫入控制電路設置 CMO S卩4鎖電路，而使資料線的訊號變化高速。 爲使高積體化而使用以較小元件所構成之記憶格，且 在1個的資料線RD連接多數個記憶格時其寄生容量也變 大’所以使該讀出資料線RD放電到0 V需要較長的時間 本紙張制巾關雜¥ (CNS)从胁（21QX297公羡） -36· (請先閲讀背面之注意事項再填寫本頁)

508588 A7 五、發明説明（34) 本實施例，當讀出時利用寫入資料線W D被固定在一 定電位，將此電位作爲參照電壓在與讀出資料線R D之間 發生微小電壓差的時間點，以驅動能力較高的C Μ〇S閂 鎖構成之讀出放大器使其放大，因而使其確定讀出資料線 RD的電位，並且也同時使其確定對應於非選擇格之寫入 資料線W D的電位。 上述讀出放大器，採用交叉連接由Ν通道型 MOSFETQN1、 QN2及Ρ通道型 MOSFETQP1、 QP2所分別構成之CMOS反向 器電路的輸入及輸出而被構成之CMO S閂鎖電路。此 CMO S閂鎖電路，藉由動作時如電源電壓VDD的活性 化電壓S P供予到上述P通道型MO S F ETQP 1及 Q P 2的源極，動作時如0 V的活性化電壓S N供予到上 述N通道型MO SFETQN1及QN2的源極，因而進 行放大動作。 爲了得到如上述的讀出訊號，因爲對寫入資料線WD 供予VDD/2的中間電壓作爲預先充電電壓，所以在讀 出資料線RD供予只有更存微小電壓S的較高電壓ν 〇 D /2 + 5作爲預先充電電壓。 上述的構成並沒有特別限制，但上述讀出資料線R D 及寫入資料線WD，介由構成資料線選擇電路之欄位開關 MO S F E TQY 1及YQY 2連接到一對互補的共通資 料線I 0及/1 0。此共通資料線I 0及/1 0也與前述 同樣地預先充電到VDD/2 ^ 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） -37 - ---------装-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 508588 年月 二餘正補无 A7 B7 五、發明説明（35) 如上述在各資料線RD及WD設置讀出放大器時，也 能將上述共通資料線I 0及/ I 0作爲低振幅的訊號線使 用，以主放大器放大讀出訊號。當然配置由前述的Μ〇S 閂鎖電路所形成之讀出放大器。 寫入動作則是從共通資料線I0及/I0對應於寫入 資訊的極性之差動電壓供予到所被選擇的資料線RD及 WD之讀出放大器，以該讀出放大器放大到高準位/低準 位的2値電壓。此構成，因作爲寫入控制電路之讀出放大 器進行反轉放大動作，所以不需要如前述的資料控制暫存 器，能使其方便使用。然後資料線R D及W D的訊號振幅 ，因能以幾乎V D D / 2爲中心而如同高準位/低準位般 使其半減，所以低耗電力化也能同時達成。 由於如上述的讀出動作，所以如第1 6圖所示之波形 圖，讀出資料線RD的預先充電電壓爲VDD/2 + 5， 因此必須提高5設定寫入資料線RD的預先充電電壓 VDD/2。假若兩者RD及WD預先充電到VDD/2 的同電位，則在記憶格的記憶節點保持低準位，當讀出時 未形成如前述的放電路徑時，讀出用資料線RD的電位形 成爲VDD/2的預先充電原樣，與作爲前述參照電壓之 寫入資料線WD的電位形成相等，讀出動作變爲不能之故 〇 如上述在預先充電電壓使其持有只有微小電壓的差電 壓，因而如（a )般當依記憶格的讀出動作形成放電路徑 而資料線R D的電位變化爲低準位側後其電位關係反轉時 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） · 38 - ------—--装-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 508588 經濟部智慧財產局負工消費合作社印製 年月… A7 B7 五、發明説明（g ’讀出放大器活性化之時間訊號S p&s ]^爲〇]^而使其 進行放大動作，因而使資料線RD及WD高速地變化爲低 準位/高準位。 另外如（b )般當依記憶格的讀出動作不形成放電路 徑時，資料線RD的電位維持只5的高準位，讀出放大器 活性化之時間訊號S P及S N爲〇N而使其進行放大動作 ，因而使資料線RD及WD高速地變化爲高準位/低準位 〇 從上述實施例所得到的作用效果如同以下所述。 (1 )使用含有將資訊電壓保持在該閘極的存儲 MO S F E T及寫入用電晶體之記憶格，配置字元線使其 正交於傳輸寫入資料之寫入用資料線及傳輸對應於上述記 憶格之存儲MO S F E T的ON或0 F F狀態的讀出訊號 之讀出用資料線，連接上述記憶格其寫入用電晶體的控制 端子’同時對應於選擇訊號使從記憶格的上述讀出訊號輸 出到所對應的讀出用資料線而構成記憶體陣列，利用資料 線選擇電路選擇上述複數個讀出用資料線當中的一線而使 其連接到第1及第2共通資料的其中1線，在於非選擇期 間將上述讀出用資料線預先充電到第1電位，在於第1選 擇期間選擇上述字元線作爲讀出用而利用上述記憶格的 01S[狀態之存儲MO S F ET放電到第2電位，上述第1 及第2共通資料線，在於上述非選擇期間預先充電到上述 第1電壓與第2電壓的幾乎中間之第3電位，以上述他者 的共通資料線之預先充電電壓作爲參照電壓放大出現到對 ^-- (請先閲讀背面之注意事項再填寫本頁) ,τ 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 39- 508588 經濟部智慧財產局員工消費合作社印製 觀 年' A7 B7 五、發明説明（37) 應於與在於上述第1選擇期間利用上朮資料線選擇電路所 選擇之讀出用資料線的電荷分散其一者的共通資料線之讀 出訊號，因應所須在於寫入訊號傳輸到寫入資料線後的第 2選擇期間字兀線成爲高電壓而寫入電晶體成爲〇 n狀態 寫入或是再寫入到記憶格，因而記憶格本身持有放大功會g 且是非破壞讀出，所以具有能得有電路簡單化及方便使用 之記憶電路之效果。 (2 )在上述第1及第2共通資料線利用上述資料線 選擇電路連接幾乎同數量的讀出資料線，設置由於上述電 荷分散而被形成在一者的共通資料線之讀出訊號以他者的 共通資料線之預先充電電壓作爲參照電壓放大之差動放大 電路所形成之讀出放大器，因而加上上述而具有能實現高 速且安定的讀出動作之效果。 (3 )使用由交叉連接其輸入及輸出之一對CM〇S 反向器電路所形成之CMO S閂鎖電路作爲上述差動放大 電路，因而加上上述而具有高速地得到讀出訊號，同時能 高速地進行寫入到所選擇之記憶格的寫入動作之效果。 (4 )在上述讀出資料線與上述寫入資料線之間設置 將讀出資料線的訊號傳輸到寫入資料線之寫入控制電路， 因而加上上述而具有能簡單地進行因漏電流等而降下記憶 電壓時的再寫入之效果。 (5 )利用分別使其連接上述讀出資料線與上述寫入 資料線之傳輸閘MO S F E T所構成作爲上述寫入控制電 路，因而加上上述而具有能達到電路簡單化之效果。 ---------裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 本纸張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） -40- 經濟部智慧財產局員工消費合作社印製 508588 究-[Γ，.：… ':二 ；： ' *·: 1 '…Α7 Β7 五、發明説明（38) (6 )反轉放大上述讀出資料線的訊號電壓而傳輸到 上述寫入資料線之反轉放大電路作爲上述寫入控制電路， 因而加上上述而具有能省略資料控制暫存器且能方便使用 之效果。 (7 )由障壁絕緣膜的構造所形成，立體地形成該障 壁絕緣膜的構造使其在於上述M〇S F E T的閘極電極上 持有朝向閘極電極之面的縱方向之電流路徑，在上述字元 線與上述MO S F E T的閘極之間設置電容，因而加上上 述而具有能達成大幅縮小格面積及記憶電壓的不揮發或者 是擴大資料的保持時間之效果。 (8 )使用MO S F ET作爲構成上述記憶格的寫入 用電晶體，在上述字元線與上述資訊電壓保持在閘極之存 儲MO S F E T的閘極與上述字元線之間設置電容，因而 加上上述而具有不增加特殊的製造過程就能形成記憶電路 之效果。 (9 )將上述字元線分離成寫入用字元線及讀出字元 線，在上述第1選擇期間讀出字元線成爲選擇狀態，在第 2選擇期間寫入用字元線成爲選擇狀態，上述記憶格的寫 入用電晶體爲MO S F Ε Τ而將閘極連接到上述寫入用的 字元線，對上述記憶電壓保持在閘極之存儲MO S F Ε Τ ，串聯閘極連接到上述讀出用字元線之選擇MO S F Ε Τ ，因而由於能將字元線的選擇準位形成爲2値準位所以加 上上述而具有字元線選擇動作簡單況且能使其擴大動作邊 限之效果。 本紙張尺度適用中國國家標率（CNS ) Α4規格（210Χ 297公釐） - 41- " (請先閲讀背面之注意事項再填寫本頁)

508588 經濟部智慧財產局員工消費合作社印製 货mu.補充 A7 B7 五、發明説明（y (10)上述寫入用的字元線及讀出用字元線爲共通 的字元線，比上述選擇MO S F E T的臨界値電壓還提高 設定上述寫入用M〇S F E T的臨界値電壓，在上述第1 期間只有選擇用MO S F E T成爲ON狀態，在上述第2 選擇期間也使上述寫入用Μ 0 S F E T成爲0 N狀態，因 而具有實現如上述的記憶動作且不增加特殊的製造過程就 能形成記憶電路之效果。 (1 1 )上述讀出用資料線與寫入用資料線爲所被共 通化之1個資料線，設置與記憶格相同電路所形成之虛擬 格作爲寫入控制電路，讀出到資料線之訊號或是寫入訊號 被寫入到上述寫入控制電路，該讀出訊號傳輸到該所被共 通化之資料線作爲寫入訊號，而在字元線所選擇的記憶格 進行寫入，因而加上上述而具有能實現不需要如前述的資 料控制暫存器的記憶動作之效果。 (1 2 )構成上述記憶格之寫入用電晶體爲 MO S F Ε Τ，該閘極連接到寫入用字元線，在上述記憶 格的上述資訊電壓保持在閘極之存儲MO S F Ε Τ與上述 資料線之間設置選擇MO S F Ε Τ，將其閘極連接到讀出 用字元線；且連接到對應於作爲上述虛擬格所形成之寫入 控制電路所使用的讀出字元線之讀出控制線，及對應於上 述寫入字元線之寫入控制線，使上述寫入控制線與讀出控 制線活性化，而控制上述寫入電路的動作，因而加上上述 而具有能實現不需要如前述的資料控制暫存器的記憶動作 之效果。 ----------^-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 本紙張尺度連用中國國家標率（CNS ) A4«t格（210X297公釐） -42-

508588 五、發明説明（40) (1 3 )以上述寫入控制電路，預先充電電路爲資料 選擇電路爲中心，上述寫入資料線及讀出資料線都介由閃 鎖電路選擇性使其連接，因而加上上述而具有因能降低寄 生阻抗所以能達到動作的高速化及安定化之效果。 (14)使有含有將資訊電壓保持在該閘極的存儲 MO S F E T及寫入用電晶體之記憶格，配置字元線使其 正交於傳輸寫入訊號之寫入用資料線及傳輸對應上述記憶 格其存儲MO S F E T的ON或是0 F F狀態的讀出訊號 之讀出用資料線，而連接上述記憶格其寫入用電晶體的控 制端子，同時對應於該選擇訊號將從上述記憶格的上述讀 出訊號使其輸出到所對應的讀出用資料線而構成記憶格陣 列，在上述讀出資料線與上述讀入資料線之間設置所被設 置之CMO S閂鎖構成的讀出放大器，在於上述第1期間 將上述讀出資料線預先充電到第1電位，且在於上述第1 期間將上述寫入資料線預先充電到比上述第1電壓還小的 第2電壓，在於第2期間選擇上述字元線利用上述記憶格 的ON狀態之存儲MO S F E T將讀出資料線放電到第3 電位，上述讀出資料線成爲對應於上述記憶格的資訊電壓 之第1電壓或第3電壓後，上述讀出放大器成爲動作狀態 而將讀出放大器的動作電壓放大到所對應的高準位或低準 位’利用資料線選擇電路選擇由上述讀出資料線及對應於 該讀出資料線之寫入資料線所形成之複數對當中的一對且 使其與第1及第2共通資料線連接，因而具有能達到動作 的高定化及高速化之效果。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -43 - (請先閱讀背面之注意事項再填寫本頁) •裝- 訂 經濟部智慧財產局員工消費合作社印製 508588 經濟部智慧財產局員工消費合作社印製 J ^ ：. .'. Ή : '‘ 一…\ Α7 __ Β7_ 五、發明説明（41) (1 5 )對應於上述讀出放大器的動作電壓之高準位 及低準位爲電源電壓及電路的接地電位，上述第2大電壓 只有上述讀出放大器的所安定的放大動作所必要的最小電 壓分量比上述第2電壓還高，因而具有資料線的振幅變小 且.能達到更高速化及低消耗電力化之效果。 以上根據實施例具體地說明過本發明，但本發明並不 侷限於前述實施例，只要不脫離其本意的範圍內種種變形 皆爲可能。例如在於第1圖及第2圖，使用正的電壓作爲 電源電壓VDD的情況，預先充電MO S F Ε Τ取代Ν通 道型M〇S F ΕΤ而改用Ρ通道型MO S F ΕΤ亦可。此 情況，該控制訊號P R，因如同電路的接地電位之低準位 形成爲主動準位，所以不必要電源電壓VDD以上的高電 壓。因此就是記憶電路成爲長時間非選擇狀態的情況，也 如使用Ν通道型MO S F ΕΤ的情況，不需要使預先充電 訊號維持在昇壓電壓之充電泵電路持續維持動作狀態等之 特別的動作。 在於第9圖及第1 2圖的記憶格，將寫入電晶體QW 更換成前述障壁絕緣膜構造的MOSFET，以縱構造形 成在存儲MO S F ETQR 1的閘極上亦可。也就是前述 障壁絕緣構造的MO S F Ε Τ可以用於作爲寫入電晶體此 實施例所示的全部記憶格及作爲寫入控制電路等所用的虛 擬格或是作爲資料控制暫存器的格之全體。由於使用此樣 障壁絕緣膜構造的MOSFET，因而理論上可以如上述 達成記憶電壓的不揮化。另外可以使其幅縮小電路格的面 (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度逋用中國國家標準（CNS ) A4规格（210X297公釐） -44- 508588 - }f4' Μ __：L...... B7 五、發明説明（42) 積。 (請先閱讀背面之注意事項再填寫本頁) 被設在共通資料線I 0/及I 0之差動放大電路若爲 同前述的MO S閂鎖電路，其他如同運算放大電路之差動 放大電路亦可。 記憶體陣列的構若爲朝字元線方向配置複數個記憶體 陣列，字元線在於如同主字元線及副字元線的動態型 R A Μ形成爲眾知的階層構造亦可。記憶電路若爲進行資 料處理動作之數位電路，例如與微處理器C P U等一起內 藏在1個半導體積體電路裝置，其他該自體構成泛用記憶 電路亦可。汎用的記憶電路則是設置輸入位址訊號或控制 訊號之輸入電路。內藏在數位電路之記憶電路則是省略該 輸入電路而介由內部匯流排，位址訊號或控制訊號供給到 上述解碼器。 〔產業上的利用可能性〕 經濟部智慧財產局S工消费合作社印製 本發明係爲能廣泛利用於使用具備兼爲記憶動作和放 大動作之存儲MO S F Ε Τ以及資訊電壓寫入到上述存儲 Μ 0 S F Ε Τ的閘極之寫入用電晶體的記憶格之記憶電路 所形成的半導體積體電路裝置、或是內藏該記憶電路和其 他的邏輯電路等的半導體積體電路裝置之半導體積體電路 裝置。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -45 -

Claims (1)

1. 508588 A8 B8 C8 D8 申請專利範圍 1 · 一種半導體積體電路裝置，其特徵爲： 具備記憶體陣列，該記憶體陣列包括：含有資訊電壓 保持在該閘極，將對應於該資訊電壓而成爲〇 N或0 F F 狀態之存儲MO S F E T及寫入資訊電壓供予到上述 Μ 0 S F E T的閘極之寫用電晶體之複數個記憶格；及 傳輸以上述記憶格的資訊電壓所被供予的寫入資訊電 壓之複數條寫入用資料線；及 傳輸對應於上述記憶格其存儲MO S F Ε Τ的ON或 是OFF狀態之讀出訊號之複數條讀出用資料線；及 連接上述記憶格其寫入用電晶體的控制端子，同時在 非選擇狀態與上述資訊電壓無關被設定在存儲 M〇S F E T成爲0 F F狀態的第1電壓，在第1選擇期 間上述寫入用電晶體爲0 F F狀態，而被設定在上述資訊 電壓若爲高準位則存儲MO S F E T成爲ON若爲低準位 則成爲0 F F狀態的第2電壓選擇性將讀出用資料線放電 ，在傳輸寫入到上述寫入資料線的資訊電壓或是對應於上 述讀出訊號的訊號電壓之第2選擇期間被設定在上述寫入 用電晶體成爲ON狀態的第2電壓之字元線；及 選擇上述複數條讀出用資料線當中的一條之資料線選 擇電路；及 介由上述資料線選擇電路連接到上述所選擇的讀出用 資料線的其中1線之第1和第2共通資料線； 上述第1和第2共通資料線會在上述非選擇狀態中預 先充電至上述第1及第2共通資料線的放大時之高準位與 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 、tT 經濟部智慧財產局員工消費合作社印製 -46- 508588 :::Ή Α8 Β8 C8 D8 六、申請專利範圍 2 低準位的中間電壓之預先充電電壓； (請先閲讀背面之注意事項再填寫本頁) 出現在對應於與上述資料線選擇電路所選擇之讀出用 資料線的電荷分散之上述第1和第2共通資料的一方之訊 藏係以上述第1和第2共通資料的另一方的上述預先充電 電壓作爲參照電壓而放大。 2 ·如申請專利範圍第1項之半導體積體電路裝置， 其中在上述第1及第2共通資料線，利用上述資料線選擇 電路連接幾乎同數量的讀出資料線； 上述半導體裝置具有差動放大電路，該差動放大電路 係以上述第1及第2共通資料線的另一方的預先充電電壓 作爲參照電壓來放大藉由上述電荷分散而形成於上述第1 及第2共通資料線的一方之讀出訊號。 3 ·如申請專利範圍第2項之半導體積體電路裝置， 其中上述差動放大電路，係由交差連接其輸入與輸出之一 對CMO S反向電路所形成之CMO S閂鎖電路所形成， 當放大動作時供給動作電壓。 經濟部智慧財產局員工消費合作社印製 4 .如申請專利範圍第3項之半導體積體電路裝置， 其中在上述讀出資料線與上述寫入資料線之間，設置將讀 出資料線的訊號傳輸到寫入資料線之寫入控制電路。 5 ·如申請專利範圍第4項之半導體積體電路裝置， 其中上述寫入控制電路，係由分別使其連接上述讀出資料 線與上述寫入資料線之傳輸閘MO S F E T所形成。 6 ·如申請專利範圍第4項之半導體積體電路裝置’ 其中上述寫入控制電路係爲反轉放大上述讀出資料線的訊 •47- 本紙張尺度逍用中國國家揉率（CNS ) Α4規格（210Χ297公釐）

   經濟部智慧財產局員工消費合作社印製 508588 六、申請專利範圍 3 號電壓而傳輸到上述寫入資料線之反轉放大電路。 7 ·如申請專利範圍第1項之半導體積體電路，其中 構成±述記憶格之寫入用電晶體係以對形成有上述半導體 積體電路的半導體基板的主面能夠具有縱方向的電流路徑 之方式來形成立體之MO S F E T。 8·如申請專利範圍第7項之半導體積體電路裝置， 其中在上述字元線與上述MO S F E T的閘極之閘設置電 容。 9·如申請專利範圍第1項之半導體積體電路裝置， 其中構成上述記憶格之寫入用電晶體係由Μ 0 S F E T所 形成；在上述字元線與上述資訊電壓保持在閘極之存儲 MO S F Ε Τ的閘極與上述字元線之間，設置電容。 1 0 .如申請專利範圍第1項之半導體積體電路裝置 ，其中上述字元線，係由寫入用字元線與讀出用字元線所· 形成，在上述第1選擇期間讀出字元線成爲選擇狀態，在 第2選擇期間寫入用字元線成爲選擇狀態； 上述記憶格的寫入用電晶體係由Μ 0 S F Ε Τ所形成 ，其閘極被連接到上述寫入用的字元線； 在閘極保持上述資訊電壓的存儲MO S F ΕΤ中，串 聯該閘極被連接到上述讀出用字元線的選擇MO S F Ε Τ 〇 11.如申請專利範圍第1項之半導體積體電路裝置 ，其中上述複數個記憶格更分別包含：其閘極爲連接於上 述字元線，在存儲MO S F Ε Τ的汲極與上述讀出字元線 本紙張尺度逋用中國國家揉率（CNS ) Α4規格（210Χ297公釐） (請先W讀背面之注意事項再填寫本頁)

   -48 -

   508588 A8 B8 C8 D8 六、申請專利範圍 4 一 ^ 之間連接有其源極•汲極路徑之選擇MOSFET; 上述寫入用電晶體爲MO S F E T，其臨界値電壓會 被設定成比上述選擇MO S F E T的臨界値電壓還高； 上述字兀線在上述第1選擇期間會被設定爲只有選擇 用MO S F ET成爲ON狀態的第1電壓，在上述第2選 擇期間被設定爲使上述寫入用MOS F ET也成爲ON狀 態的第2電壓。 1 2 ·如申請專利範圍第1項之半導體積體電路，其 中上述讀出用資料線與寫入用資料線係由被共通化之丄個 資料線所形成； 在該所被共通化之1個資料線設置與記憶格相同電路 所形成之虛擬格作爲寫入控制電路，被讀出到資料線的訊 號或是寫入訊號被寫入到上述寫入控制電路，該讀出訊號 作爲寫入訊號傳輸到該所被共通化之資料線，而寫入到字 元線所選擇之記憶格。 1 3 ·如申請專利範圍第1 2項之半導體積體電路， 其中上述字元線係由寫入用字元線與讀出用字元線所形成 ψ 構成上述記憶格之上述寫入用電晶體係由其閘極爲連 接於上述寫入用的字元線之MO S F E T所形成； 上述複數個記憶格及上述虛擬格更分別包含.：其閘極 爲連接於上述字元線，在上述存儲MO S F E T的汲極與 上述被共通化的一條字元線之間連接有其源極•汲極路徑 之選擇MOSFET; (請先閱讀背面之注意事項再填寫本頁) -裝· ,ιτ 綉 經濟部智慧財產局員工消費合作社印製 本紙張尺度逍用中國國家揉丰（CNS ) Α4洗格（210Χ297公釐） -49 - 508588

   經濟部智慧財產局貝工消費合作社印製 六、申請專利範圍 5 由上述虛擬格所形成寫入控制電路被連接到對應於上 述讀出字元線之讀出控制線、及對應於上述寫入字元線之 寫入控制線； 由於將上述寫入控制線與讀出控制線活性化，因而控 制上述寫入電路的動作。 1 4 .如申請專利範圍第4項之半導體積體電路，其 中上述寫入資料線及讀出資料線係被分割成2條； 上述寫入控制電路、預先充電電路及資料線選擇電路 係介由第1開關電路來連接於上述被分割成2條的上述寫入 資料線及讀出資料線的一方，且介由第2開關電路來連接 於上述被分割成2條的上述寫入資料線及讀出資料線的他 方。 1 5 ·如申請專利範圍第1 0項之半導體積體電路， 其中上述寫入資料線及讀出資料線係被分割成2條； 上述寫入控制電路、預先充電電路及資料線選擇電路 係介由第1開關電路來連接於上述被分割成2條的上述寫入 資料線及讀出資料線的一方，且介由第2開關電路來連接 於上述被分割成2條的上述寫入資料線及讀出資料線的他 方。 1 6 · —種半導體積體電路裝置，其特徵爲：. 具備記憶體陣列，該記憶體陣列包括：.含有資訊電壓 保持在該閘極，將對應於該資訊電壓而成爲ON或是 〇 F F狀態之存儲MO S F E T及寫入資訊電壓供予到上 ----燊-- (請先閲讀背面之注意事項再填寫本頁) 、τ

   本紙張尺度遒用中國國家揉準（CNS > A4規格（210X297公釐） 50 508588 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 >、申請專利範圍 6 述Μ〇s F E T的閘極之寫入電晶體之複數記憶格；及 傳輸上述記憶格的所被供予之寫入資訊電壓之複數條 寫入資料線；及 傳輸對應於上述記憶格其存儲Μ〇S F Ε Τ的〇Ν或 ® 〇 F F狀態之讀出訊號之複數條讀出資料線；及 連接上述記憶格其寫入電晶體的控制端子，對應於該 胃擇訊號而使從上述記憶格的上述讀出訊號輸出到讀出資 料線之字元線；及 選擇由上述讀出資料線及對應於該讀出資料線的寫入 資料線所形成之複數對當中的一對之資料線選擇電路；及 介由上述資料線選擇電路分別連接上述複數條讀出資 料線與寫入資料線對當中的一對之第1和第2共通資料線 :及 被設置在上述讀出資料線與上述寫入資料線之間的 C Μ〇S閂鎖構成之讀出放大器等； 上述讀出資料線在於第1期間預先充電到第1電位； 上述寫入資料線在於上述第1期間預先充電到比上述第1 電壓還小的第2電壓，在於第2期間選擇上述字元線而利 用上述記憶格的Ο Ν狀態之存儲Μ〇S F Ε Τ充電到第3 電位； 上述讀出資料線成爲對應於上述記憶格的資訊電壓之 第1電壓或第3電壓後上述讀出放大器成爲動作狀態而成 爲對應於讀出放大器的動作電壓之高準位或是低準位。 1 7 ·如申請專利範圍第1 6項之半導體積體電路裝 豕紙張尺度適用中國國家標準（CNS ) Α4規格（2ΐ〇χ297公釐） 51 b---P I ---^--------^------Λ (請先閱讀背面之注意事項再填寫本頁) 508588 A8 B8 C8 D8 々、申請專利範圍 7 置，其中對應於上述讀出放大器的動作電壓之高準位或是 低準位係由電源電壓或是電路的接地電位所形成；. 上述第2電壓被設定在上述電源電壓的1 /2之電壓 ;上述第1電壓比上述第2電壓只高出上述讀出放大器的 安定放大動作所必要的高小電壓分量。 (請先聞讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -52- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）