TW503612B - Semiconductor integrated circuit apparatus - Google Patents

Semiconductor integrated circuit apparatus Download PDF

Info

Publication number
TW503612B
TW503612B TW090119740A TW90119740A TW503612B TW 503612 B TW503612 B TW 503612B TW 090119740 A TW090119740 A TW 090119740A TW 90119740 A TW90119740 A TW 90119740A TW 503612 B TW503612 B TW 503612B
Authority
TW
Taiwan
Prior art keywords
input signal
potential
electrode
complementary
transistor
Prior art date
Application number
TW090119740A
Other languages
English (en)
Inventor
Yoichi Tokai
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW503612B publication Critical patent/TW503612B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356Bistable circuits
    • H03K3/356104Bistable circuits using complementary field-effect transistors
    • H03K3/356113Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Description

503612 A7 B7 B052pif.doc/008 五、發明說明(() 所屬技術領域 本發明是有關於一種半導體積體電路裝置,且特別是 有關於一種電平移動電路。 習知技術 圖24繪示出習知的電平移動電路(4電晶體型) 如圖21所繪示,電平移動電路由接受輸入信號d、ND (ND爲D的互補信號)的輸入側NMOSfl及f3,以及與 NMOSfl 級聯(cascade)接續的輸出側 PM0Sf4、與 NMOSf3 級聯接續的輸出側PM0Sf2構成。 這樣構成的電平移動電路的反轉動作,是通過使 NM0Sf3的汲極(drain)電壓(輸出信號Q)及NMOSfl的 汲極電壓(輸出信號NQ,NQ爲Q的互補信號)分別反 轉,接受輸出信號的PM0Sf4和閘極接受反轉輸出信號的 PM0Sf2的開/關進行反轉來完成的。該反轉動作,特別是 在其初期階段,有必要使NMOSfl、f3汲極電流中經反轉 而打開的汲極電流,比PMOSf2,f4中經反轉而流入關閉 一方的汲極電流相當大。 具體地講,在反轉動作的初期階段,在NMOSfl (或 f3)的汲極電流Id!和與此級聯接續的PM0Sf4 (或f2)的 汲極電流Id2之間,至少需要滿足下列條件(1) |Idl ( Vgs=Vdd-Vss ) | ^ |Id2 ( Vgs=Vss-Vcc ) |...... ( 1 ) 換言之,在下列條件(2)情況下,電平移動電路不 動作。 ---------0---i I I I I------I I I (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 1 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 503612 A7 B7 8052pif.doc/008 五、發明說明(1) jld, ( Vgs=Vdd-Vss ) |<|Id2 ( Vgs=Vss-Vcc ) |...... (2) 例如,將輸入信號D、ND的最局電壓Vdd降低至 NMOSfl、f3的閥値電壓附近的情況下,會產生NMOSfl (或f3)的汲極電流1山減少,難於滿足上列條件(1 ), 電平移動電路會有不動作的情況。 這樣,爲了讓電平移動電路充分動作,必須滿足上列 條件(1)。 另外,將輸出信號Q、NQ的最高電壓Vcc ( Vcc>Vdd) 提高的情況下,會產生PM0Sf4 (或f2)的汲極電流Id2 增加,同樣地難於滿足上列條件(1),電平移動電路不動 作的情況。 於是,習知的辦法是:爲了滿足上列條件(1 ),將 NMOSfl、f3、PM0Sf2、f4的元件尺寸力口大。例如,將 NMOSfl、f3的閘極寬W力口寬,將PM0Sf2、f4的閘極長 加長。通過此種辦法,NMOSfl、f3的驅動能力會提高, 汲極電流1屯變大;相反,則汲極電流1(12會變小。 另外,爲了滿足上列條件(1),還考慮可以使用圖25 繪示的6電晶體型的電平移動電路。 使用圖25所繪示的6電晶體型的電平移動電路,在 PM0Sfl3或PM0Sfl4處於反轉動作的初期階段時,對 PM0Sf2或f4的源極(source)電位的供給進行控制。因 此’與圖24繪示的4電晶體型的電平移動電路相比,可 以使反轉動作初期階段的汲極電流Id2變小。 欲解決的問顆點 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) V --------------------訂--------·線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503612 A7 B7 8052pif.doc/008 五、發明說明(5) 在習知的電平移動電路中,存在這樣的問題:當通過 降低輸入信號D、ND的電壓Vdd或提高輸出信號q、NQ 的電壓Vcc等手段,將電平移動前的電壓vdd和電平移動 後的電壓Vcc之電壓比“Vcc/Vdd”增大時,便會有所謂 的電平移動電路不動作的事情。 於是’爲了解決追一'問題’想出了將構成電平移動電 路的MOSFET的元件尺寸加大的方法。 不過,在半導體積體電路裝置領域,要求達到微型化^、 高集成化,因此,僅僅通過加大MOSFET元件尺寸的方法, 要滿足上列條件(1 ),是有限度的。 另外,還可以考慮使用6電晶體型的電平移動電路。 使用該6電晶體型的電平移動電路,與4電晶體型的電平 移動電路相比,可以使反轉動作初期階段的汲極電流Id 2 變小,易於滿足上列條件(1)。 不過,6電晶體型的電平移動電路,基本上在反轉重力 作的初期階段,只是控制對PM0Sf4或f2的源極的電流 供給’因此也是有限度的。 本發明鑒於存在上述問題,其目的在於提供一種具備 即使在加大電平移動前的電壓與電平移動後的電壓之電 比的情況下,也能夠充分動作的電平移動電路的半導體積 體電路裝置。 解決問顆點的丰跺 爲達到上述目的,本發明半導體積體電路裝置的第〜 實施例,其特徵在於,包括:電平移動電路、電流鏡電路以 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------*---U----------—訂---------線 (請先閱讀背面之注音?事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 503612 A7 B7 8052pif.doc/008 五、發明說明(《) (請先閱讀背面之注意事項再填寫本頁) 及開關電路。其中,電平移動電路,具有:輸入接點、輸 出接點,此輸入接點係,輸入具有一第丨振幅的輸入信號, 此輸出接點係,輸出具有與第丨振幅不同的一第2振幅的 輸出伝5虎,且此電平移動電路係將具有第i振幅的輸入信 5虎電平移動至具有第2振幅的輸出信號。電流鏡電路係, 對輸出接點充電或放電。開關電路係,在輸入信號反轉後 直至輸出信號反轉期間,使電流鏡電路動作。 經濟部智慧財產局員工消費合作社印製 且於本發半導體積體電路裝置之第二實施例中,其特 徵在h,包括·電平移動電路、第丨電流鏡電路、第2電 流鏡電路、第1開關電路、第2開關電路。其中,電平移 動電路係,具有:輸入接點、互補輸入接點、輸出接點、 互補輸出接點。輸入接點係,輸入具有一第i振幅之輸入 信號。互補輸入接點係,輸入與輸入信號互補的一互補輸 入信號。輸出接點係,輸出具有與第1振幅不同的一第2 振幅的輸出信號。互補輸出接點係,輸出與輸出信號互補 的互補輸出信號。且此電平移動電路係將具有第1振幅的 輸入信號電平移動至具有第2振幅的輸出信號。第1電流 鏡電路係,對輸出接點充電或放電。第2電流鏡電路係, 對互補輸出接點充電或放電。第1開關電路係,在輸入信 號反轉後直至互補輸出信號反轉期間,使第1電流鏡電路 動作。第2開關電路係,在與第1開關電路互補動作的同 時,在互補輸入信號反轉後直至輸出信號反轉期間,使第 2電流鏡電路動作。 又,於本發明半導體積體電路裝置之第三實施例中, 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 503612 A7 B7 B052pif.doc/008 i、發明說明(b ) 其特徵在於,包括:第1導電型的第1及第2電晶體、第 2導電型的第3〜第8電晶體、第1導電型的第9〜第12電 晶體。第1導電型的第1電晶體係,於一第1電極接受一 第1電位,於一控制電極接受一輸入信號或一延遲信號,並 將一第2電極電氣連接到一第1輸出接點,其中,此輸入 信號具有第1電位與第2電位之電位差,延遲輸入信號係 爲,使輸入信號延遲者。第1導電型的第2電晶體係,於 一第1電極接受第1電位,於一控制電極接受一互補輸入 信號或一延遲互補信號,並將一第2電極電氣連接到一第 2輸出接點,其中,此互補輸入信號係,與輸入信號互補, 且延遲互補輸入信號係爲,使互補輸入信號延遲者。第2 導電型的第3電晶體係,於一第1電極接受與第2電位不 同的一第3電位,將一控制電極電氣連接到第1輸出接點, 且將一第2電極電氣連接到第2輸出接點。第2導電型的 第4電晶體係,於一第1電極接受第3電位,將一控制電 極電氣連接到第2輸出接點,且將一第2電極電氣連接到 第1輸出接點。第2導電型的第5電晶體係,於一第1電 極接受第3電位,並使一控制電極與一第2電極相互短路。 第2導電型的第6電晶體係,於一第1電極接受第3電位, 將一控制電極電氣連接到第5電晶體的控制電極,且將一 第2電極連接到第2輸出接點。第2導電型的第7電晶體 係,於一第1電極接受第3電位,並使一控制電極與一第 2電極相互短路。第2導電型的第8電晶體係,於一第1 電極接受第3電位,將一控制電極電氣連接第7電晶體的 8 ----------L-----------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0 X 297公釐) 503612 A7 B7 8052pif.doc/008 五、發明說明(G ) 控制電極,且將一第2電極連接到第1輸出接點。第i導 電型的第9電晶體係,於第丨電位與第5電晶體的第2電 極之間串聯相接,於一控制電極接受輸入信號。第丨導電 型的第10電晶體係,於一控制電極接受第〗輸出接點之 電位。第1導電型的第11電晶體係,於第丨電位與第7 電晶體的第2電極之間串聯相接,於一控制電極接受互補 輸入信號。第1導電型的第12電晶體係,於一控制電極 接受第2輸出接點之電位。爲讓本發明之上述和其他目的、 特徵、和優點能更明顯易懂,下文特舉一較佳實施例,並 配合所附圖式,作詳細說明如下: 圖式之簡單說明 圖1是本發明第1實施例的電平移動電路的電路圖。 圖2是本發明第1實施例的電平移動電路的效果圖。 圖3A、圖3B分別是信號波形圖。 圖4是本發明第2實施例的電平移動電路的電路圖。 圖5是本發明第3實施例的電平移動電路的電路圖。 圖6是本發明第3實施例的電平移動電路的效果圖。 圖7是本發明第4實施例的電平移動電路的電路圖。 圖8是本發明第5實施例的電平移動電路的電路圖。 圖9是本發明第6實施例的電平移動電路的電路圖。 圖1〇是本發明第7實施例的電平移動電路的電路圖。 圖11是本發明第8實施例的電平移動電路的電路圖。 圖I2是本發明第9實施例的電平移動電路的電路圖。 圖13是本發明第1〇實施例的電平移動電路的電路 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) - V ----------------------------^ i^w— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503612 A7 B7 8052pif.doc/008 五、發明說明(7) 圖。 圖14是本發明第u實施例的電平移動電路的電路 圖。 圖15是本發明第12實施例的電平移動電路的電路 圖。 圖16是本發明第13實施例的電平移動電路的電路 圖。 圖17是本發明第14實施例的電平移動電路的電路 圖。 圖18是本發明第15實施例的電平移動電路的電路 圖。 圖19是本發明第16實施例的電平移動電路的電路 圖。 圖20是本發明第π實施例的電平移動電路的電路 圖。 圖21是本發明第18實施例的電平移動電路的電路 圖。 圖22是本發明第19實施例的電平移動電路的電路 圖。 圖23是本發明第20實施例的電平移動電路的電路 圖。 圖24是習知的電平移動電路(4電晶體型)的電路 圖。 圖25是習知的電平移動電路(6電晶體型)的電路 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公爱) ----------:—--------訂---------線- (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503612 A7 B7 8052pif.doc/008 五、發明說明(g ) 圖。 圖26是習知的電平移動電路(4電晶體型)的電路 圖。 (請先閱讀背面之注咅?事項再填寫本頁) 圖27是習知的電平移動電路(6電晶體型)的電路 圖。 圖式標號之簡單說明 fl〜fl4 :電晶體 D :輸入信號(Vss-Vdd電平) ND :反轉(互補)輸入信號(Vss-Vdd電平) Q :輸出信號(Vss-Vcc電平) ND :反轉(互補)輸出信號(Vss-Vcc電平) 較佳實施例 以下參照圖式對本發明的實施例加以說明,該說明中 所有的圖式,其相同的部分使用了相同的符號。. 第1實施例 圖1是本發明第1實施例的電平移動電路的電路圖。 如圖1所不’電晶體fl、f 2、f3、f4構成將具有Vss-Vdd 電平振幅的輸入信號D、ND電平移動至具有Vss-Vcc電 經濟部智慧財產局員工消費合作社印製
平振幅的輸出信號Q、NQ的電平移動電路。電位Vcc爲 高電位電源,電位Vss爲低電位電源(例如0V),電位Vdd 爲電位Vcc與電位Vss中間的電位。另外,輸入信號ND 爲與輸入信號D互補的互補輸入信號,例如是輸入信號D 的逆相信號或將輸入信號D通過倒相器(inverter)使其 反轉後的反轉信號。其次,輸出信號NQ爲與輸出信號Q 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 503612 A7 B7 8052pif.doc/008 五、發明說明(气) 互補的互補輸出信號,例如是輸出信號Q的逆相信號。 在第1實施例中,電晶體f 1、f3分別由N通道 (channel)型MOSFET (以下簡稱NMOS)構成。電晶體 f2、f4分別由P通道MOSFET (以下簡稱PMOS)構成。 具體如圖1所示,低電位電源Vss供給NMOSfl的源 極,輸入信號D供給其閘極極。另外,其汲極極與輸出互 補輸出信號NQ的互補輸出接點(爲了方便,以下稱互補 輸出接點NQ)電氣連接。 低電位電源Vss供給NMOSf3的源極,互補輸入信號 ND供給其閘極極。另外,其汲極極與輸出輸出信號q的 輸出接點(爲了方便,以下稱輸出接點Q)電氣連接。 高電位電源Vcc供給PMOSf2的源極,其閘極極與輸 出接點Q電氣連接,其汲極極與互補輸出接點NQ連接。 高電位電源Vcc供給PMOSf4的源極,其閘極極與互 補輸出接點NQ電氣連接,其汲極極與輸出接點q連接。 電晶體f9、fl0構成對輸出接點Q充電的電流鏡電路。 同樣,電晶體fll、fl2構成對互補輸出接點NQ充電的電 流鏡電路。 第1實施例中,電晶體f9〜fl2分別由PMOS構成。 具體如圖1所示,高電位電源Vcc供給PMOSf9的源 極,其閘極極與汲極極相互短路。 高電位電源Vcc供給PMOSflO的源極,其閘極極與 PMOSf9的閘極極電氣連接,其汲極極與輸出接點q電氣 連接。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------!!1 訂—! 1 丨·線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503612 A7 B7 8052pif.doc/008 五、發明說明((b ) 高電位電源Vcc供給PMOSfll的源極,其閘極極與 汲極極相互短路。 高電位電源Vcc供給PM0Sfl2的源極,其閘極極與 PMOSfll的閘極極電氣連接,其汲極極與互補輸出接點NQ 電氣連接。 電晶體f5、f6在輸入信號D由Vss反轉成Vdd後直 至互補輸出信號NQ由Vcc反轉成Vss其間,構成使由 PMOSf9、PMOSflO構成的電流鏡電路動作的開關電路。 同樣,電晶體f7、f8在互補輸入信號ND由Vss反轉 成Vdd後直至輸出信號Q由Vcc反轉成Vss其間,構成 使由PMOSfll、PMOSH2構成的電流鏡電路動作的開關 電路。 第1實施例中,電晶體f5〜f8分別由NMOS構成。 具體如圖1所示,低電位電源Vss供給NM0Sf5的源 極,輸入信號D供給其閘極極。 NM0Sf6的源極與NM0Sf5的汲極極電氣連接,其閘 極極與互補輸出接點NQ電氣連接,其汲極極與PMOSf9 的汲極極電氣連接。 低電位電源Vss供給NM0Sf7的源極,互補輸入信號 ND供給其閘極極。 NMOSf8的源極與NM0Sf7的汲極極電氣連接,其_ 極極與輸出接點Q電氣連接,其汲極極與PMOSfll的浪 極極電氣連接。 下面,說明其基本的動作情況。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------r丨———---訂---------線# (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503612 A7 B7 8052pif.doc/008 五、發明說明((丨) 首先,作爲初期狀態,可以設想其處於輸入信號D的 電位爲“Vss” ,互補輸入信號ND的電位爲“Vdd”的狀 態。在此初期狀態下,電平移動電路的NMOSfl “關”, NMOSf3 “開”。因此,輸出接點Q的電位約爲“Vss” ’ 互補輸出接點NQ的電位爲“Vcc” 。且開關電路的 NM0Sf5 “關”,NMOSf6 “ 開”,NM0Sf7 “ 開”,NMOSf8 “日曰” 關 。 由此初期狀態,使輸入信號D、ND的電位分別反轉。 於是,首先,開關電路的NM0Sf5 “開”在此,在反 轉動作的初期階段,由於互補輸出接點NQ的電位大約維 持在“Vcc” ,故開關電路的NM0Sf6保持“開”不變。 這樣,NMOSf5、NMOSf6同爲“開”,於是電流鏡 電路的PMOSf9、flO也打“開”,電流鏡電路開始動作。 通過電流鏡電路動作,輸出接點Q被充電,受此影響’電 平移動電路的PMOSf2 “開”。 此時,由於電平移動電路的NMOSfl “開”,因而互 補輸出接點NQ被充電,互補輸入接點NQ的電位向“Vss” 下降,受此影響,電平移動電路的PM0Sf4 “開”,對輸 出接點Q充電。這樣以來,接點Q的電位向“Vcc”上升。 當互補輸出接點NQ的電位進一步下降至開關電路的 NMOSf6的閥値以下時,該NMOSf6 “開”,也使電流鏡 電路的PMOSf9、flO分別“開”,這樣以來,電流鏡電 路的動作便停止。 在上述動作情況說明中,我們設想的是處於使輸入信 14 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------l·--A__w^ --------訂-------丨-線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503612 A7 B7 8052pif.doc/008 i、發明說明((1) 號D的電位由“Vss”反轉爲“vdd”的情況,而在使輸 入信號D的電位由“Vdd”反轉爲“Vcc,,的情況下,由 NM0Sf7、f8構成的開關電路“開”,由PMOSfll、fl2 構成的電流鏡電路動作,對互補輸出接點Nq充電至 “Vcc” 。而且,當輸出接點Q的電位下降至開關電路的 NMOSf8的閥値以下時,該NMOSf8 “開,,,使由 PMOSfll、fl2構成的電流鏡電路停止動作。 如果使用這種第1實施例的電平移動電路,在反轉動 作的初期階段,利用電流鏡電路給輸出接點Q或互補輸出 接點NQ充電,通過這種方法,使電平移動電路的pM〇sf2 或f4 “關”,這樣,即使在將電平移動前的電壓vdd_vss 與電平移動後的電壓VcoVss的電壓比“(Vcc-Vss ) / (Vdd-Vss) ”加大的情況下,也能夠使其充分地動作。 進而,電流鏡電路在輸出接點Q及互補輸出接點NQ 的ft位为別反轉後,通過開關電路,其動作將被停止,通 過這種方法,可以抑制因設置電流鏡電路而引起的消費電 流的增加。 圖2是本發明第1實施例的電平移動電路特性與圖4、 圖5所示習知的電平移動電路特性的比較圖。 如圖2所示,使用本發明的電平移動電路,即使將電 平移動前的電壓Vdd-Vss降低至NMOSfl、f3的閥値電壓 附近,也能充分地動作。 另外,在第1實施例中,是將輸入信號D分別供給 NMOSfl、f5的閘極極的,不過,如果設計爲將輸入信號 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------I --------^------I I Aew (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503612 A7 B7 8052pif.doc/008 五、發明說明(!)) D延遲後的延遲輸入信號供給NM〇sn的閘極極也可以。 同樣,將互補輸入信號ND延遲後的延遲互補輸入信號供 給NMOSf3的閘極極也可以。 這樣做的效果是,例如,與由開關電路的NM0Sf5、 f7的“開”相比,通過延遲電平移動電路的NM0Sfl、f3 的“開,,特別是在反轉動作的初期階段,可以 f8更切實地“開”,使電流鏡電路更切實地動作。 此外,在輸入信號D及互補輸入信號ND的延遲中, 也可以使由Vss反轉至Vdd的延遲時間,比由Vdd反轉 至Vss的延遲時間更長些。 這樣做,可以得到輸入信號D及互補輸入信號ND分 別同時變爲Vss的期間,例如,可以得到NMOSfl、f3同 時“關”的期間。因此,例如可以取消NMOSfl、f3同時 “開”的期間,在此同時,可以減少“開”期間流動的貫 通電流。通過減少貫通電流,可以抑制積體電路電力消耗 的增加,實現積體電路的低功耗化。 圖3A表示具有NMOSfl、f3同時“開”期間的電平 移動電路的典型信號波形。 如圖3A所示,設輸入信號D及互補輸入信號ND分 別沒有延遲時間。此時,NMOSfl、f3分別具有斷開 (turn-off)時間Toff比斷開時間Ton長的特性的話,便 會產生NMOSfl、f3同時“開”的期間。在此期間,貫通 電流流通,電流被白消耗。 對此,如圖3B所示,對於輸入信號D及互補輸入信 16 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------------訂----\-----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503612 A7 B7 8052pif.doc/008 五、發明說明(丨4) 號ND,將由Vss反轉至V dd的延遲時間TDon及由Vdd 反轉至Vss的延遲時間TDoff,分別設定爲能滿足下式: TDon+Ton- (TDoff+Toff) >0 這樣,通過對於輸入信號D及互補輸入信號ND設定 延遲時間TDon、TDoff,如圖3A、3B所示,可以消除 NMOSfl、f3同時“開”的期間,抑制電流白白消耒毛。 第2貫施例 圖4是本發明第2實施例的電平移動電路圖。 如圖4所示,第2實施例與圖1所示第1實施例不同 之處,在於構成開關電路的NMOSf5、f6、f7、f8的連接 狀態。在第1實施例中,將NMOSf5、f7與低電位電源Vss 側連接,而在第2實施例中,可以將NM〇Sf6、f8與低電 位電源Vss側連接。 在這樣的第2實施例中,也可以獲得與第1實施例相 同的效果。 第3實施例 圖5是本發明第3實施例的電平移動電路的電路圖。 如圖5所示,第3實施例與圖1所示第1實施例不同 之處,在於將電晶體fl 一 Π2的導電型全部改變,使高電 位電源Vss變爲Vdd,使低電位電源Vss變爲Vbb( Vbb<Vss, 例如Vbb爲負電位)。該例子的電平移動電路,將具有 Vss-Vdd電平振幅的輸入信號D、ND,電平移動爲具有 Vbb-Vdd電平振幅的輸出信號Q、NQ。 具體如圖5所示,高電位電源vdd供給PMOSfl的源 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503612 A7 B7 8052pif.doc/008 五、發明說明(A ) 極,輸入信號D供給其閘極極,而其汲極極與互補輸出接 點NQ電氣連接。 高電位電源Vdd供給PM0Sf3的源極,互補輸入信號 ND供給其閘極極,而其汲極極與輸出接點Q電氣連接。 低電位電源Vdd供給NMOSf2的源極,其閘極極與 輸出接點Q電氣連接,其汲極極與互補輸出接點NQ連接。 低電位電源Vbb供給NMOSR的源極,其閘極極與 互補輸出接點NQ電氣連接,其汲極極與輸出接點Q連接。 低電位電源Vbb供給NM0Sf9的源極,其閘極極與 汲極極相互短路。 低電位電源Vbb供給NMOSflO的源極,其閘極極與 NMOSf9的閘極極電氣連接,其汲極極與輸出接點q電氣 連接。 低電位電源Vbb供給NMOSfll的源極,其閘極極與 汲極極相互短路。 低電位電源Vbb供給NMOSfl2的源極,其閘極極與 NMOSfll的閘極極電氣連接,其汲極極與互補輸出接點Nq 電氣連接。 高電位電源Vdd供給PMOSf5的源極,輸入信號D 供給其閘極極。 PMOSf6的源極與PMOSf5的汲極極電氣連接,其聞 極極與互補輸出接點NQ電氣連接,其汲極極與NMOSf9 的汲極極電氣連接。 高電位電源Vdd供給PMOSf7的源極,互補輸入信號 1¾尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------——--------訂—------線 (請先閱讀背面之注咅?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503612 A7 B7 8052pif.doc/008 五、發明說明((〔) ND供給其閘極極。 PMOSf8的源極與PM0Sf7的汲極極電氣連接,其閘 極極與輸出接點Q電氣連接,其汲極極與NMOSfll的汲 極極電氣連接。 下面,說明其基本的動作情況。 首先,作爲初期狀態,我們設想處於輸入信號〇的電 位爲“Vdd”,互補輸入信號ND的電位爲“Vss”的狀態, 在此初期狀態下,電平移動電路的PMOSfl “關”,PM0Sf3 “開”。因此,輸出接點Q的電位爲“Vdd” ,互補輸出 接點NQ的電位爲“Vbb” 。且開關電路的PM0Sf5 “關,’ ,PMOSf6 “開”,PM0Sf7 “ 開”,PM0Sf8 “ 關”。 由此初期狀態,使輸入信號D、ND的電位分別反轉。 這樣以來,首先開關電路的PM0Sf5打“開”。在這 裏,在反轉動作的初期階段,由於互補輸出接點NQ的電 位大約維持“Vbb” ,故開關電路的PM0Sf6保持“開” 不變。 這樣,通過PM0Sf5、f6均“開”,於是,電流鏡電 路的PMOSf9、flO “開”,電流鏡電路開始動作。通過電 路鏡電路動作,輸出接點Q被放電,受此影響,電平移動 電路的NM0Sf2 “關”。 此時,由於電平移動電路的PMOSfl處於“開”,因 此’互補輸出接點NQ被充電,互補輸出接點NQ的電位 向“Vdd”上升。受此影響,電平移動電路的NM0Sf4 “開” ’使輸出接點Q放電。這樣,接點Q的電位“Vbb” 19 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503612 A7 B7 8052pif.doc/008 五、發明說明(丨?) 下降。 互補輸出接點NQ的電位進一步上升,當開關電路的 PMOSf6的閘極極〜源極間電壓|Vgs|達到該PM0Sf6的閥 値的絕對値以下時,PMOSf6 “開”,使電流鏡電路的 NM0Sf9、flO分別“關”,這樣,電流鏡電路的動作便停 止。 在上述動作情況說明中,設定的是輸入信號D的電位 由“Vdd”反轉爲“Vss”的情況,而在使輸入信號D的 電位由“Vss”反轉爲“Vdd”的情況下,由PM0Sf7、f8 構成的開關電路“開”,由NMOSfll、Π2構成的電流鏡 電路開始動作,將互補輸出接點NQ放電至“Vbb” 。且 輸出接點Q的電位上升,當開關電路的PM0Sf8的閘極極 〜源極間電壓|Vgs|達到該PMOSf8的閥値的絕對値以下 時,PM0Sf8 “關”,使由NMOSfll、fl2構成的電流鏡 電路停止動作。 使用這種第3實施例的電平移動電路,在反轉動作的 初期階段’通過電流鏡電路,使輸出接點Q或互補輸出接 點NQ放電。通過這一方法,使電平移動電路的NMOSf2 或f4 “關”,這樣,即使在將電平移動前的電壓Vss_Vdd 與電平移動後的電壓Vbb-Vdd的電壓比(Vbb-Vdd ) / (Vss-Vdd)充分加大的情況下,也能夠充分保證動作。 再則,電流鏡電路在輸出接點Q及互補輸出接點NQ 的電位分別反轉後,通過開關電路,其動作將停止。這樣, 就可以抑制由於設置電流鏡電路而引起的電流消耗的增 20 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------—--------訂------1 —線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503612 8052pif.doc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(α) 加。 圖6是本發明第3實施例的電平移動電路的特性與圖 26所示習知的電平移動電路(4電晶體型)及圖27所示 習知的電平移動電路的特性的比較圖。 如圖6所示,本發明的電平移動電路,即使電平移動 前的電壓|Vss-Vdd|降低至PMOSfl、f3的閥値的絕對値附 近,也能充分動作。 第4實施例 圖7是本發明第4實施例電平移動電路的電路圖。 如圖7所不,第4實施例與第3實施例不同之處,在 於PM0Sf5、f6、f7、f8的連接狀態。在第3實施例中, 將PM0Sf5、f7連接在高電位電源Vdd側,而在第4實施 例中,也可以將PM0Sf6、f8連接在高電位電源Vdd側。 這種第4實施例,也可以獲得與第3實施例相同的效 果。 第5實施例 圖8是本發明第5實施例的電平移動電路的電路圖。 如圖8所示,第5實施例與圖1所示第1實施例的不 同之處,在於將PM0Sf9、Π0設置爲PNP雙載子電晶體 (bipolar trasnsistor) 〇 這樣,在將PM0Sf9、fl〇設置爲PNP雙載子電晶體 的情況下,可以獲得例如電流鏡電路的驅動能力提高,輸 出接點Q的充電能力提高的效果。 第6實施例 (請先閱讀背面之注意事項再填寫本頁) -· ϋ an n —ϋ n 1_1 ϋ n n ϋ 1 線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 503612 8052pif.doc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明((1) 圖9是本發明第6實施例的電平移動電路的電路圖。 如圖9所示,第6實施例與圖1所示第1實施例的不 同之處,在於將PM0Sf9、flO、fll、fl2設置爲PNP雙載 子電晶體。 在此種情況下,也可以與第5實施例同樣,獲得例如 電流鏡電路的驅動能力提高,輸出接點Q、互補輸出接點 NQ的充電能力提高的效果。 第7實施例 圖10是本發明第7實施例的電平移動電路的電路圖。 如圖10所示,第7實施例與圖5所示第3實施例的 不同之處,在於將NMOSf9、flO設置爲NPN雙載子電晶 體。 這樣,在將NMOSf9、flO設置爲NPN雙載子電晶體 的情況下,可以獲得例如電流勒電路的驅動能力提高,輸 出接點Q的放電能力提高的效果。 第8實施例 圖11是本發明第8實施例的電平移動電路的電路圖。 如圖11所示,第8實施例與圖5所示第3實施例的 不同之處,在於將f9、flO、fll、Π2設置爲NPN雙載子 電晶體。 這種情況下,與第7實施例同樣,也可以獲得例如電 流鏡電路的驅動能力提高,輸出接點Q、互補輸出接點NQ 的放電能力提高的效果。 第9實施例 22 (請先閱讀背面之注意事項再填寫本頁) ·11111 線- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 503612 A7 B7 8052pif.doc/008 五、發明說明(r〇 ) (請先閱讀背面之注咅?事項再填寫本頁) 圖12是本發明第9實施例的電平移動電路的電路圖。 如圖12所示,第9實施例與圖4所示第2實施例的 不同之處,在於將PM〇Sf9、flO設置爲PNP電晶體。當 然,即使這樣做,也可以。 華10實施例 圖13是本發明第10實施例的電平移動電路的電路 圖。 如圖13所示,第10實施例與圖4所示第2實施例的 不同之處,在於將PMOSf9、flO、fll、fl2設置爲pNp雙 載子電晶體,當然,即使這樣做,也可以。 箄11實施例 圖14是本發明第11實施例的電平移動電g各^ 圖。 如圖Η所示,第11實施例與圖7所示第4實施例的 不同之處,在於將NMOSf9、flO設置爲ΝΡΝ雙截子電晶 體,當然,即使這樣做也可以。 第I2實施例 圖15是本發明第12實施例的電平移動電路的電路 圖。 經濟部智慧財產局員工消費合作社印製
如圖I5所示,第Π實施例與圖7所示第4實施例的 不同之處,在於將NMOSf9、fio、fll、fl2設寰爲NPN 雙載子電晶體。當然,即使這樣做,也可以。 第Π實施例 圖I6是本發明第Π實施例的電平移動電路的電路 23 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 503612 A7 B7 8052pif.doc/008 五、發明說明(y ) 圖。 如圖16所不,第13實施例與圖1所示第1實施例的 不同之處,在於NM0Sf5、f6的連接狀態。在第1實施例 中,將NMOSf5與低電位電源Vss側連接,而在第13實 施例中,也可以將NMOSf6與低電位電源Vss側連接。 第14實施例 圖17是本發明第14實施例的電平移動電路的電路 圖。 如圖17所示,第14實施例與圖16所未第13實施例 的不同之處,在於將PM0Sf9、flO設置爲PNP雙載子電 晶體。當然,即使這樣做,也可以。 箆15實施例 圖18是本發明第15實施例的電平移動電路的電路 圖。 如圖18所示,第15實施例與圖16所示第13實施例 的不同之處,在於將PMOSfll、fl2設置爲PNP雙載子電 晶體。當然,即使這樣做,也可以。 箆16實施例 圖19是本發明第16實施例的電平移動電路的電路 圖。
如圖19所示,第16實施例與圖16所示第13實施例 的不同之處,在於將PM0Sf9、flO、fll、Π2設置爲PNP 雙載子電晶體。當然,即使這樣做,也可以。 第17實施例 24 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公爱) ------.---:—------------訂—------線參 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503612 A7 B7 8052pif.doc/008 五、發明說明(,) 圖20是本發明第17實施例的電平移動電路的電路 圖。 (請先閱讀背面之注意事項再填寫本頁) 如圖20所示,第17實施例與圖5所示第3實施例的 不同之處,在於PMOSf5、f6的連接狀態。在第3實施例 中,將PMOSf5與高電位電源Vcc側連接,而在第17實 施例中,也可以將PMOSf6與高電位電源Vcc側連接。 第18實施例 圖21是本發明第18實施例的電平電路的電路圖。 如圖21所示,第18實施例與圖20所示第17實施例 的不同之處,在於將NMOSf9、flO設置爲NPN雙載子電 晶體。當然,即使這樣做,也可以。 早19實施例 圖22是本發明第19實施例的電平移動電路的電路 圖。 如圖22所示,第19實施例與圖20所示第17實施例 的不同之處,在於將NMOSfll、Π2設置爲NPN電晶體。 當然,即使這樣做,也可以。 苹20實施例 經濟部智慧財產局員工消費合作社印製
圖23是本發明第20實施例電平移動電路的電路圖。 如圖23所示,第2〇實施例與圖20所示第π實施例 的不同之處,在於將NMOSf9、flO、fll、Π2設置爲NPN 雙載子電晶體。當然,即使這樣做,也可以。 以上,通過第1〜第20實施例對本發明做了說明,但 本發明不只局限於這些實施例,在實施該發明時,在不脫 25 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公爱) " " " 503612 A7 B7 8052pif.doc/008 五、發明說明(y ) 離發明主旨的範圍內,可以作種種變形。 例如,在上述實施例中,我們曾舉出將構成電流鏡電 路的電晶體由絕緣閘極型FET比如由MOSFET變爲雙載 子電晶體的例子,實際上也可以將其他的電晶體變更成雙 載子電晶體,特別是將需要充分驅動能力的電平移動電路 的電晶體fl、f3,開關電路的f5、f7變更爲雙載子電晶體 是很有用的,因爲通過提高電晶體fl、f3、f5、f7的驅動 能力,有利於達到即使降低電平移動前的電壓Vdd也能使 電平移動電路充分動作的目的。 另外,不用說,上述各種實施例也可以單獨或適當組 合進行實施。 其次,上述各實施例中包含各種階段的發明,也可以 通過將各實施例中揭示出的幾個構成要素適當組合,從而 將各種階段的發明抽出來。 發明之效果_ 正如以上所說明的,如果使用本發明,可以提供一種 具備即使在電平移動前的電壓與電平移後的電壓比大的情 況下,也能夠充分動作的電平移動電路的半導體積體電路 裝置。 ---------------11---訂------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 26 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 503612 濟 部 智 慧 財 產 消 費 合 作 社 印 製 8052pifl/015 爲第90119740號申請專利範圍修正本 六、申請專利範圍 1·一種半導體積體電路裝置,其特徵在於,包括: 一電平移動電路,具有: 一輸入接點,輸入具有一第1振幅的輸入信號, 以及 一輸出接點,輸出具有與該第丨振幅不同的一 第2振幅的輸出信號,並將具有該第i振幅的輸入信號電 平移動至具有該第2振幅的輸出信號; 一電流鏡電路,對該輸出接點充電或放電;以及 一開關電路,在輸入信號反轉後直至輸出信號反轉期 間,使該電流鏡電路動作。 • 2·如申請專利範圍第1項所述之半導體積體電路裝置, 其中該開關電路包含: 一第1開關,檢知輸入信號反轉後打開;以及 一第2開關,檢知輸出信號反轉後關閉。 3·如申請專利範圍第1項或第2項所述之半導體積體 電路裝置’其中,將該輸入信號延遲後的延遲輸入信號輸 入到該輸入接點。 4·一種半導體積體電路裝置,其特徵在於,包括: 一電平移動電路,具有: 一輸入接點,輸入具有一第1振幅之輸入信號, 一互補輸入接點,輸入與該輸入信號互補的一 互補輸入信號, 一輸出接點,輸出具有與該第1振幅不同的一 第2振幅的輸出信號,以及 __ 27 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ?,年;7月2
    國91年7用2日 mm 503612 8052ρίΠ/015 A8B8C8D8 經濟部智慧財產局員工消費合作社印« 六、申請專利範圍 一互補輸出接點,輸出與該輸出信號互補的互 補輸出信號,且將具有該第1振幅的輸入信號電平移動至 具有該第2振幅的輸出信號; 一第1電流鏡電路,對該輸出接點充電或放電; 一第2電流鏡電路,對該互補輸出接點充電或放電; 一第1開關電路,在該輸入信號反轉後直至該互補輸 出信號反轉期間,使該第1電流鏡電路動作;以及 一第2開關電路,在與該第1開關電路互補動作的同 時,在該互補輸入信號反轉後直至該輸出信號反轉期間, 使該第2電流鏡電路動作。 5·如申請專利範圍第4項所述之半導體積體電路裝置, 其中,該第1開關電路包含:一第一開關,檢知該輸入信號 反轉後打開;以及一第2開關,檢知該互補輸出信號反轉後 關閉,且 該第2開關電路包含:一第3開關,互補該輸入信號反 轉後打開;以及一第4開關,於該輸出信號反轉後關閉。 6·如申請專利範圍第4項或第5項所述之半導體積體 電路裝置,其中,將該輸入信號延遲後的延遲輸入信號, 輸入給該輸入接點; 將該互補輸入信號延遲後的延遲互補輸入信號,輸入 給該互補輸入接點。 7·—種半導體積體電路裝置,特徵在於,包括: 一第1導電型的第1電晶體,於一第1電極接受一第 1電位,於~'控制電極接受一'輸入信號或一'延遲信號,並將 (請先閱讀背面之注意事項
    本頁) •線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱〉 503612 8052ρίΠ/015 A8B8C8D8 經濟部智慧財產局員工消費合作社印« 六、申請專利範圍 一第2電極電氣連接到一第1輸出接點,其中,該輸入信 號具有該第1電位與該第2電位之電位差,該延遲輸入信 號係爲,使該輸入信號延遲者; 一第1導電型的第2電晶體’於一第1電極接受該第 1電位,於一控制電極接受一互補輸入信號或一延遲互補信 號,並將一第2電極電氣連接到一第2輸出接點,其中, 該互補輸入信號係,與該輸入信號互補,且該延遲互補輸 入信號係爲,使該互補輸入信號延遲者; 一第2導電型的第3電晶體,於一第1電極接受與該 第2電位不同的一第3電位,將一控制電極電氣連接到該 第1輸出接點,且將一第2電極電氣連接到該第2輸出接 點; 一第2導電型的第4電晶體,於一第1電極接受該第 3電位,將一控制電極電氣連接到該第2輸出接點,且將一 第2電極電氣連接到該第1輸出接點; 一第2導電型的第5電晶體,於一第1電極接受該第 3電位,並使一控制電極與一第2電極相互短路; 一第2導電型的第6電晶體,於一第1電極接受該第 3電位,將一控制電極電氣連接到該第5電晶體的控制電 極,且將一第2電極連接到該第2輸出接點; 一第2導電型的第7電晶體,於一第1電極接受該第 3電位,並使一控制電極與一第2電極相互短路; 一第2導電型的第8電晶體,於一第1電極接受該第 3電位,將一控制電極電氣連接該第7電晶體的控制電極, 本紙張尺度適用中國S家標準(CNS)A4规輅(210 X 297公釐) (請先閱讀背面之注意事項
    本頁) · r線. 503612 經濟部智慧財產局員工消費合作社印製 8052pifl/015 B8 六、申請專利範圍 且將一第2電極連接到該第1輸出接點; 一第1導電型的第9電晶體,於該第1電位與該第5 電晶體的第2電極之間串聯相接,於一控制電極接受該輸 入信號; 一第1導電型的第10電晶體,於一控制電極接受該第 1輸出接點之電位; 一第1導電型的第11電晶體,於該第1電位與該第7 電晶體的第2電極之間串聯相接,於一控制電極接受該互 補輸入信號; 一第1導電型的第12電晶體,於一控制電極接受該第 2輸出接點之電位。 8. 如申請專利範圍第7項所述之半導體積體電路裝置, 其中,該第1乃至該第12電晶體爲絕緣閘極型FET。 9. 如申請專利範圍第7項所述之半導體積體電路裝置, 其中,該第5、該第6電晶體組或該第7、該第8電晶體組 中之一組或兩組係由雙載子電晶體所構成。 10. 如申請專利範圍第7項至第9項中任一項所述之半 導體積體電路裝置,其中,該第1、該第2、該第9、該第 11電晶體中,之一或至少一個以上係由雙載子電晶體所構 成。 11. 如申請專利範圍第7項龜第9項之其中任一項所述 之半導體積體電路裝置,其中該第1〇、該第12電晶體中, 之一或至少一個以上係由雙載子電晶體所構成。 12. 如申請專利範圍第7項藍第9項之其中任一項所述 30 • ΙΊ!ΙΙΙΙΙΙΙΙΙ — · I I (請先閱讀背面之注意事項本頁) - ••線- 本紙張尺度適用中國Ξ家標準(CNS)A4規格(210 X 297公釐) A8B8C8D8 503612 8052pifl/015 六、申請專利範圍 之半導體積體電路裝置,其中,該輸入接點之信號的延遲 係,由第1電位變爲第2電位的延遲時間比由第2電位變 爲第1電位情況下的延遲時間大。 --------------^--- (i十先閱•讀背面之注意事項本頁) 線r 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉
TW090119740A 2000-09-05 2001-08-13 Semiconductor integrated circuit apparatus TW503612B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000268849A JP3702159B2 (ja) 2000-09-05 2000-09-05 半導体集積回路装置

Publications (1)

Publication Number Publication Date
TW503612B true TW503612B (en) 2002-09-21

Family

ID=18755560

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090119740A TW503612B (en) 2000-09-05 2001-08-13 Semiconductor integrated circuit apparatus

Country Status (4)

Country Link
US (1) US6696858B2 (zh)
JP (1) JP3702159B2 (zh)
KR (2) KR100453084B1 (zh)
TW (1) TW503612B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7570106B2 (en) * 2002-09-27 2009-08-04 Oki Semiconductor Co., Ltd. Substrate voltage generating circuit with improved level shift circuit
JP4075617B2 (ja) * 2003-01-14 2008-04-16 凸版印刷株式会社 レベルシフト回路
JP3701942B2 (ja) * 2003-01-21 2005-10-05 沖電気工業株式会社 レベル変換回路
JP4502767B2 (ja) 2004-09-29 2010-07-14 株式会社リコー レベルシフト回路
JP4610381B2 (ja) * 2005-03-16 2011-01-12 パナソニック株式会社 レベルシフト回路及びレベルシフト装置
JP2006287797A (ja) * 2005-04-04 2006-10-19 Nec Electronics Corp レベル変換回路
TWI278183B (en) * 2005-07-01 2007-04-01 Au Optronics Corp Shift register and level shifter thereof
WO2007048447A1 (fr) * 2005-10-27 2007-05-03 Semtech Neuchâtel SA Circuit de conversion de niveau de tension
JP4816077B2 (ja) * 2005-12-28 2011-11-16 日本電気株式会社 レベルシフト回路及びそれを用いたドライバ回路
US7474127B2 (en) * 2006-01-06 2009-01-06 Intel Corporation Signal converter
TWI313968B (en) * 2006-07-04 2009-08-21 Au Optronics Corp Vevel shifter circuit
KR100795694B1 (ko) * 2006-08-28 2008-01-17 삼성전자주식회사 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법
JP4607976B2 (ja) 2008-03-07 2011-01-05 株式会社東芝 半導体集積装置
JP5194954B2 (ja) * 2008-03-31 2013-05-08 富士通セミコンダクター株式会社 レベルコンバータ
TWI349438B (en) * 2008-05-09 2011-09-21 Au Optronics Corp Level shifter
JP5295889B2 (ja) 2009-07-07 2013-09-18 株式会社東芝 レベル変換回路
TWI533611B (zh) * 2014-06-18 2016-05-11 奕力科技股份有限公司 電流限制準位調整電路
KR102069356B1 (ko) * 2018-04-26 2020-01-22 연세대학교 산학협력단 커런트 미러 기반의 레벨 시프트 장치 그리고, 그 동작 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4150308A (en) 1977-10-25 1979-04-17 Motorola, Inc. CMOS level shifter
US4486670A (en) 1982-01-19 1984-12-04 Intersil, Inc. Monolithic CMOS low power digital level shifter
JPH04343520A (ja) 1991-05-21 1992-11-30 Mitsubishi Electric Corp レベルシフト回路
US5502405A (en) * 1994-11-08 1996-03-26 Cypress Semiconductor Corporation Method and apparatus for CML/EC to CMOS/TTL translators
US6008667A (en) * 1997-11-19 1999-12-28 Texas Instruments Incorporated Emitter-coupled logic to CMOS logic converter and method of operation

Also Published As

Publication number Publication date
KR20040060881A (ko) 2004-07-06
US6696858B2 (en) 2004-02-24
KR100535346B1 (ko) 2005-12-09
JP2002076882A (ja) 2002-03-15
KR100453084B1 (ko) 2004-10-22
JP3702159B2 (ja) 2005-10-05
KR20020019390A (ko) 2002-03-12
US20020027450A1 (en) 2002-03-07

Similar Documents

Publication Publication Date Title
TW503612B (en) Semiconductor integrated circuit apparatus
US7804346B2 (en) Level converting flip-flop and method of operating the same
US7683668B1 (en) Level shifter
US6885723B2 (en) Shift-register circuit
US7663423B1 (en) Level shift circuit
EP2965425B1 (en) Voltage level shifter with a low-latency voltage boost circuit
JP2004072426A (ja) マスタースレーブフリップフロップ回路
US9525421B2 (en) High speed low voltage hybrid output driver for FPGA I/O circuits
US7554361B2 (en) Level shifter and method thereof
JPS6010812A (ja) ドライバ回路
US7071758B2 (en) Voltage level shifter
US6259299B1 (en) CMOS level shift circuit for integrated circuits
US6853234B2 (en) Level shift circuitry having delay boost
JP2022505337A (ja) ハーフブリッジGaNドライバ応用向けレベルシフタ
EP0810732A2 (en) Differential signal generating circuit having current spike suppressing circuit
JPH04150224A (ja) 集積回路
US7133487B2 (en) Level shifter
US6288603B1 (en) High-voltage bidirectional switch made using high-voltage MOS transistors
KR100530929B1 (ko) 반도체 소자의 시모스 출력 버퍼 회로
KR100261179B1 (ko) 씨모스 전압 레벨 쉬프트 회로
KR100369346B1 (ko) 저전력레벨쉬프터
JPH02196519A (ja) ドライバ回路
KR20000077011A (ko) 레지스터 및 래치 회로
KR100410813B1 (ko) 반도체소자의고속저전력구동회로를구현하기위한인버터
TW541792B (en) MOS output driver circuit providing linear I/V characteristics

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees