TW497103B - Nonvolatile semiconductor memory device - Google Patents

Description

A7 A7

五、發明説明（1 1. 發明範疇： 本發明係關於一種能夠、 及一資料A 门時進仃一資料寫入或抹除動作 2. 相關技藝描述：抹除+導體記憶體裝置。 在f夬閃EEPR〇M(具有可同時抹 EEPROM)的一般操作中 L_ U早日g片快閃 十 田{思—屺憶單元區塊上有一寫 入或抹除動作時，並它+ w —‘ σ丨思早兀區塊是不能存取的。一寫 入動作通常需要數微秒到2 ^ 4± ^ 常需要數百毫秒到1秒的時間二 抹除動作通 丨夬閃EEPROM之资料寫入 動作及資料抹除動作必彡§i素列治a 〃竹馬入 十+ 忭/員達到更快的速度，才能跟得上近 來在微處理器運作速度上的進步。 爲了滿足這種需要，已有能夠在任意一記憶單元區塊上 進仃項取或抹除動作的同時從另—記憶單元區塊讀取资料 =技術被發表出來，例如，標題爲,,能夠在寫人的同時進行 謂取的浮動式問極非可抹除記憶體，，的第6-! 80999號曰本 pen Publication 、標題爲”非可抹除半導體儲存"的 第7-281952號日本公開發表巾請專利、標題爲”非可抹除半 ，體記憶體'·的第5_54682號日本Laid_〇pen pubHeati〇n及標 題爲"非可抹除半導體記憶體裝置"的帛1〇_144〇86號日本公 開發表申請專利。 以下扣參考圖6説明在本申請案之委托人所提出之第1 ο-ΐ 44086號 日本公 開發表 申請專 利中所 揭示的 非可抹 除半導 體記憶體裝置。圖6爲—傳統非可抹除半導體記憶體裝置利 -4 -

497103 A7 B7 五、發明説明（） 2 之私路結構的方塊圖。非可抹除半導體記憶體裝置4〇包含 單晶片之具有同時可抹除區塊的快閃Eeprqm。 如圖6所不’非可抹除半導體記憶體裝置4〇包括2個寫入 電路41和42、2個感測放大器43和44、複數個記憶單元陣列 區塊MA(MA1、MA2.··、MAk)、複數個行解碼器yD(ydi、 YD2···、YDk)、2個列解碼器XD1和XD2及複數個切換電路 sw (SW1、SW2···、SWk-Ι)。 寫入電路41經由一資料匯流排dB-Ι連接到每一該等複數 個行解碼器Y D1到Y D k。寫入電路4 2經由一資料匯流排D B _ 2連接到每一該等複數個行解碼器YD丨到YDk。每一該等複 數個行解碼器YD 1到YDk經由料匯流排DB-1連接到感測放 大器43。每一該等複數個行解碼器Yd丨到YDk經由資料匯流 排DB-2連接到感測放大器44。 該等複數個記憶單元陣列區塊MA1到MAk分別與該等複 數個行解碼器YD 1到YDk對應。 寫入電路4 1和42分別施加一預定的高電壓VPP，用於在 貝料寫入動作中寫入貧料到貧料匯流排D B -1和D B - 2。 經濟部中央標準局員工消費合作杜印製 ----— ---- - I IB·.— — ιϋ_ϋ-1^7, ·ϋϋ I (請先閲讀背面之注意事項再填寫本頁) 該兩個資料匯流排DB-1和DB-2用於在一記憶單元陣列區 塊中執行一資料讀取動作，以及在另一記憶單元陣列區塊 中執行一資料寫入動作。 感測放大器43和44分別感測及放大資料匯流排DB-1和 DB-2中的電流，並在一資料讀取動作中將結果的訊號輸出 到一外部裝置。 每一記憶單元陣列區塊MA包括複數條字組線（word lines) 本紙張尺度適用中國國家榡準（C.NS ) A4規格（210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 五、發明説明（） ~' -- 3 和複數條位元線⑽lines)(圖6並未畫出）。兩個列解碼哭中 :一（例如，列解碼器XD1)連接到記憶單元陣列區_ai ”㈣中-條該等複數條字組線。另一列解碼器（例如，列 解碼斋XD2)連接到記憶單元陣列區塊MAk中之並 等複數條字組線。 八. 3列解碼器則和XD2各根據—輸人位址訊號之_列選擇 部份的訊號位準，幸命出一預定的字組線選擇訊號，指出所 選擇的字組線。 该等複數個行解碼器Ym、YD2··.、¥〇]^各在一寫入資料 到對應的記憶單元陣列區塊MA的動作或從該記憶單元陣列 區塊MA讀取資料的動作中，根據該輸入位址訊號之一行選 擇4伤的汛唬位準，將一選出的位元線連接到資料匯流排 DB-1 或 DB-2 〇 孩等複數個切換電路swi、SW2.··、SWk-Ι各配置在每兩 個相鄰的記憶單元陣列區塊MA之間將這兩個記憶單元陣列 區塊串連起來。例如，切換電路sw丨配置在記憶單元陣列 區塊MA1和MA2之間，而切換電路SW2配置在記憶單元陣 列區塊MA2和MA3之間。 更詳細地説，該等複數個切換開關SW1到SWk-1各包括複 數個切換裝置（圖6並未畫出）。每一切換裝置配置在其中— 對應的記憶單元陣列區塊MA中的一條字組線和另一對靡的 記憶單元陣列區塊Μ A中的一條字組線之間。每一切換電路 中之該等複數個切換裝置係被集體地控制而開（〇n)或關 (off) 〇 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公羡） I 11 i 批衣 -I— 11 n 訂 I I n (請先閱讀背面之注意事項再填寫本頁) A7 五、發明説明（ :I曰由^ :等切換電路SW1到swk]中的一關掉，可以將全 ,U奴數個，己憶單元陣列區塊MA1到Μ从區分成兩個 記憶單元陣列區媸F 一 σ Α品或（吓ρ，一區域包含記憶單元陣列區 塊Μ Α1，另一區代七人、！：， k域包含記憶單元陣列區塊MAk。藉由令列 解碼备XD1選擇記憶單元陣列區塊中的—條字組線， 一且令XD2選擇記憶單㈣列區塊麗中的—條字組線，在 S兩個€ fe單兀陣龍塊中可同時執行_讀取動作及一寫 入或抹除動作。此外，可以同時獨立地執行寫入資料到該 兩個記憶單元陣列區塊區域的動作。 由關掉另不同的切換電路，可以任意地改變每—記 L單7L陣列區塊區域中所包括的記憶單元陣列區塊數目。 然而，傳統的非可抹除半導體記憶體裝置4〇允許針對任 何-記憶單元陣列區塊以八執行一寫入動作及一抹除動作。 因此，傳統的半導體記憶體裝置4〇並不能解決在記憶單元 陣列區塊中資料可能被意外或非法覆寫的這一在非可抹除 兒憶體裝置中的共同問題。 ' 發明概述 按照本發明之半導體記憶體裝置包含複數個記憶單元陣 列區塊，該等複數個記憶單元陣列區塊包括一第一記憶單 凡陣列區塊及一第二記憶單元陣列區塊，資料之寫入及抹 除動作在該一第一記憶單元陣列區塊上進行，資料之讀取 動作在該第二記憶單元陣列區塊中與在該一第—記憶單元 區塊陣列中的讀取及抹除動作同時進行；該半導體記憶體 裝置尚包含複數個分別與該等記憶單元陣列區塊對應的 497103 五、發明説明（ 區塊鎖定設定裝置，哕签 ^ 、〜寺£塊鎖定設定裝置用於將該第二 料5塊陣列^成鎖定的狀態，此狀態下，寫入資 二：：弟二記憶單元區塊陣列的動作和二元 區塊陣列抹除資料的動作是被禁止的。 ^早 在本發明之一且贈音' 益i ^ w . y、、 ，屋等複數個區魏錯定設定 裝二括浮動式閘極M0S電晶體或問鎖電路（lateh ei咖⑴。 裝n = I她例中’該非可抹除半導體記憶體 進二：：包括一記憶體操作及鎖定設定控制裝置，用於 —、：:：'枓到孩一第-記憶單元陣列區塊的動作，或從 :了-兄憶單元陣列區塊讀取及抹除資料的 並促 ;:二:觸二記憶單元陣列區塊對應之區掩鎖定設定 狀讀單元陣龍塊設定在-鎖定狀態，此一 ㈣二記=貧料到該第二記憶單元陣列區塊的動作或從 的。°思早7°陣列區塊讀取及抹除資料的動作是被禁止 裝id，：具體實施例中，該非可抹除半導體記憶體 立麵 /匕括連接控制裝置，此裝置係利用來自咳記 憶體操作及鎖定設定控 Μ ρ 經濟部中央標準局員工消費合作社印製 從哕第一… 裝置的唬加以控制，用於控制 心早元陣列區塊讀取資料的動作及寫入資料到 逐一罘—記憶單元陣列區塊的動作。 -、 至具體實施例中，該第二記憶單元陣列區塊 一。 女王很重要的資訊或不需要覆寫的資訊等之 憶單元 在本1明之一具體實施例中，每—該等複數個記 -8- 本紙張尺度適用中国^標。21(^71¥7

五 發明説明（ 陣列區塊各包含：複數個非可抹除記憶體電晶m可 被寫入到這些電晶體或從這些電晶體被讀取及抹除：兮等 複數個非可抹除記憶體電晶體排列成具有複數個列及複數 個仃的矩陣’每一该等複數個非可抹除記憶體電晶體具有 -控制閘極、一汲極和一源極；複數條字組線，每一條這 些芋組線連接到該等複數個列中之一對應的列的非可抹除 記憶體電晶體的控制閘;複數條位元線，每一條這些尸 元線連接到該等複數個行中之—對應的行的非可抹除記 憶體電晶ft的H -共同的源極，連接到所有該等複 數個非可抹除記憶體電晶體的源極；複數個列解碼器， 每一這些列解碼器用#根據一輸入位址訊號之列選擇訊 號部份的-訊號位準來輸出—字組線選擇訊號；及複數 個行解碼器，每一這些行解碼器用於根據一輸入位址訊 唬I行選擇訊號部份的一訊號位準來輸出一位元線選擇 訊號。該等複數個記憶單元陣列區塊包括至少3個記憶單 元陣列區塊。 因此本發明所提供之非可抹除半導體記憶體裝置具備防 止一兄憶早7L陣列區塊中之資料被意外或非法覆寫的優 點。 熱知此技藝者在參考附圖並閱讀且了解以下的詳細説明 之後，必此明瞭本發明之此一優點或其它優點。 圖示簡單説明 圖1爲&知、本發明之一例子的非可抹除半導體記憶體裝置 之結構的方塊圖； ---------裝------II------^ (請先閱讀背面之注意事項再填寫本頁} 經濟部中央標隼局員工消賢合作社印製 本紙張尺度賴作n

4V/1UJ A7 Β7 五、發明説明（ 圖2所示爲阻止扁R】、匕—、L 中執行-資料窝入:非可抹除半導體記情m 圖；肩入動作及-資料抹除動作的操二: ^! (請先閱讀背面之注意事項再填寫本頁) 圖3爲圖！所示之非可抹除半導體記情 每-記憶單元陣列區塊的電路圖；。裝置中所… 圖4馬圖1所示之非可抹除半導體記 -非可抹除記憶體電晶體的寫入動作；裝置中所包含之 =馬111所π之非可抹除半導體記憶體裝置中所包本之 一可抹除記憶體電晶體的抹除動作；及 ϋ 圖圖6爲—傳統之非可抹除半導體記憶體裝置之結構的方塊 發明詳細說明 以下將參考附圖，以舉例的方式説明本發明。 、圖u按照本發明之—例子的非可抹除半導體記憶體裝置 1之結構的方塊圖。 線 經濟部中央標準局員工消費合作社印製 如圖1所示，非可抹除半導體記憶體裝置丨包含一用於 接收及輸出一貧料訊號之輸入/輸出緩衝器2、一連接到該 幸則入/輸出緩衝态2之寫入電路3、一連接到該輸入/輸出緩 衝器2之感測放大器4、一連接到寫入電路3且連接到感測 放大器4之作爲一連接控制裝置的讀/寫切換電路$。更詳 細地説，該輸入/輸出緩衝器2之一輸出連到該寫入電路3 之一資料寫入輸入。該輸入/輸出緩衝器2之一輸入連到該 感測放大器4之一資料讀取輸出。該讀/寫切換電路5連到 該寫入電路3之一資料寫入輸出以及連到該感測放大器4 10- 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 497103 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ 之一資料讀取輸入。 非可抹除半導體記憶體裝置丨進一步包含複數個資料匯流 排DB (DB-1到DB-k)、複數個分別經由該等複數個資料匯流 排DB-1到DB-k連接到該讀/寫切換電路$之行解碼器yd (YD1到YDk)、複數個分別與該等複數個行解碼器YDl到 YDk^ 5己·[*思單元陣列區塊μα (ΜΑ 1到MAk)，以及複數個分 別與該等複數個記憶單元陣列區塊MA1到MAk對應之列解 碼态XD (XD1到XDk)。該等複數個記憶單元陣列區塊MA可 爲3個或更多的記憶單元陣列區塊Ma。此情況下，可在寫 入資料到一區塊的同時，從另一區塊讀取資料，而且可以 提供一 OTP區塊（以下將説明）。 非可抹除半導體記憶體裝置1進一步又包括一用於接收一 位址訊號的輸入緩衝器6，該位址訊號用於在每一記憶單元 陣列區塊中指定的一記憶單元。該輸入緩衝器6連接到每一 該等複數個行解碼器YD1到YDk，而且連接到每一該等列解 碼务XD 1到XDk。爲簡明起見，圖1所示的輸入緩衝器$只連 接到行解碼器YD 1和列解碼器XD 1。 在以下的説明中，一第一記憶單元陣列區塊將會稱作，，一 第一記憶單元陣列區塊MAx"。連接到該一第一記憶單元陣 列區塊MAx的一資料匯排流將會稱爲，’資料匯流排dBx"。 一與該一第一記憶單元陣烈區塊Μ Αχ不同的第二記憶單元 陣列區塊將會稱爲"第二記憶單元陣列區塊MAy”。連接到 違弟一 έ己i思早元陣列區塊M Ay的一資料匯排流將會稱爲"資 料匯流排DByπ。該一第一記憶單元陣列區塊ΜΑχ*第二記 -11 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ---------抑衣------1Τ------# (請先閲讀背面之注意事項再填寫本頁) ^/103 ^/103 Α7 Β7

五、發明説明（） y 憶單元陣列區塊M Ay可以是該等複數個記憶單元陣列區塊 (MA1到MAk)中的任何一。 寫入電路3在一資料寫入動作中輸出一寫入訊號（一用於 寫入之預定的高電壓VPP)到讀/寫切換電路5。 感測放大器4感知來自該讀/寫切換電路5的讀取電流，加 以放大，並在一資料讀取動作中將它輸出到輸入出^緩^ 器2。 讀/寫切換電路5係利用從一寫入狀態機器7 (以下將説明、 傳送過來的記憶體操作控制訊號加以控制，並針對一資料 讀取動作及一資料寫入或抹除動作進行連接=制 (connection control)。例如，讀/寫切換電路5連接資料匯流 排DBx和感測放大器4，也連接資料匯流排DBy和寫入電路g ，以便同時進行一資料讀取動作及一資料寫入動作。 圖3爲每一該等複數個記憶單元陣列區塊河八之電路圖。 如圖3所示，每一該等數個記憶單.元陣列區塊ma包含複數 條字組線W 數條位元線B及複數個分別㉟置於該等字組 線w和該等位元線B交點附近的浮動式問極咖電晶體η(作 爲記憶單。以此方 <，該等浮動式閘極咖電晶體㈣ 列成一矩陣。同一列電晶體·^的控制閘極^連接到同一條字 組線W ’同—行電晶體T r的没極D連接到同—條位元線β。 所有電晶體Τι·的源極S連在—起形成_共同的源極。 每-該等複數個行解碼器YD (圖υ具有一輸出，由此一 輸出連制對應的記憶單元睁列區塊Μ的複數條位元線Β 之-，措以使該位元線連接到對應的資料匯流獅（亦即 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁〕 麵濟部中央榡準局員工消費合作社印製 -12- /ίυό 經濟部中央標準局員工消費合作社印製 、發明説明（ ί υ ’每一行解碼器¥1)輸出一指定的位元線選擇訊號）。用於輸 入或輸出資料之該位元線係根據一輸入位址訊號之一行選 擇邵份的訊號位準作選擇，該輸入位址訊號係用於指定對 應之記憶單元陣列區塊Μ Α中的一記憶單元。 每—該等複數個列解碼器XD具有一輸出，在一寫入資料 到對應的記憶單元陣列區塊MA的動作或從該記憶單元陣列 區塊MA讀取資料的動作中，由此一輸出連接到對應的記憶 單7陣列區塊ΜΑ的複數條字組線w之一（亦即，每一行解碼 态XD輸出一預定的位元線選擇訊號，即用以控制電晶體h 使其打開或關閉的訊號）。該字組線係根據該位址訊號之一 列選擇部份的訊號位準作選擇。 用於1買取、寫入或抹除資料的預定電壓提供給每一記 憶體陣列區塊ΜΑ的共同源極（接地電壓値用於寫入或讀取 貧料，高電壓値VHH用於抹除資料）。一用於寫入資料的高 電壓VPP提供給等複數條位元線β的每一條。 圖4爲每一浮動式閘極MOS電晶體Tr的一寫入動作。如圖 4所示，電晶體Tr包含一浮動式閘極F，它位在控制閘極G的 下面。该舄入動作係藉由注入通道熱電子…以⑽幻 electronics)來達成，該等電子由於汲極D附近相對於浮動閘 極F的高電場値’因而獲得高能量。圖5爲每一浮動問極 MOS電晶體Tr的一抹除動作。如圖5所示，該抹除動作係藉 由從浮動閘極F通到源極S的一 Fowler-Nordheim電流來達 成。 回到圖1，該非可抹除半導體記憶體裝置1尚包含作爲記 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) -13- 497103 A7 _________ B7 五、發明説明（11 ) 憶操作及鎖足設定控制裝置的寫入狀態機器（WSM) 7 (如前 述），以及複數個區塊鎖定設定選擇[(匕丨到^㈡。寫入狀態 機器7連接到輸入/輸出緩衝器2、輸入緩衝器6及一輸入緩 衝器8。輸入緩衝器8接收用於一記憶操作及一鎖定設定操 作之多種不同的控制訊號。該等多種不同的控制訊號包括 ，例如，一區塊鎖定命令訊號、一區塊鎖定位址訊號及一 1己憶命令訊號（亦即，一讀/寫訊號或一抹除訊號）。 區塊鎖定設定選擇L1到Lk分別與記憶單元陣列區塊MA1 到MAk對應’且具有與那些使用浮動式閘極m〇s電晶體Tr 的記憶單兀陣列區槐ΜΑ類似的結構。區塊鎖定設定部份L i 到Lk使對應的記憶單元陣列區塊…八進入一鎖定狀態，此狀 態下，寫入資料到該對應的記憶體陣列區塊^^八的動作以及 攸居對應的A fe體陣列區塊μα抹除資料的動作會被一鎖定 位元阻止。 寫入狀態機器7扮演一小型CPU (中央處理單元）的角色， 並根據一預足的指令來執行一記憶操作及一鎖定設定操 作。 在i己憶操作方面，寫入狀態機器7寫入資料到一記憶單元 陣列區塊MA，從該記憶單元陣列區塊μα抹除或讀取資料 。資料是寫入到每一記憶單元陣列區塊中的每一記憶單元 或從每一記憶單元陣列區塊中的每一記憶單元讀取，然而 ，資料是從每一記憶單元陣列區塊Μ Α整體地抹除。 在鎖定設定方面，寫入狀態機器7促使每一區塊鎖定設定 部份L利用一鎖定位元使對應的記憶單元陣列區塊^!八進入 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 497103 A7 B7 12 五、發明説明（ 鎖走狀怨。藉由鎖定設定的動作，可以將任何一記憶單 元陣列區塊MA設定成一 OTP (one time pr〇grammable)區域 ，儲存在此區域中資料是禁止覆寫及抹除的。可將至少一 記憶單元陣列區塊乂八可設定成一 〇τρ區域。儲存在〇τρ區 域中的資料可以被讀取。資料可自由地寫入到不是〇τρ區 域的記憶單元陣列區塊或從這些記憶單元陣列區塊抹除。 在一 ΟΤΡ區域中，安全上很重要的資訊或不需要覆寫的資 訊一旦被寫入，它們就會受到保護‘。 非可抹除半導體記憶體裝置1的運作方式如下。 首先，要舄入的資料訊號被輸入到輸入/輸出緩衝器2。 資料訊號經由寫入電路3輸入到讀/寫切換電路5。此時，一 用於指定一記憶單元的位址訊號經由輸入緩衝器6輸入到該 等複數個行解碼器YD及該等複數個列解碼器又]〇中。該資料 訊號及位址訊號也輸入到寫入狀態機器7。各種不同控制訊 號中，也有一讀/寫訊號經由輸入緩衝器8輸入到寫入狀態 機器7。 一 每一行解碼器YD根據該位址訊號之一行選擇部份的一訊 號位準，將選出來的每一記憶單元陣列區塊（例如，2個選 出來的記憶單元陣列區塊MAx和MAy)連接到對應的資料匯 流排DB。每一列解碼器XD根據該位址訊號之一列選擇部份 的-訊號位準，輸出每一該等選出之記憶單元陣列區塊 Μ Αχ和M Ay的一字組線選擇訊號。 寫入狀態機器7將讀/寫訊號解碼，以便控制讀/寫切換電 路5的讀/寫切換。此一切換動作使得，例如，資料讀取動 批衣 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -15- 497103 經濟部中央標準局員工消費合作社印製 A7 — _____B7 五、發明説明（） 13 7 作和資料寫入動作能夠同時進行。更明確地説，例如，當 連到一第一記憶單元陣列區塊MAx之資料匯流排dBx以及 連到一第二記憶單元陣列區塊MAy之資料匯流排DBy兩者 由謂/寫切換電路5分別連接到感測放大器4及寫入電路3時 ，可同時執行一從該一第一記憶單元陣列區塊讀取資料區 塊MAx的動作和一寫入資料到該第二記憶單元陣列區塊讀 取資料MAy的動作。 寫入貧料到一 OTP區域或從一 〇Τρ區域讀取或抹除資料與 寫入資料到一非OTP區域或從一非〇TP讀取或抹除資料是使 用不同的命令訊號。 以下將參考圖2，説明要在資料寫入到一 〇ΤΡ區域之後禁 止一寫入貧料動作或一資料抹除動作的操作流程。 在步驟S 1，一區塊鎖定命令訊號輸入到寫入狀態機器 7(圖1)。在步驟S2，寫入狀態機器7判定該輸入訊號是否爲 一區塊鎖足命令訊號。若判定該訊號爲一區塊鎖定命令， -J進行步驟S3。在步驟S3，設定記憶單元陣列區塊μα之區 塊鎖定設定部份L中的一鎖定位元，以一和區塊鎖定命令訊 號一起輸入到寫入狀態機器7的區塊鎖定位址訊代表。當該 鎖定位元以此方式加以設定時，其値變成1，表示記憶單元 陣列區塊ΜΑ是在鎖定狀態中。 當步驟S2判定該訊號不是一區塊鎖定命令訊號時，便由 步驟S4判定鎖定位元是否爲！。若鎖定位元被判定爲1，則 回到步驟S 1。直到記憶單元陣列區塊μα從鎖定狀態釋放出 來以前’寫入資料到此一記憶單元陣列區塊Μ Α的動作和從 (請先閱讀背面之注意事項再填寫本頁j •裝 -訂 -16- A7 B7 五、發明説明（ 此=憶單元=列區塊MA抹除資 “驟S4判足鎖定位元不是〗，則在 除半導體記憶it裝£1，使它 ^非了抹 式。 更 口忮成千吊的記憶體操作模 在前述之禁止操作的期間，資料在⑽ 憶單元陣列區塊河八都—樣可以 彺匕=己 到其它記憶單元陣列E:MA=地被謂取。在寫入資料 次 E鬼^八的同時，可以從〇ΤΡ區域讀取 MA ·因A ’可以在寫入資料到-第-記憶單元陣列區塊

Ax或從計第—記憶單元陣列區塊ΜΑχ抹除資料的同時 ，從一第二記憶單元陣列區塊MAy讀取資料。 當資料寫入到一記憶單元陣列區塊MAy之後輸入了一區 塊鎖定命令，此時宜次ϋ 、、 舄入貝枓到茲記憶單元陣列區塊MAy :動作或從該記憶單元陣列區塊MAy抹除資料的動作會被 禁止。因& ’可以保護安全上很重要的資訊或不需要覆寫 的資訊。在區塊鎖定命令輸入之前，資料可窝入及覆寫任 何的次數。 A述在L、本發明之一非可抹除半導體記憶體裝置 中，從任意-記憶單元陣列區塊讀取資料的動作和寫入資 料到另-記憶單7C陣列區塊或從該另一記憶單元陣列區塊 抹除資料的動作可以在一塊晶片中同時進行。此外，一區 塊鎖足設足邵份使記憶單元陣列區塊進入一鎖定狀態時， 儲存在與該區塊鎖定設定部份對應之記憶單元陣列區塊中 的賞料是禁止覆寫或抹除的，因而可受到保護。此一鎖定 系統對於不應被意外或非法覆寫的資訊或不需要覆寫的資 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 ： 297公釐） 裝 訂 線 經濟部中央標準局員工消費合作社印製 497103 五、發明説明（ 訊而言非常有用。 此—了以自由地嬪取這些資料。雖然儲存在 „ 〜7F列區塊中的資料是被鎖定的，但其它吃 早凡陣列區塊中的資料ο 了 — b 如一 T的貝枓疋可以寫入、讀取或抹除的。 在可述的例子中，該區塊 極_電晶體所構成。另—種二，L疋由，式閉 . v 再成另種可能的作法是，該區 故疋邵份是由—用於設定— 貞疋 所構成。 ^存為中的一位凡的閃鎖電路 在削述的例子中矣一 , 〇〇 一 甲母6己彳思早兀陣列區塊選擇性地施加 貝取、抹除或寫人資料的預定電壓（接地電壓用 入及讀取，高電壓刪用於抹除）到該共同的雜發明 ^ 系統’而疋’亦週用於施加-具有負電壓的 子I線選擇訊號到廳電晶體的控制閘極以及施加— 電壓到該共同源極以㈣資料的系統，或適用於—通道抹 ^手'統H统把電荷拉到—介於利用—絕緣層加以互相 分開之一浮動閘極與一通道之間的平面。 、：則逑’桉照本發明，寫入資料到一記憶單元陣列區塊 或從該記憶單it陣列區塊抹除資料的動作以及從另—記 憶單元陣列區塊讀耳又資料的動料以在一塊時 進行。 q T U呷 / 2一步按照本發明，該記憶體操作及鎖定設定控制裝置 很容易讓一區塊鎖定設定裝置使對應的記憶單元陣列區塊 進入-鎖定狀態，此狀態下，寫入資料該記憶單元陣列區 塊的動作或從該記憶單元陣列區塊抹除資料的動作是被禁 止的。儲存在此種記憶單元陣列區塊中的資料可避免被意 18- 本紙張尺度適财H ϋ家標準（CNS )Α4規格（21〇1< 297公釐)— ---------¾.------、玎------線 (請先閱讀背面之注意事項再填寫本頁} A7

實 定 覆寫或抹除。這對於儲存安全上很 或不需要覆寫的資邙而丄非$ 士 ^ ^ 1 W貝Λ而舌非常有用。不需要覆寫的資訊有 ^如’ BIOS (基本輸入-輸出資訊系統）資訊。 α 、在桅在鎖定狀怨中的記憶單元陣列區塊讀取資料 的同時’寫入資料到另一不是在鎖定狀態中的記憶單元陣 列區塊。 曰在-該等複數個區塊鎖定設定裝置包括浮動閘極m〇s電 晶體或問鎖電晶體的具體實施例中，該等區塊鎖定設定裝 置可設計成具有簡單的結構。 在八備冗彳思體操作及鎖定設定控制裝置的具體 她例中，茲記憶單元陣列區塊可以很容易地進入一銷 狀態。 ” 發明可應用於-包含由非可抹除記憶體電晶體排列成 矩陣所構成之記憶單元的記憶體裝置。 熟知此技藝者很容易即可做出各種其它的修改，而不偏 離=發明之範圍及精神。因此’後附中請專利範圍並不限 於前述的説明，而應廣義地解釋。 ---------裝—. (請先閲讀背面之注意事項再填寫本頁} 經濟部中央標準局員工消費合作社印製 -19·

Claims (1)

1. 497103

   經濟部智慧財產局員工消費合作社印制π L 一種非可抹除半導體記憶體裝置，該裝置包含： 複數個記憶單元陣列區塊，該等複數個記憶單元陣列區 塊包括一第一記憶單元陣列區塊及一第二記憶單元陣列區 塊，資料之寫入及抹除動作在該一第一記憶單元陣列區塊 上進行，資料之讀取動作在該第二記憶單元陣列區塊中與 在該一第一記憶單元區塊陣列中的讀取及抹除動作同時進 行；及 複數個分別與該等記憶單元陣列區塊對應的區塊鎖定設 疋裝置’用於將該第二記憶單元區塊陣列設定成鎖定的狀 悲，此狀態下，寫入資料到該第二記憶單元陣列區塊的動 作以及從該第二記憶單元陣列區塊抹除資料的動作是被禁 止的。 2·如申請專利範圍第1項之非可抹除半導體記憶體裝置，其 中该等複數個區塊鎖定設定裝置包括浮動式閘極M〇s電晶 體或問鎖電路。 3. 如申請專利範圍第丨項之非可抹除半導體記憶體裝置，該 裝置進一步包含一記憶體操作及鎖定設定控制裝置，用於 執行寫入資料到該一第一記憶單元陣列區塊的動作、從該 一第一圮fe'單元陣列區塊讀取資料的動作及抹除資料的動 作，並促使至少一與該第二記憶單元陣列區塊對應之區塊 鎖足没定裝置將該第二記憶單元陣列區塊設定成一鎖定狀 態，此狀態下，寫入資料到該第二記憶單元的動作以及從 該第二記憶單元抹除資料的動作是被禁止的。 4. 如申請專利範圍第3項之非可抹除半導體記憶體裝置，該 -20- 本紙張尺度綱中關家鮮（CNS)A4規格⑵G X 297公爱） . 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 六、申請專利範圍 裝置進一步包含—連接控制裝置，此連接栌 來自該記憶體操作及鎖定設定控制裝置“置係利用 控制，用於控制從該第二記憶單元_區_=號加以 作及寫入資料到該一第一記憶單元陣列區塊的動：料的動 5.:::專第1項之非可抹除半導體記憶體二，t 中s罘一记丨思早元陣列區塊包含至少一安 - 訊或不需要覆寫的資訊。 要的資 6·如申請專利範園^項之非可抹除半導體記憶 中每一該等複數個記憶單元陣列區塊各包含： 匕，其 杈數個村抹除記憶體電晶體，資訊可被寫入到這些兩 弘叩姐棑列成具有複數個列及複數個行的矩陣，每 -該等複數個非可抹除記憶體電晶體具有—控制閘極、一 没極和一源極； 稷數條子1線’每—條—字組線連接到該等複數個列中 之7對應的列的非可抹除記憶體電晶體的控制閘極； 複數條位疋線，每一條這些位元線連接到該等複數個行 中（對應的行的非可抹除記憶體電晶體的汲極； 共同的源極’連接到所有該等複數個非可抹除記憶體 電晶體的源極； 複數個列解碼⑨’每—這些列解碼器用於根據—輸入位 址訊號之列選擇訊號部份的一訊號位準來輸出一字組線選 擇訊號；及 I數個行解碼咨，每一這些行解碼器用於根據一輸入位 本紙張尺度_巾 - 21 - 497103 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 ^、申請專利範圍 址訊號之行選擇訊號部份的一訊號位準來輸出一位元線選 擇訊號； 其中該等複數個記憶單元陣列區塊包括至少3個記憶單 元陣列區塊。 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝.-------訂---------線 (請先閱讀背面之注意事項再填寫本頁)