TW492110B - Electrical wiring of integrated circuit and its manufacturing method - Google Patents

Description

49211ο 經濟部智慧財產局員工消費合作社印制衣 A7 B7 1、發明說明（） 本發明涉及一種積體電路中佈線平面之介電質塡料。 積體電路由許多單一結構所構成，各單一結構大部份 配置在基板之各層中。電子元件（例如，電阻，電容，二 極體，電晶體等等）通常製作在基板中。各別元件之電性 連接然後在其上方之一個或多個佈線平面（所謂金屬化平 面）中達成。 電性連接所用之方法是在基板上沈積一種導電層。然 後以微影術方法使導電層被結構化，以形成各導電軌（其 間具有溝渠）。溝渠中通常以氧化矽所構成之介電質塡入 。因此使用已摻雜之氧化矽，例如硼矽酸鹽玻璃，磷矽 鹽玻璃或砷矽酸鹽玻璃或這些材料之混合物。已摻雜之 矽酸鹽玻璃在高溫時會融合。因此可在溝渠中塡入一種 隔離用之介電質。 摻雜之矽酸鹽玻璃當然有缺點：其具有很高之介電常 數（大約是4)。高的介電常數對電性連接線（其由於高的 介電常數而具有很小之電容）上之信號傳送速率有不利之 影響。較大之電容會造成較大之RC時間常數。此種較大 之RC時間常數所造成之問題在將來會更明顯，由於一般 總是傾向於更小之元件而使各別導電軌之間之距離更小 ，這樣會造成更大之電容。 隨著電路持續地變小而來之其它問題是已摻雜之矽酸 鹽玻璃之有限之流動性。在導電軌之間通常越來越小之 溝渠中會形成所謂縮孔（Lunker)，已摻雜之矽酸鹽玻璃 不會進入各縮孔中。各縮孔會聚集令人不悅之特性’即 本紙張尺度適用中關家標準（CNS)A4規格（21〇 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

492110 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（） ，濕氣。在積體電路焊接時所受到之溫度過程中，此積 體電路會由於所聚集之濕氣之蒸發而爆裂且因此而不可 使用。 其它缺點是：已摻雜之矽酸鹽玻璃層具有高的反射性 ’其在隨後之微影術步驟中會造成錯失之曝光及錯誤之 製程。 本發明之目的是提供一種積體電路之佈線平面用之介 電質層，其具有良好之塡充性和流動性，較小之介電質 常數以及在微影術步驟時可抑制反射之發生。 依據本發明，此目的是藉由積體電路之電性佈線來達 成，此積體電路具有： -一個基體； -一個導電層’其配置在基體上且須被結構化，使其具 有：第一導電軌，第二導電軌以及介於第一導電軌和 第二導電軌之間的溝渠； -第一介電質層，其配置在導電層上且至少一部份塡入 溝渠中； -第一介電質層包含聚合物材料聚苯駢噚唑及/或聚正 萡烯及/或其衍生物。 除了聚苯駢噚唑之外’仍有其它材料可適用，其同樣 可藉由離心分離載淸載濁（s p i η ◦ η )而塗佈在晶圓上。此 類材料包括：無機材料，例如，氫砂氧院；有機材料， 例如’聚苯駢噚唑’聚醯亞胺，二苯駢蒽，聚正萡烯及 聚四氟乙烯及其衍生物，特別是其氟化物衍生物。 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

492110 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 就此方法而言，上述目的是藉由積體電路之佈線之製 造方法來達成，其具有以下各步驟： -在基體上形成導電層； -在導電層被結構化，以便形成第一導電軌，第二導電 軌和一種介於第一導電軌和第二導電軌之間之溝渠； -在導電層上使一種由聚合物構成之第一介電質層離心 式地分離，使溝渠之至少一部份被塡入，此聚合物包 含聚苯駢噚唑及/或聚正萡烯及/或其衍生物。 較佳之其它形式描述在申請專利範圍各附屬項中。 聚合物材料聚苯駢噂唑（ΡΒ0)之特徵是：其可藉由離心 式分離塗層法（Sp i n Coa t i ng )施加而成且因此而可塡入 最小之行中而不會有縮孔存在。這樣可防止中空區，中 空區在 HAST( Hum i d i t y Acceleration Stress Test)-Te s t時會聚集濕氣且在隨後之加溫過程中會爆裂 (Pop c 〇 r η - E f f e c t )。除了此種明顯之平面化特性外， 聚苯駢噚唑在其硬化之後可顯示其耐高溫性直至大於 400°C且具有一種低的吸濕性。此外，聚苯駢噚唑之介電 常數在已硬化之狀態中是小於2 . 9。此種較小之介電常數 由於較小之寄生性電容而可使積體電路中之信號較快。 此外，聚苯駢噚唑由於其吸收性而可在隨後之微影術曝 光步驟中防止反射現象。因此可在隨後之微影術步驟中 達成一種非常優良之解析度。 在本發明之配置之有利之特徵中，在介電質層上方配 置氮化砂層。此氮化矽層之優點是：其可用作鈍化層， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------·#-------訂---------鲁· (請先閱讀背面之注意事項再填寫本頁) 492110 A7 B7_ 一 五、發明說明（4 ) 其對水蒸氣，鹼離子以及其它有腐蝕性作用之材料都具 有明顯之阻擋作用。 (請先閱讀背面之注意事項再填寫本頁) 在本發明之配置之其它有利之實施形式中，在第一介 電質層和氮化矽層之間配置氧化矽層。 在本發明之配置之其它有利之特徵中，在第一介電質 層上方配置一種由聚苯駢曙1:1坐或光敏之聚醯亞胺 (polyimid)所構成之第二介電質層。 本發明之實施例以下將依據圖式來詳述。 圖式簡單說明： 第1圖先前技藝之佈線用之層結構。 第2圖本發明之層結構。 第3圖本發明之另一種層結構。 在這些圖式中，相同之參考符號表示相同元件或功能 相同之元件。 經濟部智慧財產局員工消費合作社印製 第1圖中顯示先前技藝中佈線之層結構。基體1可包含 電子元件，例如，電阻，電容，二極體，電晶體，鈍化 層等等。在基體1上沈積一種導電層2。導電層2通常由金 屬（例如，鋁或銅）所形成。須對此導電層2進行結構化， 使形成第一導電軌3和第二導電軌4以及介於此二個導電 軌之間之溝渠5。然後沈積一種已摻雜之矽酸鹽玻璃且須 進行一種加溫步驟使其流動，以便塡入溝渠5中而形成氧 化矽層7。然後在氧化矽層7上形成一種氮化矽層8，其用 作鈍化層而具有明顯之阻擋作用。然後在氮化矽層8上形 成第二介電質層9。第二介電質層9用作光敏層（光阻）且 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ' 492110 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 例如由聚醯亞胺，光敏之聚醯亞胺，聚醯亞胺衍生物’ 聚苯駢噚唑，光敏之聚苯駢噚唑或聚苯駢噚唑之衍生物 所構成。 請參考第2圖，本發明不同於第1圖之處是：使用第一 介電質層6來塡入溝渠5中且覆蓋該導電層2及第一導電軌 3和第二導電軌4。第一介電質層6，例如是一種聚合物材 料聚苯駢噚唑。本發明第一介電質層6由聚苯駢噚唑構成 時所具有之優點是優異之塡入特性，較小之介電常數（其 小於2.9 )且在隨後之微影術步驟中反射性可降低。 參考第3圖，在介電質層6上形成氮化矽層8。第2圖之 實施例中與此不同之處是首先在介電質層6上形成氧化矽 層7且此層7上只形成氮化矽層8。 其它優點是：介電質層6作爲此種通常受機械應力之氮 化矽層8用之應力降低層且因此可降低或消除各種整合上 之問題（其由氮化矽層之機械應力所造成）。此外，第3圖 中此介電質層6之層厚度可較第1圖中氧化矽層7之層厚度 還小，這樣可使隨後之乾飩刻步驟（用來形成鈍化層之開 口）較快且較經濟地進行。 符號之說明 1……基體 2.....導電層 3……第一導電軌 4.....第二導電軌 5……溝渠 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------··-------訂---------^1^· (請先閱讀背面之注意事項再填寫本頁) 492110 A7 __B7 五、發明說明（6 ) 6 .....第一介電質層 7 .....氧化5夕層 8 .....氮化矽層 9 .....第二介電質層 (請先閱讀背面之注意事項再填寫本頁)

Aw--------tr--------- ί 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 492110 汾“-月,日修正/更正，補光 六、申請專利範圍 第89 12687 1號「積體電路之電性佈線及其製造方法」專利案 (91年5月修正） Λ申請專利範圍 1. 一種積體電路之電性佈線，其包括： -一個基體（1); -一種導電層（2)，其配置在基體（1)上且須被結構化，使 其具有第一導電軌（3)，第二導電軌（4)和一種介於第一 導電軌（3)，第二導電軌（4)之間之溝渠（5)， -一種第一介電質層（6)，其配置在導電層（2)上且至少一 部份塡入溝渠（5)中， 其特徵爲：第一介電質層（6)包含聚合物材料聚苯駢曙 唑及/或聚正萡烯及/或其衍生物。 2·如申請專利範圍第1項之積體電路之電性佈線，其中在 第一介電質層（6)上方配置一種氮化矽層（8)。 3. 如申請專利範圍第2項之積體電路之電性佈線，其中在 介電質層（6)和氮化矽層（8)之間配置一種氧化矽層（7)。 4. 如申請專利範圍第1，2或3項之積體電路之電性佈線， 其中在第一介電質層（6)上方配置一種第二介電質層（9)， 其材料是與第一介電質層（6)者相同。 5. 如申請專利範圍第1，2或3項之積體電路之電性佈線， 其中第一介電質層（6)之材料之介電常數小於3.5。 6. 如申請專利範圍第1項之積體電路之電性佈線，其中該 聚合物材料包含聚苯駢噂唑，聚正萡烯，聚醯亞胺及/ 或二苯駢蒽之氟化之衍生物。 492110 六、申請專利範圍 7. —種積體電路之電性佈線之製造方法，其包括以下各步 驟： -在基體（1)上形成導電層（2)， -對此導電層（2)進行結構化，使形成第一導電軌（3)，第 二導電軌（4)和一種介於第一導電軌（3)和第二導電軌（4) 之間之溝渠（5)， 其特徵爲：由聚合物所構成之第一介電質層（6)在導電 層（2)上以離心方式而分離，以便塡入此溝渠（5)之至少一 部份中，此聚合物包括聚苯駢噂唑及/或聚正萡烯及/ 或其衍生物。 8. 如申請專利範圍第7項之方法，其中在第一介電質層（6) 上方形成氮化矽層（8)。 9. 如申請專利範圍第8項之方法，其中在介電質層（6)和氮 化矽層（8)之間形成一種氧化矽層（7)。 10. 如申請專利範圍第7, 8或9項之方法，其中在第一介電 質層（6)上方形成第二介電質層（9)，其材料是與第一介電 質層（6)者相同。