WO2003063244A1 - Integrierte schaltungsanordnung - Google Patents

Integrierte schaltungsanordnung Download PDF

Info

Publication number
WO2003063244A1
WO2003063244A1 PCT/DE2003/000256 DE0300256W WO03063244A1 WO 2003063244 A1 WO2003063244 A1 WO 2003063244A1 DE 0300256 W DE0300256 W DE 0300256W WO 03063244 A1 WO03063244 A1 WO 03063244A1
Authority
WO
WIPO (PCT)
Prior art keywords
integrated circuit
circuit arrangement
wiring level
arrangement according
wiring
Prior art date
Application number
PCT/DE2003/000256
Other languages
English (en)
French (fr)
Inventor
Axel Hülsmann
Original Assignee
Mergeoptics Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10214075A external-priority patent/DE10214075A1/de
Application filed by Mergeoptics Gmbh filed Critical Mergeoptics Gmbh
Priority to US10/502,445 priority Critical patent/US20050077540A1/en
Publication of WO2003063244A1 publication Critical patent/WO2003063244A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to an integrated circuit arrangement based on III / V semiconductors with at least one active component and a multilayer arrangement of wiring levels.
  • the switching speed determines how quickly desired functions can be carried out when using the integrated circuit arrangement.
  • the switching speed is now largely determined by the type and selection of the wiring of the semiconductor components used in the integrated circuit arrangement.
  • multilayer wiring techniques from silicon technology are used for the wiring of integrated circuit arrangements based on III / V semiconductors.
  • several wiring levels are arranged in layers one above the other and connected via vias.
  • the object of the invention is to provide an improved integrated circuit arrangement of the type mentioned at the outset, which can be produced at reduced cost and inexpensively.
  • a metallization layer with a metal contact of the at least one active component is formed as a lower one of the wiring levels.
  • the metallization layer which comprises the metal contacts for contacting the active components in the integrated circuit arrangements, is additionally formed as a wiring level.
  • the degree of integration of the circuit arrangement is increased in this way.
  • Manufacturing the metallization layer as a wiring level has the additional advantage that fewer mask levels have to be used when manufacturing the integrated circuit arrangement, which reduces the manufacturing costs.
  • An expedient development of the invention provides that a passivation layer made of a material with a low relative dielectric constant ⁇ r ⁇ ( ⁇ rl ⁇ 3) is applied to the metallization layer of the at least one active component, as a result of which the electrical properties of the metallization layer designed as a wiring level are optimized ,
  • the electrical field is predominantly concentrated in the layers of semiconductor materials with a high relative dielectric constant and carries the electromagnetic waves that occur during operation of the integrated circuit arrangement.
  • a preferred embodiment of the invention can provide that an electrical resistance is formed in the lower wiring level by interrupting the metallization layer. In this way, an electrical component is created in a simple manner.
  • an advantageous embodiment of the invention provides that a middle wiring level is arranged above the passivation layer, which is provided with a further passivation layer made of a material with a medium relative dielectric constant ⁇ r2 ( ⁇ r2 > ⁇ rl , preferably ⁇ rl ⁇ 7) is formed.
  • an upper wiring level is arranged above the middle passivation layer.
  • the degree of integration of the semiconductor components in the integrated circuit arrangement is improved in that a capacitive component is formed by means of a section of the lower wiring level and a section of the middle wiring level.
  • the upper wiring level is expediently formed by means of electrodeposition of metal, so that the deposition technology known as such and which can be used flexibly can be used.
  • the upper wiring level is at least partially carried out using an air bridge technique.
  • the at least one active semiconductor component is a transistor and by means of the metallization layer is a metal contact of the collector of the transistor.
  • Transistors are the most frequently used active components in integrated circuit arrangements, so that the use of the metallization layers of the transistors as wiring levels opens up diverse possibilities for the design of the wiring levels.
  • An advantageous embodiment of the invention provides that at least one microstrip conductor is formed by means of the lower, the middle and the upper wiring level.
  • a new type of microstrip line can be created.
  • these are now arranged one above the other in the three wiring levels.
  • the designation of the wiring level formed in the metallization layer as the lower wiring level is intended to indicate, for example, the relative arrangement to other wiring levels described in the exemplary embodiment, but does not mean that it is always the lowest wiring level in a stack of wiring levels.
  • Figure 1 shows a section of an integrated circuit arrangement with three wiring levels in cross section
  • FIGS. 2A to 2F schematically show different arrangements of possible wiring for realizing high-frequency waveguides.
  • a heterobipolar transistor 2 is formed on a substrate layer 1 made of indium phosphite (InP).
  • a metal contact 4 of the collector of the hetero-bipolar transistor 2 is provided on a sub-collector layer 3 of the hetero-bipolar transistor 2.
  • Further metal sections 5, 6 are formed in the layer of the metal contact 4 of the collector.
  • a lower wiring level 30 is formed in the layer of the metal contact 4.
  • a resistor 40 is thus formed by an interruption 7 between the further metal section 5 and the metal contact 4.
  • An interruption 50 in the sub-collector layer 3 and the lower wiring level 30 ensure the insulation of adjacent lines.
  • a passivation layer 8 is arranged above the lower wiring level 30 with the metal contact 4 and the further metal sections 5, 6.
  • the passivation layer 8 also covers the hetero-bipolar transistor 2, the passivation layer 8 being planarized by suitable etching-back processes in such a way that an emitter-metal contact 9 projects beyond it.
  • the passivation layer 8 is made of a material that has a low relative dielectric constant ⁇ r ⁇ .
  • the low relative dielectric constant ⁇ r ⁇ is preferably less than three.
  • the passivation of the metal contact 4 and the further metal sections 5, 6 with the passivation layer 8 enables the layer with the metal contact 4 and the further metal sections 5, 6 to be used completely as the wiring level 30, although the metal Contact 4 usually only serves as a contact metal for the hetero-bipolar transistor 2.
  • the electrical field generated during operation concentrates predominantly in the semiconductor material with a high relative dielectric constant and guides the electromagnetic waves that arise.
  • a finishing layer 10 is applied to the passivation layer 8, which is optimal and can therefore be omitted in another embodiment and is made, for example, of silicon nitride (SiN), SiO 2 or SiON.
  • a subsequent middle wiring level 11 is connected to the further metal sections 5, 6 or the emitter-metal contact 9 via vias 12.
  • the middle wiring level 11 is covered by a middle passivation layer 13.
  • the middle passivation layer 13 is made, for example, of silicon nitride with an average dielectric constant between 3 and 7.
  • An upper wiring level 14 is provided above the middle passivation layer 13.
  • the upper wiring level 14 is partially carried out using air bridge technology.
  • the upper wiring level 14 is electrically connected to the middle wiring level 11 via plated-through holes 15.
  • the upper wiring level 14 is optionally passivated by means of an upper passivation layer 16.
  • a section 17 of the middle wiring level 11 and a section 18 of the upper wiring level 14 are arranged opposite one another according to FIG. 1, so that a capacitor is formed.
  • the use of the sub-collector layer 3, the metal contact 4 and the further metal sections 5, 6 as the complete wiring level 30 and the use of the upper two wiring metals for through-plating to the respective underlying metallization level reduce the manufacturing steps and the costs associated with this - and expenditure of time. Compared to conventional wiring, more compact circuit designs with less signal crosstalk can be realized, so that the area requirement per circuit decreases.
  • the arrangement of the lower wiring level 30, the middle wiring level 11 and the upper wiring level 14, shown schematically in FIG. 1, allows different waveguides to be formed.
  • FIGS. 2A to 2F schematically show different arrangements of possible wiring for realizing high-frequency waveguides.
  • a passivation layer 24 made of a material with low dielectric is applied to a lower wiring level 23.
  • a middle wiring level 25 follows, which can be electrically connected to the lower wiring level 23 and an upper wiring level 28 via vias 26, 27.
  • the metal of the vias 26, 27 can be identical to the associated wiring metal.
  • a passivation layer 29 made of a material with a medium dielectric lies between the upper and the middle wiring level 25, 28.
  • the new wiring technology with insulation layers of different dielectrics between the metallization levels, different types of high-frequency waveguides can be produced at the same time within an integrated circuit, and different wave resistances, dispersions, attenuations, phase velocities and shielding of the signals can be realized through adapted mask geometries.
  • the waveguides formed in this way enable novel circuit concepts that are of great importance for high-frequency or high-bit-rate integrated circuits. These are, for example, applications with frequencies above 60 GHz and data rates above 40 Gbit s.
  • FIGS. 2A and 2B Possible microstrip lines are shown in FIGS. 2A and 2B.
  • FIGS. 2C to 2F show possible coplanar waveguides.
  • the electromagnetic wave of the high-frequency signal is guided between a signal line 31 and ground lines 32, 33 (see FIGS. 2C to 2F).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung bezieht sich auf eine integrierte Schaltungsanordnung auf Basis von III/V-Halbleitern mit wenigstens einem aktiven Bauelement 2 und einer mehrlagigen Anordnung von Verdrahtungsebenen. Eine Metallisierungsschicht mit einem Metall-Kontakt 4 des wenigstens einen aktiven Bauelements 2 ist als eine untere der Verdrahtungsebenen ausgebildet. Auf diese Weise können Metallisierungsschichten, die üblicherweise lediglich zur Metallkontaktierung der Bauelemente genutzt werden, in die Verdrahtung der integrierten Schaltungsanordnung eingebunden werden.

Description

Integrierte Schaltungsanordnung
Die Erfindung betrifft eine integrierte Schaltungsanordnung auf Basis von III/V -Halbleitern mit wenigstens einem aktiven Bauelement und einer mehrlagigen Anordnung von Verdrahtungsebenen.
Ein wesentliches Kriterium bei der Beurteilung von integrierten Schaltungsanordnungen auf Basis von Halbleitern ist die mit Hilfe der Schaltungsanordnung erreichte Schaltgeschwindigkeit. Die Schaltgeschwindigkeit entscheidet darüber, wie schnell beim Einsatz der integrierten Schaltungsanordnung gewünschte Funktionen ausgeführt werden können. Bei schnellen integrierten Schaltkreisen auf Basis von III/V-Halbleitern wird die Schaltgeschwindigkeit inzwi- sehen maßgeblich durch die Art und Wahl der Verdrahtung der in der integrierten Schaltungsanordnung verwendeten Halbleiterbauelemente bestimmt. Für die Verdrahtung integrierter Schaltungsanordnungen auf Basis von III/V-Halbleitern werden beispielsweise Mehrlagen- Verdrahtungstechniken aus der Siliziumtechnologie verwendet. Hierbei sind mehrere Verdrahtungsebenen schichtartig übereinander angeordnet und über Durchkontaktierun- gen verbunden.
Aufgabe der Erfindung ist es, eine verbesserte integrierte Schaltungsanordnung der eingangs genannten Art zu schaffen, die mit verminderten Aufwand und kostengünstig herstellbar ist.
Diese Aufgabe wird bei einer integrierten Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1 erfindungsgemäß dadurch gelöst, daß eine Metallisierungsschicht mit einem Metall-Kontakt des wenigstens einem aktiven Bauelements als eine untere der Verdrahtungsebenen ausgebildet ist.
Ein wesentlicher Vorteil, welcher sich mit der Erfindung gegenüber dem Stand der Technik ergibt, besteht darin, daß die Metallisierungsschicht, welche die Metall-Kontakte, für eine Kontaktierung der aktiven Bauelemente in den integrierten Schaltungsanordnungen umfaßt, zusätzlich als Verdrahtungsebene ausgebildet ist. Auf diese Weise wird der Integrationsgrad der Schaltungsanordnung erhöht. Eine Herstellung der Metallisierungsschicht als Verdrahtungsebene hat darüber hinaus den Vorteil, daß beim Herstellen der integrierten Schaltungsanordnung weniger Maskenebenen verwendet werden müssen, was die Herstellungskosten vermindert. Eine zweckmäßige Weiterbildung der Erfindung sieht vor, daß auf der Metallisierungsschicht des wenigstens einen aktiven Bauelements eine Passivierungsschicht aus einem Material mit einer geringen relativen Dielektrizitätskonstante εrι (εrl < 3) aufgebracht ist, wodurch die elektrischen Eigenschaften der als Verdrahtungsebene ausgebildeten Metallisierungsschicht optimiert werden. Das elektrische Feld konzentriert sich überwiegend in den Schichten aus Halbleitermaterialien mit einer hohen relativen Dielektrizitätskonstante und führt die beim Betrieb der integrierten Schaltungsanordnung auftretenden elektromagnetischen Wellen.
Eine bevorzugte Ausführungsform der Erfindung kann vorsehen, daß in der unteren Verdrahtungsebene mittels einer Unterbrechung der Metallisierungsschicht ein elektrischer Wi- derstand gebildet ist. Hierdurch ist auf einfache Weise ein elektrisches Bauelement geschaffen.
Zur Verbesserung der Schaltgeschwindigkeiten und zur Erweiterung der Gestaltungsmöglichkeiten der integrierten Schaltungsanordnugn ist bei einer vorteilhaften Ausgestaltung der Erfindung vorgesehen, daß oberhalb der Passivierungsschicht eine mittlere Verdrahtungsebene angeordnet ist, welche mit einer weiteren Passivierungsschicht aus einem Material mit einer mittleren relativen Dielektrizitätskonstante εr2 (εr2 > εrl, vorzugsweise εrl ~ 7) gebildet ist.
Zur weiteren Verbesserung der Schalteigenschaften der integrierten Schaltungsanordnung kann bei einer zweckmäßigen Fortbildung der Erfindung vorgesehen sein, daß oberhalb der mittleren Passivierungsschicht eine obere Verdrahtungsebene angeordnet ist.
Der Integrationsgrad der Halbleiterbauelemente in der integrierten Schaltungsanordnung ist bei einer bevorzugten Weiterbildung der Erfindung dadurch verbessert, daß mittels eines Abschnitts der unteren Verdrahtungsebene und eines Abschnitts der mittleren Verdrahtungsebene ein kapazitives Bauelement gebildet ist.
Zweckmäßig ist die obere Verdrahtungsebene mittels galvanischen Abscheidens von Metall gebildet, so daß die als solche bekannte und flexibel anwendbare Abscheidetechnologie genutzt werden kann.
Bei einer zweckmäßigen Ausführungsform der Erfindung kann vorgesehen sein, daß die obere Verdrahtungsebene wenigstens teilweise in einer Luftbrückentechnik ausgeführt ist. Eine vorteilhafte Weiterbildung der Erfindung sieht vor, daß das wenigstens eine aktive Halbleiterbauelement ein Transistor ist und mittels der Metallisierungsschicht ein Metall- Kontakt des Kollektors des Transistors ist. Transistoren sind die am häufigsten genutzten aktiven Bauelemente in integrierten Schaltungsanordnungen, so daß die Verwendung der Me- tallisierungsschichten der Transistoren als Verdrahtungsebenen vielfältige Möglichkeiten für die Gestaltung der Verdrahtungsebenen eröffnet.
Eine vorteilhafte Ausführungsform der Erfindung sieht vor, daß mittels der unteren, der mittleren und der oberen Verdrahtungsebene zumindest ein Mikrostreifen-Leiter gebildet ist. Beim Vorsehen der drei Verdrahtungsebenen kann eine neue Art von Mikrostreifen-Leitern geschaffen werden. Im Unterschied zur bekannten Anordnung der Abschnitte von Mikrostreifen-Leitern in einer Ebene nebeneinander sind diese nun übereinander in den drei Verdrahtungsebenen angeordnet.
Die Bezeichnung der in der Metallisierungsschicht gebildeten Verdrahtungsebene als untere Verdrahtungsebene soll beispielhaft die relative Anordnung zu weiteren im Ausführungsbei- spiel beschriebenen Verdrahtungsebenen angeben, bedeutet jedoch nicht, daß es sich stets um die unterste Verdrahtungsebene in einem Stapel von Verdrahtungsebenen handelt. Gleiches gilt für die obere Verdrahtungsebene. Unterhalb der unteren und oberhalb der oberen können weitere Verdrahtungsebenen vorgesehen sein, die teilweise auch in Metallisierungsschichten gebildet sein können.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Bezugnahme auf eine Zeichnung näher erläutert. Hierbei zeigen:
Figur 1 einen Abschnitt einer integrierten Schaltungsanordnung mit drei Verdrahtungsebenen im Querschnitt; und
Figuren 2A bis 2F schematisch verschiedene Anordnungen möglicher Verdrahtungen zur Realisierung von Hochfrequenzwellenleitern.
Gemäß Figur 1 ist auf eine Substratschicht 1 aus Indiumphosphit (InP) ein Hetero-Bipolar- Transistor 2 gebildet. Auf einer Sub-Kollektorschicht 3 des Hetero-Bipolar-Transistors 2 ist ein Metall-Kontakt 4 des Kollektors des Hetero-Bipolar-Transistors 2 vorgesehen. In der Schicht des Metall-Kontakts 4 des Kollektors sind weitere Metallabschnitte 5, 6 gebildet. Mit Hilfe der weiteren Metall-Kontakte 5, 6 ist in der Schicht des Metall-Kontakts 4 eine untere Verdrahtungsebene 30 gebildet. So ist durch eine Unterbrechung 7 zwischen dem weiteren Metallabschnitt 5 und dem Metall-Kontakt 4 ein Widerstand 40 gebildet.
Eine Unterbrechung 50 in der Sub-Kollektorschicht 3 und der unteren Verdrahtungsebene 30 sorgen für die Isolation von benachbarten Leitungen.
Oberhalb der unteren Verdrahtungsebene 30 mit dem Metall-Kontakt 4 und den weiteren Metallabschnitten 5, 6 ist eine Passivierungsschicht 8 angeordnet. Die Passivierungsschicht 8 bedeckt auch den Hetero-Bipolar-Transistor 2, wobei die Passivierungsschicht 8 durch geeignete Rückätzprozesse so planarisiert ist, daß ein Emitter-Metall-Kontakt 9 über steht. Die Pas- sivierungsschicht 8 ist aus einem Material, das über eine niedrige relative Dielektrizitätskonstante εrι verfügt. Die niedrige relative Dielektrizitätskonste εrι ist vorzugsweise kleiner als drei. Die Passivierung des Metall-Kontakts 4 und der weiteren Metallabschnitte 5, 6 mit der Passivierungsschicht 8 ermöglicht es, daß die Schicht mit dem Metall-Kontakt 4 und den weiteren Metallabschnitten 5, 6 vollständig als Verdrahtungsebene 30 verwendet wird, ob- wohl der Metall-Kontakt 4 überlicherweise nur als Kontakt-Metall für den Hetero-Bipolar- Transistor 2 dient. Das beim Betrieb erzeugte elektrische Feld konzentriert sich überwiegend im Halbleitermaterial mit hoher relativer Dielektrizitätskonstante und führt die entstehenden elektromagnetischen Wellen.
Auf der Passivierungsschicht 8 ist eine Abschlußschicht 10 aufgebracht, die optimal ist und deshalb bei einer anderen Ausführungsform weggelassen werden kann und beispielsweise aus Siliziumnitrid (SiN), SiO2 oder SiON ist. Eine hierauf folgende mittlere Verdrahtungsebene 11 ist über Durchkontaktierungen 12 mit den weiteren Metallabschnitten 5, 6 bzw. dem Emitter-Metall-Kontakt 9 verbunden. Die mittlere Verdrahtungsebene 11 wird von einer mittleren Passivierungsschicht 13 bedeckt. Die mittlere Passivierungsschicht 13 ist wie die Abschlußschicht 10 beispielsweise aus Siliziumnitrid mit einer mittleren Dielektrizitätskonstante zwischen 3 und 7.
Oberhalb der mittleren Passivierungsschicht 13 ist eine obere Verdrahtungsebene 14 vorgesehen. Die obere Verdrahtungsebene 14 ist teilweise in Luftbrückentechnik ausgeführt. Über Durchkontaktierungen 15 ist die obere Verdrahtungsebene 14 mit der mittleren Verdrah- tungsebene 11 elektrisch verbunden. Die obere Verdrahtungsebene 14 ist optional mittels einer oberen Passivierungsschicht 16 passiviert. Ein Abschnitt 17 der mittleren Verdrahtungsebene 11 und ein Abschnitt 18 der oberen Verdrahtungsebene 14 sind gemäß Figur 1 gegenüberliegend angeordnet, so daß ein Kondensator gebildet ist.
Alle notwendigen passiven Bauelemente, die für hochfrequente integrierte Schaltungen benö- tigt werden, wie Widerstände, Kondensatoren, Spulen und Luftbrücken zur kapazitätsarmen Leitungskreuzung, lassen sich in der beschriebenen neuen und kostengünstigen Verdrahtungstechnologie realisieren. Zur Stabilisierung der Versorgungsspannungen können großflächige Kapazitäten und sehr niederohmige Zuleitungen verwendet werden.
Durch die Verwendung der Sub-Kollektorschicht 3, des Metall-Kontakts 4 und der weiteren Metallabschnitte 5, 6 als vollständige Verdrahtungsebene 30 und der Verwendung der oberen beiden Verdrahtungsmetalle zur Durchkontaktierung auf die jeweils darunterliegende Metallisierungsebene reduzieren sich die Fertigungs-Schritte sowie der hiermit vberbundene Kosten- und Zeitaufwand. Es lassen sich im Vergleich zu herkömmlichen Verdrahtungen kompaktere Schaltungsdesigns mit einem geringeren Signalübersprechen realisieren, so daß der Flächen- bedarf pro Schaltungen sinkt.
Die in Figur 1 schematisch dargestellte Anordnung der unteren Verdrahtungsebene 30, der mittleren Verdrahtungsebene 11 und der oberen Verdrahtungsebene 14 übereinander erlaubt es, verschiedene Wellenleiter auszubilden.
Die Figuren 2A bis 2F zeigen schematisch verschiedene Anordnungen möglicher Verdrah- tungen zur Realisierung von Hochfrequenz- Wellenleitern. Auf einem halbisolierenden Halbleitermaterial 21 (z.B. InP) liegt eine teilweise unterbrochene oder auch ganz entfernte, dotierte Sub-Kollektorschicht 22, die auch zur Realisierung von integrierten Widerständen verwendet werden kann. Auf einer unteren Verdrahtungsebene 23 wird eine Passivierungsschicht 24 aus einem Material mit geringer Dielektrizität aufgebracht. Es folgt eine mittlere Verdrahtungsebene 25, die über Durchkontaktierungen 26, 27 mit der unteren Verdrahtungsebene 23 und einer oberen Verdrahtungsebene 28 elektrisch verbunden werden kann. Das Metall der Durchkontaktierungen 26, 27 kann identisch mit dem dazugehörigen Verdrahtungsmetall sein. Zwischen der oberer und der mittlere Verdrahtungsebene 25, 28 liegt eine Passivierungsschicht 29 aus einem Material mit einer mittleren Dielektrizität. Durch die neue Verdrahtungstechnologie mit Isolationsschichten unterschiedlicher Dielektrika zwischen den Metallisierungsebenen können gleichzeitig verschiedenartige Hochfrequenzwellenleiter innerhalb einer integrierten Schaltung hergestellt werden, und durch angepasste Maskengeometrien unterschiedliche Wellenwiderstände, Dispersionen, Dämpfungen, Phasen- geschwindigkeiten und Abschirmungen der Signale realisiert werden. Die auf diese Weise gebildeten Wellenleiter ermöglichen neuartige Schaltungskonzepte, die für höchstfrequente oder hochbitratige integrierte Schaltungen von großer Bedeutung sind. Hierbei handelt es sich beispielsweise um Anwendungen mit Frequenzen über 60 GHz und Datenraten über 40 Gbit s.
In den Figuren 2A und 2B sind mögliche Mikrostreifenleitungen gezeigt. Die Figuren 2C bis 2F zeigen mögliche koplanare Wellenleiter. Hierbei wird die elektromagnetische Welle des Hochfrequenzsignals zwischen einer Signalleitung 31 und Masseleitungen 32, 33 geführt (vgl. Figuren 2C bis 2F).
Die in der vorstehenden Beschreibung, den Ansprüchen und der Zeichnung offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die
Verwirklichung der Erfindung in ihren verschiedenen Ausführungsformen von Bedeutung sein.

Claims

Ansprüche
1. Integrierte Schaltungsanordnung auf Basis von III/V-Halbleitern mit wenigstens einem aktiven Bauelement (2) und einer mehrlagigen Anordnung von Verdrahtungsebenen, dadurch gekennzeichnet, daß eine Metallisierungsschicht mit einem Metall- Kontakt (4) des wenigstens einen aktiven Bauelements (2) als eine untere der Verdrahtungsebenen (30) ausgebildet ist.
2. Integrierte Schaltungsanordnung nach Anspruch 1 , dadurch gekennzeichnet, daß auf der Metallisierungsschicht des wenigstens einen aktiven Bauelements (2) eine Pas- sivierungsschicht (8) aus einem Material mit einer geringen relativen Dielektrizitätskonstante εrι (εrι < 3) aufgebracht ist.
3. Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in der unteren Verdrahtungsebene (30) mittels einer Unterbrechung (7) der Metallisierungsschicht ein elektrischer Widerstand gebildet ist.
4. Integrierte Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß oberhalb der Passivierungsschicht (8) eine mittlere Verdrahtungsebene (11) angeordnet ist, welche mit einer weiteren Passivierungsschicht (13) aus einem Material mit einer mittleren relativen Dielektrizitätskonstante εr2 (εr2 > εrl, vorzugsweise εr2 « 7) bedeckt ist.
5. Integrierte Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß oberhalb der mittleren Passivierungsschicht eine obere Verdrahtungsebene (14) ange- ordnet ist.
6. Integrierte Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß mittels eines Abschnitts (17) der mittleren Verdrahtungsebene (11) und eines Abschnitts (18) der oberen Verdrahtungsebene (14) ein kapazitives Bauelement gebildet ist.
7. Integrierte Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die obere Verdrahtungsebene (14) mittels galvanischen Abscheidens von Metall gebildet ist.
8. Integrierte Schaltungsanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die obere Verdrahtungsebene (14) wenigstens teilweise in einer Luftbrücken- technik ausgeführt ist.
9. Integrierte Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das wenigstens eine aktive Halbleiterbauelement (2) ein
Transistor ist und mittels der Metallisierungsschicht ein Metallkontakt (4) des Kollektors des Transistors gebildet ist.
10. Integrierte Schaltungsanordnung nach Anspruch 4 und einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, daß mittels der unteren, der mittleren und der oberen
Verdrahtungsebene (30, 11, 14) zumindest ein Mikrostreifen-Leiter gebildet ist.
11. Integrierte Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß in der unteren und/oder der mittleren und/oder der oberen Verdrahtungsebene (30, 11, 14) Wellenleiter gebildet sind.
PCT/DE2003/000256 2002-01-25 2003-01-24 Integrierte schaltungsanordnung WO2003063244A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/502,445 US20050077540A1 (en) 2002-01-25 2003-01-24 Integrated circuit arrangement

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE10203963.1 2002-01-25
DE10203963 2002-01-25
DE10214075A DE10214075A1 (de) 2002-01-25 2002-03-28 Integrierte Schaltungsanordnung
DE10214075.8 2002-03-28

Publications (1)

Publication Number Publication Date
WO2003063244A1 true WO2003063244A1 (de) 2003-07-31

Family

ID=27614262

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/000256 WO2003063244A1 (de) 2002-01-25 2003-01-24 Integrierte schaltungsanordnung

Country Status (2)

Country Link
US (1) US20050077540A1 (de)
WO (1) WO2003063244A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2885735B1 (fr) * 2005-05-10 2007-08-03 St Microelectronics Sa Circuit integre guide d'ondes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4960489A (en) * 1988-12-16 1990-10-02 Siemens Aktiengesellschaft Method for self-aligned manufacture of contacts between interconnects contained in wiring levels arranged above one another in an integrated circuit
US20010004539A1 (en) * 1999-12-17 2001-06-21 Markus Kirchhoff Dielectric filling of electrical wiring planes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378922A (en) * 1992-09-30 1995-01-03 Rockwell International Corporation HBT with semiconductor ballasting
US6028348A (en) * 1993-11-30 2000-02-22 Texas Instruments Incorporated Low thermal impedance integrated circuit
US6696538B2 (en) * 1999-07-27 2004-02-24 Lg Chemical Ltd. Semiconductor interlayer dielectric material and a semiconductor device using the same
US6683260B2 (en) * 2000-07-04 2004-01-27 Matsushita Electric Industrial Co., Ltd. Multilayer wiring board embedded with transmission line conductor
JP3781178B2 (ja) * 2001-03-30 2006-05-31 ユーディナデバイス株式会社 高周波半導体装置の多層配線構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4960489A (en) * 1988-12-16 1990-10-02 Siemens Aktiengesellschaft Method for self-aligned manufacture of contacts between interconnects contained in wiring levels arranged above one another in an integrated circuit
US20010004539A1 (en) * 1999-12-17 2001-06-21 Markus Kirchhoff Dielectric filling of electrical wiring planes

Also Published As

Publication number Publication date
US20050077540A1 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
DE102013206900B4 (de) Halbleiterbauelement mit kernlosem Übertrager und Verfahren zum Betrieb eines solchen Halbleiterbauelements
DE10250832B4 (de) MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors
DE10232642A1 (de) Integrierte Transformatoranordnung
EP1556899B1 (de) Elektronisches bauelement mit integriertem passiven elektronischen bauelement und verfahren zu dessen herstellung
EP0782768B1 (de) Integrierte schaltungsstruktur mit einem aktiven mikrowellenbauelement und mindestens einem passiven bauelement
DE1197518B (de) Leitungskreis fuer hochfrequente elektrische Schwingungen
EP1711958B1 (de) Verfahren zum Herstellen eines Kondensators mit lokal erhöhter dielektrischer Konstante und eines Zwischendielektrikums mit niedriger dielektrischer Konstante
DE102008027422B4 (de) Integrierte Schaltung mit mehrstufiger Anpassungsschaltung und Verfahren zum Herstellen einer integrierten Schaltung mit mehrstufiger Anpassungsschaltung
WO2003063244A1 (de) Integrierte schaltungsanordnung
DE10217387B4 (de) Elektrisches Anpassungsnetzwerk mit einer Transformationsleitung
EP1468433B1 (de) Spule auf einem halbleitersubstrat und verfahren zu deren herstellung
DE10030442B4 (de) Verbindungselement in einem integrierten Schaltkreis
DE10214075A1 (de) Integrierte Schaltungsanordnung
DE102008051531B4 (de) Elektrisches System mit einer Vorrichtung zur Unterdrückung der Ausbreitung einer elektromagnetischen Störung
DE69835825T2 (de) Verfahren und bauelement zur verringerung von elektrischen feldkonzentrationen in soi halbleiterkomponenten
EP1312115B1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE10335336B4 (de) Feldeffektbauelemente und Kondensatoren mit Elektrodenanordnung in einer Schichtebene
DE10348722B4 (de) Elektrisches Anpassungsnetzwerk mit einer Transformationsleitung
DE10221442B4 (de) Induktives Element einer integrierten Schaltung
DE19740909C2 (de) Anordnung zur Reduktion von Rauschen bei Mikrowellentransistoren und Verfahren zu deren Herstellung
EP3769323B1 (de) Induktives bauelement und hochfrequenz-filtervorrichtung
DE10341564A1 (de) Kondensatoranordnung und Verfahren zur Herstellung derselben
EP1042769B1 (de) Digital abstimmbare, elektronische kapazität
DE10210533B4 (de) Optoelektronisches Modul mit Impedanzanpassung
WO2003096419A2 (de) Integrierte leiterbahnanordnung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10502445

Country of ref document: US

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP