TW476158B - Semiconductor device having a capacitor and method for the manufacture thereof - Google Patents

Semiconductor device having a capacitor and method for the manufacture thereof Download PDF

Info

Publication number
TW476158B
TW476158B TW089126976A TW89126976A TW476158B TW 476158 B TW476158 B TW 476158B TW 089126976 A TW089126976 A TW 089126976A TW 89126976 A TW89126976 A TW 89126976A TW 476158 B TW476158 B TW 476158B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
capacitor structure
patent application
transistor
Prior art date
Application number
TW089126976A
Other languages
English (en)
Inventor
Bee-Lyong Yang
Seaung-Suk Lee
Suk-Kyoung Hong
Nam-Soo Kang
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW476158B publication Critical patent/TW476158B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

經濟部智慧財產局員工消費合作社印製 476157 A7 B7 _ -- - *"1 11 ' 1 ' 五、發明説明（1 ) 發明領域 本發明是關於半導體裝置’特別是指一種用以使用在記 憶胞之具有電容結構之半導體裝置以及其製造方法。 發明背景 如同所知導的，包括有電晶體與電容器之記憶胞的動態 隨機存取記憶體（dram )藉由縮小尺寸而具有高度的集積化 .。然而，仍然希望能夠減少記憶胞的面積。 因此，爲了達到此一需求，許多方法被提出，例如溝渠 式或者推疊式電容器，其係在記憶體裝置中三度空間地配 置以減少晶胞面積。然而’製作三度空間配置的電容器過 程冗長，結果招致高製作成本。因此，有必要提出一種新 的記憶體裝置能夠減少晶胞面積然而保證資料所需要的體 積，且不需要複雜的製作步驟。 DRAM裝置使用一高介電材料，例如鋇緦鈦酸鹽（barium strontium titanate ; BST)以及氧化鈦（Ta2〇5)作爲電容薄 膜，以符合上述需求。雖然，DRAM小，不貴，快速，並且 耗費甚少的電力，但有一些問題，即它是揮發性的，每秒 必須更新許多次。 爲了解決上述DRAM的問題’一種鐵電式隨機存取記憶 體（ferroelectric random access memory; FeRAM)被提 出’其中在電容使用一具鐵電特性的電容薄膜例如鉅酸緦 M (strontium bismuth t a n t a 1 a t e ； S B T)跑銷酸鈦酸錯 (1 e a d z i r c ο n a t e t i t a n a t e ; LZT )，來取代傳統的氧化石夕 -3- 本紙張尺i適用中國國家標準（CNS ) A4規格（210X297公董1 〜-- ^-----------^^衣-------1T------ (請先閲讀背面之注意事項再填寫本頁) 476157 A7 B7 五、發明説明（2 ) 薄膜或者氮化矽薄膜。由於鐵電材料的殘餘的極化FeRAM 具有非揮發特性，並且能夠在低電壓工作。 (請先閱讀背面之注意事項再填寫本頁) 在製作例如DRAM或者FeRAM的記憶體裝置，有一個在 金屬導線層的上面形成鈍態保護層的步驟，用以保護半導 體裝置不曝露於有害的環境因素，例如水氣，微粒等等。 鈍態保護層係使用例如在富含氫環境的電漿促進化學氣相 沉積（PECVD)。然而，在鈍態保護層的製程中，電漿促進 化學氣相沉積的製程中所產生的氫氣劣化記憶胞的電容。 意即’氫氣與氫離子穿過電極上方與電容的一邊，到達電 容薄膜與組成電容薄膜的鐵電材料的氧原子作用。 發明槪沭 因此，本發明之目的之一即在提供一種半導體裝置其中 包括一具有鈦金屬層與一 TEOS(四乙氧基矽烷）氧化物層組 成的雙重氫阻障層，以保護電容在形成金屬導線之後不受 到氫傷害。 經濟部智慧財產局員工消費合作社印製 本發明之另一目的在提供一種具有雙重氫阻障層及半導 體裝置的製作方法，能夠保護電容在形成鈍態保護層期間 不受到氫損害。 根據本發明的第一觀點，提供一種用以使用在記憶胞之 半導體裝置，包括：一具有一電晶體與一第一絕緣層環繞 該電晶體之主動矩陣；一電容結構，形成在第一絕緣層上 ’其包括一底部電極，一電容薄膜位於底部電極之上，以 及一頂部電極形成於電容薄膜上；一第二絕緣層形成於電 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ 297公釐） 476157 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（3 ) 晶體與電容結構上；一金屬導線形成於第二絕緣層與主動 矩陣上，以電連接電晶體至電容結構；以及一氫阻障層形 成於金屬導線表面。 根據本發明的另一觀點，提供了 一種製作一使用在記憶 胞之半導體裝置的方法，包括下列步驟：a )準備一具有一 電晶體與一第一絕緣層環繞電晶體之主動矩陣；b)在第一 絕緣層上形成一電容結構，而該電容結構包括一鐵電材料 製成之電容薄膜；c)於該電容結構與電晶體上形成一第二 絕緣層；d)形成一金屬導線層並將該金屬導線層定義成一 預定配置的圖案，以電連接該電晶體至該電容結構；以及 e )於該金屬導線上形成一氫阻障層。 圖式簡要說明 對於熟習本技藝之人士而言，從以下所作的詳細敘述配 合伴隨的圖式，本發明將能夠更淸楚地被瞭解，其上述及 其他目的及優點將會變得更明顯。其中： 第1圖係一剖面圖，說明根據本發明之一較佳實施例的 半導體裝置；及 第2A圖至第2G圖係剖面圖，說明根據本發明之製作半 導體記憶裝置的方法。 圖號說明 100 半導體裝置 102 半導體基板 104 隔離區域 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） —I · I I nm —Ln nm I I nn · (請先閱讀背面之注意事項再填寫本頁) 訂 476157 A7 B7 經濟部智慧財產局員工消費合作社印製 、發明説明（4) 106A-B 擴散區域 1 10 主動矩陣 112 閘極氧化物 113 閘極線路 1 14 間隙壁 116 第一絕緣層 118 緩衝層 1 18A 緩衝 120 第一金屬層 120A 底部電極 122 介電層 122A 電容薄膜 124 第二金屬層 124A 頂部電極 125 氮化鈦層 126 第二絕緣層 128 第一開口 128A 頂部電極 130 第二開口 132 第三開口 134 位元線 136 金屬導線 138 TE〇s -二氧化矽層 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210'乂297公釐） 476157 A7 ______________B7 五、發明説明（5 ) 140 鈦金屬層 142 雙重氫阻障層 (請先閲讀背面之注意事項再填寫本頁) 15 0 電容結構 氣佳窗施例詳細說明 第1圖與第2A至第2G圖係一使用在半導體晶胞的半導 體裝置1 00的剖面圖，用以說明根據本發明一較佳實施例 之裝置及其製造方法。應注意到在第1圖與第2A圖至第 2G圖中相同的部份標以相同的圖號。 在第1圖中，提供本發明之半導體裝置100，其包括一 主動矩陣1 1 0，一電容結構1 50，一第二絕緣層1 26，一位 元線1 3 4，一金屬導線1 3 6，以及一以TEOS二氧化矽層 138與鈦金屬層140提供的雙重氣阻障層142。 經濟部智慧財產局員工消費合作社印製 此外，使用一電漿促進化學氣相沉積技術於位元線1 34 ’鈦金屬層140與第二絕緣層126上面形成一鈍態保護層 1 44，其係在高溫進行，例如攝氏3 20〜400度之間，在富 含氫的環境中。在半導體裝置100中，位元線134電連接 至一擴散區域106A，並且電容結構150的頂端電極經由金 屬導線136電連接至另一擴散區106B，其中位元線134與 金屬導線136係彼此電氣分離。電容結構150的底部電極 可以是連接至一薄板線路以提供一共同的電位。再者，在 底部電極與頂端電極之間，有一鐵電材料（例如鉅酸緦鉍 ，鈦酸銷鉛等等）製作的電容薄膜。在這裡，圖號.1 25表 示的是形成在頂端電極的氮化鈦黏著層，用來加強連接頂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 476157 A7 B7 五、發明説明（6 ) (請先閲讀背面之注意事項再填寫本頁) 部電極與金屬導線136。在此處，雙重氫阻障層142扮演 著避免半導體裝置1〇〇的電容被氫穿透而劣化的角色，因 爲氫原子的擴散速率在鈦金屬中明顯降低。 第2A圖至第2G圖爲剖面圖，用以說明根據本發明較佳 實施例製作半導體裝置1 〇 〇的方法。 製作半導體裝置100的方法首先係如第2A圖所示，準 備一主動矩陣110包括一半導體基板102, 一隔離區域 104，擴散區域106A及106B，一閘極氧化物112，一閘極 線路1 1 3，一間隙壁1 1 4，與第一絕緣層1 1 6。擴散區域之 一作爲源極，另一擴散區域1 06作爲汲極。第一絕緣層 1 16係以例如硼磷矽玻璃（BPSG)或者中溫氧化物（medium temperature oxide; MTO )等等的材料製作。 經濟部智慧財產局員工消費合作社印製 之後，一緩衝層1 1 8，例如，以鈦或氧化鈦形成，形成 於第一絕緣層11 6表面，其厚度的範圍約在50〜25Onm。 一第一金屬層120，一介電層122，以及一第二金屬層124 實質地形成於緩衝層1 1 8上。在較佳的實施例中，介電層 1 2 2係以鐵電材料製作，例如錯酸緦鉍，欽酸銷錯等等， 並且其係使用例如旋轉塗佈，或化學氣相沉積法形成。 在第2B圖所示之接下來的步驟中，第二金屬層丨24被 定義成一第一預定配置的圖案以獲得一頂部電極丨24A與 一電容薄膜122A。介電層122，第一金屬層120以及緩衝 層1 1 8然後被形成第二預定配置的圖案，以獲得一電容薄 膜1 22A與底部電極結構，因而形成一具有緩衝1 i 8A，— 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 476157 A7 B7 五、發明説明（7 ) (請先閲讀背面之注意事項再填寫本頁) 底部電極1 20A，一電容薄膜1 22A以及一頂部電極1 24A的 電容結構1 5 0。較佳者底部電極1 20 A之尺寸不同於頂部電 極1 2 4 A，以便在接下來的製作形成一薄板線路。 在下一個步驟中，如第2 C圖所示，一第二絕緣層1 2 6 係以例如硼磷矽玻璃，中溫氧化物或者包括硼磷矽玻璃， TEOS爲基礎的氧化物的雙層製成，其形成在電容結構150 與第一絕緣層1 1 6上，係使用例如化學氣相沉積法形成。 此第二絕緣層1 26使用硼磷矽玻璃回流製程或者化學機械 硏磨（CMP )使之平坦化，如第2C圖所示。 經濟部智慧財產局員工消費合作社印製 在接下來的步驟裡，使用例如光學微影與電漿蝕刻，例 如反應離子蝕刻（RIE)等方法，在擴散區域106A、106B之 上的位置形成一第一開口 128與第二開口 130分別穿過第 二與第一絕緣層1 2 6，11 6。使用例如光學微影與電漿纟虫刻 等方法，在電容結構1 5 0上的位置形成第三開口 1 3 2穿過 第二絕緣層126。最後，於電容結構150的頂部電極124A 上形成一氮化鈦層125穿過第三開口 132,用以加強連接 頂部電極124A與金屬導線136，如第2E圖所示。但是氮 化鈦層125可以省略。 之後，金屬導線層1 3 6，其由鈦/鋁/鈦製成，形成在 包括開口 128，130與132內部的整個表面，並且被形成 一第三配置的圖案，以形成位元線134與金屬導線136， 如第2E圖所示。然後，於金屬導線136上形成一.TEOS二 氧化矽層138與一鈦金屬層140,並且將其形成第三預定 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 476157 A7 ______B7_ 五、發明説明（8 ) (請先閲讀背面之注意事項再填寫本頁) 配置的圖案，如第2F圖所示。這裡，TEOs -二氧化矽138 與鈦金屬層1 40係使用例如化學氣相沉積或者物理氣相沉 積等方法形成，其中TE0S -二氧化矽層138與鈦金屬層 140的厚度係分別至少50nm與20nm。應注意雙重氫阻障 層1 42應足以覆蓋電容結構，以便有效地保護電容結構 1 50不受到由後保護層製程所引出的氫損害。 最後，使用例如電漿促進化學氣相沉積之方法在金屬導 線136與第二絕緣層126上形成一鈍態保護層144，其由 未摻雜的矽酸鹽玻璃（USG)與氮化矽製成，以保護半導體 裝置100不曝露於外部有害環境因素，例如水氣，微粒等 等，如第2F圖所示。這個保護層製程是在高溫環境下進 行，例如攝氏320〜400度，在富含氫的環境。 以前述之步驟建構本發明之半導體裝置1 00，可以避免 電容結構1 50被氫穿透，意即，藉由以TE0S -二氧化矽層 138與鈦金屬層140形成的雙重氫阻障層142，可以有效 地避免氫損害，因爲氫原子的擴散速率在鈦金屬中明顯地 降低。 經濟部智慧財產局員工消費合作社印製 雖然以上已對本發明之特定實施例予以敘述’但顯然可 知，對本業界技藝人士而言，可在不背離如下所述申請專 ‘利範圍情況下依各種實施例學習修改或變化。 -10- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

  1. 476157 A8 B8 C8 D8 7、申請專利乾圍 1 . 一種使用在記憶胞之半導體裝置，包括： 一具有一電晶體與一第一絕緣層環繞該電晶體之主動 (請先閲讀背面之注意事項再填寫本頁) 矩陣； 一電容結構，形成在該第一絕緣層上，其包括一底部 電極，一電容薄膜位於該底部電極之上，以及一頂部電 極形成於該電容薄膜上； 一第二絕緣層形成於該電晶體與該電容結構上； 一金屬導線形成於該第二絕緣層與該主動矩陣上，以 電連接該電晶體至該電容結構；以及 一氫阻障層形成於該金屬導線表面。 2 .如申請專利範圍第1項之半導體裝置，其中更包括： 一氮化鈦黏著層，用以連接該鈦金屬導線與該頂部電 極，該氮化鈦黏著層形成於該頂部電極上；以及 一鈍態保護層形成於該金屬導線上。 3 ·如申請專利範圍第1項之半導體裝置，其中該氫阻障層 係一具有TEOS -二氧化矽層與鈦金屬層的雙層。 經濟部智慧財產局員工消費合作社印製 4 ·如申請專利範圍第3項之半導體裝置，其中該TEOs -二 氧化矽層的厚度至少爲50nm。 5 .如申請專利範圍第3項之半導體裝置，其中該鈦金屬層 的厚度至少爲20nm。 6 .如申請專利範圍第1項之半導體裝置，其中該氫阻障層 足以覆蓋該電容結構以保護該裝置不受到氫傷害。 7 .如申請專利範圍第1項之半導體裝置，其中該電容薄膜 -11- 本紙張尺度適用中國國家標準（CNS )八4^格（210X 297公釐） 476157 A8 B8 C8 D8 六、申請專利範圍 係由鐵電材料製成，該鐵電材料係選自鉅酸緦鉍與鈦酸 鉛鉻所組成的群組中。 (請先閱讀背面之注意事項再填寫本頁) 8 .如申請專利範圍第1項之半導體裝置，其中該鈍態保護 層係以未摻雜矽酸玻璃與氮化矽（s 13N4.)製成。 9 . 一種製作使用在記憶胞之半導體裝置的方法，包括下列 步驟： a )準備一具有一電晶體與一第一絕緣層環繞該電晶體之 主動矩陣； b )於該第一絕緣層上形成一電容結構，其中該電容結構 包括一鐵電材料製成之電容薄膜； c )於該電容結構與電晶體上形成一第二絕緣層； d )形成一金屬導線層並將該金屬導線層定義形成一預定配 置的圖案，以電連接該電晶體至該電容結構；以及 e )於該金屬導線上形成一氫阻障層。 1 〇 ·如申請專利範圍第9項之方法，其中又包括一步驟c - 1 ) ;在電容結構的頂部上形成一氮化鈦粘著層，用以將 金屬導線層連接至此電容結構的頂部電極。 經濟部智慧財產局員工消費合作社印製 1 1 .如申請專利範圍第9項之方法，其中又包括一步驟e-1 ) :使用電漿促進化學氣相沉積法於一富含氫的環境在 該金屬導線上形成一鈍態保護層。 1 2 .如申請專利範圍第9項之方法，其中該氫阻障層係形 成於一包括TEOS -二氧化砂層與鈦金屬層的雙層。 13.如申請專利範圍第12項之方法’其中該TEOS-二氧化 -12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 476157 A8 B8 C8 _ D8 六、申請專利範圍 矽層的厚度至少爲50nm。 1 4 ·如申請專利範圍第1 2項之方法，其中該鈦金屬層的厚 度至少爲20nm。 1 5 .如申請專利範圍第9項之方法，其中該氫阻障層足以 覆蓋該電容結構以保護該裝置不受到氫傷害。 1 6 .如申請專利範圍第9項之方法，其中該電容薄膜係由 鐵電材料製成，該鐵電材料係選自鉅酸緦鉍與鈦酸鉛 鍩所組成的群組。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 一尺 一張 -紙 本 用 適 準 標 家 國 I國 釐 公 7 9 2
TW089126976A 1999-12-30 2000-12-16 Semiconductor device having a capacitor and method for the manufacture thereof TW476158B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065831A KR100362189B1 (ko) 1999-12-30 1999-12-30 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
TW476158B true TW476158B (en) 2002-02-11

Family

ID=19632999

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089126976A TW476158B (en) 1999-12-30 2000-12-16 Semiconductor device having a capacitor and method for the manufacture thereof

Country Status (5)

Country Link
US (1) US6423554B2 (zh)
JP (1) JP4594517B2 (zh)
KR (1) KR100362189B1 (zh)
CN (1) CN1173407C (zh)
TW (1) TW476158B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4497493B2 (ja) * 2000-04-20 2010-07-07 セイコーＮｐｃ株式会社 強誘電体記憶素子および強誘電体記憶素子の製造方法
US6706584B2 (en) * 2001-06-29 2004-03-16 Intel Corporation On-die de-coupling capacitor using bumps or bars and method of making same
US6717198B2 (en) * 2001-09-27 2004-04-06 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory
JP2003297956A (ja) * 2002-04-04 2003-10-17 Toshiba Corp 半導体記憶装置及びその製造方法
JP3836052B2 (ja) * 2002-06-25 2006-10-18 沖電気工業株式会社 半導体素子及びその製造方法
JP2005229001A (ja) * 2004-02-16 2005-08-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2006147771A (ja) * 2004-11-18 2006-06-08 Oki Electric Ind Co Ltd 強誘電体メモリ及びその製造方法
CN103578919A (zh) * 2012-07-26 2014-02-12 无锡华润上华科技有限公司 一种mos器件的钝化层形成方法以及一种mos器件
JP7248966B2 (ja) * 2016-07-06 2023-03-30 国立研究開発法人産業技術総合研究所 半導体記憶素子、電気配線、光配線、強誘電体ゲートトランジスタ及び電子回路の製造方法並びにメモリセルアレイ及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
JP3319869B2 (ja) * 1993-06-24 2002-09-03 三菱電機株式会社 半導体記憶装置およびその製造方法
US5438023A (en) * 1994-03-11 1995-08-01 Ramtron International Corporation Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
JP3028080B2 (ja) * 1997-06-18 2000-04-04 日本電気株式会社 半導体装置の構造およびその製造方法
JP2846310B1 (ja) * 1997-06-24 1999-01-13 松下電子工業株式会社 半導体装置及びその製造方法
TW366593B (en) * 1997-06-28 1999-08-11 United Microelectronics Corp Manufacturing method of DRAM
KR100246783B1 (ko) * 1997-06-30 2000-03-15 김영환 플래쉬 메모리 소자의 제조방법
JP2926050B2 (ja) * 1997-07-24 1999-07-28 松下電子工業株式会社 半導体装置及びその製造方法
JP3484324B2 (ja) * 1997-07-29 2004-01-06 シャープ株式会社 半導体メモリ素子
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
JP3212930B2 (ja) * 1997-11-26 2001-09-25 日本電気株式会社 容量及びその製造方法
JPH11238862A (ja) * 1997-12-18 1999-08-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100300868B1 (ko) * 1997-12-27 2001-09-22 박종섭 질소가함유된확산장벽막을이용한강유전체캐패시터형성방법
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
TW434877B (en) * 1998-12-03 2001-05-16 Matsushita Electronics Corp Semiconductor memory device and method for manufacturing the same
JP3276007B2 (ja) * 1999-07-02 2002-04-22 日本電気株式会社 混載ｌｓｉ半導体装置
US6238933B1 (en) * 1999-05-06 2001-05-29 Ramtron International Corporation Polarization method for minimizing the effects of hydrogen damage on ferroelectric thin film capacitors
JP3331334B2 (ja) * 1999-05-14 2002-10-07 株式会社東芝 半導体装置の製造方法
JP2001015696A (ja) * 1999-06-29 2001-01-19 Nec Corp 水素バリヤ層及び半導体装置

Also Published As

Publication number Publication date
US20010006239A1 (en) 2001-07-05
CN1302086A (zh) 2001-07-04
KR20010058497A (ko) 2001-07-06
KR100362189B1 (ko) 2002-11-23
US6423554B2 (en) 2002-07-23
JP2001196551A (ja) 2001-07-19
CN1173407C (zh) 2004-10-27
JP4594517B2 (ja) 2010-12-08

Similar Documents

Publication Publication Date Title
JP3384599B2 (ja) 半導体装置及びその製造方法
US6642100B2 (en) Semiconductor device with capacitor structure having hydrogen barrier layer and method for the manufacture thereof
TW321794B (zh)
JP4042730B2 (ja) 強誘電体メモリおよびその製造方法
US6281543B1 (en) Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same
KR100406536B1 (ko) 산소확산방지막으로서 알루미늄 산화막을 구비하는강유전체 메모리 소자 및 그 제조 방법
KR100601953B1 (ko) 메모리 소자의 캐패시터 및 그 제조 방법
TW472384B (en) Semiconductor device and method of manufacturing the same
TW476158B (en) Semiconductor device having a capacitor and method for the manufacture thereof
US6008514A (en) Double-crown shape capacitor with high-dielectric constant material
TWI228798B (en) Barrier for capacitor over plug structures
JP2001230389A (ja) ルテニウム電極を含む半導体メモリ素子及びその製造方法
US6534810B2 (en) Semiconductor memory device having capacitor structure formed in proximity to corresponding transistor
US20010006241A1 (en) Semicconductor device having a capacitor and method for the manufacture thereof
KR100410716B1 (ko) 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법
JP2000232210A (ja) 集積回路構造およびその形成方法
KR0180784B1 (ko) 반도체소자 캐패시터 형성방법
US6346440B1 (en) Semiconductor memory device and method for the manufacture thereof
JP2001127267A (ja) 相互作用の防止方法および多層電気装置
JP2001177069A (ja) キャパシタを備えた半導体素子及びその製造方法
TW519720B (en) A ferroelectric capacitor structure having spacer and the method for fabricating the ferroelectric capacitor
KR100195262B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
TW383497B (en) Self-aligned crown-shaped capacitors for high density DRAM
KR100468708B1 (ko) 강유전체커패시터및그제조방법
JP3063660B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees