TW473719B

TW473719B - Flash memory

Info

Publication number: TW473719B
Application number: TW089111490A
Authority: TW
Inventors: Tomoharu Tanaka; Noboru Shibata; Toru Tanzawa
Original assignee: Toshiba Corp
Priority date: 1999-06-28
Filing date: 2000-06-13
Publication date: 2002-01-21
Also published as: EP1065594A3; KR100378272B1; US8365025B2; DE60013044D1; DE60035810D1; EP1065594A2; EP1450259A3; US20040030971A1; CN1681046B; DE60013044T2; US9053043B2; EP1450259B1; JP2001014888A; US20090164712A1; US7509566B2; US6611938B1; US7908529B2; CN1279482A; JP4074029B2; KR20010007539A

Description

A7 A7 五經濟部智慧財產局員工消費合作社印製 B7 、發明說明（i ) 發明概述發明範圍本發明與快閃記憶體相關，尤其是與搭載了訂正錯誤電路，具備高度可信性的快閃記憶體相關，可以使用在 NAND型快閃記憶體及NOR型快閃記憶體等。相關先前技藝非揮發性半導體記憶體之中的快閃記憶體，可以用較電爲大的單位來刪除、重寫資料，可以應用在取代硬碟、在私月包系統中記憶BIOS (基本輸出輸入系統）、行動電話上記 fe通信章程等及在數位相機等上記憶圖像等。因此記憶在快閃記憶體内的資料，只要發生1位元的錯誤，就會造成電腦系統當機、行動電話無法通信或是資料被破壞等問題。 " 爲了要求應用快閃記憶體的系統具備高度可信性，用於管理快閃記憶體的系統應該具備附加檢查資料，寫入&閃記憶體内，以及讀取資訊資料與檢查資料，檢查資訊資料有無錯誤，若發生錯誤即訂正錯誤的功能，可以對希望記憶的 > 訊資料檢測及訂正錯誤。然而，管理快閃記憶體的系統每次訂正錯誤的方法都相同，例如，檢查資料不同、且資料長度不同時，就备發題。亦即，以某個系統A所寫入的資料，由，予対，即使频無誤，-仍可I魏正確边』—赴1變成錯誤時，也可I檢肩〜錯..誤以致破壞了系統上的資料。、·。本紙張尺τ目驛標準（CNS)Ai^T^ --------訂---------線 IPP· C請先閱讀背面之注意事項再填寫本頁} -4 - 297¾) 4?37切 A7 、發明說明（兩有一種補救的方法，誤訂…总可以有效的在快閃記憶體内 %$錯誤訂正。但是錯誤訂正電路既複雜電路面積又大，快閃記憶體需要的晶片，導致成本提高。解決之道，如本專利申請 ^ 的特願平7 J ^^ ^it * ^ ^ ^^ 人·，、 -----—〜〜.〜〜一一‘ _ /、备ii’一來抑制電路面積的增加。~~' 一此外，取近也發現採用多値記憶式的快閃記憶體，將工位元以上的資料記憶仏個記憶格内。但是，彡値記憶式的快閃記憶體’當Η®記憶格破壞時，會造成數個位元資料的錯誤（亦即，發生叢發錯誤）。爲求以短的檢查資料更有效率的訂正此種叢發錯彳吳「，有 . 卜日曰片尺寸加大，成人㈢k出申請的特願平6_326344中，採用位元單位的錯誤可正克法來執行多値記憶式快閃記—憶直，的錯誤訂正個檢查資料來支援同時寫人i個記憶格内的數個位料。 ^ 如上所述’雖上！±i尤鼓，閃記憶體内搭載錯誤訂正 |路的技術，但是並沒有一種正電路的¥閃記、 ^-/色_此...夠-兼.顧、..與.過去沒有搭載錯誤訂正電路的.快閃之間的互換性，以及在縮Μ (請先閱讀背面之注意事項再填寫本頁) 一-DV « ί線· 經濟部智慧財產局員工消費合作社印製 J—i -5-

万面、一短產生檢查資赴獻需時間方I 一

瑕疵分析時，游$ x產叩測試,J 憶體ΐ應f手^ 錯誤訂.正i路迁成故戈既忽I邀處都的發明所欲解決之問題。本發月的目的，係針對上述有搭載鋩每—X + 、 1 彳疋供一種與過去沒、二a $ <正电路之快閃記憶體可以1施^ 體。1 〜一 J以互」1$快閃記憶本發明的其他目的，在提供一種誤確認所需時間，㈣m的檢測及錯㈣間的'心憶: "出時間’以縮短平均讀 4:所i:明的其他目的’在提供一種可以縮短產生檢且貝枓所而時間’縮短表面上寫入時間的快閃記憶髀。 ::匕本發明的其他目的，在提供一種執行產品；产疵刀析時，避免發生故障的快閃記憶體。 f ^匕!發明的其他目的，在提供—種快閃記憶體管理勃二：其記憶格内寫入追加資訊資料，仍然能夠正確執仃錯誤訂正的快閃記憶體。經濟部智慧財產局員工消費合作社印製 …此外’纟發明的其他目的，在提供—種可以不倚賴貧料長度，來正確執行錯誤訂正，應用系統在執行錯誤訂正時，不致因記憶體内部的錯誤訂正電路造成故障的快記憶體。此外’本發明的其他目的，在提供一種可以選擇是否户欠動搭載於内郅的錯誤訂正電路，方便執行瑕疵分析的快閃 -6- 本紙張尺度適財關家標準（CNS)A4規格（210 x 297公爱

、發明說明（各己憶體。此外，本發明的其却拉W、共他目的，在提供一種可以同時生產内邵錯誤玎正電路有作違地沾也0日、，用的產口口及無作用的產品，以提高生同B每卜白本^明的其他目的’在提供一種應用開啓電源的 ’動憶格陣列讀出指定資料之快閃記憶體的系 ^ 不官如何運用搭載於快閃記憶體内的錯誤計正電卩可以執行錯誤訂正，具有高度穩定性及可靠性的快閃記憶體。非I日j r天柊内i入發明的其他目的’在二-竺藉由在1复記t 才口内寫入2 的资斜_，杖井7 + ;一—— 一一‘ IHUI BiCH符號的錯誤訂正 '----------------明-皮立' J、的多^直、快.閃記情體9 出，4誤玎正電路仍能正常運作的快閃記憶體。纟發明的其他目的，在提供—種藉由將從記憶格所I買出的資訊資料及檢查資料輸出至外部，可以檢查是否能夠正確產生檢查資料’具有高度可靠性的快閃記憶體。解決問題之手段本發明的第一快閃記憶體，係由以下部分所構成"己憶 =由數個快閃記憶格所構成

外邵的寫入資料輸入命令，產生寫入資料搜入命令信號，接文外邵的寫入命令’產生寫入命令信破、七第一信號_ 器丄其係接收外部所輸入的第一信號；控制信號產生電路，其係依據前述的寫入命令信號啓動，產生控制信號P 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁} J^T,. -·線；經濟部 .智慧財產局員工消費合作社印製 A7 B7 五、發明說明（5 貝料輸入緩衝器，纟係依據前述的冑人資料輸入命令信號啓動二iii述第一信號同步接收外部所輸入的寫入資料； (請先閱讀背面之注意事項再填寫本頁) 其係依據前述的寫入資料輸入命令信號啓動，與前述的第一信號同步接收前述的寫入資料I依據前述的寫入命令啓動，與前述—的控制信號同步產生用於訂正錯誤的檢查資料；收外入、处、，一一一 ——一Xi —v ' 址貨料：遲焉息身料輸入〜命令信號啓動，並依據與前述第一信號同步，依據前述位址資料及按照事先所決定的順序產生·位址信號，依據前述寫入命令信號啓動，與前述的控制信號同步，按照事先所決定的順序產生位址信號；數‘4^1餘記憶電雄，其係分別針對各個記憶格設置，分別接受所分配的位址信號，暫時记憶數個資料，放入前述的寫入資料及檢查資料；及寫，立ί舞5"其係麥農.煎述的寫入命令啓動，將暫時記憶在前述數個資料記憶電路内的寫入資料及檢查資料寫入前述的記憶格内。 -I線· 此外，第一快閃記憶體的較佳實施例，還具有：（1)依，前述寫入命令信號，^出至外部的^^虎經濟部智慧財產局員工消費合作社印製本發明的第二快閃記憶體，係由以下部分所構成：記愤區，其係由數個快閃記憶格所構成；記憶格陣並: =個前述的記憶區所構成；產生控制信號的控制信號產生電路；〜第一信號緩衝器，其係接收外部所輸入的第一信唬，位址緩衝器，其係接收外部所輸入的位址資料；位 -8-

47371U 、發明說明（6 ) 定的順序產生位,同步’按照事先所決述位址資料，按照事弈、=七述第一信號同步，依據前係依據前述位：^:的：：產生位址信號; 記憶區，從選擇的^科’選擇前述記憶格陣列中的貧ϋ憶H，其係分別釉夂伽、〔才口中靖出貝枓；一^4 別從所選擇之纪情「、fr 士各個6己憶格設置，暫時記憶分受所分=„憶格讀出的資料，分別接資料；資料輸出緩：器=!記!的記憶格所讀出的述數個:、:、=述罘一信號同步’將前外部4錯誤訂正：：：：：憶格中讀出的資料輸出至從前述數^料ΐΐ ί 控制信號同步，接收前述第-信號同步憶格讀出的資料，並與資料是否錯誤，並加=:述資料輸出緩衝器所輸出的此外，第二快閃記憶體的較佳實施制, t ) 彳貫她例，也可以如以下的 (1)'還具有命令介面，j係、產生妝能為山人人a t 丨的狀怨i買出命令，生狀一出叩令信號；及狀態輸出手段狀態讀出命令信號啓動，藉 +系依據則= 出從記憶格所讀出的資料有無錯誤。勺貝枓輸出緩衝器，輸可以訂正從記 :料中的數個資料，前一手段可::= ⑺前述的錯誤訂正電路，可以訂正從記憶格所讀出之 -9- 本紙張尺度綱+ @國家標準（CNS)A4規格（21G X 297公« 7 (請先閱讀背面之注意事項再填寫本頁) 訂：線」經濟部智慧財產局員工消費合作社印製

47371U A7 經濟部智慧財產局員工消費合作社印製五、發明說明（7 ) :料中的η個㈣)資料，可以檢測㈣個存在的錯誤，則述的狀態輸出手段可以輸出能否執行錯誤訂正。 t路，其係在践憶格讀料及前述錯誤訂正電路接ϋ隐格所讀出之““ 間’持績將忙碌信號輸出至外部。、本：明的罘二快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格所構成；記憶抬立係數個前述記憶區所構成；命令介面，其係接受外部的訂 =出命令，產生訂正讀出命令信號；織复號產生電路其係依據前述訂正讀出命令信號啓動，產生控制信號：一信號緩衝器’其係接收外部所輸入的第一信號；位址衝器’其係接收外部所輸入的位址資料；位址信號產生啦路，其係與前述第-信號同步，依據前述位址資料，並: 照事先所決定的順序產生位址信號，並依據前述訂正命令信號啓動，與前述控制信號同步，並按照事先所4 的順序產生位址信號；純依據前述位料，選擇前述記憶格陣列中的記憶區，從選擇的各個記憶格中讀出資料，^_紐減I路，其係” 各個記憶格設置，暫時記憶分別從所選擇之記憶區，的記憶格讀出的資料’分別接受所分配的位址信號從暫時記憶的記憶格所讀出的資料；資料輸出緩衝器:1 係與前述第-信號同步’將前述數個資料記憶電路所輪炙記憶格中讀出的資料輸出至外部；三錯誤訂正電路』係與前述第-信號同步，接收從前述；個資料記$電路車由正第緩電應出其出其 (請先閱讀背面之注意事項再填寫本頁) 訂·· .線』 -10 參紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 473719 A7 B7 五、發明說明（8 出之記憶格讀出的資料，* t 前述數個資料記憶電路幹出卞則述控制仏號同f，接收從記憶格所讀出的資料是記資料，判斷從生錯誤的資料。右有軋决時，可以指出發此外’ ^3燕的把憶體的較佳實施例, ⑴〜（4)項$述：铋佳貫孤例，也可以如的具，其係邵的狀態讀出命令，產生狀 ”1面接文外狀態讀出命令信號啓動，〆;：：:=破，再依據前述出攸圮憶格所碩出<資料有無錯誤。 + 、(H述可以訂正從記憶格之 ;料中的數個資料，前述狀態輸出手段可以輸出錯：的數 ^前可以訂正從記憶格所讀出之二枓中的η個㈣1)資料’可以檢測(n+1)個存在的錯誤， W述的狀態輸出手段可以輸出能否執行錯誤訂正。曰料ϋ間，向外部輸出忙綠信^—I且依讀出命令k號，將忙碌信號輸出至外部。本發明的第四快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格所構成；命令介面，其係接受外邵的寫入資料輸入命令，產生寫入資料輸入命令信號，接文外郅的寫入命令’產生寫入命令信號；第一信號缓衡器’其係接收外部所輸入的第一信號；控制信號產生電 -11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1·----------^裝 (請先閱讀背面之注意事項再填寫本頁) 訂· --線‘ 經濟部智慧財產局員工消費合作社印製 4?3’7切

路，其係依據前述的寫入侖人資料輸人缓衝器，其#依1a，產生控制信號；啓動，*前述第叶^據料的寫人資料輸人命令信號錯誤訂：電路，其;：：！接收外部所輸入的寫入資料；動，與前述的第二信號=述的：入資料輸入命令信號啓，同步接收前述的寫入資料，依據前述的寫入命令啓動，命A 1 m妹則 Μ /、則述的控制信號同步產生用於訂正 :二的“货料；姐纽，其係'分別針對各個 =格設置，與前述第—信號及前述控制信 = =憶數個資料’放人前述的寫人資料及檢查資料；及= 其係依據前述的“命令啓動，將暫時記憶在前述電路内的窝人資料及檢查資料寫人前述的記憶格内。 '外ΐ $上·，‘閃!己憶體的較佳實巍1，還具有：（1丄依 ϋϋ碌信號輸出至外部的忙旋作骑輸出電路。 —一———7 經濟部知曰慧財產局員工消費合作社印製本^明的第Hi己...疼體，係由以下，分巧構成：記憶 k其係由數個快閃記憶格所構成；記憶格陣列了 =個前述的記憶區所構成；產生控制信號的控制信號產生迅路，第一仏號緩衝器，其係接收外部所輸入的第一信说位址凌衝器，其係接收外邵所輸入的位址資料；讀出手段’其係依據前述位址資料選擇前述記憶格陣列中的記憶區，從所選擇之記憶區内各個記憶格讀出資料；數個資料屺憶電路，其係分別對各個記憶格設置，暫時記憶分別從所選擇之記憶區所對應的記憶格讀出的資料，與前述控 12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱 473719 Α7 Β7 經濟部智慧財產局員工消費合作社印製五、發明說明（10 制信號及前述弟一 Mn y _ .士山AA、之此次赳认卿出從暫時記憶的記憶格所碩出的/貝料，貝料輸出緩銜g 町杰’其係與前述第一作號同步，將前述數個資料記憶電路所私山、:則1J .. 斤輸出< ?己憶格中讀出的資料軸出至外部；及錯誤訂正電路丰4、>、+、… ％各，其係與前述控制信號同步，接收從削述數個貧料記情雷料，並與前述第-信號同步；=之記憶格讀出的資所輸出的資料是否錯誤，並加述資料輸出緩衝器

此外，第五快閃記憶體的較佳音、A j私佳貫施例，也可以如以下的 (1)〜（4)項所述： (1^ '^直！ l」L每，其係接受外部的狀態讀出命人，產生狀態讀出命令信號；及狀熊輪狀態讀出命令信號啓動，，由；=:段’其係依據前述 ,、、、、猎由則述的資料輸出緩衝器，輸出從兄憶格所讀出的資料有無錯誤。 u 電路，可以訂正從記憶格資料中的數個資料，前述狀能^ 斤，出气量。狀心輸出手段可以輸出錯誤的數 (3)1述_的錯務—^可以訂正從纪愔玫士 ::中的離')資科，可以檢測㈣二月j这的狀怨輸出手段可以輸出能否執行錯誤訂正。、⑷還具有忙碌信號輸出電略：其係在從記憶格次料及則述錯誤耵正電路#收從記憶格所讀出二;：間，持續將忙碌信號輸出至外部。 ’ +勺"月本：明係由以下部分所構成：μ s，其係由數個诞閃記s幕瓦孫崴丁記憶格 < ^ τ々，其係由 -13 - 本紙張尺度_中國國家標< (CNS)A4規格（21〇 χ 297公 (請先閱讀背面之注意事項再填寫本頁) . · -丨線： 47371^ Α7 經濟部智慧財產局員工消費合作社印製 ---------Β7_____ 五、發明說明（H ) ^個:述屺憶區所構成；命令介面，其係接受外部的訂正二出ρ ν，產生叮正讀出命令信號；控制υ虎nj路，依據七述叮正讀出命令信號啓動，產生控制信號；第〜2號緩衝斋，其係接收外部所輸入的第一信號；位址緩衝為，其係接收外部所輸入的位址資料；〜其係喪據七述位址;貝料，選擇前述記憶格陣列中的記憶區，從選擇的記憶區内各個記憶格中讀出資料；數個資料記憶電路’其係分別對各個記憶格設置，暫時記憶分別從所選擇 /、& It區所對應^己憶格讀出的冑料’ ·與第一信號及前述，制信ϋ步~ 輸出從暫時記憶之記資料輸出緩衝器，其係與前述第一信號同f，將前述數個資料=憶電路所輸出之記憶格中讀出的資料輸出至外部；及錯誤可正電路，其係與前述第一信號同步，接收從前述數個資料記憶電路輸出之記憶格讀㈣f料，並與前述控 _虎同步，接收從前述數個資料記憶電路輸出之“格讀出的資料，判斷從記憶格所讀出的資料是否錯誤，若有錯誤時，可以指出發生錯誤的資料。 ΐ—·— - ¾ ，鱼實典、Μ—，也I以如以下的 ⑴〜（4)項所遂丄. ⑴遝具有狀態輸出手段，其係前述的命部的狀態讀出命令，產生狀態讀出命令信號，再依據前述狀態讀出命令信號啓動，藉由前述的資料輸出緩衝器來輸出k记憶格所謂出之資料有無錯誤。，可以訂正從記憶格所讀出之 (請先閱讀背面之注咅？事項再填寫本頁} -jjp裝丨線」 _________-14- 本紙張尺度適用中國國家標準（CNS)i規格（210^7^57 五、發明說明（12) 資料中的數個資料，前述狀態輸量。手*又可以輪出錯誤的數遥的錯誤亦益t音母，—可乂； , 資iLiJ靖雜料.，〜前述的狀態輪出手段，削—具有忙隸號輸心师料的期間，向外部輸出忙碌信號，而且格^資命令信號，^駕輸出至外部。依據則切正讀出「本係由以下部分所構成：纪憶胃’ 所構成r信號緩‘ :外二二輸:Γ:一信號’在第—期間輸出第-控制信號’ uh吕遽產生電路’其係在與前述第—期間不同的第 :』間2 ’自動的產生第二控制信號；資料輸入缓衝器， ,、係與珂述第一信號同步接收從外部所輸入的寫入資料· 錯=訂正電路，其係與前述第一控制信號同步接收前述寫入資料，與前述第二控制信號同#產生用於訂正錯誤的檢查資料二數個資料記憶電路，其係分別對各個記憶格設置，與前述第一控制信號及前述第二控制信號同步，暫= 記憶數個資料，放入前述的寫入資料及檢查資料；及寫入手段’其係將暫時記憶在前述數個資料記憶電路中的寫入資料及檢查資料寫入前述的記憶區内。此外，第七快閃記憶體的較佳實施例，還具有：（1)在前述第二iL間，向外部輸出忙碌信號的忙碌信號輸出泰路。 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 473?1ύ Α7 13 五、發明說明（本發明的以下部分所構成：記憶區’其係由數個快閃記憶格所構成；記憶格陣列，其係由數個前述的記憶區所構成；控制信號產生電路，其係在第一期間，自動產生第一控制信號；信號緩衝器，其係接收外部所輸入的第一信號，在與前述第一期間不同的第二期間内，輸出第二控制信號；位址緩衝器，其係接收外部輸入的位址資料；讀出手段，其係依據前述位址資料，選擇前述1憶格陣列中的記憶區，從選擇的記憶區内各個記憶格中讀出資料；數個資料記憶電路，其·係分別對各個記憶史置，料記憶分別從所選擇之記憶區所對應的記憶：項出的㈣第一控制信號及前述第二控制信號同步，，出從暫時記憶之記憶格所讀㈣資料；纽輸虫缓衝 ^一~基'赞與則述第一信號同步，將前述數個資料記憶雨敌所輸出之記憶格中讀出的資料輸出至外部；及錯誤=電路’其係與前述第-控制信號同步，接收從前述數個^ 兄憶電路輸出之記憶格讀出的資料’並與前述第二步，判斷前述資料輸出緩衝器所輸出的資料是否錯誤，加以訂正。 s θ ϋΕ =，第'快閃記憶體的較佳實施例，也可以如的（1)〜（4)項所述：一…一一^ r 係接受外部的狀態讀出命令，產生狀怨碩出命令信號；及狀態輪 # 1 X Λ A j出手段，其係依據前述狀悲頃出命令信號啓動，藉由前述的資料 = 出從記憶格所讀出的資料有無錯誤。， ™，輪 --------------裝--- (請先閱讀背面之注意事項再填寫本頁) . 經濟部智慧財產局員工消費合作社印製 -16- ^3?ιθ Α7 Β7 五、發明說明（14 ) (2)前述的錯誤訂正電敗，^、、、資料中的數個資料，前述狀能^ βΤ正W憶格所讀出之量。心輸出手段可以輸出錯誤的數 (3)如―述τ,ϋ 錯·〜,,•電》路— 資料中的齡Μ)資料，二正從記憶格所讀出前述的狀態輸出手段可以輸^ 目女ρ t、％否執行錯誤訂正。料及前述錯誤訂正電路接…丨係在心己憶格謂出間，持續將忙碌信號輸出至外部。貝枓的本發明的第九快閃記憶辦-:-.、山、、區，並#忐鉍一赉由以下邵分所構成：記數個則述的記憶區所—· “，… 平幻具保之資期憶由數個前述的記憶區所構成；信號：衝：憶：陣列，其係輸入的第-信號，在第—期間::二:= 號產生電路，其係在與第』“虎，控制生第二控制信號;位址緩衝器===，自動產資料；在山主机4 丹係接收外邵輸入的位貝科，项出手段，其係依據前述位址格陣列中的記憶區，從選擇、則以資料；數個資料記憶電路，並件固記憶格中暫時^卜八係刀別對各個記憶格設料：m 選擇之記憶區所對應的記憶格讀出 ==第一控制信號及前述第二控制信號同步’ 係盘前；?〜己憶格所讀出的資料；資料輸出緩衝器，之記憶格中-出的丄：個資科記憶電路所輸係盘前、卜/ 】出至外部；及錯誤訂正電路 ^弟—控制信號同步’接收從前㈣個資料記憶電所信址記憶讀出置，的資輸出其出其本紙張尺度翻巾關家鮮（CNS)A4規格（210 -17 X 297公髮7 47371Θ

五、發明說明（15 ) 路物出（讀格並與前述第二控制作號同步，接收從前述數個資料記憶電路輸料，判斷從記憶格讀出的資料是否錯誤，若

以指出發生錯誤的資料。 π a次日f J ⑴此::、，上九师己憶體的較佳實施例，也可以如以下的 (1)〜（4)項所述： (1)還具有命令介面，並俏技、產生狀態讀出命令信號:二;外二的狀態讀出命令’ 狀態讀出命令信號啓動其係依據前述出從記憶格所讀出的資料有無錯誤。、貝知出緩衝益’輸 ⑺前述的錯誤訂正電路’可以訂正從記 ί料中的數個資料，前述狀態輸出手段可以輸出錯誤的數之 4):述的錯誤訂正電路’可以訂正從記憶格所讀出二L的υ資料，可以檢測（η+ι)個存在的錯誤刖述的狀‘讀出手段可以輸出能否執行錯誤訂正。資 (4)返具有忙綠信號輸出電路，其係在從記憶格讀出 +的』間，將忙綠信號輸出至外部將忙碌信號輸出至外部。罘一期間，經濟部智慧財產局員工消費合作社印製本發明的第十快閃記憶部r，#丄 ----11·步以下邵分所構成：記憶 :;將系：數個快閃記憶格所構成；忙碌信號輸出電路 =部輸入之各個記憶格内的窝入資料舞資料Ϊ 電路’其係可以記憶η位元之暫時記憶的前述寫入= -18· 本紙張尺度翻 t (CNS)A4 (210 χ 297^57" 473713 A7 五、發明說明（16 ) 及錯誤訂正電路，巧丨位元（ ^ 產生m2位元（ml + m2<n)的檢查^料，產生 ^^ 檢查資料後，接收mm元（m 1 +%的生"L4位_儿(ml + m2+m3 + m4 S η)的檢查資料元的檢查資料在ml位元的ΤΓ^ΓΤ前述：個= δ己憶電路内後，輸人至前述數個資料記憶電路内暫二憶；ΓΠ4位元的檢查資料在m3位元的寫入資料輸入: 資料記憶電路内後，輸入至前述數個資料記憶電路二 I時二己憶；暫時記憶在前述數個資料記憶電路内之一 ^元的寫入貝料及1112與1114位元的檢查資料，在爪4位的檢查資料暫時記憶在前述數個資料記憶電路前料記憶㈣；前述錯誤訂正電路在產生前 ϋ ^旦貝料時’將前述忙碌信號輸出電路所輸出的忙碌信號輸出至外部。 ° 本發明的第十一快閃記憶體，係由以下部分所」冓直丄記 Ϊ ^ ^ ^ ^ ^ ^ ^ ^ ^ ； ^ ^ ^ 路’八係知忙碌信號輸出至外部；及錯誤訂正電路，其係 =從，記憶區所讀出的資料，指出錯誤讀出的資料。 ^兩在項出彳文以述記憶區所讀出資料的期間及前述錯誤 :丁二包,曰出錯誤讀出資料的期間，將忙碌信號持續從前 A忙碌信號輸出電路輸出至外部。 Λ月的第二丄其係由數個快閃記憶格所構成；資料緩衝器，其係知仗則述口己憶區所讀出之讀出資料輸出至外部；及錯誤訂 (請先閱讀背面之注意事項再填寫本頁) ^--------^--------Λ 經濟部知曰慧財產局員工消費合作社印製

X 297公釐） 473710 A7 、發明說明（彳7 ) 正電路，其係在輸出從前述資料緩衝器所讀出之資料時’輸入用：從讀出資料中指出錯誤讀出資料的讀出資 =。其中」前述的錯誤訂正電路，再度將從資料緩衝器所渭出之資料輸出至外邵時，訂正錯誤的讀出資料。此外，第十二快閃記憶體的較佳實施例，也可:

的（1)〜（2)項所述： T (1)還具有將錯誤狀態輸出至外部的狀態輸出電路。 ⑺還具有暫時記憶從前述記憶區所讀出之J出資數個資料記憶電路。 - '本發明的第十三快閃記憶體’係由以下部分所構成：記格所構成；寫入手段，其係將資訊資料及檢查資料寫入前述的記憶區内；讀出手段，其係從前述的記憶區讀出前述資訊資料及前述檢查資料.^ 錯誤訂正電路，其係從前述資訊資料產生前述檢查資料，並從前述資訊資料及前述檢查資料訂正前述資訊資料的錯誤。其中，前述錯誤訂正電路將記憶在至少丨個以上浐定記憶格内之資訊資料轉換成事先所決定的虛擬資料，^生前述的檢查資料，將從前述指定記憶格所讀出的資訊資料轉換成前述的虛擬資料，訂正前述的資訊資料。本發1的第士四像體.，係冰I工复全憶區，其係由數個快閃記憶格所構成；寫入手段，其係將指定的η位元資訊資料及檢查資料寫入前述的記憶區内；讀出手段，其係從前述的記憶區讀出前述η位元資訊資料及前述檢查資料；及錯誤訂正電路，其係從前述η位元資 20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） • L----------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂：經濟部智慧財產局員工消費合作社印製 A7 4 ?3?切〜------------_Β7_ 五、發明說明（18) 訊資料產生前述檢查資料，並從前述η位元資訊資料及前述檢查資料訂正前述η位元資訊資料的錯誤。其中，前述錯誤訂正電路，有效附加從外部輸人、之前述資訊資^ ^ 仏Mm< η)時事先所一多—客丄

^ —·.· 一 ______ rr^.-，.， ^ Vf VA 貧料，產生前述的檢查資料。本發明的第十五快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格所構成；寫入手段，其係將貧訊資料及檢查資料寫入前述的記憶區内；讀出手段，其係從前述的記憶區讀出前述資訊資料及·前述檢查資料；錯铁訂正電路，其係從前述資訊資料產生前述檢查資料，並，前述資訊資料及前述檢查資料訂正前述資^資料的錯誤；及開關電路，其係選擇訂正錯誤，將前述資訊資料^ ，至外部，或是不訂正錯誤，而將前述資訊資料輪出至^ 憶區，其係由數個快閃記憶格所構成；寫入手段將貧訊資料及檢查資料寫人前述的記憶區内；讀 ^係和係從前述的記憶區讀出前述資訊資料及前述檢 == 决π正電路’其係從前述資訊資料產生前述檢杏次拉、♦日從前述資訊資料及前述檢查資料訂資；:+:: ::及開關電路，其係選擇是否啓動前述的::::: :發明的第十七快閃記憶體，係,¾ , Ε； ^ ^ ^ Fa1 |£ ^ ^ ^ ; ^ ^ ^ ^ ^ ^ (請先閱讀背面之注意事項再填寫本頁) «裝 -tr°J· 線經濟部智慧財產局員工消費合作社印製 -21 - 47371ΰ 經濟部智慧財產局員工消費合作社印製由數個前述的記憶區所構成；寫入手段，其係將資訊資半及檢查資料寫入前述的記憶區内；讀出手段，其係從前封的記憶區讀出前述資訊資料及前述檢查資料；錯誤訂正黨路，其係從七述資訊資料產生前述檢查資料，並從前述資釩資料及前述檢查資料訂正前述資訊資料的錯誤；及讀出手段，其係在開啓電源的同時，自動讀出指定記憶區内的資料。 U 憶區，其係由數個快閃記憶格敗遵成彦手*^~ Α7 Β7 五、發明說明（19 ) 係將第一資訊資料及第一檢查資料的入前述記憶區的各個記憶格内，之後，再將寫入的第一訊資料及寫入的第一檢查資料與第二資訊資料及第二檢資料一個位元一個位元的寫入前述記憶區的各個記憶内，在1個記憶格内寫入2位元的資料；多値讀出手段，係從前述的記憶區讀出前述第一資訊資料及前述第—士資料，從前述記憶區讀出前述第二資訊資料及前述第二查資料·’及錯誤訂正電路，其係從前述第一資訊資料產前述第一檢查資料，從前述第二資訊資料產生前述第二查資料，從前述第一資訊資料及前述第一檢查資料訂正述第一資訊資料的錯誤，從前述第二資訊資料及前述第檢查資料訂正前述第二資省^牛的錯誤。其中，前述的誤訂正電路’ # g 來產i旅I春雄正誤。、一一^二 /〆此外，本發明的1十九個快閃記憶體，係由以下部分 •22 本紙張尺度適財_家標準（CNS)A4規格（2ΐί χ 297公釐） f請先閱讀背面之注意事項再填寫本頁)

473719

五、發明說明（2〇) 構成：記憶區，其係由數個快閃記憶格所構成；刪除電路’其係刪除前述記憶區，將贫有記憶格内的資料變成 1 n 段，其係將資訊資料及學查資料寫入前述的一l讀出手段，其係從前述^述資訊貝料及珂述檢查資料；及錯誤訂正電路，其係從前述資訊 #料產生如述檢查資料，從前述資訊資料及前述檢查資料叮正則述資訊資料的錯誤。其中，煎錯誤訂正電路，

件產生所有1”的檢查資料。 J 本發明的第二#個快閃記憶體，係由·以下部分所構成：記憶區，其係由數個快閃記憶格所構成；錯誤訂正電路，其係從外部所輸入的資訊資料產生用於訂正錯誤的檢查資料，從前述資訊資料及前述檢查資料訂正前述資訊資料的錯誤；數個資料記憶電路，其係分別對各個記憶格設置；寫入手段，其係將暫時記憶在前述數個資料記憶電路内的資訊資料及檢查資料寫入前述的記憶區内；讀出手段\其係從前述的記憶區將前述資訊資料及前述檢查資料讀出至 ^述數個資料記憶電路上；讀出手#，其係將從^憶在刖述數個資料記憶電路上的記憶區所讀出的資訊資料及檢查資料輸出至外部。色發明的第二十-個快閃—記‘隨，〜缝！.下部分所構成：記憶區，其係由數個快閃記憶格所構成；錯誤訂正電路，其係從外部所輸入的資訊資料產生用於訂^錯誤的: 查資料，從前述資訊資料及前述檢查資料訂正前^資訊資料的錯誤；數個資料記憶電路，其係分別對各二=‘格二 _ -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮^ ~ ----------- {請先閱讀背面之注音？事項再填寫本頁) 訂--------—

經濟部智慧財產局員工消費合作社印製 473719 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（21 ) 置；寫入手段，其係將暫時記憶在前述數個資料記憶電路一一一 ' . .....- 内的資訊資料及檢查資料寫入前述的記憶區内；讀出手段，其係從前述的記憶區將前述資訊資料及前述檢查資料讀出至前述數個資料記憶電路上。其中，在外部車|入資訊資料前，將記憶在前述數個資料記憶電路上的資料重設在指定的資料内。具體實施例以下參照圖式詳細説明本發明的具體實施例。 (第一實施例）圖1爲本發明第一實施例的快閃記憶體結構方塊圖。數個端子1，用於從外部接受電源及信號，或是將信號輸出至外部。這些端子1中，VCC端子係接受電源電壓 VCC ; VSS端子係用於接地；nCE端子係接受晶片賦能 (Chip enable)信號nCE ; nWE端子係接受寫入賦能（Write enable)信號nWE ; CLE端子係接受命令鎖存賦能（Command latch enable)信號CLE ; ALE端子係接受位址鎖存賦能信號 ALE ; nRE端子係接受讀出賦能信號nRE ; ECCENB端子係接受錯誤訂正電路啓動信號ECCENB。 nBUSY端子輸出忙碌信號nBUSY，DO端子〜D7端子接受寫入資料、命令資料及位址資料等的輸入資料DO〜D7，並輸出讀出資料及狀態資料等的輸出資料DO〜D7。前述寫入賦能信號nWE、命令鎖存賦能信號CLE、位址鎖存賦能信號ALE、讀出賦能信號nRE及輸入資料 DO〜D7，在鎖存賦能信號nCE爲二玉^ -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

473719 A7 B7 經濟部智慧財產局員工消費合作社印製發明說明（22) DO〜D7在鎖存賦能信號nCE爲1’L’’時輸出。若將從前述VCC端子供應各内部電路的電源線及從前述 VSS端子供應各内部電路的接地線也顯示在圖式上，將過於複雜，因此予以省略。電源開啓檢測電路2，係用於檢測電源電壓VCC是否有足夠高的電壓電平，若電平足夠，則電源開啓檢測信號 PON顯示” H··。命令介面3在晶片賦能信號nC.E=’’L”、命令鎖存賦能信號 CLE=nHn時，於寫入賦能信號nWE從”1：··轉變成”H”的期間接收輸入的資料DO〜D7，作爲命令資料，輸出讀出命令信號READ資料鎖存讀出命令信號DLREAD、計算命令信號 CALC、資料輸出命令信號OUTPUT、狀態讀出命令信號 STATUS、倍速寫入命令DOUBLE信號、資料輸入命令信號INPUT、檢查資料產生命令信號CHKGEN、寫入命令信號PRO、删除命令信號ERASE等。此外，由於在内部i理的讀出、寫入等須輸出至外部，因此從nBUSY端子輸出前述的忙碌信號nBUSY。位址緩衝器4在晶片賦能信號nCE= "L"、位址鎖存賦能信號ALE= ’Ήπ時，於寫入賦能信號nWE從’’L"轉變成”H”的期間接收輸入的資料DO〜D7，作爲位址資料，翁出低位址資料Addx_0- 12與AddZ及行位址初期資料AddY」nit_0-9。資料輸出輸入緩衝器5接受資料輸入命令信號INPUT，在晶片賦能信號nCE= ”L”、位址鎖存賦能信號ALE= ’’L”、命令鎖存賦能CLE=’’L”時，於寫入賦能信號nWE從1轉變成 -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I.----------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂--

473719 A7 B7 五、發明說明（24) (請先閱讀背面之注意事項再填寫本頁) 輸入控制信號產生電路10，藉由資料輸入命令信號 INPUT及寫入賦能信號nWE等來控制，具有與該信號nWE 同步產生輸入控制信號INCLK的功能。錯誤町正電路11具有接受資料輸入命令信號INPUt，與輸入控制信號INCLK同步，放入信號線DL一0- 7的寫入資料’接受檢查資料產生命令信號CHKGEN，與檢查資料產生控制信號CGCLK同步，將檢查資料及同位資料（Padty data)輸出至信號線dl_0- 7的功能。此外，錯誤訂正電路丨丨具有接受資料·鎖存讀出命令信號 DLREAD，與錯誤訂正控制信號ECCLK同步，放人信號線 DL一0-7的讀出資料，再接受計算命令信號CALC，與錯誤可正控制信號ECCLK同步，檢測讀出資料錯誤的功能。此外，錯誤訂正電路U具有接受資料輸出命令信號 OUTPUT ’與輸出控制信號0UTCLK同步，訂正錯誤資料的功能’以及接受狀態讀出命令信號STATUS，將錯▲訂正電路的狀態輸出至信號線DL_〇-7的功能。孩錯誤可正電路11，也藉由行位址信號CSLa_527、 CSLb—527、CSLa—516、CSLb—516 及行位址初期資料

AddY—init一0_ 9等來控制〇經濟部智慧財產局員工消費合作社印製因而設置記憶格陣列12及與其對應的源井（s〇urce WeU) 控制電路13、低控制電路14、行控制電路15及行位址產生電路16。其中的源井控制電路13是控制由記憶格陣列丨2的源線 SRC及記憶格陣列12所形成的井cwELL。 -27 - 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） 473713 A7 B7 五、發明說明（25) 而低&制包路14則是控制記憶格陣列丨2的字線WL及選擇閘、.泉SG。行控制電路丨5是控制記憶格陣列丨2的位元線行位址產生電路16是藉由位址信號Addz與 AddY—lnit—〇- 9及錯誤訂正控制信號ECCLK、輸出控制信號謝似、檢查資料產生控制信號CGCLK、輸人控制信號 INCLK等來控制，與這些控制信號同步，按照事先決定的順序產生行位址信號CSL。本實施例各設置兩個前述記憶格陣列12及前述各電路 13 14 15、16，兩組中的其中一組由位址信號Addz來選擇。例如位址信號Addz=”L，，時，選擇記憶格陣列A及其對底的黾路13、14、15、16 ;位址信號AddZ=，，H，，時，選擇記憶格陣列B及其對應的電路13、14、15、16。圖2顯1中抽出記憶-格身—1112之.一部會（記憶格陣列絶其對應之也舰 ,結羞丄一經濟部智慧財產局員工消費合作社印製 1·1:---------裝--- (請先閱讀背面之注意事項再填寫本頁) 該記憶格陣列12使用在同一個井CWELLa中形成iNAND 型記憶格單元（Unit)的陣列。NAND型記憶格單元與由漂浮閘及控制閘疊層形成的格電晶體（Cell transist叫M _ 聯，例如串聯4個，其兩者連接選擇電晶體s，在單元的一者連接位元線BLa 一 8j〜BLa—8j± 7之中的一支，另一者則連接共if的源線义尺^江。在此處將同-行之格電晶體Μ的集合 ΐΐΐ胃—的—集土fam 晶體Μ相對應的字線，以WLa_〇〜评以一來表示，nand格單元之一者之選擇電晶體S的選擇閘線，以SGla 〇來^ -28 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

4737UJ

經濟部智慧財產局員工消費合作社印製五、發明說明（26) 不，NAND格單το另一者之選擇電晶體s的選擇閘線，以 SG2a_0來表示。行控制電路15包含與上述記憶格陣列12之位元線 6!^8卜1一幻+ 7連接的資料記憶路17在以行位址信_LaJ!里陵，全別與連接的信號線 10 一 0-7電連接，暫時記憶準備寫入所選擇之記憶格以内的資料，及暫時記憶從選擇之記憶格Μ讀出的讀出資料。此外，圖2記憶"格陣列i2H位元線〜BLa_8j+7及行選擇線CSLaJ中的添加字j代表〇至548。因此位元線BLa 則為從BLa__0至BLa一4391，行信號CSLa爲從CSLa-〇至 CSLa-548 ° ,另外」—記憶—格陣列έ的結至㉟。以下概要説明圖2之記憶格陣列丨2的動^。 (a)貝料塗五以塊爲單位來執行，所選擇的塊，JL全邵的字％i例主m 爲20V。此時，井CWELLa爲2〇v，記反心下，資料設定爲π 1 1 ·，。 ⑻資料的寫入以頁爲單位來執行，此處，一個記憶格Μ 記憶四個値時，選擇低位址資料Addx_〇爲"L"的^格]^1 時，將寫入資料記憶成” 〇"或” ；！，記憶格的資料則爲”丨〇，，或丨丨1 Γ。低位址資料AddX一 1〜Addx」2亦同，菱選擇表記憶格Μ ’ ^末:己生兔原來1己憶成π1〇η之"I己憶格中所寫入的"丨”變成，，1〇，，。原來記憶成”11"之記憶格中所寫入的”〇”變成”〇1，，；原來記憶成 -29- (請先閱讀背面之注意事項再填寫本頁)

· I n ϋ i^i n 一 0, 1 1_1 n ϋ n ϋ I 1 本紙張尺度適用中國國家標準（cnS)A4規格（210 x 297公爱） A7 B7 五、發明說明（27) ’’ 1 Γ之記憶格中所寫入的” 1，，變成” 11 ”。 (請先閱讀背面之注咅？事項再填寫本頁) 此外，在寫入時，選擇字線爲20V，非選擇字線爲1〇ν。寫入資料書寫” 1 ”時，位元線爲VCC ;書寫，，〇，，時，位元線爲0V。選擇閘線SG1爲VCC，選擇閘線SG2爲0V。非選擇塊的字線及選擇閘線均爲0V。此外，寫入藉由反複執行寫入動作及寫入查證動作，可以有效控制記憶格的閥値。資料與記憶格Μ閥値的關係，如表1所示。表1

記憶格的資料記憶格的閥値 AddX 〇=丨丨Η丨丨 AddX 一 0=,fL* 丨 1 1 0V以下 1 0 0.3 V 〜0·6 V 0 1 1.2V 〜1.5V 0 0 2.1V 〜2.4V ▼ ^ ^…乃Α，、ν 丁一 π ^ ，，王可硬擇閘綠 4V，選擇字線爲0V或0.9V或1.8V，非選擇字線爲4V。選擇塊的全部選擇閘線及全部字線爲〇V。經濟部智慧財產局員工消費合作社印製選擇+線爲0V ’格電流流通時，位元線電壓電平 nL”，可以讀出，，u”。同樣的，選擇字線爲〇·9ν時，可讀出”10”，選擇字線爲18V時，可以讀出”〇}，，&，，〇〇，，選擇塊各動作與電壓的關係，如表2所示。 -30 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 473719 A7 B7 五、發明說明（28 ) 表2

刪除寫入讀出位元線BL 20V VCC/0V H/L 選擇閘線SG1 20V VCC 4V 選擇字線WL 0V 20V 0.0V/0.9V/1.8V 非選擇字線WL … 10V 4V 選擇閘線SG2 20V 0V 4V 源線SRC 20V VCC 0V 井 CWELL 20V 0V 0V (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製此處所謂的頁，爲表示圖2中同一行之4392個記憶格Μ集合的實體性單位，而邏輯性寫入、讀出單位則爲4392位元的記憶區。本實施例中，在實體性1頁中寫入邏輯性兩個記憶區的資料，或是從實體性1頁中讀出邏輯性兩個記憶區的資料。亦即，以低位址資料Addx 0〜Addx 12及低位 — — r 址資料AddZ指定的是記憶區的位址。因此，刪除的實體性單位爲塊，是以實體性4頁所構成，以邏輯性8個記憶區所構成。圖3爲採用圖1所示結構之快閃記憶體的系統結構圖。快閃記憶體20藉由CPU(中央處理單元）21來控制。CPU21 控制高速緩衝記憶體（Cache 以幕等。電源電壓VCC同時供應快閃記憶體20、CPU21及高速緩衝記憶體22。系統中用於控制整個系統的！式儲存在快閃記憶體20 内，系統開啓電源，電源電壓VCC上昇時，快閃記憶體20 -31 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4?37切

五、發明說明（29) 自動的讀出指定號碼的資料。CPU21在電源上昇時，從快閃记U恤20碩出資料，所讀出的資料中放入用於控制快記憶體的代碼。 CPU21將上述代碼儲存巧速緩衝記憶體22内，控閃Λ 組20，謂出控制整個系統的程式，來控i系i。I 於tfe閃Ut體20能自動訂正錯誤，因此cpu2 }只需從快閃記憶體2G讀出資料即可。若快閃記憶體2()無法自動訂正錯淚時就八有CPU21可正錯誤，但是由於用於控制快閃記憶體20的代碼是儲存在快閃記憶體2〇内·，因此只有這個代碼仍然不能訂正錯誤。圖1中，錯誤訂正電路丨丨中從資訊資料（外部輸入的窯入貧、斗）產生查資料的部分（檢查資料產生電路），如圖4所不。孩電路主要由，以D〇〜D19、卩所示的21個移位暫存器 18及9個邏輯演算電路19所構成。圖5(a)爲抽出圖4中移位暫存器18中的一部分（以D所示的部分）。該移位暫存器由時鐘信號φ與其例置信號ηφ互補的信號來驅動，時鐘信號φ以，，L”— ” Η”— ” L”（轉動時鐘信號φ 1週）的方式輸出鎖存資料，並將輸入信號放入鎖存。該時鐘信號Φ爲與檢查資料產生控制信號CGCLK及輸入控制信號INCLK同步的信號。圖5 (b)爲圖4中邏輯演算電路19 一部分的結構。〜一 ·.一-^1·'-一*一-〜〜一一该迷輯演算電路演算兩個輸入IN 1及IN2，並輸出OUT。從圖1中之D0端子〜D7端子所輸入的寫入資料，以資料 -32- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------" 經濟部智慧財產局員工消費合作社印製 473719 A7

五、發明說明（30 ) :出輸入緩衝器5作邏輯倒^，並輸出至信號線 —〇 DL—7内。圖4的檢查資料產生電路針對各個信號線 DL—0〜DL—7’設置在圖丨中的錯誤訂正電路上。轉動時鐘信號…週的同時，將m元的寫入資料放入圖的杖旦貝料產生電路内，在如竺 1 査的檢查資料，並在如p所示的移位暫存器18中產生同位資料。如D0〜D19所示之移位暫存器18中所產生的檢查資料，在打開開目SW3,時鐘信號φ每轉動i週時，在各信號線 DL—0〜DL—7上，一個位元一個位元的產生。產生20位7C的檢查資料後，打i1ilA1§W5，將晦鐘—信號 Φ轉動1週時，在各信號線DLJ)〜DLj7上產生丨位元的同位 =料。因此時鐘信號φ轉動549週時，輸入至])〇端子〜〇7 端子的是528位元的資料，所以產生2〇位元的檢查資料及i 位元的同位資料。如此產生的檢查資料及同位資料，輸出至L 5虎、泉DL一0〜；DL一7，送達圖2所示的行控制電路1 $中的貪料圮憶電路17，與寫入資料的同時寫入所選擇的記憶區内0 從全部，爲” 1 ”的寫入資料（在信號線DL—〇〜DL一7上爲"〇，，的寫入資產生的檢查資料及同位資料’:^^爲”丨^因此刪除狀態，在全部爲”丨”的寫入資料時，之後產生的檢查資料與寫入同位的狀態等價。 _ 上述的檢查資料產生電路’是依據 (1023，1003)符號產生檢查資料，其^生的多項式G(x) -33- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -裴---- •irtlv ·111111. 經濟部智慧財產局員工消費合作社印製

G⑴: A7 B7 31 = Χ20 + χ12 + Χ114-χ6 + χ54-χ^ + χ2 + χ+1 η 經濟部 .智慧財產局員工消費合作社印製由元一一i6)資料，因此1個記壞時，很可能整個2位元都發生錯誤。但是在本實施例中，各個位i資料是以各個Μ資料來獨立訂正，因此不會像BCH符號採用位元單位的訂正方式而減低調整概率。相反的’ i位元單位中發生瑕戚的記憶體(― deuce)，若是採用如Read Solomon符號的叢發瑕疵訂正方式，會差i生過^見嚴丄也丕·適宜。圖6爲圖1之錯誤訂正電路丨丨中，產生檢查資料及同位資料的演算流程（Algorism)。首先在步驟si中，將資料輸入命令（(：〇111111&11(1)輸入至命令介面3，例如輸入16進制代碼”8〇H”。在步驟“中，將位址資料輸入位址緩衝器4内，開始輸入寫入資料。在步驟 S3中，知’貝料開始輸入行位址AddY一丨仙一〇〜$設置在行位址產生電路16中的變數行位址暫存器Add*c〇lf，並依據該變數行位址暫存器Add 一 c〇1的内容產生行位址信號csl。在步騍S4中，將DO二二£所示的暫存器重設爲” 〇，，，將資料記憶電路17的寫入資^^ £1^ ”。^ 打開開關SW1，關閉開關SW3及SW5。其次，在0S6中，放入輸入至D〇i子二d7端子的寫入資料。在步驟S7中，若判定穹數行位址暫存器Add c〇1的内容爲516時，則在步驟队电亂閉開關^2及SW4，若判走久數行位址暫存器Add—c〇l的内容不是5 16時，則在步驟 34- (請先閱讀背面之注意事項再填寫本頁) 裝訂· ·

本紙張尺度適用中關家標準（CNS)A4規格χ 297 ) 473719 A7

五、發明說明（32) S8中打開開關SW2及SW4。請先閱讀背之注意事項再填本頁當變數行位址暫存器Add_eGl的内容爲516時，則放入錯誤可正電路U中的寫人資料·]，，（因DL」的資料爲倒置資料）。亦即，行位址516的資料從錯誤訂正中排除。此種方式有以下的優點，亦即，可以在以後重新寫入 516號的資料，可以在以後重新5^^記憶在㈣記憶 :2 〇中資料所需的旗標資技如瑕疵區旗標其次，在步驟sio中，將寫入資料放入錯誤訂正電路u 中，進行檢查資料及同位資料的演算。亦即，時鐘信號φ 轉動1週。此時，寫入資料輸出行位址信號CSL，也記憶在資料記憶電路17内。繼續在步驟S11中，逐一增加變數行位址暫存器Add_col的内容，按照行位址的順序放入寫入資料。在步驟S12中，步驟S6〜S12的動作反複執行，直至判足輸入了寫入命令爲止，例如輸入.16進制A碼丨!10，Ή。經濟部智慧財產局員工消費合作社印製上述的步驟S6〜S 12與寫入賦能信號nWE同步進行。在輸入控制信號產生電路1 〇中，與寫入賦能信號nWe同步產生輸入控制信號INCLK。與寫入賦能信號nWE同步輸入的寫入資料，依據在錯誤訂正電路11上與輸入控制信號inclk 同步產生的時鐘信號φ，放入錯誤訂正電路丨丨内，同時按照與輸入控制信號INCLK同步，依據變數行位址暫存器 Add—col内容所產生之行位址信號CSL的指示，暫時記憶在所選擇的資料記憶電路17内。 -35- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

、a述的步展s 12中，判定輸入前述寫入命令的丨6進制代碼”10” Η時，在步驟S13中，判定變數行位址暫存器 =dd—c〇l的内容大於527。若是這個判定結果爲變數行位址暫存器八3(1一0〇1的内容$ 527時，在步驟314中，則關閉開關SW2及SW4 ’在步驟S15中，假設輸入”丨，，寫入資料，執 1檢查資料及同位的演算，在步驟S16中，將變數行位址暫存器Add—col的内容增加i，在步驟S13中，再度判定變數行位址暫存器Add-C〇1的内容是否大於527。判足結果若是變數行位址暫存器Add—⑶丨的内容^ ^繼，在步驟S17中判定變數行位址暫存器Ad(Le〇i的内合疋=等I 548。判疋結果若是變數行位址暫存器Α^^〇1 的内合- 548時，則在步驟s丨8中關閉開關s w丨及§ ，打開開關SW3及SW4，在步驟S19中執行檢查資料的輸出及同位演算。此時，依據變數行位址暫存器爐㈤内容的檢查資料暫時記憶在資料記憶電路17内。繼續在步驟㈣中，將變數行位址暫#器縫一 c〇1的内容增加㈣，在步驟 S17中，再度判斷變數行位址暫存器域㈤的内容於548。 — 判定結果若{變數行位址暫存器域㈤的内容=州時，在步驟S21中關閉開關SW3,打開開關，在步驟 S22中輸出同位資料。&時，依據變數行位址暫存器峰-内容的檢查資料暫時記憶在資料記憶電路”内。 ί後：在步驟S23中，原則1，將記憶在資料記憶電路17 中的寫人資料及檢查資料與同位資料—起寫人記憶 • hi·---------·!裝.丨 — (請先閱讀背面之注意事項再填寫本頁) 訂·- 經濟部智慧財產局員工消費合作社印製 -36 - 473719 A7 B7 五、發明說明（34) (請先閱讀背面之注意事項再填寫本頁) 上述的步驟S13〜S22，與檢查資料產生控制信號cgcLK 同步執行。檢查資料產生命令CHM旦N積电ί△立♦信號 PRO產生’藉由該檢查資料產生命令ChkgeN，由檢查資料產生控制k號產生電路9自動產生檢查資料產生控制信號CGCLK。與該檢查資料產生控制信號cgCLk同步，從錯誤可正電路11所產生的檢查資料及同位資料，同時按照與檢查資料產生控制信號CGCLK同步，依據變數行位址暫存器Add 一 col内容所產生之行位址信號CSL的指示，暫時記憶在資料記憶電路17内。 · 圖7爲從1己憶格陣列η中的各墜一歹I丨a、B溪一選擇記憶〔^料门時夸雨俾.^ 區^動,·μ作…的開^㊀P4招範例。圖8爲從記憶格陣列丨2中的各陣列a、B逐一選擇記憶區，資料僅寫入一個記憶區動作的時間範例。首先説明圖7的動作時間。在命令鎖存賦能信號cle爲 ’’ H”的期間内，寫入賦能信號nWE上昇，輸入倍速寫入命令’如16進制代碼” DO’Ή。繼續命令鎖存賦能信號CLE爲 ’’H’1的期間内，寫入賦能信號nWE上昇，如圖6的步驟31中所述’輸入資料輸入命令的16進制代碼” 8〇”H。經濟部知曰慧財產局員工消費合作社印製繼續在位址鎖存賦能信號ALE爲"H”的期間，如圖6的步驟幻〜S5中所述，放入三次隹址資縣。在i處复入^ 陣列12之格陣列A的位址。繼續於資料輸入命令信號 INPUT爲"H”時，如圖6的步驟S6〜S12中所述輸入寫入資料 hO〜h527。與寫入賦能信號nWE同步，輸入寫入資料h，依據在錯誤可正電路丨丨中，與輸入控制信號INClk同步產生 -37- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 73 71 ϋ Α7 經濟部智慧財產局員工消費合作社印製五、發明說明（35) 的時鐘信號Φ，放入錯爷 τχ μ 决叮正電路11中，同時按昭盥 INCLK同步，依據變數杆 Τ妆…、與又双订仏址暫存器Add col内容所產峰之行位址信號CSL的指示，叙仏 —j谷町產生電路㈣。 $寺兄憶在所選擇的資料記憶當輸入寫入命令的16進制代碼"，_ S13〜S22中所述，寫入合人^ & ’水 17々信唬PRO爲"H”，依據該寫入印令信號PRO’檢查資料產生命令信號chkg "Η”。依據該檢查資料產生命令信號chkgen產生檢杏= 料產生控制信號CGCLK，與該檢查資料產生㈣^ CGCLK同步，從錯誤訂正電路u所產生的檢查資料及同位資料，暫時記憶在同時按照與CGCLK同步，依據變數行位址暫存器Add_c〇1内容所產生之行位址信號csl的指示所選擇的資料記憶電路17内。若是藉由倍速寫入命令的16進制代碼，，d〇"h，執行有效寫入（圖6的步驟S23)的寫入動作時，且同位資料記憶在資料記憶電路17中時，寫入命令信號pR〇與檢查資料產生命令信號CHKGEN變成"L"，結束寫入。在寫入命令信號 PRO與檢查資料產生命令信號CHKGEN爲"H"的期間， nBUSY爲"L"，並將忙碌狀態（内部處理中）的訊息輸出至外部。其次説明圖8的動作時間。在命令鎖存賦能信號cle爲 ” H”的期間内，寫入賦能信號nWE上昇，如圖6的步驟“中所述，輸入資料輸入命令的16進制代碼” 8〇,,H。繼續在位址鎖存賦能信號ALE爲” H”的期間，如圖6的步 -38- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝訂--------- #- A7 B7 五、發明說明（36 ) 驟S2〜S5中所述’放入三次位址資料。在此處輸入記憶陣列1 2之格陣列B的位址。 ϋ思口繼續資料輸入命令:信號INPUT爲"Η，·，如同c 那圖6的步驟 S6〜S 12中所述’輸入寫入資料h3〜h520。血窝入❹' U兴舄入賦能信號 nWE同步輸入寫入資料h，依據錯誤訂正電路11 , INCLK同步產生的時鐘信號Φ放入錯誤訂正電路丨丨内^ f 時按照與輸入控制信號INCLIC同步，依據變數行位址暫2 器Add—col内容所產生之行位址信號CSL的指示，暫時化^ 在所選擇的資料記憶電路17内。 · ' ° % 雖然沒有輸入寫入資料hO〜h2，但是將資料記憶電路的寫入資料重設爲’’ Γ’，另在錯誤訂正電路丨丨上使寫入資料hO〜W爲”1”時，如D0〜D19所示的暫存器及p所示的暫: 器内容，迄h2的演算都沒有變化，因此沒有問題。亦即有效的寫入資料hO〜112爲π 1”。當輸入寫入命令的16進制代碼” 10，，Ηβ，如圖6的步驟 S13〜S22中所述’寫入命令信號叹〇爲” η”，依據該寫入命令信號PRO，檢查資料產生命令信號chkgen也是 •，H”。依據該檢查資料產生命令信號CHKGEN產生檢查資料產生控制信號CGCLK，在内不予CGCLK同步產生須你寫入資料”1"，取代未從外部輸入的寫入資料h52i〜h527 : 與上述fe查 > 料產生技制k號CGCLK同步，從錯誤訂正電路Π所產生的檢查資料及同位資料，暫時記憶在同時按= 與CGCLK同步，依據變數行位址暫存器Ad(Lc〇i内容所產生之行位址信號CSh的指示所選擇的資料記憶電路口内。- -39 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注咅？事項再填寫本頁} --------tT--------- 經濟部知曰慧財產局員工消費合作社印製 4^71θ Α7 Β7 經濟部智慧財產局員工消費合作社印製五、發明說明（37 ) 同位資料記憶在記憶電路17内時，檢查資料號CHKGEN爲"L，，，執行寫入動作。本實施例中，吃= 陣歹i 2的格陣列A及B所選擇的兩個記憶區同時執行；入。寫入命令信號PR0爲"H”的期間，nBUSY爲"L" 碌狀悲（内邵處理中）的訊息輸出至外部。、圖9爲不啓動錯誤訂正電路_，資料寫入動作的時間範例。首先於命令鎖存賦能信號CLE爲，，H，，的期間内，入賦能信號nWE上昇，輸入錯誤訂正不啓動命令的16進制代碼”A0，，H。繼續於命令鎖存賦能信號〇][^爲，，h，，的期間内，寫入賦能信號nWE上昇，輸入資料輸入命令的“進代碼”80" Η。繼續在位址鎖存賦能信號ALE爲，，Η"的期間，放入三次的位址資料。接著資料輸入命令信號= 寫入資料h〇〜Μ48。輸入寫入命令的16進制代碼"/〇” η 時，雖然寫入命令信號PRO爲"Η，，，不過檢查資料產生命令信號CHKGEN仍然爲"L"。放入寫入命令的16進制代; ”10”後，立即變成寫入動作。命令介面3 A是否啓動錯誤訂正電路i i的開關。輸入到圖1中之ECCENB端子的啓動錯誤訂正電路信號Ecc職爲 L·時，中♦介面3爲不啓動錯誤訂正電路11的開關。… 圖ίο爲啓動錯誤訂正電路信號ECCENB爲”L"時，資料寫入動作的時間範例。命令鎖存賦能信號CLE爲，，H，，的期間内，寫入賦能信號nWE上昇，輸入資料輸入命令的16進制代碼” 80” Η。繼續在位址鎖存賦能信號ALE爲，，H，，的期 • l· I.---------裝--------訂-------- (請先閱讀背面之注意事項再填寫本頁) -40

4737UJ A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（38 ) 間，放入三次的位址資料。接著資料輪入命令爲，’H”，輸入寫入資料hO〜h548。輸入寫入^人) UT 代碼’’ 10，，Η時，雖然寫入命令信號pRQ爲7 v的16進制資料產生命令信號CHKGEN仍然爲” L，，。、4 1、杈旦玫入寫入命令的 I6進制代碼，，10，，後，立即變成寫入動作。圖8中所示的動作時間，其啓動錯每田成叮正電路作號 ECCENB爲” H”，與圖10所示的動作時間 1J像的，是按昭資料輸入命令π 80"—輸入位址->輸入資料々丁 4焉入命令丨I 1 〇 ” 的流程’自動的產生檢查資料。當啓動·牡2二田口力產曰决ΤΓ正電路信號 ECCENB爲’’L’’時，如圖10所示的動作時間，沒有產人資料。 /又檢圖^至圖Π顯示訂正、檢測在圖丨中的錯誤訂正電路上，從生^誤^資料部分〇 " 圖 11 爲其中 -.丄圖 12 爲其中一個徵候群S3的轉換器，圖13爲其中一個 S1)計算器，圖14爲其^^個σ 2(=S1 X S1 X S1 + 斋’!!L色i也毛16爲亟出JL 中一個σ2— λ 2轉換器，圖17爲其中一個錯誤位檢; 器。這些電路主要由，以DO〜D19、P、A0〜A9、B0~B9、 C0〜C9所示之51個移位暫存器18與數個邏輯演算電路19所構成，並分別對應各信號線DL—0〜DL_7來設置。這些電路依據1003)符號來訂正從記憶格所讀出之資料的錯誤，亦即，兩個最小多項式 41 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) ，裝訂--------.

473719 A7 B7 五、發明說明（4〇) 興錯誤訂正控制信號ECCLK同步產生行位址信號CSL，在時鐘信號Φ第1週，放入行位址〇號的讀出資料，以下依 (請先閱讀背面之注意事項再填寫本頁) 序在第2週放入行位址丨號、…、第548週放入行位址547號的讀出資料。；行位址516號的週期中，關閉開關SW4、SW6及SW7，放入虛擬資料，，〇，，。這是因爲產生檢查資料時，將516號的寫入資料當作虛擬資料” 〇”來計算。徵1群S 1力憶在以A0〜A9所示的暫存器内。之前的計算，以D0〜D9所示的暫存器中記憶徵候-群S1，以D10〜D19 所不的暫存器中記憶徵候群S3，以A〇〜A9所示的器中記憶徵候群S1，以P所示的暫存器中記憶讀出資料的同位。此外在圖11中所示的徵候群S1、S3計算器上所得到的徵候群S3，因g候群S 1與多表卺的次數不同，因此瘦由圖12所示之徵候群S3的轉換器來整合。 ' 圖12中所示之徵候群S3的轉換器主要由，以b〇〜B9、 C0〜C9所tf之20個移位暫存器18與數個邏輯演算電路丨今所構成，徵候群S3整合在徵候群S1内。經濟部智慧財產局員工消費合作社印製首先，在步驟1 (STEP 1)中，以C所示的暫存器全部重設爲’’ 〇ff，反複經過10次步驟2 (STEp 2)的演算後，在以C 所示的暫存器中產生S3的轉換値，將其記憶在以D1〇〜D19 所示的暫存器内。 4岫的計算，以D0〜D9所示的暫存器中記憶徵候群S1，以D10〜D19所示的暫存器中記憶徵候群S3，以A〇〜A9所示 •43- 本紙張尺度適用中國國家標準（CNS)A4規格(210 x 297公釐） 47371Θ A7 五、發明說明（41 ) 的暫存器中記憶徵候群31，以p所示資料的同位。存态中1己憶讀出圖13中所示之徵候群S1 χ S1的 B0〜B9、C0〜C9所示之2。個移位暫存器咖王二：：：電路19所構成，用於計算徵候群s 〃 ““异首先，在步驟ifr以c所示的暫存器重嗖爲"〇"， ==㈣2的演算後’在以C所示的暫存器中產生 1 S1知其記憶在以D0〜D9所示的暫存器内。 =^算’ _〜D9所示的暫存器_中記憶mu，以暫；Γ:的暫存器中記憶徵候群幻，以A〇〜A9所示的資候群S1，以p所示的暫存器中記憶讀出訂圖14中所示之徵候群⑴⑴^+㈣計算器主要由演 =B0〜B9、C0〜C9所示之2〇個移位暫存器18與數個邏輯算電路19所構成，用於計算徵候群S1 χ si χ si +幻。，首先’在步驟1中，以c所示的暫存器全部重設爲" 生反複經過10次步驟2的演算後，在以C所示的暫存器中產 SI X SI X S1(-S1A3) ’分別將其加入以D1()〜D19所示之存器的資料中予以記憶。之前的計算，以D0〜D9所示的暫存器中記憶S1 XS1 (=σ ^，以D10〜D19所示的暫存器中記憶徵候群S1A3 + S3 2)，以Δ0—1Α9所示的暫存器中記憶徵候群si，以Ρ所示的暫存器中記憶讀出資料的同位Γ一一此外’雖然在圖14所示之徵候群S1 X S1 X S1 + S3的計算 -44- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 473719 A7 五、發明說明（42 ) 器得^1的 > 態下，可以啓動封“一示需，因此爲—了快速顧過顯 …、717 ’續藉由圖15所+ —凡1轉換器，將σΐ轉換成λι。、^Ϊσΐ 圖I5所示的λ 1轉換器主| 工戈由，以Β0〜RQ、a 所示之20個移位暫存器18與數個將σ 1轉換成又1。异％峪19所構成，首先，在步驟1中，以C所示的暫 J节#态全邵重設爲，，η，，反複經過10次步驟2的演算後，在 ' 〕1收甘七# —、、 ^斤不的暫存器中產生几1 ’將其$己憶在以D0〜D9所示的暫存零内之前的計算，以D0〜D9所示的智左山 7 $存态中：!己憶；^ 1， D10〜D19所示的暫存器中記憶徵以人狀砰π 2，以A0〜A Q蛴一的暫存器中記憶徵候群S1，以p蛴-认^W不資料的同位。下c U哨出，外’雖然在圖15所示之"〜轉換器得出怨下，可以啓動錯誤位置檢測器，不過顯示需要花時間，因此舄了快速顯示，須藉由圖16所示的… 將（T 2轉換成又2。 ^ ^ ^ 圖16所示的σ2—Λ2轉換器主要由，以b〇〜b9、c〇〜c9 所示之20個移位暫存器18與數個邏輯演算電路μ 將π 2轉換成λ 2。 & ’ 首先，在步驟！*，以C所示的暫存器全部重設爲”〇”，反複經過10次步驟2的演算後，在以c所示的暫存器中產生 Λ 2，將其1己憶在以D10〜D19所示的暫存器内。之則的計算，以D0〜D9所示的暫存器中記憶几工，以 45- 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ·裝 · 經濟部智慧財產局員工消費合作社印製 473719

D10〜D19所示的暫存器中記憶徵候的暫存器中記憶徵候群S1 _拜，MA0〜A9所示資料的同位。 W所-的暫存器中記憶讀出圖17所示錯誤位置檢測器主要由，以DG〜m 所示之3G個移位暫存器18與數個邏輯演算電路19所構成該錯誤位置檢測器，使用今& — ^ 便用记憶在DO〜D9所示之暫存器内的又卜記憶在mo〜D19所示之暫存器内的λ2及記俜在 Α0〜Α9所示之暫存器内的徵候群S1，來檢測錯誤位置，藉由與輸出控制信號產生電路8上產生之輸出控制信號 OUTCLK同步產生的時鐘信號φ來動作。此時，若下列的條件式， A0= D0+ D10 A1 = D1 + D11 A2= D2+ D12 A3 = D3 + D13 ( 經濟部智慧財產局員工消費合作社印製 A4 = D4 + D14 A5 = D5 + D15 A6= D6+ D16 A7 = D7 + D17 A8 = D8 + D18 A9= D9+ D19 成立時，藉由各信號線DL_〇〜DL7，將從資料記憶電路17 輸出至DO端子〜D7的讀出資料倒置，訂正錯誤。若時鐘信號Φ轉動1週期（錯誤位置演算的1週期）後，條 -46- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 A7 經濟部知0慧財產局員工消費合作社印製 B7 五、發明說明（44) 件式成互，表示行位址〇號的讀出資料錯誤·。詳細的範例如下，，如，信號線DL_3的錯誤位置檢測電路在時鐘信唬Φ的第200週期（錯誤位置演算的第200週期）滿足條件式時’即可以檢測出行位址199號的錯誤。圖18爲從圖丨中之錯誤訂正電路丨丨的讀出資料，檢測、訂正錯誤位置的演算流程範例。一次首先在步驟S101中，輸入記憶區及開始讀出先頭行位址貝料。其次在步驟S102中，將資料從記憶區讀出至資料記 :隐電路17内。接著在步驟S1〇3中，以D_〇〜⑽所示的暫存 W以P所示的暫存器重設爲n 〇f，。再於步驟S104中，將變數行位址暫存器Add一c〇1的内容設定爲〇。該變數行位址暫存器Add—col置於行位址產生電路16中，依據該變數行位址暫存器Add—col的内容產生行位址信號以七。其次在步驟S105中，從藉由行位址所選擇的資料記憶電路π輸出讀出資料。接著在步驟81〇6中，判定變數行‘址暫存器Add—col的内容是否爲516,若變數行位址暫存器 Add-C〇1&内容爲516時，在步驟“⑽中關閉開關sw4、 SW6、SW7，若變數行位址暫存器Add—c〇i的内容不是 516，則在步驟S107中’打開開關SW4、SW6、SW7。疋其次在步驟S109中，藉由—與^"ίΐϊϊ信號ECCLK同步產生的時鐘信號Φ，執行徵候群及同位的演算。接著在步驟siio中，判定變數行位址暫存器Add—c〇i的内容是否等於547，若不是547 ,則進行步驟sm，將變數行位址暫存器Add 一 col的内容前推一步回到前述的步驟sl〇5。如此 ---·---------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁} -47- 473719 A7 B7 五、發明說明（45) 逐一的增加，並反複執行徵候群及同位的演算，直到變數行位址暫存器Add-C〇l的内容等於547。此外，上述步驟 S105〜S111的動作，是與錯誤訂正控制信號eccLK同步執行的。而在前述步驟s 11〇中，若判定變數行位址暫存器 Add 一 col的内容等於547時，則在步驟sn2中判定徵候群S1 是否爲0。判定結果若s 1== 〇時，則在步驟s丨丨3中判定S3是否爲0。該判定結果若S3==〇時，表示判定無錯誤，並在步驟S114終將狀態設定爲”正常”。 - 另外’若在前述步驟S112的判定結果S1 = 0，前述步驟 S 113的判定結果S3 * 〇時，則判定產生3位元以上的錯誤，並在步驟S115中，將狀態設定爲”無法訂正”。另外’若在前述步驟S112中的判定結果S 1辛0時，則在步驟S116中判定是否S3= 0。若該判定結果S3= 0時，則判足產生3位元以上的錯誤，並在步驟3122中，將狀態^定爲"無法訂正，，。此外，若在步驟S116的判定結果S3 * 0 時’則在步驟S117中，執行S3的轉換、σ 1的計算、σ 2的計算、λ 1的計算、；t 2的計算。其次在步驟S118中判定λ 2是否爲〇。該判定結果若几 2= 0時’判定產生1位元的錯誤，並在步驟S 119中，將狀態設定爲π 1位元錯誤”。另外，若前述步驟S118中的判定結果；L 2 * 0時，則在步驟S120中判定從寫入資料所產生的同位與從讀出資料所產生的同位是否一致。該判定結果若爲同位一致，則判定產 -48- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) #裝 >aj· 經濟部智慧財產局員工消費合作社印製 47371^ A7 B7 五、發明說明（46) — l· J---------·裝--- f請先閱讀背面之注音？事項再填寫本頁} 生2位元錯誤’並在步驟S121中，將狀態設定爲，，2位元錯誤°若在前述步驟Sl2〇中的判定結果爲同位不一致時，則判足產生3位元以上的錯誤，並在步驟S122中，將狀態叹足爲無法可正”。繼續於確定狀態後，在步驟s丨23中，再度將變數行位址暫存器Add_c〇1的内容設定爲〇。此外，上述步驟S112〜S123、S105〜Sill的動作是與錯誤訂正控制信號ECCLK同步執行的。其次在步驟S124中，執行！週期的錯誤位置演算，在步孤S125中’判定變數行位址暫存器Add一col的内容是否與開始輸出資料的行位址一致。若判定結果爲一致，則進行步驟S126，將變數行位址暫存器Add-C〇1的内容前推一步回到幻述的步驟S124。如此逐一的增加，並反複執行步驟 S124: S126，直到變數行位址暫存器Add_c〇1的内容與開始輸出資料的行位址一致。此外，上述步驟sl24〜si26的動作，是與錯㉟訂正控制_ECCLK同步產生之時鐘信號φ 同步執行的。的内容與1始输出資料的春—步一驟^27 經濟部智慧財產局員工消費合作社印製中與咕出賦能信號nRE同步產生之〇UTCLK同步進行錯誤位置演算，並依據變數行位址暫存器㈤的内容向外部輸出資料。調查是否應該訂正輸出資料，以便快速輸出。當然，若不考 49- 473719 A7 B7 五、發明說明（47) 慮快速輸出，也可以在同一個週期處理應否輸出及 (請先閱讀背面之注意事項再填寫本頁) 圖19爲圖18所示之演算流程中資料讀出動作的時間範例0 亦即’在圖19中，首先在位址鎖存賦能信號ALE爲，，H，，的期間内’寫入賦能信號nWE上昇，輸入用於執行記憶區選擇及開始輸入資料行位址指定的位址資料ad0〜ad2 (圖18 的步驟S 101)。放入位址資料a(i2時，讀出命令信號READ自動變爲 π H”，記憶格的資料從所選擇的記憶區讀出至資料記憶電路17(圖18的步驟S102)。此期間，以DO〜D19所示的暫存器、以P所示的暫存器設定爲” 0”（圖i 8的步驟S丨03)，變數行位址暫存器Add-col的内容設定爲〇(圖18的步驟S104)。變數行位址暫存器Add_col在行位址產生電路16内，依據該變數行位址暫存器Add—col的内容產生行位址信號 CSL° ( 經濟部智慧財產局員工消費合作社印製資料讀出至資料記憶電路丨7結束後，資料鎖存讀出命令信號DLREAD爲” H，，，並藉此輸出錯誤訂正控制信號 ECCLK。與錯誤訂正控制信號ECCLK同步，按照行位址〇號至547號的順序，從行位址所選擇的資料記憶電路丄7 中’ 項出資料輸出至錯誤訂正電路11，執行徵候群及同位的計算（圖18的步驟s丨〇5〜s 1丨i)。繼續’計算命令信號CALC變爲，Ή”，再度輸出錯誤訂正控制信號ECCLK。與錯誤訂正控制信號ECCLK同步檢測讀出資料的錯誤（圖18的步驟S112〜S122)。 -50- 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公釐） 47371Θ A7 B7 五、發明說明（48 ) CALC爲” L"時，資料輸出命令信號〇υτρυτ變爲"H"，輸出輸出控制信號0UTCLK，準備向外部輸出(圖i 8的步驟 I (請先閱讀背面之注意事項再填寫本頁) S123〜S126)。在圖19的範例中，由於開始輸出資料行位址爲"1"號，因此執行兩次錯誤位置演算（圖18的步驟si24)。之後’讀出命令信號READ變爲"L"，可以向外部輸出。該期卫」—^信號nBUSY成爲” Lπ ’將輸出準備中向外部輪由。 w〜一 ――_ 一_ 讀出賦能信號nRE從·，Η"轉變至，的時間，輸出幹號OUTCLK從"L”變成"Η"，輸出行位址信號咖，心: 讀出資料D0~D7相對應的D0端子〜⑴端子輸出。：錯誤位置演算，來檢測下-個行位址_” (圖18的步驟S127)。 .，、、m次 _I本經濟部智慧財產局員工消費合作社印製命令鎖存賦能信號CLE爲"H"的期間，寫入 nWE上昇，輸入狀態讀出命令的16進制代碼"7〇"h ^號圖18的步驟川4、川5'川9、仙以122所述，於= 定的狀毖。此外，輸入上述狀態讀出命令” 7〇" H w '又讀出命令信號STATUS爲"Η、在接受該狀態讀出= 號STATUS，nCE=，，L"時，讀出賦能信號戯”：二： "L"的時間，開始從狀態的端子D〇〜端子的輸出。=成若從端子DO〜端子D2輸出，則如下表4所示· 1如，表4

狀態寫入 DO 0 D1 0 I 51 - 紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） A7 B7 五、發明說明（49) D2 0 0 DO所暫存器的狀態資料，表示讀出是否成功，也勺括錯誤 ΤΓ 正（〇= ” ρ Α ς; ς;，，/ 1 ” f δ ττ 、、k 办 ^ …“ i )。於寫入/刪除後執行貝出，右成功，則輸出〇，若不成功，則輸出卜 =所示之暫存器的狀態資料，爲讀出/寫入/刪除的狀怨資料。D1所示之暫存器及〇2所示之暫存器，最: 錯誤數量。巧取大圖11〜17的^路是針對各信號線DL 〇〜DL 7而仏罟丄於HI’ J盖可分錯表 m ' …一' j 圖20爲在圖18所示之演算流程中不執行錯誤訂正，出項出資料的動作時間範例。本例中也輸出檢查資料及同位資料。藉此，彳以在外部檢查錯誤訂正電路11的動作。亦即’在圖20中，首先在命令鎖存賦能信號CLE爲."『的期間内，寫入賦能信號nWE上昇，輸入錯誤訂正不戌動命令的16進制代碼” B0，，H。而該錯誤訂正不啓動命令:也與寫入時的錯誤訂正不啓動命令"a〇"h使用相同的命令。圖20中所示的動作時間’與圖19中所示的動作時間7幾乎相同。差異之處在於⑴輸入” b〇"h命令，⑺雖然也檢測錯誤資料，但是不加以訂正即輸出，（3)也輸出檢查資料及同位資料。圖21爲輸入至圖i中之ECCENB端子的錯誤訂正電路戌動信號ECCENB爲’’ L"時，資料讀出動作的時間ϋ了一^ — l·—.---------·!裝--- (請先閱讀背面之、注意事項再填寫本頁} 訂：經濟部智慧財產局員工消費合作社印製 -52- A7 B7 五、發明說明（5〇 ) 錯誤ΤΓ正電路啓動信號ECCENB爲n L，，時，以圖1中的命令介面3轉動開關，不啓動錯誤訂正電路丨i。亦即，在圖21中，位址鎖存賦能信號ALE爲，，H，'的期間内，寫入賦能信號nWE上昇，輸入用於指定記憶區選擇及開始輸出資料行位址指定的位址資料ad〇〜ad2。放入位址資料ad2時，讀出命令信號REAd自動變爲 π H”，記憶格的資料從所選擇的記憶區讀出至資料記憶電路Π。之後，讀出命令信號READ變爲”L”，可以向外部輸出另外’’貝料輸出命令k號OUTPUT變爲，，Η，，，可以輸出輸出控制信號0UTCLK。讀出命令信號READ爲，，Η，，的期間，忙碌信號nBUSY爲” L”，將輸出準備中輸出至外部。一在讀出賦能信號nRE從，，H，，轉變成” l”的時間，輸出控制信號OUTCLK從” L”變成”η”，輸出行位址信號咖，並開 I從DO端子〜〇7端子輸出讀出資料D〇〜〇7。 ^碼之記憶區屬爲痛I域. 〇 =即’在圖22中，電源電愿vcwov上昇，到達指定的 =源開啓檢測經濟部智慧財產局員工消費合作社印製 ON從L轉，交至” η”，自動传靖+人 ” t 目力使喂出叩令信號READ變成開始碩出。位址缓衝器4也接受前述電源欠變至”自動的將位址資== 圖= 斤于Γ重，開始輸出資料行位址被設定爲"〇"號。作時間’與圖19中所示的動作時間幾乎 -53- χ^97公釐）观裝 (請先閱讀背面之注意事項再填寫本頁) # ^紙張尺錢财關家標 47371Θ A7 B7 五、發明說明（51 ) 相同，舁昱 > 南+ 動。…、〈處在於是藉由電„啓檢測信號刚來禮 (第二實施例）第一貫施例僅讀出第一音述第一實施例不同。貫她例，搭載錯誤訂正電路之快閃#μ 構，盥FM蚯-α 私給&氏内5己憶體的電路矣稱努圖1所π的電路結構幾乎受外部的錯趄奸工人人 —^二處，在於j^ 正來t ϋit；叩令信5虎ECREAD。讀=第：f施例，在圖1中的錯誤訂正電路"上1盥0:8的〜執仃錯誤位置檢測、訂正的演算流程範例， ;、圖：:“』述第-實施例，在圖1中的錯誤訂正電路i _ H貝出貝料’來執行錯誤位置檢測、訂正的演算流程不同。 :即^―首A色堂ismi. j 勺:位址;貝料；I次在步^驟52(12一电二料從記憶區—出至貝料記憶電路17内。接著在步驟S203中，將D0〜D19所示的暫存器,1 ^所示的f存器設定爲，f 〇，，。繼續在步驟S2〇z —·---------裝— (請先閱讀背面之注意事項再填寫本頁) 訂--------.' 經濟部智慧財產局員工消費合作社印製知久數行位址暫存器Aid一col S足容設定爲〇。該變行位址暫存器Add—col在行位址產生電路16内，並依據内容產生行位址信號CSL。其次在步驟S205中，將讀出資料從行位址所選擇的資記憶電路盞11处复。麗續▲免位址暫存器Add一col的内容是否爲516，若爲516時，則步驟S208中關閉開關SW4、SW6、SW7，若不是516，則 -54- 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） #· A7 47371Θ 五、發明說明（52 ) 步驟S207中’打開開關s W4、S W6、S W7。繼續在步驟S209中，依據與外部讀出賦能信號nRE同步之輸出控制信號〇UTCLK同步產生的時鐘信號φ，執行徵候群及同位的演算。接著在步驟幻1〇中，將變數行位址暫存器Add一col的内容前推一步，回到前述的步驟。如此逐一增加，並反複執行徵候群及同位的演算，直到變= 行位址暫存器Add一col的内容等於527。此外，上述步驟 S2〇5〜S2106勺動作是與輸出控制信麗gUTCLK同步執的0 . 繼續在步驟S211中，將訂正讀出命令輸入命令介面3 内，如輸入16進制代碼”20”H時，即以訂正讀出命令信號 ECREAD來執行錯誤訂正動作。接著在步驟幻財，打開開關SW4、SW6、SW7。繼續在步驟mu中，藉由與錯誤矸正控制信號ECCLK同步產生的時鐘信號φ來執行徵候群同 jsL ^ 〇 ' 一二 …一·.…·-"…响一:一^ 接著在步驟S214中，判定變數行位址暫存器Add—c〇i的内容是否爲547,若不是547,則前進至步驟S215，前推一步回到前述步驟S213。如此逐—增加，並反複執行徵候群及同位的演算，直到變數行位址暫存器編―㈤的内容等於547。此外，上述步驟S2U〜S215的動作是與錯誤訂正控制信號ECCLK同步執行的。另外，若在可述步驟S214中判定變數行位址暫存器 =dd一⑶1的内容等於547時，則在步驟S2i6中判定徵候群疋否爲〇。忒判疋結果若31=〇時，則在步驟s2i7中判定是 •l·—.---------«裝 (請先閱讀背面之注意事項再填寫本頁) 訂--------- 經濟部智慧財產局員工消費合作社印製 -55- 473719 Α7 Β7 經濟部知曰慧財產局員工消費合作社印製五、發明說明（53 ) 否S3= 0。該判定結果若S3= 0時，則判定無錯誤，並在步驟S218中，將狀態設定爲”正常”。另外’若在前述步驟S216的判定結果s丨=〇，前述步驟 S217的判定結果S3 *〇時，則判定產生3位元以上的錯誤，並在步驟S219中，將狀態設定爲”無法訂正”。另外，若在前述步驟S216中的判定結果s丨* 〇時，則在步驟S220中判定是否S3=0。若該判定結果S3=〇時，則判定產生3位元以上的錯誤，並在步驟S226中，將狀態設定爲π無法訂正”。此外，若在前述步驟S22〇的判定結果S3 * 〇時，則在步驟S221中，執行S3的轉換、σ i的計算、σ 2 的計算、λ 1的計算、λ 2的計算。其/人在步驟S222中判定；l 2是否爲〇。該判定結果若几一 …-........- 2=0時’判定產生！位元的錯誤，並在步驟§223中，將狀態备又足爲11 1位元錯誤’丨〇另外，若前述步驟S222中的判定結果；I 2* 0時，則i步展S224中判定從寫入資料所產生的同位與從讀出資料所產生的同位是否一致。該判定結果若爲同位一致，則判定產生2位元錯誤，並在步驟S225中，將狀態設定爲”2位元錯誤，、、若在A述步麗S224中的判定結果爲同位不一致時，則判疋產生3位元以上的錯誤，盖在步驟Μ%中，將狀態設定爲搂逢I兵丄t 將變數行位址暫存器Add—col的内容設定爲0，在步驟S228 中執行1週期的錯誤位置演算。此外，上述步驟S216〜S228 —_____ - 56 - 本紙張準(CNS)-A4規格⑽χ 297公：—.-----------------^--------- (請先閱讀背面之注意事項再填寫本頁) 473710 A7 --------------- 五、發明說明（54) 的動作是與錯誤玎正控制信號ECCLK同步執行的。其次在步驟229中，命令鎖存賦能信號(：1^爲"11，，，寫入賦能信號nWE上昇，輸入狀態讀出命令的16進制代碼 170’’11時’在步驟3230中輸出分別於3218、3219、3223、 S225、S226中設定的狀態。亦即，輸入狀態讀出命令，，70” H時，狀態讀出命令信號 STATUS爲”Η。於接受狀態讀出命令信號STATUS，晶片賦化仏號nCE= ’’ L”時，讀出賦能信號nRE從，，H，，轉變至” L” 的時間，在前述的步驟S230中，如表4所示的，從D0端子〜D2端子輸出狀態。由於通常都沒有錯誤，因此是輸出”正常”的狀態，並結束讀出動作。若輸出1位元錯誤或2位元錯誤的狀態時，則再度輸出讀出資料，同時加以訂正、輸出。若輸出，，無法叮正”的狀態時，則結束讀出動作，CPU2 1辨識無法訂正的記憶區已遭破壞。 1 圖24爲圖23所示之演算流程中的資料讀出動作時間範例。在位址鎖存賦能信號ALE爲，’ H”的期間内，寫入賦能信號色二数疲指t复5擇及開始輸出資料行位址指定的位址資料ad〇〜ad2 (圖23的步驟S201)。放入位址資料ad2時，讀出命令信號REad自動變爲 ’’ Hn，記憶格的資料從所選擇的記憶區讀出至資料記憶電路17(圖23的步驟S2〇2)。同時，以DO〜D19所示的暫存器、以P所示的暫存器被設定爲”0，，（圖23的步驟S203)，變數行 l· —---------·裝 (請先閱讀背面之注意事項再填寫本頁) 訂-------- 經濟部智慧財產局員工消費合作社印製

-57- 本紙張尺錢+晒家標準（CNS)A4規格（210 X 297公tT 47371Θ A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（55 ) 位址暫存器Add—col的内容亦被設定爲〇(圖23的步驟 S204)。.邊數行位址暫存器Add—⑶1在行位址產生電路ι6 内’並依據孩變數行位址暫存器Add_c〇1的内容產生行位址仏唬CSL。在嬪出命令信號REAE^，，H，，的期間，忙綠信號nBUSY爲"L”，將輸出準備中輸出至外部。上羞lx遂太命令信號 OUTPUT馬 ” H” : ^ It ^ It * ώ 控制信號0UTCLK。與輸出輸出控制信號οϋΐκ同步，按照行位址〇號至527號的順序，從行位·址所選擇的資料記憶電路17中，將讀出資料輸出至錯誤訂正電路u，執行徵候群及同位的計算（圖23的步驟S2〇5〜S210)。當輸入訂正讀出命令”2〇"H時（圖23的步驟S2u)，錯誤可正讀出命令信號ECREAD變爲，f H，，，同時資料鎖存讀出命免t號DLREAD變成’’11"，槔此輸出錯誤訂正控制信號 ECCLK。,與錯誤訂正控制信號ECCLK同步，按照行么址 528號至547號的順序，從行位址所選擇的資料記憶電路 17 ’將讀出資料輸出至錯誤訂正電路11±，並執行徵候群及同位的計算（圖23的步驟S212〜S215)。繼續，計算命令信號（：入1^(：：爲”11”，再度輸出錯誤訂正控制信號ECCLK。與錯誤訂正控制信號ECCLK同步檢測讀出資料的錯誤（圖23的步驟S216〜S226) 0 ^ 計算命令信號CALC爲” L”時，資料輸出命令信 OUTPUT變爲"H” ’輸出輸出控制信號〇UTCLK，準備白夕；邵輸出（圖23的步驟S227、S228)。錯誤訂正讀出命令;1 -58- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） l· J---------·!裝— (請先閱讀背面之注意事項再填寫本頁) 訂.· 3 7 4 Α7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（56 ) ECREAD變成”[丨，，蛀土二人上、、'°束叮正讀出動作。在錯誤訂正讀出

,,p 7 H ECREAD爲’’H，’的期間，忙碌信號ηΒυ3γ成爲 L:，將輸出準備中向外部輸出。 p 7鎖存賦能信號CLE爲，，h，，的期間，寫入賦能信號 nWE上昇，輸入狀態讀出命令”川” η時（圖u的步驟 S229) ’在圖23的步驟S23〇中輸出圖23的步驟§218、 S223、S225、S226中所設定的狀態。此時，輸入狀心喂出叩令7〇,!則寺，狀態讀出命令信號STATUS爲，丨Ηπ 0 在接文咸狀怨謂出命令信號STATUS，·η(：Ε=，，L，，時，nRE k Η轉k成”L”的時間，如表4所示的，從D〇端子〜D2 ^ .......................................................................一.…一"‘一;. 4 丁跑出狀悲。 p若屬於1位元錯誤或是2位元錯誤的狀態，在讀出賦能信號nREk Η轉變爲” L"的時間，輸出控制信號qutclk則從"L”轉變成”η”，輸出行位址信號(：几，開始從D〇端子〜D7端子輸出讀出資料。同時執行錯誤位置演算，以檢測下一個行位址的輸出資料是否錯誤。如此可以在1週期前先行碉查是否應該訂正輸出資料，以便快速輸出。當然，若不考慮快速身1—，〜也訂正的檢測。上述第二實施例中，如煎述第一實施例所述，很容易啓動透卫主i给丄查鼻科及同位資料。圖25爲第一實施例及第二實施例之快閃記憶體中的資料刪除動作時間範例。 -59- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ,0—.------------- (請先閱讀背面之注意事項再填寫本頁) 訂-------- 經濟部智慧財產局員工消費合作社印f

4737UJ

五、發明說明（57 ) 同：it:?憶格陣列12的各陣列A，-選擇記憶塊，问時刪除兩個記憶塊。 nW=:存：能信號咖爲” H"的期間’窝入賦能信號 =，輸入刪除位址輸入命令的“進制代物H。 =t址鎖存賦能信號仰爲"H，，的期間，⑨入兩次的 :貝科:再度於命令鎖存賦能信號CLE爲” H"的期間， ”，、入賦能信號nWE上昇，輸入刪除位址輸入命令丨丨6〇丨丨h，繼續^位址鎖存賦能信號副爲"H"的期間，放入兩次的位址資料。另外，僅刪除一個記憶塊時-，不執行第二次的刪除位址輸入命令，，6〇，，Η的輸入及位址的輸入。二=存賦能信號CLE爲” Η"的期間，寫入賦能信號 —I入爾除命令的丨6進m，90” Η，刪除命令信號E^^SE變爲” Η”，刪除所選擇的記憶塊。刪除命令信號ERASE鳧6¾ ^ ^ ^碌善養祕：y^Y爲” l”，將内部處理中向外部輸出。 t 、、上的λ明中’爲便於废叛丄資料 '同作資料分開來處理二事實..上，.同.位資料皇的一#檢查資料。從前述的狀態可以瞭解，本發明在分別提供具有下述特徵的快閃記ϋ。— 一 —一八，亦即.本發明的第一快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格Μ所構成；命令介面 3 ’其係接受外部的寫入資料輸入命令” 8〇，，，產生寫入資料輸入命令信號INPUT，接受外部的寫入命令” 1〇” η，產 -60- 本紙琅尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐）

473719 經濟部知曰慧財產局員工消費合作社印製 A7 Β7 五、發明說明（58 ) 生寫入命=信號PRO ;第一信號緩衝器1〇，其係接收外部所輸入的第一信號nWE ; i命生丨丨口占士 1 ^ 匕&制k號產生電路9，其係依據前述的寫入命令信號PR0啓動，產生控制信號cgclk;資料輸入緩衝器5’其係依據前述的寫入資料輸入命令信號 INPUT啓動，與前述第一信號nWE同步接收外部所輸入的寫入資料；錯誤訂正電路1卜其係依據前述的寫入資料輸入命令信號mPUT啓動，與前述的第一信號nWE同步接收前述的寫入資料，依據前述的寫入命令pR〇啓動，血前述的控制信號CGCLK同步產生用於訂正錯.誤的檢查資料；位址緩衝器4，其係接收外部所輸入的位址資料；位址信號產生電路16，其係依據前述的寫入資料輸入命令^ mPUT啓動，並依據與前述第一信號nWE同步，依據前^ 位^資料及按照事先所決定的順序產生位址信號CSL，依據别述寫入印令h號PRO啓動，與前述的控制信號CSL同步，按照事先所決定的順序產生位址信號；數個資料‘憶電路17，其係分別針對各個記憶格設置，分別接受所分配的位址信號CSL，暫時記憶數個資料，放入前述的寫入資料及檢查資教，其係依據前述的寫入命令PRO啓動，將暫時記憶在前述數個資料記憶電路 17内的寫入資料及檢查資料窝入前述的記憶格内。此外，第；得4&億渡-前:貧曾施-剌-r 寫入命令信號PRO,將忙碌信號』咖^ 信號輸出電路3。 ^ —....................... 依據上述第一快閃記憶體，將資訊資料輸入至寫入電 -61 - 太纸張尺度適用中國一"γγγττγ Μ / y NJ X υ 1 ζ ί\ ¾ C / 丄 ) \ 寺 r - .^—----------裝--------訂—-------. (請先閱讀背面之注咅？事項再填寫本頁) 473710 A7 B7 五、發明說明（59) 路，雖疋與外部控制的信號nWE同步執行，但是錯誤訂正私路在兩個期間，是與兩個控制信號同步動作，亦即，第 -期間與外部控制信號nWE同步，第二期間則與自動產生内部控制信號CGCLK同步。因此’即使在沒有輸入外部控制信號的期間，在内部錯誤矸正電路上產生用於訂正錯誤的檢查資料，及將檢查資料輸入至寫入電路内等的處理，仍然可以自動的在快閃記隐把的内邵處理。因此，可以提供一種與過去沒有搭載錯誤訂正電路之快閃記憶體具有互換性的抉閃記憶體。此外，本發明的第、、你由以下部分所構成：記憶區，其係由數個快閃記憶格馗所構成；記憶格陣列12，其係由數個前述的記憶區所構成；產生控 KCUC的控制信號產生電路7;第一信號緩衝^，其賴收外邵所輸入的第一信號nRE ;位址緩衝器4，其係接收外邪所輸入的位址資料；位址信號產生電路16，其係與前，控制信號ECCLK同步，按照事先所決定的順序產生位址信號CSL，並與前述第一信號測同步，依據前述位址資料，按照事先所決定的順序產生位址信號咖；讀出手段經濟部 .智慧財產局員工消費合作社印製 =夂::)省缝跑生隨^迦前述記憶格 =Γ憶區^選擇的記憶區内各個記憶格m中讀個資料記憶電路17，其係分別對各個記憶格Μ 汉置’暫時記憶分別從所選擇之記憶區所對應的出=料’分別接受所分配的位址信號CSL，#出^ 把憶的死憶格所讀出的資料；資料輸出緩衝器 = -62-

473719 A7

頁 I

I

I 訂 473719 經濟部知曰慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（61 ) 間與外邵控制信號nRE同步，第二期間則與自動產生内部控制信號ECCLK同步。因此，即使在沒有輸入外部控制信號的期間，在内部錯誤玎正電路上產生用於訂正錯誤的檢查資料，及將用於訂正錯誤之讀出電路所讀出的資料（資訊資料及檢查資料）讀出至錯誤訂正電路内等的處理，仍然可以自動的在快閃記憶體的内部處理。因此，可以提供一種與過去沒有搭載錯誤訂正電路之快閃記憶體具有互換性的快閃記憶體。此外’本記，體，係由以下部分所構成數個快閃^格陣列12，其係由數個前述記憶區所構成；命令介面3，其係接受外部的訂正讀出命令”2〇，，H，產生訂正讀出命令信號 ECREAD ·，控制信號產生電路7，其係依據前述訂正讀出命令#唬ECREAD啓動，產生控制信號ECCLK ;第一信號緩衝器8,其係接收外部所輸入的第一信號ftRE;位址緩衝器4,其係接收外部所輸入的位址資料；位址信號產生電路16,其係與前述第一信號nRE同步，依據前述位址資料，並按照事先所決定的順序產生位址信號csL，並依據前述訂正讀出命令信號ECREAD啓動，與前述控制信號 ECCLK同步，並按照事先所決定的順序產生位址信號 CSL ;讀出手段（13，14，15)，其係依據前述位址資料，選擇前述記憶格陣列12中的記憶區，從選擇的記憶區内各個圮憶格Μ中1買出資料；數個資料記憶電路丨7，其係分別對各個記憶格Μ設置，暫時記憶分別從所選擇之記憶區所對 -64- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .-----------------^--------- (請先閱讀背面之注意事項再填寫本頁) 473719 A7 B7 五、發明說明（62 ) 應的記憶格Μ讀出沾次士、丨勺為料’分別接受所分配的位址信號 CSL，輸出從暫暗^ 记憶的記憶格Μ所讀出的資料；資料輸出％:衝崙5，其佴咖4μ 、則述弟一信號nRE同步，將前述數個貧料記憶電路17所认，、 7知出之記憶格Μ中讀出的資料輸出至外邵；及錯誤訂正兩构、，包略，其係與前述第一信號nRE同步，接收從前述數個資粗^ 貝竹冗炫電路17輸出之記憶格Μ讀出的資料，並與前述#杂丨二刊k號ECCLK同步，接收從前述數個資料記憶電路17輸出泛立> ,

、士十思格Μ讀出的資料，判斷從記憶格M 所讀出的資料是π权〜 ^ 的文料〇 ^决’右有錯誤時，·可以指出發生錯誤此外，較佳的實施例爲： /、!? d狀怨輸出手段（5，1 U，其係前述的命令介面3 接文外部的狀態讀出命令，· 7〇,，，產生狀態讀出命令信號 STATUS再依據則述狀態讀出命令信號啓動，藉由前述的資料輸出緩衝器5來輸出從記憶格Μ所讀出之^ 料有無錯誤。、=則述的錯决叮正電路i i，可以訂正從記憶格Μ所讀出錯誤的數量。則述狀恐輸出手段(5, u)可以輸出、（=)則述的錯誤可正電路u，可以訂正從記憶格輯讀出貝^料中的η個（η έ丨）資料，可以檢測（n+丨）個存在的錯爾述的狀態輸出手段（5, n)可以輸出能否執行錯誤^ (4)還具有忙碌信號輸出電路3，其係在從記憶格m讀出 _ -65- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 (請先閱讀背面之注意事項再填寫本頁) ，裝

-n n n n · 473719 A7

賢料的期間，向外部輸出忙碌信號，而。=CREAD，將忙碌信號沾仍γ輸出至外部。三快閃記憶體’錯誤訂正電路在兩個期間，信號nRE同步，第1二二t間與外部控制少罘一期間則與自動產生内部斤制作骑 ECCLK同步。因此，即你产、々女认 ίΜ工弟Η口讀 n M吏在、/又有輸入外部控制信號的期正電路上產生用於訂正錯誤的檢查資二Γ:誤時指出其資料等的處理’仍然可以自動的在决閃，己憶fa的内邵處理。因此，可以提供—種與過去沒有搭載錯誤訂正電路之快閃記憶體具有互換性的快閃記體。心、此外，本發明的第四快閃記憶體，係由以下部分所構成：記憶區’其係由數個快閃記憶格_構成；命令介面 3，其係接受外部的寫入資料輸入命令，，8〇πη，產生寫入資料輸入命令INPUT信號，接受外部的寫入命令，，1〇，，k，產生寫入命令信號pR〇 ;第一信號緩衝器1〇，其係接收外 4所知入的弟一仏號nWE ;控制信號產生電路9，其係依據前述的寫入命令信號PR0啓動，產生控制信號cgclk; 貝料輸入緩衝器5，其係依據前述的寫入資料輸入命令信號INPUT啓動，與前述第一信號nWE同步接收外部所輸入的寫入資料；錯誤訂正電路丨丨，其係依據前述的寫入資料輸入命令信號INPUT啓動，與前述的第一信號nWE同步接收前述的寫入資料，依據前述的寫入命令PR〇啓動，與前述的控制信號CGCLK同步產生用於訂正錯誤的檢查資料； 66- 適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 #· 經濟部智慧財產局員工消費合作社印製 473719 A7 Β7 五、發明說明（64) 數個資料記憶電路17，其係分別針對各個記憶格M設置，與前述第一信號nWE及前述控制信號cGCLk同步，暫日^記憶數個資料，放入前述的寫入資料及檢查資料；及寫入手段（13，I4，15)，其係依據前述的寫入命令PR〇啓動，將暫時記憶在前述數個資料記憶電路17内的寫入資料及檢查資料寫入前述的記憶格内。 ’ 此外，較佳的實施例還具有依據前述寫入命令信號 PRO，將忙碌信號nBUSY輸出至外部的忙碌信號輸出電路 3 〇 . 上述第四快閃1己憶體與前述的第一快閃記憶體相比較，將寫入資料及檢查資料放入資料記憶電路17内暫時記憶時，並不是被分配的位址信號，雖然在與外部控制信號 nWE及内部控制信號cGCLK同步放入這一點有所不同，不過基本上與前述第一快閃記憶體所得到的效果相同。此外，本發明的第五快閃記憶體，係由以下部分户斤構成：記憶區，其係由數個快閃記憶格Μ所構成；記憶格陣列12 ’其係由數個前述的記憶區所構成；產生控制信號 ECCLK的控制信號產生電路7 ;第一信號緩衝器8，其係接收外邵所輸入的第一信號nRE ;位址緩衝器4，其係接收外邵所輸入的位址資料；讀出手段（13，14，15)，其係依據刖述位址資料選擇前述記憶格陣列12中的記憶區，從所選擇 < 冗憶區内各個記憶格M讀出資料；數個資料記憶電路 17 ’其係分別對各個記憶格Μ設置，暫時記憶分別從所選擇之七憶區所對應的記憶格Μ讀出的資料，與前述控制信 -67- 本，，氏張尺度過用中國國家標準（CNS)A4規格（21〇 χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂· 經濟部智慧財產局員工消費合作社印製 473719 A7 五、發明說明（65) bcclk及前述第-信號nRE同步，輸出憶格Μ所讀出的資料；資料輸出緩衝器5,其：： -信號nRE同步’將前述數個資料記憶電路η所輸= 憶格財讀出的資料輸出至外部；及錯誤訂正電路⑴= =前述控制信號ECCLK同步，接收從前述數情電路17輸出之記憶格Μ讀出的資料，並與前述第一；：戯同步，㈣從前料料輸出緩衝器^ 否錯誤，並加以訂正。印叼貝枓疋此外，較佳的實施例爲： _ "(?還具“二介面3,㊣係接受外部的狀態讀出命令 7〇 ’ i狀怨讀出命令信號STATUs;&狀態輸其係依據前述狀態讀出命令信號STATUS啓動，料輸出緩衝器5,輸出從記憶㈣所讀出的、^錯誤訂正電路11，可以訂正從記憶格_ “ ==數個資料，前述狀態輸出手段(5, u)可以輸出以檢測（ n+L㈡ ; 6狀態輸出手段（5，u)可以輸出能否執行錯誤訂水η有忙碌、信號輸出電路3，其係在從記憶格μ讀出二期間曰块’正電路11接收從記憶格μ所讀出之資科、、β，持％將忙碌信號nBUSY輸出至外部。 -68- 本紙張尺度適用t @ A4規格⑵〇 x 297綠) Α7

五、發明說明（66 ) 上述弟五快閃記憶體與前述的第二快閃記憶體相比較，從資料1己憶電路17輸出資料時，並不是被分配的位址信號’雖然在與内部控制信號ECCLK及外部控制信號nRE同步這一點有所不同，不過基本上與前述第二快閃記憶體所得到的效果相同。經濟部 .智慧財產局員工消費合作社印製、此外，本發明的第六快閃記憶體，係由以下部分所構成·圮憶區，其係由數個快閃記憶格Μ所構成；記憶格陣列12，其係由數個前述記憶區所構成；命令介面3，其係接又外4的叮正讀出命令"2〇” Η，產生訂正讀出命令信號 ECRE jD，控制信號產生電路7，其係依據前述訂正讀出命令=號eCREAD啓動，產生控制信號ecclk;第一信號緩：器8’其係接收外部所輸入的第一信號避；位址緩衝器4，其係接收外部所輸入的位址資料；讀出手段（13, 14，15)、’其係依據前述位址資料，選擇前述記憶格陣列中的记U區，彳文選擇的記憶區内各個記憶格Μ中讀土資料，數個資料記憶電路17，其係分別對各個記憶格廳置，：時記憶分別從所選擇之記憶區所對應的記憶格以讀出的資料，與第-信號nRE及前述控制信號咖以同步，，出從暫時記憶之記憶格_讀出的資料；資料輸出緩衝器5其係與刖述第一信號nRE同步，將前述數個資料記憶電路17所輸出之記憶格乂中讀出的資料輸出至外部；及 ^誤訂正電路U，其係與前述第—信號戲时，接收從 d j數個貝料記憶電路i 7輸出之記憶格m讀出的資料，並與則述控制k號ECCLK同步，接收從前述數個資料記憶電 -69-

473710 五、發明說明（67) 路Π輸出之記憶格M讀、的資料是否錯誤，4貝、貝料’判斷從記憶格Μ所讀it 料。右有錯誤時，可以指出發生錯誤的資此外，較佳的實施例爲. (M具有狀態輪出手^; 接受外部的狀態讀+人a ‘ 命令介面2 月屯命令丨’ 7 〇 ” u , STATUS，再依據前述 + ，產生狀態讀出命令信號由前述的資料輸出緩衝^^人命令信號STATUS啓動，藉料有無錯誤。时“輸出從記憶格Μ所讀出之資 (2)前述的錯誤訂正之數個資料，前、以訂憶格μ所讀出錯誤的數量。 &狀悲輸出手段(5, 11)可以輸出 (3 )」1! iL—的、錯卩先*丁 fp雷牧1 1 私路11，可以訂正從記憶格之資料中的η個（n含^资料 π、——一斤。貝出、. )貝料’可以檢測（η+ 1)個存在的錯誤，前述的狀態輸出手段r r 予丰又（5，11)可以輸出能否執行錯誤訂正0 、⑷返具有忙碌信號輸出電路3，其係在從記憶格Μ讀出貝料=期㈤，向外邵輸出忙碌信號心仍γ，而且依據前述盯正項出命令仏號ECREAD，將忙碌信號nBUS¥輸出至外部。上述第六快閃記憶體與前述的第三快閃記憶體相比較，從資料記憶電路17輸出資料時，並不是被分配的位址信號’雖然在與外部控制信號nRE及内部控制信號ecclk同步這一點有所不同，不過基本上與前述第三快閃記憶體所 -70- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項寫本頁) :裝』=°J·_ 經濟部智慧財產局員工消費合作社印製 473719 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（68 ) 得到的效果相同。、此外’本發明的第七快閃記憶體，係由以下部分所構成·圯憶區，其係由數個快閃記憶格“所構成；信號緩衝 :10，其係接收外部所輸入的第一信號nWE，在第一期間輸出第一控制信號INCLK ;控制信號產生電路9，其係在與則述弟一期間不同的第二期間内，自動的產生第二控制 k號CGCLK ;資料輸入緩衝器5，其係與前述第一信號 nWE同步接收從外部所輸入的寫入資料；錯誤訂正電路 11，其係與前述第一控制信號INCLK同·步接收前述寫入資料，與w述第二控制信號CGCLK同步產生用於訂正錯誤的檢查货料；數個資料記憶電路17，其係分別對各個記憶格 Μ設置，與前述第一控制信號INCLK及前述第二控制信號 CGCLK同步，暫時記憶數個資料，放入前述的寫入資料及檢查資料；及寫入手段(13, 14, 15)，其係將暫時記憶在前述數個資料記憶電路17中的寫入資料及檢查資料寫入士求的記憶區内。 ^ 此外，較佳的實施例爲： (1)在則述第二期間，向外部輸出忙碌信的忙信號輸出電路3。 ' 上述第七快閃記憶體與前述的第一快閃記憶體相比較，雖然在使用兩個内部控制信號CGCLK、INCLK這一點有所不同，不過基本上與前述第一快閃記憶體所得到的效果^ 同0 此外，本發明的第八快閃記憶體，係由以下部分所構 -71 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） :—η---------装--------訂---------. (請先閱讀背面之注意事項再填寫本頁) 47371ο A7 五、發明說明（69) 、己隐區纟係由數個快閃記憶格Μ所構成；記憶格陣列12’其係由數個前述的記憶區所構成；控制路7，其係在第一期間，自座丨乂、& ^ 目勁產生罘一控制信號ECCLK ; 信號緩衝器8，其供拉於μ " '、接收外$所輸入的第一信號nRE，在與前述第一期間不同的第-省 A/. 7弟一期間内，輸出弟二控制信號 OUTCLK;位址緩衝器4，其係接收㈣輸人 ^謂出手段（13,14,15)，其係依據前述位址資料，選擇則述記憶格陣列i 2中的記憶區，從選擇的記憶區内各個記憶格Μ中讀出資料；數個資料記憶電路]7,其係分別對各個記憶格Μ設置，暫時記憶分別從所選擇之記憶區所對應的記憶格Μ讀出的資料，访？哲 t、u ]貝村與罘一控制信號ECCLK及前述第 ί控制信號㈣CLK同步，輸出從暫時記憶之記憶格Μ所 i買出的資料；資料輸出緩衝器5,其係與前述第二信號 OUTCLK同步，將前述數個資料記憶電路17所輸出之記憶格Μ中讀出的資料輸出至外部；及錯誤訂正電如，至係與前述第-控制信號ECCLK同步，接收從前述數個資料記憶電路17輸出之記憶格M讀出的資料，並與前述第二信號 OUTCLK同步，判斷前述資料輸出緩衝器5所輸是否錯誤，並加以訂正。 + 此外，較佳的實施例爲： ⑴還具有命令介面3 ’其係接受外部的狀態讀出命令 "70"H，產生狀態讀出命令信uTATus;及狀態輸出手段（5,一 11)，纟係依據前述狀態讀出命令信號sta而啓動，藉由前述的資料輪出缮^^< X，, 徇、爱衝斋5，輸出從記憶格Μ所讀 -72 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項*|填寫本頁) 裝 · 經濟部智慧財產局員工消費合作社印製

47371U A7 ‘發明說明（7〇) 出的資料有無錯誤。 (2) 前述的錯誤訂正電路丨丨， >咨抵士批/ 」以4正從記憶格Μ所讀出〈貝枓中的數個資料，前述狀態輸錯誤的數量。（，1) 了以輪出 (3) 前述的錯誤訂正電路η，之資料中的η個（…）資料，可、二…己憶格Μ所讀出、；可以私測（η+ 1)個存在的供决，W述的狀態輪出羊辟Μ 1 正。麵出手段（5, u)可以輸出能否執行錯誤訂資二綠信號輸出電路3，其係;在從記憶格M讀出貝枓及則迷4誤灯正電路u接收從記憶格靖讀出之的期間:持續將忙碌信號nBUSY輸出至外部。上述第八快閃記憶體與前述的第二快閃記憶體相比較，雖然在使料個内部㈣信號咖LK、晴UK這一所不同’不過基本上與前述第：快閃記憶體所得到的效相同。 ^ 、此外’本發明的第九快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格晴構成；記憶林陣列12,其係由數個前述的記憶區所構成；信號緩衝器8, 其係接收外部所輸入的第—信號nRE，在第_期間輸出第一控制信號OUTCLK ;控制信號產生電路7，其係在與第 :期間不同的第二期間，自動產生第二控制信號ECCLK; 位址緩衝器4，其係接收外部輸入的位址資料；讀出手段 (13, 14, 15)，其係依據前述位址資料，選擇前述記憶格^ 列12中的記憶區，從選擇的記憶區内各個記憶格％中讀出 -73- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 111111. 經濟部智慧財產局員工消費合作社印製

4737UJ A7 B7 經濟部 •智慧財產局員工消費合作社印製五、發明說明（71 ) 資料；數個資料記憶電路17，其係分別對各個記憶格顺置，暫時記憶分別從所選擇之記憶區所對應的記憶格出的資料，與前述第_松生丨 ^ 垃制^唬OUTCLK及前述第二控制信號ECCLK同步，輸出從暫時記憶之記憶㈣讀出的資料；資料輸出緩衝器5，其係與前述第 _CLK同步，將前述數個資料記憶電路 2 格財讀出的資料輸出至外部；及錯誤訂正電路u，= 記憶電路η輸出之記憶格M讀出的資料.，並 + 制信=CCLK同步，接收從前述數個資料 = 格r讀出的資料，判斷從記._出的資料= 1曰铁，若有錯誤時，可以指出發生錯誤的資料。此外，較佳的實施例爲：二;其？讀出命令信號⑽及狀態輸“ (，），係依據前述狀態讀出命令信號π"⑽ 二;：：：述的資料輸出缓衝器5,輸出；出的資料有無錯誤。 ^明錯誤訂正電路u ’可以訂正從記憶 :::::數個資”述^±迦)可；: 錯誤訂正電路n ’可以訂正從記憶資料，可以檢測㈣)個存在的Ϊ 狀,⑮輸出手段（5, 1 〇可以輸出能否執行錯誤訂本紙張尺度中 -74- X 297 ) --；---------裝--------訂---------*^ρι· (請先閱讀背面之注意事項再填寫本頁) 47371^ A7 B7 五 '發明說明（72 ) 正。 (4)還具有忙碌信號輸出電路3，其係在從記憶格Μ讀出資料的期間，將忙碌信號nBUSY輸出至外部，並在前述第 —期間，將忙綠信號nBUSY輸出至外部。上述第九快閃記憶體與前述的第三快閃記憶體相比較，雖然在使用兩個内部控制信號ECCLK、OUTCLK這一點有所不同，不過基本上與前述第三快閃記憶體所得到的效果相同。此外，本發明的第十快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格Μ所構成；忙綠信號輸出電路3，其係將忙碌信號nBUSY輸出至外部；資料輸入緩衝器5 ’其係接收寫入外部輸入之各個記憶格内的寫入資料；數個資料記憶電路Π，其係可以記憶η位元之暫時$己憶的如述寫入資料；及錯誤訂正電路1 1，其係接收 ml位元（ml<n)的寫入資料，產生m2位元（ml + m2<n)的檢查資料’產生前述m2位元的檢查資料後，接收m3位元 ί請先閱讀背面之注意事項#!填寫本頁) 裝

—.1 ϋ ϋ I ον 1 ϋ n n ϋ n ϋ I 經濟部智慧財產局員工消費合作社印製 ^吐的—撿主資嚴。It 寫入資料輸入至前述數個資料記憶電路17内後，輸入至前述數個資料記憶電路17内暫時記憶；m4位元的檢查資= 在m3位元的寫入資料輸入至前述數個資料記憶電路丨了内後，輸入至前述數個資料記憶電路17内暫時記憶；暫時纪憶在前述數個資料記憶電路17内之1111與〇13位^的寫入料及m2與m4位元的檢查資料，在m4位元的檢查資料暫二 #· -75 A7 A7 五、 —^ --- B7 發明說明（73 ) 記憶在前述數個資料記憶電路17内後，寫入前述的記憶區内，以述錯誤玎正電路1 1在產生前述m2位元的檢查資料時，將前述忙碌信號輸出電路3所輸出的忙碌信號nBusY 輪出至外部。、上述的第十快閃記憶體，接收兩個記憶區部分的資訊資 =，並同時寫入兩個記憶區内。寫入第一記憶區内的資訊資料輸入時，輸出忙碌信號，表面上快閃管理系統是在寫入中，而在内部產生檢查資料。因此檢查資料產生處理的時間比寫入爲短，因而可以提供一種縮-短表面上寫入時間的快閃記憶體。，此外，本發明的第十一快閃記憶體，係由以下部分所構成：記憶區’其係由數個快閃記憶格崎構成；忙綠信號輸出電路3，其係將忙碌信號11]81^丫輸出至外部；及錯誤叮正電路11，其係讀出從前述記憶區所讀出的資料，指出 ά曰為喂出的’貝料。其中，在讀出從前述記憶區所讀出会料 :期間：前述錯誤訂正電路u指出錯誤讀出資料的期間，將忙綠信號nBUSY持續從前述忙碌信號輸出電路3輸出至外部。上彳的第十一快閃記憶體，在從記憶區讀出資料的期間 a為。丁正笔路11指出錯誤的期間，持續將忙碌信號 nBUSY輸出至外部。因此，可以提供一種與過去沒有搭載錯誤訂正電路之快閃記憶體具有互換性的快閃記憶體。、此外，本發明的第十二快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格Μ所構成；資料緩衝 -76- 本紙張尺度適用中國國豕標準（CNS)A4賴故rcnrw 9〇7八移、 _·--^---------裝--------訂---------· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4?3,7!y A7 經濟部智慧財產局員工消費合作社印製

473710 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（75 ) 正電路11將記憶在至少1個以上指定記憶格内之資訊資料轉換成事先所決定的虛擬資料，產生前述的檢查資料，將從前述指定記憶格“所讀出的資訊資料轉換成前述的虛擬負料’可正前述的資訊資料。上述的第十三快閃記憶體，將寫入指定記憶區内的資訊資料轉換成固定資料，來產生檢查資料，執行錯誤訂正。因此’快閃記憶體管理系統可以提供一種即使在將追加的資訊資料寫入其記憶格内時，仍然可以正確訂正錯誤的快閃記憶體。 - 此外’本發明的第十四快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格Μ所構成；寫入手段 (13，14，15)，其係將指定的^位元資訊資料及檢查資料寫入前述的1己憶區内·，讀出手段（13，14，15)，其係從前述的記憶區讀出前述η位元資訊資料及前述檢查資料；及錯誤 ΤΓ正電路11 ’其係從前述η位元資訊資料產生前述檢春資料’並從前述η位元資訊資料及前述檢查資料訂正前述^位元資訊資料的錯誤。其中，前述錯誤訂正電路11，有效附加外部輸入之前述資訊資料於m位元（m< η)時事先所決定（n- m)位元的虛擬資料，作爲資訊資料，產生前述的檢查資料。上述的第十四快間記憶體，即使從外部輸入的資訊資料長度與指定的長度不同，仍然可以正確的訂正錯誤。亦即，即使從快閃記憶體管理系統所輸出的資訊資料長度比指定的長度爲短，仍然可以正確的訂正錯誤。因此，可以 -78- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） : ·裳------ (請先閱讀背面之注意事項再填寫本頁) 訂--------#· A7 A7 經濟部 .智慧財產局員工消費合作社印製五、發明說明（76) 提供-種無須倚賴資訊資料長度來正確訂正錯誤的憶體。、此外，本發明的第十五快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格“所構成；寫入手 (13, 14，、15)，其㈣資訊資料及檢查資料寫入前述的記·: 區内；謂出手段（13, 14, 15)，其係從前述的記憶區讀述資訊資料及前述檢查資料；錯誤訂正電路u，並係從前述資訊資料產生前述檢查資料，並從前述資訊料及S 檢查資料訂正前述資訊資料的錯誤；&開關電路3，其係選擇可正錯誤，將前述資訊資料輸出至外部，或是不訂正錯誤，而將前述資訊資料輸出至外部。上述的第十五快閃記憶體’設有電動開關，可以選擇是否啓動所搭載的錯誤訂正電路。因此，可以提供—種便於執行瑕疵分析的快閃記憶體。、亦即，雖然會有是否因經常啓動錯誤訂正電路，訂土並輸，錯誤，而發生錯誤，或是不清楚發生錯誤的記憶格，或是執行產品測試等瑕疵分析等的問題，但是可以藉由所設置的選擇電路來避免上述問題的發生。此外，本發明的第十六快閃記憶體，係由以下部分所構成：記憶區，其係由身鱼快閃記憶格说所構成寫^段二14，、±15 )，其係料及檢查資料寫入前述的記憶區内，貝出手段（13,14,15)，其係從前述的記憶區讀出前述資訊資料及前述檢查資料；錯誤訂正電路n，其係 79- 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） l· J---------e t---- (請先閱讀背面之注咅？事項再填寫本頁) 訂--------- 4?3?1θ

、發明說明（ 77 經濟部 •智慧財產局員工消費合作社印製祆查資料訂正前述資訊資料的錯誤；及開關電路3，選擇是否啓動前述的錯誤訂正電路丨丨。、係 ^述的第十六快閃記憶體，設有產品*貨時可以固肩關，可以選擇是否啓動搭載於内部的錯誤訂正電路。此^可以提供一種可以同時生產内部錯誤訂正電路及無作用之產品的快閃記憶體。 J即，_閃記憶體的系統在訂正錯誤時，内部的錯 <Γ正動作只不過延缓寫入及讀出動作，需要關閉内部的 :坎可正電路。若是分別製造内部錯誤.訂正電路有作用及幾作用的產品’會有減低生產性的問題，#由設置雨路即可加以解決。 A 此外，本發明的第十七快閃記憶體，係由以下部分所構成：1己憶區，其係由數個快閃記憶格騎構成；記憶格陣列12，其係由數個前述的記憶區所構成；寫入手段（13, M， ^)，其係將資訊資料及檢查資料寫人前述的記憶區A / 項出手段（13, 14, 15) ’其係從前述的記憶區讀出前述資訊 =料及前述檢查資料；錯誤訂正電路u，其係從前述資訊資料產生前述檢查資料，並從前料訊倾及前述檢查資料灯正前述資訊資料的錯誤；及讀出手段（2,3, 13, 14, 15)，其係在開啓電源的同0争’自動讀出指定記憶區内的資料。上述的第十七决閃吞己憶體，應用在開啓電源的同時，自動從記憶格陣列讀出敎資料之快閃記憶體的系統，可以提供-種搭載於快閃記憶體内的錯誤訂正電路，無論在任 (請先閱讀背面之注意事項再填寫本頁) 裝 · #· -n ί - -80 經濟部智慧財產局員工消費合作社印製 A7 -------B7___ 五、發明說明（78 ) 何情況下’均能訂正錯誤，具有高度穩定性與可靠性的快閃記憶體。 # 亦即，使用在開啓電源的同時，自動從記憶格陣列讀出指定資料之快閃記憶體的系統，可以解決若以指定的資料來控制快閃1己憶體時，即使該系統在執行錯誤訂正，若是該指定的資料是系統啓動之前的資料，則錯誤訂正無效的問題。此外，本發明的第十八快閃記憶體，係由以下部分所構成··記憶區，其係由數個快閃記憶格Μ所構成；多値寫入手ί又（13，14，15)’其係將第一資訊資料及第一檢查資料一個位元一個位元的寫入前述記憶區的各個記憶格内，之後’再將寫入的第一資訊資料及窝入的第_檢查資料與第二資訊資料及第二檢查資料一個位元一個位元的寫入前述記憶區的各個記憶格内，在1個記憶格内寫入2位元的資料；多値讀出手段（13, 14, 15)，其係從前述的記憶區缺出前述第一資訊資料及前述第一檢查資料，從前述記憶區讀出前述第二資訊資料及前述第二檢查資料；及錯誤訂正電路11，其係從前述第一資訊資料產生前述第一檢查資料，從如述第一資訊資料產生前述第二檢查資料，從前述第一資訊資料及前述第一檢查資料訂正前述第一資訊資料的錯誤，從前述第二資訊資料及前述第二檢查資料訂正前述第二資訊資料的錯誤。其中，前述屬錯誤紅瓜屢^路斗^係依 B C H 產查‘正錯誤。上述的第十八快閃記憶體，是將第一資訊資料及第—檢 ________- 81 - 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公爱） ---；---------裝--- (請先閱讀背面之注咅？事項再填寫本頁) 訂--------I' #·

47371U A7 五、發明說明（ 79 經濟部智慧財產局員工消費合作社印製且貧料，一個位元一個位元的寫入記憶區的各個記憶格内，之後，再將寫人的第—資訊資料及第ϋ資料與^ 二資訊資料及第二檢查資料_個位元—個位元的寫入該記憶區的各個記憶格内，在丨個記憶格内寫入2位元的資二: 此外還搭載依據BCH符號的電路。因此，可以提供晶片^ 寸較小的多値快閃記憶體。亦即’在多値快閃1己憶體中，會因一個記憶格破壞而引起數個位元的錯誤。因此，宜採用可以執行叢發鋩的=較爲有效。另外，以位元爲單位.的錯誤訂:電路結構簡單，且晶片尺寸不致過大。以位元爲單位訂正錯誤；錯誤訂正電路，作爲適用於多値快閃記憶體的錯誤訂正電路’可以解決補救效率低的問題。此外，本發明的第十九快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格河所構成；刪除電路 (13, 14, 15)，其係刪除前述記憶區，將所有記憶格内士資料變成"1” ；寫入手段（13, 14, 15)，其係將資訊資料及檢查資料寫入前述的記憶區内；讀出手段（13, 14, 15)，其係從前述的記憶區讀出前述資訊資料及前述檢查資料；及錯誤可正電路11 ’其係從前述資訊資料產生前述檢查資料，從前述資訊資料及前述檢查資料訂正前述資訊資料的誤。其中，前述的錯誤訂正電路丨丨，從所有” i，，的資訊料產生所有”1”的檢查資料。體_ 乂_艘删除之ϋ憶m.进作〆錯資馬 ---；---------^--------訂---------. (請先閱讀背面之注意事項再填寫本頁) 82 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） 473719 A7 五、發明說明（80 ) 生所有"0”的檢查資料。因此，可以提〜、...............'、種即使在刪除 f -貝出曰之正電路仍然能多ΓΐΤί :即:刪除搭載了錯誤訂正電路之快閃： =::要:1料重新讀出。此時可以解決當啓= h丁正'路時’出現誤檢測，誤認爲有錯誤的問題。此外’本發明的第二十快閃記憶體，係由以下部成1己憶區，其係由數個快閃記憶格輯構成；錯⑼正電路U，其係從外部所輸入的資訊資料產生用於訂正Μ 的t查資料’從前述資訊資料及前述檢.查資料訂正前；訊資料的錯誤；數個資料却恃兩玫产执M A W仓其係分別對各個記 :置；寫入手段(13,14,15)’其係將暫時記憶在前述數個資料記憶電路17内的資訊資料及檢查資料寫入前述的記憶區内；讀出手段（13,14,15)，其係從前述的吃將前述資訊資料及前述檢查資料讀出至前述數個資料; 電路π上；及輸出手段(3,5,6, 16) ’其係將從記憶在命：數個資料記憶電路17上的記憶區所讀出的資資料輸出至外部。文上述的第二十快閃記憶體，具有將從記憶區讀出之資訊貧料及檢查資料輸出至外部的輸出手段。因此，可以檢杏是否正確產生檢查資料，可以提供一種高度可靠性的快7 記憶體。本發明的第二十一快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格乂所構成；錯誤訂正電路 11，其係從外部所輸入的資訊資料產生用於訂正錯誤的檢 -83- ^紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） l·—.---------·!裝 (請先閱讀背面之注意事項再填寫本頁) ----訂--------- 經濟部智慧財產局員工消費合作社印製 4?371ϋ Α7 ^----------Β7 ___ 五、發明說明（82 ) 或4位元等。另外，在不脱離本發明主旨的範圍内，實施型態可以作各種的改變。 (請先閱讀背面之注意事項再填寫本頁) 發明效果上述^本發明的快閃記憶體（申請專利範圍第i、3、8、 I3、丨5、2〇、25、27、32項及其附屬申請項目厂生内邵控制信號同步。因此，即使在沒有輸入外部控制信號的期間、，仍然自動在内部執行，在内-部錯誤訂正電路上屋生用於訂正錯誤的檢查資料、將檢查資料輸入至寫入電路内、從用於訂正錯誤的讀出電路將讀出資料（資訊資料，檢查資料）讀出至錯誤訂正電路等的處理。因此，可以提供-種與過去沒有搭載錯誤訂正電路之快閃記憶體具有互換性的快閃記憶體。此外，本發明的快閃記憶體（申請專利範圍第37項）；接收兩個記憶區部分的資訊資料，並同時寫入兩個記憶區内。寫入第-記憶區内的資訊資料輸入時，輸出忙碌作號，表面上快閃管理系統是在寫入中，而在内部產生檢查資料。因此檢查資料產生處理的時間比寫人爲μ，因而可以提供一種縮短表面上寫入時間的快閃記憶體。此外，本發明的快閃記憶體（申請專利範圍第38項），在從記憶區讀出資料的期間及錯誤訂正電路u指出錯誤的期間，持續將忙碌信號nBUSY輸出至外部。因此，可以提供一種與過去沒有搭載錯誤訂正電路之快閃記憶體具有互換 -85- 473710 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（83 性的快閃記憶體。此夕卜本發明的快閃記憶體（申請專利範圍第39項及其附屬申請項目），其錯誤訂正電路在讀出資料輸出至外部的同時動作。之後執行剩餘的錯誤訂正處理，只在有錯誤時’才再度可正錯誤，並輸出至外部。因此，可以提供一種縮短平均讀出時間的快閃記憶體。此夕外，本發明的快閃記憶體（申請專利範圍第42項），藉 t將=人指定記憶區内的資訊資料轉換成固定資料，產^ 檢查：料’來執行錯誤訂正。因此，快·閃記憶體管理系統可以提供-種即使在將追加的資訊資料寫入其記憶格内時，仍然可以正確訂正錯誤的快閃記憶體。此外，本發明的快閃記憶體（申請專利範圍第43項），從外邵輸入的資訊資料長度與指定的長度不同日寺，藉由實際、自動的增加固定資料，產生檢查資料及執行錯誤訂

正，可以k供一種無須倚賴資訊資料長度來正確訂正“誤的快閃記憶體。 9 P 此外’本發明的快閃記憶體（申請專利範'圍第44項），設有電動開關，藉由選擇是否啓動所搭載的錯誤訂正電路，可以提供一種便於執行瑕疵分析的快閃記憶體。此外’本發明的快閃記憶體（申請專利範圍農Μ項），設有產品出貨時可以固定的開關，藉由選擇是否隻鱼2备載於内邵的錯誤訂正電路，可以提供一種可以同時生產内部錯說可正意路有作用及無作用之產品的快閃記憶體。此外’本發明的快閃記憶體（申請專利範圍第46項），可 _______ -86- 不紙就㈣用f國國家標準（CNg)A4規格⑽χ撕公爱了 (請先閱讀背面之注意事項再填寫本頁)

戍ί #在快閃冗憶體上搭載錯誤訂正電4，能夠在開 a =的同0争’自動從記憶格陣列讀出指定資料，無論在何h /兄下，均具有鬲度穩定性與可靠性的快閃記憶體。 j外，本發明的快閃記憶體（申請專利範圍第項），是知弟-資訊資料及第_檢查資料，—個位元―個位元的寫 :記2區的各個記憶格内，之後，再將寫入的第一資訊資料及第一檢查資料與第二資訊資料及第二檢查資料一個位元個位元的寫入該記憶區的各個記憶格内，在丨個記憶才。内寫入2位το的資料。此外還搭載依據BCH符號的電各因此，可以提供晶片尺寸較小的多値快閃記憶體。此外，本發明的快閃記憶體（申請專利範圍第48項），爲一種可以提供即使在刪除後重新讀出，錯誤訂正電路仍然正常動作的快閃記憶體。此外，本發明的快閃記憶體（申請專利範圍第49項），爲一種可以ϋ由㈣記憶區所讀出之資訊資料&資料輸出至外部的輸出手段，來檢查是否正確產生檢查資料，具有高度可靠性的快閃記憶體。、此外’本發明的快閃記憶體（申請專利範圍第5〇項），爲一種可以提供具有簡單、快速的電路，且不倚賴資料長度’可以正確訂正錯誤的快閃記憶體。圖式描述圖！爲本發明第一種實施例之快閃記憶體結構的方圖。圖2爲·抽出圖h中一個記憶格陣列部分的電路圖。 -87- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）請先閱讀背 S 之注意事項羞 ί裝頁訂經濟部智慧財產局員工消費合作社印製 473718 A7 B7 五、發明說明（85 ) 經濟部智慧財產局員工消費合作社印製圖3爲適用於圖1之快閃記憶體的系統結構方塊圖。圖4爲圖1中之錯誤可正電路中之檢查資料產生部分的％路圖。兒圖5爲圖1中之錯誤訂正電路中之移位暫存器與邏輯演〜電路的電路圖。鼻圖6顯示第一種實施例中的寫入演算流程範例。圖7顯tf圖6之寫入演算流程中，同時在兩個記憶區窝入資料的動作時間範例。〜圖8顯示圖6之寫入演算流程中資料的動作時間範例。圖9顯示實施例的寫入時間。圖10顯示實施例的寫入時間。圖11顯示圖1之錯誤訂正電路中的徵候群S1&S3產生部分。圖12顯示圖丨之錯誤訂正電路中的徵候群幻轉換電路.。圖13顯示圖1之錯誤訂正電路中的。i=si χ以計算電路0 圖14顯示圖1之錯誤訂正雷政击路中的σ 2=S1 X SI X S1 + S3計算電路。圖15顯示圖i之錯誤訂正電路中的“〜又冰換器。圖16顯示圖i之錯誤訂正電路中的江卜几。圖17顯示圖1之錯誤訂正電路 ’%路中的錯誤位置檢測電路。圖18顯示第一種實施例中的讀出演算流程範例。圖19顯示圖18之讀出演算流程中的讀出動作時間範例。僅在一個記憶區内寫入 (請先閱讀背面之注意事項再填寫本頁) 裝訂 -88· 473710 經濟部智慧財產局員工消費合作社印製 A7 B7 ____— 五、發明說明（86 ) 圖2〇顯示圖18之讀出演算流程中的不訂正錯誤而輪出& 出資料的動作範例。嗔圖21顯示圖1 8之讀出演算流程中，錯誤訂正啓動偉號 ECCENB爲n L”時的資料讀出動作時間範例。 ) 圖22顯示圖3所示之系統中，於電源上昇時，自動讀出指定號碼之1己憶區的動作時間範例。圖23顯示第二種實施例的讀出演算流程範例。圖24顯示圖23之讀出演算流程中的讀出動作時間範例。圖25顯示本發明之快閃記憶體的刪除動作時間範例。符號説明 1…外部端子 2…電源開啓檢測電路 3…命令介面 4…位址緩衝器 5…資料輸出輸入緩衝器 f 6…10緩衝器 7…錯誤訂正控制信號產生電路 8…輸出控制信號產生電路 9…檢查資料產生控制信號產生電路 10…輸入控制信號產生電路 11…錯誤訂正電路 12…記憶格陣列 13…源井控制電路 14…低控制電路 -89- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）裝--------訂---------. (請先閱讀背面之注意事項再填寫本頁) 473719 A7 B7 五、發明說明（87 ) 15…行控制電路 16…行位址產生電路 17…資料記憶電路 18…移位暫存器 19…邏輯演算電路 20…快閃記憶體 21…中央處理單元 2 2…高速缓衝記憶體 (請先閱讀背面之注意事項#<填寫本頁) 裝

訂--------I #. 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims

4737UJ A8 B8 C8 D8 六、申請專利範圍 1 · 一種快閃記憶體，係由以下部分所構成： i己憶區，其係由數個快閃記憶格所構成；命令介面，其係接受外部的寫入資料輸入命令，產生寫入資料輸入命令信號，接受外部的寫入命令，產生寫入命令信號；第一信號緩衝器，其係接收外部所輸入的第一信號； k制k號產生電路，其係依據前述的寫入命令信號啓動，產生控制信號；資料輸入緩衝器，其係依據前述的寫入資料輪入命令信號啓動，與前述第一信號同步接收外部所輪入的寫入資料；錯误ΰ丁正電路，其係依據前述的寫入資料輸入命令信號啓動，與前述的第一信號同步接收前述的寫入資料’依據前述的寫入命令啓動，與前述的控制信號同步產生用於訂正錯誤的檢查資料； ^ 位址緩衝器，其係接收外部所輸入的位址資料；位址信號產生電路，其係依據前述的寫入資料輸入命令#唬啓動，並依據與前述第一信號同步，依據前述位址資料及按照事先所決定的順序產生位址信號，依據财述寫入命令信號啓動，與前述的控制信號同步’按照事先所決定的順序產生位址信號；數個資料記憶電路，其係分別針對各個記憶格設置，分別接受所分配的位址信號，暫時記憶數個資料，放入前述的寫入資料及檢查資料；及 —----------|^^裳-----^—訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製

寫入手& ’其係依據前述的寫入命令啓動，將暫時 C憶在前述數個資料記憶電路内的寫入資料及檢杳次料寫入前述的記憶格内。貝 2·如申請專利範圍第i項之快閃記憶體，i具有依據前述寫入命令信號，將忙碌信號輸出至外部的忙碌信於出電路。 ^ ’輸 3· —種快閃記憶體，係由以下部分所構成：元憶區’其係由數個快閃記憶格所構成；記憶格陣列，其係由數個前述的記臆區所構成·，產生控制信號的控制信號產生電路；第一信號緩衝器，其係接收外部所輸入的第一信號· 位址緩衝器，其係接收外部所輸入的位址資料；^ 位址信號產生電路，其係與前述控制信號同步，按照事先所決定的順序產生位址信號，並與前述第一= 號同步，依據前述位址資料，按照事先所決定-二產生位址信號；、序讀出手段，其係依據前述位址資料，選擇前述記憶格陣列中的記憶區，從選擇的記憶區内各個記憶^ 讀出資料； σ 數個資料記憶電路，其係分別對各個記憶格嗖冒暫時記憶分另m所選擇之記憶區所對應⑹己憶格$出的資料，分別接受所分配的位址信號，輸出從暫時憶的記憶格所讀出的資料；、α 資料輸出緩衝器，其係與前述第一信號同步，將前 C請先閱讀背面之注音？事項再填寫本頁} 裝--------訂----- #· 經濟部智慧財產局員工消費合作社印制衣 -92 - 圍六、申請專利範 Γ ΐ::科:憶電路所輸出之記憶格中讀出的資料輸二錯誤訂正電路，其係與前述控制信號同步，接收從路輸出之記憶格讀出的資料，並輸出的資科=，，;:=資料輸出緩衝器所 4· 範:第3项之快閃記憶體，還具有命令介令信/的狀態讀出命令’產生狀態讀出命令俨狀怨輸出手段，其係依據前述狀態讀出命 -所二iC出緩衝器，輸出從記 5·::請=範園第4項之快嶋體，前述的錯誤訂正 t 料，前述狀態輸出手段可以輸出錯誤的數量中。的數個資 •=凊專利範圍第4項之快閃記憶體’前述的錯誤^丁正 i料：T以I正從記憶格所讀出之資料中的η個手段可以輸出能否執行錯誤訂正。…狀態輸出如申明專利範圍第3項之快閃記憶體，且，輸出電路，其係在從記憶格讀出資料及二r碌仏號電路接收從記憶格所讀出之資料 :=錯誤訂正信號輸出至外部。持、％將忙綠 8· —種快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格所構成· -93- 本紙張尺度適用中國國家標準（CNS)A4規格⑽χ 297公爱） 473710 A8 經濟部智慧財產局員工消費合作社印製 C8 D8 申請專利範圍。己格陣列，其係由數個前述記憶區所構成； ^ 7 ;|面，其係接受外部的訂正讀出命令，產生正讀出命令信號；控制信號產生電路，其係依據前述訂正讀出命令號啓動，產生控制信號； " 第一信號緩衝器，其係接收外部所輸入的第—信號；位址緩衝器，其係接收外部所輸入的位址資料. ?止信號產生電路，其係與前述第一信號同步，依據則述位址資料，並按照事先所決定的順序產生位址信號，並依據前述訂正讀出命令信號啓動，盥制，號同步，並按照事先所決定的順序產生位址信號；工謂出手段’其係依據前述位址料，選擇前述格陣列中的記憶區，從 ·“ 讀出資料； “内各個記憶格中數個資料記憶電路，並仿分別料糾土、冰八係刀別對各個記憶格設被， $時⑽A別從所選擇之記憶區所對應的記憶格讀出的貧料，分別接受所分配的位址 ^ 憶的記憶格所讀出的資料；、七資料輸出緩衝器’其係與前述第-信號同步，將前出至外部;及斤輸出…格中讀出的資料輸錯誤訂正電路，其係與前述第—信前述數個資料記憶電路輸出之^ ^收故與前述控制信號同步，接收從a 勺貝料，並接收仗則述數個資料記憶電路本紙張尺度適用中國國家標準（CNS)A4規格 ------------φ-裝---- (請先閱讀背面之注咅？事項再填寫本頁) 訂--- 等 94 4

經濟部智慧財產局員Η消費合作社印製格讀出的資料’判斷從記憶格所 9 mr’若有錯誤時’可以指出發生錯誤的資料。 .:申，專利範圍第8項之快閃記憶體，還具有狀態輪出又：其係前述的命令介面接受外部的狀態讀二ί狀態讀出命令信號，再依據前述狀態讀出命 a奴動，藉由前述的資料輸出缓衝器來輸出憶格所讀出之資料有無錯誤。 σ 10.=申請專利範園第9項之快閃記憶體，前述的錯誤訂正屯路一可以5丁正從記憶格所讀出之資料中的數個資料，前述狀態輸出手段可以輸出錯誤的數量。 11· ^中請專利範圍第9項之快閃記憶體，前述的錯誤訂正 :路’可以訂正從記憶格所讀出之資料中的η個資料，可以檢測（η+1)個存在的錯誤，前述的狀態輸出手段可以輸出能否執行錯誤訂正。 12.如申請專利範圍第8項之快閃記憶體，還具有忙綠“ 輸出電路，其係、在從記憶格讀出資料的期間，向外部輸出忙碌#唬’而且依據前述訂正讀出命令信號，將忙碌#號輸出至外部。 13· —種快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格所構成；命令介面，其係接受外部的寫入資料輸入命令，產生寫入資料輸入命令信號，接受外部的寫入命令，產生寫入命令信號；第一信號緩衝器，其係接收外部所輸入的第一信號； 95- 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公釐） II-----I I I I ---I Γ____訂·___— II__ f請先閱讀背面之注音？事項再填寫本頁) 4737UJ A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製六、申請專利範圍控制信號產生電路，其係依據前述的寫入命令信號啓動，產生控制信號；負料輸入緩衝备，其係依據前述的寫入資料輸入命令信號啓動，與前述第一信號同步接收外部所輸入的寫入資料；錯誤訂正電路，其係依據前述的寫入資料輸入命令 k號啓動，與前述的第一信號同步接收前述的寫入資料，依據前述的寫入命令啓動，與前述的控制信號同步產生用於訂正錯誤的檢查資料；- 數個貝料兄憶電路’其係分別針對各個記憶格設置，與前述第一信號及前述控制信號同步，暫時記憶數個資料，放入前述的寫入資料及檢查資料；及寫入手段’其係依據前述的寫入命令啓動，將暫時 1己憶在前述數個資料記憶電路内的寫入資料及檢查資料寫入前述的記憶格内。 f 14·如申請專利範圍第13項之快閃記憶體，還具有依據前述寫入命令信號，將忙碌信號輸出至外部的忙碌信號輸出電路。 15· —種快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格所構成；記憶格陣列，其係由數個前述的記憶區所構成；產生控制信號的控制信號產生電路；第一信號緩衝器，其係接收外部所輸入的第一信號；位址緩衝器，其係接收外部所輸入的位址資料； -96- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —I----------裝-----··—訂--------- (請先閱讀背面之注意事項再填寫本頁)

經濟部智慧財產局員工消費合作社印製 7出手段，其係、依據前述位址資料選擇前述記憶格丄中的記憶區，從所選擇之記憶區内各個記憶格讀貝料； t個資料記憶電路’其係分別對各個記憶格設置， ^己憶分別從所選擇之記憶區所對應的記憶格讀出 ::料’與珂述控制信號及前述第一信號同步，輸出 <暫時記憶的記憶格所讀出的資料； :料輸出缓衝器’其係與前述第一信號同步，將前 =數個資料記憶電路所輸出之記憶格中讀出的資料輸出至外部；及 4錯誤訂正電路’其係與前述控制信號同步，接收從 2=數個資料記憶電路輸出之記憶格讀出的資料，並於:逑第-信號同步，判斷從前述資料輸出緩衝器所季則出的資料是否錯誤，並加以訂正。 16.如申請專利範圍第15項之快閃記憶體，還具有命乂介二:其係接受外部的狀態讀出命令，產生狀態讀出命二就；及狀態輸出手段，其係依據前述狀態讀出命力，藉由前述的資料輸出緩衝器，輸出從記匕&所i買出的資料有無錯誤。 17·:::專=圍第16項之快閃記憶體，前述的錯誤訂 ?路’可以可正從記憶格所讀出之資料，前述狀態輸出手段可以輸出錯誤的數量貝 18·如申請專利範園第16項之快閃記憶體，前述的正電路，可以訂正從記憶格所讀出之資料中的乂二） 97- -丨：---------裝--------訂---------. (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度_帽國家標準（CNsHlii： (210 x 297公釐） 47371Θ Is 經濟部 .智慧財產局員工消費合作社印製六、申請專利範圍 ^ 可X袄測（n+ 1)個存在的錯誤，前述的狀態輪出手段可以輸出能否執行錯誤訂正。 19·如申請專利範圍第15項之快閃記憶體，還具有忙綠信號輸出電路，其係在從記憶格讀出資料及前述錯誤訂正電路接收從記憶格所讀出之資料的期間，持續將松碌信號輸出至外部。 20. -種快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格所構成；記憶格陣列，其係由數個前述記憶·區所構成；命令介面，其係接受外部的訂正讀出命令，產生訂正讀出命令信號；杈制仏唬產生電路，其係依據前述訂正讀出命令信號啓動，產生控制信號；第一信號緩衝器，其係接收外部所輸入的第一信號；位址緩衝器，其係接收外部所輸入的位址資料；f 項出手&，其係依據前述位址資料，選擇前述記憶格陣列中的記憶區，從選擇的記憶區内各個記憶格中讀出資料；數個資料記憶電路，其係分別對各個記憶格設置，暫時記憶分別從所選擇之記憶區所對應的記憶格讀出的資料’與第一信號及前述控制信號同步，輸出從暫時記憶之記憶格所讀出的資料；資料輸出緩衝器’其係與前述第一信號同步，將前述數個資料記憶電路所輸出之記憶格中讀出的資料輸 98- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐）：---------1 裝--------訂---------^^1 C請先閱讀背面之注意事項再填寫本頁) 473?ΐύ 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 申請專利範圍出至外部；及 T ^ 路’其係與前述第一信號同步，接收從前述數個資料記恃^山、七己“路輸出〈記憶格讀出的資料，並與刖述控制信號同步，垃、、 ^ 接收攸則述數個資料記憶電路輸出之S己憶格讀七66咨} » 勺貝枓’判断從記憶格所讀出的資料疋否錯誤，若有錯^吳暗，可 4匕、 "守了以扎出發生錯誤的資料。 21. 如申请專利範圍第2〇項 > 也pq、山ο *弟0員 < 快閃1己憶體，還具有狀態輸出手段，其係前述的命令介面拄人士， p 7 ;丨面接文外邵的狀態讀出命二產=態讀出：令信號，再依據前述狀態讀出命力，由爾述的資料輸出緩衝器來輸出從憶格所讀出之資料有無錯誤。。 22. 如申請專利範園第21項之快閃記憶正電路，可以訂正從記憶格所讀丁料，W述狀態輸出手段可以輸出錯誤的數量。固貝 23. 如申請專利範圍第21項之快閃記憶體，前述正電路，可以訂正從記憶格所讀出之資料中的η個（= 貧料，可以檢測（η+1)個存在的錯誤，前述的狀' ) 手段可以輸出能否執行錯誤訂正。〜、别出 24·如申請專利範圍第2〇項之快閃記憶體，還具有忙號輸出電路，其係在從記憶格讀出資料的期間了 ^ 6 部輸出忙碌信號，而且依據前述訂正讀出命;^外將忙碌信號輸出至外部。 I ’ 25· —種快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格所構成；本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） (請先閱讀背面之注咅？事項再填寫本頁) .裝--------訂---- 等

A/r。唬緩衝器，其係接收外部所輸入的第一信號，在第一期間輸出第一控制信號；斤k制k號產生電路，其係在與前述第一期間不同的第二期間内，自動的產生第二控制信號；貪料軚入緩衝器，其係與前述第一信號同步接收從外郅所輸入的寫入資料；二‘戎叮正電路，其係與前述第一控制信號同步接收 …述寫入資料，與前述第二控制信號同步產生用於訂正錯誤的檢查資料； - ，數個#料冗憶電路，其係分別對各個記憶格設置，人蝻述第一控制信號及前述第二控制信號同步，暫時记憶數個資料，放入前述的寫入資料及檢查資料；及寫入手段，其係將暫時記憶在前述數個資料記憶電路中的寫入資料及檢查資料寫入前述的記憶區内。 26·=申請專利範圍第25項之快閃記憶體，還具有在俞述第二期間，向外部輸出忙碌信號的忙碌信號輸出電路。 27· —種快閃記憶體，係由以下部分所構成： 1己憶區，其係由數個快閃記憶格所構成；记憶格陣列，其係由數個前述的記憶區所構成；控制信號產生電路，其係在第一期@，自動產一控制信號；仏號緩衝器，其係接收外部所輸入的第一信號，在與則述第一期間不同的第二期間内，輸出第二控制信號；位址緩衝器，其係接收外部輸入的位址資料； I ^---------裝 (請先閱讀背面之注意事項再填寫本頁) 訂---------·· 經濟部智慧財產局員工消費合作社印製 -100- 經濟部智慧財產局員工消費合作社印製 473719 、申請專利範圍嗔出手段，其係依據前述位址資料，選擇前述記憶格陣列中的記憶區’從選擇的記憶區内各個記憶格中讀出資料；數個資料記憶電路，其係分別對各個記憶格設置，次己匕刀別彳< 所選擇之記憶區所對應的記憶格讀出於：料’與第-控制信號及前述第二控制信號同步，知出從暫時記憶之記憶格所讀出的資料；料輸出缓衝器，其係與前述第二信號同步，將前資料記憶電路所輸出之記憶格中讀出的資料輸至外邵；及 ^誤訂正電路’其係與前述第—㈣信數個資料記憶電路輸出之記憶格讀出的資枓，並與前述第二信號同步，判器所輪出的资料β 爿断則述貧料輸出緩衝平則出的貝枓疋否錯誤，並加以訂正。 28·如申請專利範圍第27項之快閃記憶體，。人面’其係接受外部的狀態讀出命令生狀」:：1 令信號；及狀態輸出手段，Α 狀悲項出中令信號啓動，藉由前述的資料2據前述狀態讀出命憶格所讀出的資料有無錯誤。友衝-輸出攸§己 29.如申請專利範園第28項之快正雷踗，-Γ、，、 ^ ^ ’前述的錯誤訂正甩路，可以玎正從記憶格所 =狀態輸出手段可，錯 3〇·如申巧專利範圍第“項之快閃正電路，可以訂正從記憶格 “’前述的錯誤訂厅％出又資料中的η個（r^D -101 —^----------I 裝--------訂---------^^1 · (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標3 (CNS)^^⑽x 29了公釐） 47371Θ A8 B8 C8 D8 六、申請專利範圍貪料，可以檢測（n+丨）個存在 r 手段可以輸出能否執行錯誤訂正…前述象、輪出範圍第27項之快閃記憶體，還具有忙碌信 ::广’其係在從記憶格讀出資料及前述錯誤訂 ==從記憶格所讀出之資料的期間，持續將忙碌L號私出至外邵。 32. -種：閃記憶體’係由以下部分所構成：記憶區，其係由數個快閃記憶格所構成； j隐才°陣列，其係由數個前述的記億區所構成； ”衝器’其係接收外部所輸入的第一信號，在弟一期間輸出第一控制信號；控制信號產生電路，其係在與第—期間不同的第二期間，自動產生第二控制信號；位址、’爰衝态，其係接收外部輸入的位址資料；項出手段，其係依據前述位址資料，選擇前述士憶才口車列中的记’丨思區，從選擇的記憶區内各個記憶格中讀出資料；數個資料記憶電路，其係分別對各個記憶格設置，暫時記憶分別從所選擇之記憶區所對應的資料，與前述第-控制信號及前述第二控；U同步，輸出從暫時記憶之記憶格所讀出的資料；資料輸出緩衝器，其係與前述第一信號同步，將爾述數個貝料記憶電路所輸出之記憶格中讀出的資料賴出至外部；及 -102 ------------I 裝--- (請先閱讀背面之注意事項再填寫本頁) 一-0> · 經濟部智慧財產局員工消費合作社印製 297公釐） A8 B8 C8 D8

申請專利範圍 47371Θ 收=':二!路二其係與前述第-控制信號同步，接料广：二固貧料記憶電路輸出之記憶格讀出的資料記憶電路輸=:::=步，接收從前述數個資二;:科…誤’若有錯誤時，可以指出發生錯 33·如申請專利範圍第32項之快面，其係接受外部的狀能讀出人;：二'有命令介令信號；及狀態輸出手Γ，A = f ^狀態讀出命令信號欣私一丄义、、、/、係依據珂述狀態讀出命惜故、；、Γ ，猎由丽述的資料輸出緩衝器，輸出；今憶秸所1買出的資料有無錯誤。之σ Μ.:::專利範園第33項之快閃記憶體，前述的兒路，可以訂正從記憶格所讀 :π 料’前述狀態輸出手段可以輸二;^的數個資 35. Π:”範園第33項之快閃記憶體，前述的錯誤訂 —私路，可以玎正從記憶格所讀出之資料中貧料，可以檢測（η+1)個存在的（η = 〇手段可以輸出能否執行錯誤訂正^ ^的狀態輸出 36. 如申請專利範圍第則之快閃記憶體，還唬輸出電路，其係在從記憶格讀：。族产啼土人喝^貝^的期間，將忙 ;。唬知出至外部，並在前述第二期間，輸出至外部。 π It碌k唬 37· —種快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格所構成； I: I —I — I ·11111--^ · I I I--I-- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -103- 本紙張尺度適用中國國^T^)A4規格⑽χ 297公爱 4737ΐβ 六、申請專利範圍忙碌信號輸出電路，其係將忙碌信號輸出至外部；資料輸入緩衝器，其係接收寫入外部輸入之各個記憶格内的寫入資料；數個資料記憶電路，其係可以記憶11位元之暫時記憶的前述寫入資料；及錯誤訂正電路，其係接收ml位元（ml<n)w寫入資料，產生m2位元（mi + m2<n)的檢查資料，產生前述m2 位=的檢查資料後，接收m3位元（ml + m2+m3<勾=寫入貪料，產生m4位元（ml + m2+ m3+ ιη4·δ η)的檢查資料；其中，m2位元的檢查資料在ml位元的寫入資料輸入至前述數個資料記憶電路内後，輸入至前述數個資料記憶電路内暫時記憶；m4位元的檢查資料在m3位元的寫入資料輸入至前述數個資料記憶電路内後，輸入至前述數個資料記憶電路内暫時記憶；㈣記憶在前述數個資料記憶電路内之ml與m3位元的寫入資料及阳2與 m4位元的檢查資料，在m4位元的檢查資料暫時記憶^ 錢數個資料記憶電路内後，寫人前述的記憶區内；前述錯誤訂正電路在產生前述…位元的檢查資料時，將前述忙碌信號輸出電路所輸出的忙綠信號至外部。 38. —種快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格所構成；忙碌信號輸出電路，其係將忙碌信號輸出至外部；及錯誤訂正電路，其係讀出從前述記憶區所讀出的資 -104- 本紙張尺度適用屮各標芈（CNS)A4規格⑵0 χ 297公髮- 丨^----------裝--------訂--- (請先閱讀背面之注意事項再填寫本頁) 等. 今⑶ίϋ 圍 '申請專利範 2、’指出錯誤讀出的資料；其 — :::出資料的期間及前述錯誤訂正：：從前述記憶貝科的期間，將忙綠信包路指出錯誤讀電路輪出至外部。持1仗珂述松碌信號輸出 39.-種快閃記憶體’係由以下部分 :::，其係由數個快閃記憶格所構成· 料輪將從前述記憶區所讀出之讀出資錯誤訂正電路，其係在輸出之資料w ^ 1出k則述貧料緩衝器所讀出資料的讀出資料； -出貝料中指出錯誤i買其中，前述的錯誤訂正雷故所4 +、、之』4 路再度將從資料緩衝器 40.如申請專利範圍第39項之快閃γ ^的讀出 U己憶體，還具有將錯誤心細出至外邵的狀態輸出電路。 f 礼：申請專利範圍第39項之快閃記憶體，還具有暫時記 '!思從雨述記憶區所讀出之讀出資料的數個資料記憶電路。 / 42· —種快閃記憶體，係由以下部分所構成：經濟部智慧財產局員工消費合作社印製死憶區，其係由數個快閃記憶格所構成；寫入手段，其係將資訊資料及檢查資料寫入前述的記憶區内；讀出手段，其係從前述的記憶區讀出前述資訊資料及前述檢查資料；及 -105- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4737UJ 六、申請專利範圍 ▲曰误ff正電路，並作你a 、資料，並從前述資;訊資料產生前述檢查訊資科的錯誤；前述檢查資料訂玉前述資 4:内前，誤訂正電路將記憶在至少Η固以上指定產二：Γ"資料轉換成事先所決定的虚擬資料，資二：料’將從前述指定記憶格所讀出的料：貝枓轉換成前述的虛擬資料，訂正前述的資訊資 43. -種快閃記憶體，係由以下部分所構.成：記憶區，其係由數個快閃記憶格所構成；寫入手奴，其係將指定的η位元資訊資料及檢查資寫入前述的記憶區内；、碩出手段，其係從前述的記憶區讀出前述η位元資料及前述檢查資料；及 / 聲今釔戾叮正電路，其係從前述η位元資訊資料產生诸述檢查資料，並從前述η位元資訊資料及前述檢查資料訂正前述η位元資訊資料的錯誤；、/、中，别述錯誤可正電路，有效附加從外部輪入之則述資訊資料於m位元（m< η)時事先所決定（n- m)位元= 虛擬資料，作爲資訊資料，產生前述的檢查資料。、 44·種快閃記憶體，係由以下部分所構成·· 1己憶區，其係由數個快閃記憶格所構成；寫入手段，其係將資訊資料及檢查資料寫入前述的記憶區内； ' -106 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） 4737UJ A8 B8 C8 D8 六、申請專利範圍喂出手奴，其係從前述的記憶區讀出前述資^ 及前述檢查資料； > 科錯誤訂正電路，其係從前述資訊資料產生前資料，並從前述資訊資料及前述檢查資料訂 1 訊資料的錯誤；及 ^耷開關電路’其係選擇訂正錯誤，將前述資訊出至外部，或是不訂正錯誤，而將前述資訊輪至外部。 Ύ輸出 45·種快閃；己丨思體’係由以下部分所構-成：記憶區，其係由數個快閃記憶格所構成·，寫入手段，其係將資訊資料及檢查資料記憶區内； ~ <的讀出手段，其係從前述的記憶區讀出前述資訊及前述檢查資料；錯誤訂正電路，其係從前述資訊資料產生前述输資料，並從前述資訊資料及前述檢查資料訂正前^查訊資料的錯誤；及 ^資開關電路，其係選擇是否啓動前述的錯誤訂正電路 46. —種快閃記憶體，係由以下部分所構成：記憶區，其係由數個快閃記憶格所構成； 1己憶格陣列’其係由數個前述的記憶區所構成· 寫入手段，其係將資訊資料及檢查資料耷， β "ΓΤ两八可述的記憶區内；讀出手段，其係從前述的記憶區讀出前述資訊資剩 -107 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 「襄--------訂--- 聲· 經濟部智慧財產局員工消費合作社印製

經濟部*%慧財產局員工消費合作社印製及前述檢查資料； …錯誤訂正電路，其係從前述資訊資料產生前述檢查資料，並從前述資訊資料及前述檢查資料訂正前述資訊資料的錯誤；及、胃出手&，其係在開啓電源的同時，自動讀出指定 3己憶區内的資料。 47 一^ •種快閃記憶體，係由以下部分所構成： A fe區’其係由數個快閃記憶格所構成；夕値寫入手段’其係將第一資訊資料及第一檢查資料一個位兀一個位元的寫入前述記憶區的各個記憶格 =，之後，再將寫入的第一資訊資料及寫入的第一檢且貪料與第二資訊資料及第二檢查資料一個位元一個垃凡的寫入前述記憶區的各個記憶格内，在丨個記憶格内寫入2位元的資料； …多値讀出手段，其係從前述的記憶區讀出前述崇一資矾資料及前述第一檢查資料，從前述記憶區讀出前述第二資訊資料及前述第二檢查資料；及錯誤可正電路，其係從前述第一資訊資料產生前述第一檢查資料’從前述第二資訊資料產生前述第二檢查資料’從前述第一資訊資料及前述第一檢查資料訂正前述第一資訊資料的錯誤，從前述第二資訊資料及七述第二檢查資料訂正前述第二資訊資料的錯誤；其中，前述的錯誤訂正電路，係依據BCH符號來產生檢查資料及訂正錯誤。 -108- 本紙張尺錢财關緖準(CNS)A4^^(2i〇x29f^7 (請先閱讀背面之注意事項再填寫本頁)

六、申請專利範圍 48· —種快閃記憶體，係由以下部分所構成：兄憶區，其係由數個快閃記憶格所構成；刪除％路，其係刪除前述記憶區，將所有記憶格内的資料變成” 1，，；寫入手段’其係將資訊資料及檢查資料寫入前述的記憶區内； 1 讀出手段，其係從前述的記憶區讀出前述資訊資料及前述檢查資料；及錯誤訂正電路，其係從前述資訊資料產生前述檢查資料’從前述資訊資料及前述檢查資料訂正前述資訊資料的錯誤；其中，前述的錯誤訂正電路，從所有”丨"的資訊資料產生所有” 1 ”的檢查資料。 49. 一種快閃記憶體，係由以下部分所構成：兒憶區，其係由數個快閃記憶格所構成； ’ 錯誤訂正電路，其係從外部所輸入的資訊資料產生用於㊂丁正錯誤的檢查資料，從前述資訊資料及前述檢查資料可正前述資訊資料的錯誤；數個資料記憶電路，其係分別對各個記憶格設置；經濟部智慧財產局員工消費合作社印製窝入手段，其係將暫時s己憶在前述數個資料記憶喊路内的資訊資料及檢查資料寫入前述的記憶區内；凟出手段，其係從前述的記憶區將前述資訊資料及珂述檢查資料讀出至前述數個資料記憶電路上；及輸出手段，其係將從記憶在前述數個資料記憶電路 -109- 473719 k申請專利範圍上的1己憶區所讀出的資訊資料及檢杏 5。· -種快閃記憶體，係由以下部分所構：科輸出至外部。記憶區，其係由數個快閃記憶格所構成；錯誤訂正電路，其係從外部所輸入的資訊資料用於可正錯誤的檢查資料，從前述資訊資料及前查資料可正前述資訊資料的錯誤；〜數個資料記憶電路，其係分別對各個記憶格設置；寫入手段，其係將暫時記憶在前述數個資料^憶+ 路，的資訊資料及檢查資料寫入前述·的記憶區内1 % 讀出手段，其係從前述的記憶區將前述資訊資料及前述檢查資料讀出至前述數個資料記憶電路上；其中，在外部輸入資訊資料前，將記憶在前述數個資料記憶電路上的資料重設在指定的資料内。 (請先閱讀背面之注意事項再填寫本頁) 裝 . 經濟部智慧財產局員工消費合作社印製 -110- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）