TW465183B - Adjustable strength driver circuit and method of adjustment - Google Patents

Description

4 651 8 3 A7 _B7_ 五、發明說明（ί ) 發明背景 1 .抟術領城 本掲示偽關於半導體裝置，更具體言之，像關於半 導體記憶體上使用之離晶片驅動器（off chip driver) 之可調整強度之驅動器電路及調整之方法β 2 .相關桉術說昍 半導體記億體，如動態隨機存取記億體（DRAMs),含 有在蓮轉期間提供要從半導體晶Μ送出之信號之離晶Η 驅動器（〇 CD)或輸出緩衝器。記憶體晶Η常含有輸出緩 衝器陣列俥容許同時輸出多數資料位元。當緩衝器陣列 有幾個驅動器動作時，輸出信號之上昇及/或下降時間 即會變慢。這種情形對於從記憶體晶片所送出之信號係 為真實。變慢；i理由主要傜電源及接地之噪音，致使緩 衝器陣列之驅動器電晶體之閘極對汲極電壓（v8 )及汲 極對源極”^ )電壓減少。輸出處之負載因此被較小過 驅動電壓\^3 及較小之驅動電晶體之源極與汲極間之電 壓差V d 所驅動。 經濟部智慧財產局員一-一消費合咋：中提 (請先閱讀背面之注意事項wiCi本頁) 於DRAMs上，典型具有4到32個輸出緩衝器，配置成 陣列並各有專用之電源。包裝寄生包含引線框及搭接線 之電威及含有如第1圖所示之内部與外部輸出負載之電 容性負載。當大多數之輸出緩衝器須驅動相同極性（單 側為(T或"1 ”）之資料（最壞之情況 > 時則會減少加諸於 驅動電晶體之Vs及Vd 。這則導致減緩輸出信號緣之 上昇或下降速度，進而減緩DRAM之動作性能。雖然可增 -3-本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 65 1 8 3 A7 _B7__ 五、發明說明（> ) 加驅動電晶體之寬來補償上昇或下降緣之遲延，但因無 法動態地執行，故最佳的情況會超越最大響應率（slew rates) 〇 參照第1圖，示出之典型輸出緵衝器10具有與引線框 及搭接線有闊聯之寄生負載12及電容性負載13與15β輸 出緵衝器10含有兩個驅動電晶體14與16。電晶體14僳被 η-邏輯號驅動而電晶體16則傺被ρ-邏輯信號驅動。電晶 體14具有接至第1供給電壓（亦即，VSSD)之源極而電晶 體16具有接至第2供給電壓（VDDQ)之源極。當η -邏輯驅 動電晶體14 (僳為NFET挽式電晶體）驅動節點OUT成低位 準時節點2會暫時跳昇（dl/dt噪音，亦即，ϋ= L· dl/dt >式中，僳寄生電感L所引起之電壓變動而dl/dt偽 電流對時間之ί分}。這種因電感所引起之電壓變動是 不能忽視，其可能在造成電晶體14之Vs與ViJ降低上佔 有極重要之份量。當陣列内之大多數輸出緩衝器驅動相 間之資料時（l's或0、），此效應更為增加進而由於Vs 和Vd 更減少致使信號OUT之下降緣之下降速率減緩。 輸出時序（timing)變成根據資料圖型而定，導致減少時 序餘裕（margins)當DRAM在高頻下蓮轉時尤是。 因此，輸出緩衝器需根據其鄰近之輸出緩衝器陣列輸 .出之資料圖型動態地調整驅動強度。 發明概沭 根據本發明，輸出緩衝器包含用於當導通時將第1電 壓耦合至輸出之第1驅動器電路及用於當導通時將第2 紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) •σ. 裝 46518 3 五、發明說明（* ) A7 B7 之第2齷動器電路。用於使第1及第 及截斷之輸入傜根據第1輸入信號而 動器電路。調整電路傺接於第1及第 據資料圖型諏整第1及第2驅動器電 型包含第1輸入信號及複數輸出緩衝 ，資料僳較佳地含有位元，而調整電 之多數位元調整第1及第2驅動器電 第2驅動器電路較佳地含有場效電晶 強度之刻度較佳地調整驅動器電路之 俗資料圖型之輸入數加1 。諏整電路 路以調整驅動器電路之強度。調整電 以調整第1及第2驅動器電路。複數 置於輸出緩衡器之陣列内並可包含鄰 經濟部智慧財產局員工消費合作社¥製 電壓搦合 2驅動器 接至第1 2驅動器 路之強度 器之輸入 於替選 路根據具 路之強度 體。調整 強度，刻 可過驅動 輅可含有 之輸出緩 近之輸出 另外之 至輸出之 合至該輸 第2驅動 及第2驅 1驅動器 驅動器電 N AND閘， 動器電路 至該輸出 電路導通 及第2驅 電路俥根 ，資料圔 信號。 之實例上 有相同值 。第1及 電路根據 度之數目 驅動器電 邏輯邊路 衝器可配 緩衝器。 輸出緩衝 第1驅動 出之第2 器裝置之 動器裝置 電路俥使 路導通時 其之輸出 導通及截 請 先 閱 讀 背 面 之 注 意 事 項 # Γ 本 頁 器包含用於當導通時將第1電壓耦合 器裝置及用於當導通時將第2電壓耩 驅動器裝置。用於導通及截斷第1及 輸入傺根據第1輸入信號而接至第1 。設置NOR閘，其之輸出傺耦合至第 第1驅動器電路導通及截斷，當第1 將第1電壓耦合至該輸出。另外設有 傺耦合至第2驅動器電路俥使第2驅 斷，當第2驅動器電路導通時將第2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員1-消費^乍止.？3^ 4 65183 a7 _ B7_五、發明說明（4 ) 電壓耦合至該輸出。NOR閘及HAND閘接收輸入資料圖型 侔當邏輯地組合複數之輸入時第1及第2驅動器電路刖 與第1及第2驅動器裝置一起導通及截斷，俥根據資料 圔型調整對該輸出之驅動強度，資料圖型包含第1輸入 信號及多數輸出緩衝器之輸入信號。 於另外之實例上，資料圖型僳較佳地包含位元，而對 該輸出之驅動強度當資料圖型含有之位元皆為相同值時 即可予以調整。第1及第2驅動器較佳地含有場效電晶 體。第1及第2驅動器電路分別含有與第1及第2驅動 器裝置者相同型式之場效電晶體。驅動器裝置可包含用 於啓動驅動器裝置之閘，這些閛傺過驅動俥調整驅動器 電路之強度。多數之輸出緩衝器可配置於輸出緩衝器之 陣列内並可包邊鄰近之輸出缓衝器，第1及第2驅動器 電路可各含有控制電路，此控制電路輸出脈衝以動作至 少一値軀動器裝置俥肋於調整第1驅動器裝置及第2驅 動器裝置之一之驅動強度。 用於調整輸出緩衝器之驅動強度之方法包含下列步驟 :設置輸出緩衝器，此輸出緩衝器含有當導通時將第1 電壓耦合至輸出之第1驅動器電路，當導通時將第2電 壓耦合至該输出之第2驅動器電路，用於根據第1輸入 信號而接至第1及第2驅動電路俥導通及截斷第1及第 2 _動器電路之輸入，及結合於第1及第2驅動器裝置 俥根據資料圖型調整第1及第2驅動器電路之強度之調 整電路，該資料圖型包含第1輸入信號及多數輸出緩衝 請先閱讀背面之注意事項本頁) 裝 Μ 訂，- .線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4 65183 A7 _B7_ 五、發明說明（r ) 器之輸入信號；輸入資料圖型至調整電路；根據資料圖 型内1和0位元之數目調整第1及第2驅動器電路之強 度Ο 於替選之方法上，調整之步驟可另包含當資料圔型内 含有之位元值全部相同時則調整驅動器電路之強度之步 驟。驅動器電路可含有設置用於動作電晶體之閘之電晶 體並另含有過驅動這些閘俥諏整驅勤器電路之步驟。根 據資料圖型内之相同位元之數調整第1及第2驅動器電 路之強度之步驟可另包含下逑步驟：加總位元，比較位 元之加總與驅動器強度之刻度，及根據刻度調整驅動器 強度。根據資料圖型内含有之相同位元之數目調整第1 及第2驅動器電路之強度之步驟可另包含將資料画型輸 入邏輯閘及根ί!邏輯閘之輸出調整驅動器強度之步驟。 根據遷輯閘之輸出調整驅動器強度之步驟可另包含當資 料圖型内之位元值皆相同時即調整驅動器強度之步驟。 邏輯閛可包含一只NAND閛及/或一只NOR閘。 本發明之上述及其它目的，特激及優點將隨箸下面參 照附圖對說明性之賁施例所作之詳細紋述而益形清楚。 _式夕簡簠銳明 下面將參照附圖與較佳實施例之說明詳細掲示本發明。 第1圖僳以往技術之動態隨機存取記億體之輸出緩衝 器之示意圖； 第2圖傺設有用於調整本發明之輸出緩衝器之驅動器 強度之調整電路之輸出緩衝器之示意圖； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--- (請先閲讀背面之注意事項^本頁) 訂· _ --線. A7 4651^3 _B7_ 五、發明說明（t·) 第3圃傺設有用於諏整本發明之輸出緩衝器之驅動器 強度之調整電路之輸出緩衝器之示意圔，此調整電路含 有NAND及NOR閘； 第4圖傺藉驅動本發明之輸出緩衝器之閘俾輸出用於 調整驅動器強度之脈衝之控制電路之示意圖•，及 第5圖傺藉驅動本發明之輸出緩衝器之閘俾輸出用於 諝整驅動器強度之脈衝之g外控制電路之示意圖。 龄侔甯倫例綑說昍 本掲示傜關於半導體裝置，更具體言之，傺關於半導 體記億體上使用之離晶片驅動器之可調強度之驅動器電 路。根據本發明提供對離晶片驅動器（0 CD)陣列之各個 輸出緩衝器或離晶片驅動器之驅動強度之調整。動態隨 機存取記億體（DKAM)將驅動之資料在由0CD及0CD陣列驅 動之前即已知曉。因此能根據0CD陣列輸出之資料圖型 來調整及使驅動強度最佳化。下面將舉DRAM輸出緩衝器 之例說明本發明。有利於諏整驅動器強度之其它裝置本 發明亦採用。 首先參照第2圖，其示出輸出緩衝器50，所有圖式上 之相似或相同元件皆用相同之符號表示。調整電路54含 有一群共用VSSQ/VDDQ對之輸入（IN)。輸入數目之多寡 根據設計而定。一個輸入傜代表要在輸出52被驅動之輸 出信號而其它之輸入則傺代表在緩衝器50附近之輸出緩 衝器之輸出。這組輸入内之資料能用加總所有位元之方 法事先評估。輸入位元具有高（VDDQ)或低（0)之電壓。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1IIIIIIIIIH — · I I 、' y. (請先閱讀背面之注意事項本頁) 訂· 線· 經濟部智慧財產局員工消費合咋出沪这 r 465183 A7 _B7_ 五、發明說明（7 ) 驅動器電路56之驅動強度，亦即驅動電晶體之強度傺根 據第1表而調整，其中資料狀態之加總偽等於含栲強度 刻度之驅動器強度，此強度刻度之數目僳為輸入之加總 再加1 。因電路54具有4锢輸入，第1表示出含有驅動 器電晶體之5健等级之強度。根據DQs上之資料圖型， 調整電路54計算用於適當地驅動輸出52所需之強度。於 一個實施例上，根據所需之強度，亦卽第1表，藉適當 地選擇電晶體之尺寸而變更驅動強度。 !!* 裝 i I y (請先閱讀背面之注意事項本頁) i線· Η, 1 經齊郎皆ni?— lJ 7 1-‘ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 465183 A7 B7 經濟部智慧財產局員工消費合阼；iL--pssi 五、發明說明（^ ) 第1表 選項 4 Σ (bDQj = 0) bDQj 1 DCh之變更 驅動裝置 1 4 0 動作另加之強 驅動器裝置 2 3 0 動作另加之弱 驅動器裝置 VDDQ 使用宣告之龌 動強度 3 2 0 動作另加之弱 動強度 气 VDDQ 使用宣告之驅 動強度 4 1 VDDQ 動作另加之弱 驅動器裝置 0 使用宣告之驅 動強度 5 0 VDDQ 勤作另加之強 驅動器裝置 -10- _」 严 ：I - » !flil -裝！---- 訂 _! 線 /. (請先閱讀背面之注意事項^本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 465183 A7 B7 五、發明說明（9 ) Σ (bDQj = 0)傺為群（本情形你4値緩衝器為一群）内 之i緩衝器之輸入貴料位元之加總，其值為零❶bDQj 傺為驅動強度已調整之緩衝器之输入。另附加之驅動器 裝置可用第3圖之電晶體106及110之連接代表》於一値 實施例中，另附加之強及弱電晶體傺為選項1及2之 PFET，而強及弱電晶體俗為選項4及δ之UFET。欲提供 第1表之所有另加選項可增加附加之驅動器β可緒増加 驅動器電晶體之數目，增加它們之寬度或使用驅動器過 驅動適宜之閘以避免Vs 下降到低於臨界值來諏整強度 β這種方式，緩衝器50内之驅動器強度可根據輸入其鄰 近之輸出驅動器之資料圖型而被諝整。可藉將附加之電 晶體之源極和汲槿跨接在第3圖之電晶髏1〇6和Η0之相 囿節點而增設附加之驅動電晶體。根據本發明，調整電 路54較佳地控制該等被動作之電晶體。 第3圖示出本發明之離晶片驅動器電路1〇〇。電路 含有N0R閘102及1SAND閘104。N0R閘及NAND閛104從輸出 緩衝器（OCD's)之陣列所驅動之資料圖型接收同組之输 入。一組接腳或D(Js輸出0CD之輸出信號。這些DQs僳分 群及藉特定之UDDQ/VSSQ對供電。第3圖之說明性之實 施例上之資料含有4個藉VDDQ/VSSQ對共用之DQse但是 ，DQs之數目可多可少。 N0R閘102之輸出偽接至電路122，此電路122當N0R閘 102之輸出上昇時則産生下降之脈衝。電路12 2之輸出傷 接至電晶體106之閘極。PFET電晶體之源極傺接至電晶 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ill--I------^裝--- (請先閲讀背面之注Ϊ項再c本頁) _J r --線 經濟部智慧財產局員31消費4^&乍^.^-這. A7 465183 __B7_____ 五、發明說明（0 ) 體10 8之源極。電晶體106及108最好為相同導電性之電 晶體，而同為PFET電晶體則更佳。電晶體1〇6及108之頫 極傺接至VDDQ，而電晶體1ϋ6及108之汲極則傺接至節點 3 。NAND閘104之輸出傜接至電路124 ，此電路124當 ΝΑΟ閘104之輸出下降時則産生上昇之脈衝。電路124之 输出僳接至電晶體110之閘極。NFET電晶體之源極僳接 至電晶體10 8之源極。電晶體110及112最好為相同導電 性之電晶體，若皆為NFET電晶體則更佳。電晶體11〇及 112之源極傺接至VSSQ，而電晶體110及U2之汲極則接 至節點3 β電晶體10 8及11 2之閛極含有用於啓動電晶體 108及112之輸入信號線（bDQ<l>)e電晶體1〇6，108, 110及112皆為驅動電晶體。 分別送至NOR及HAND閘102及104之輸人含有被此〇CD及 茌電路100之0CD附近之陣列内之其它OCD's (對應於 DQ<1:4>)輸出之資料。N0R閘102及HAND閘104對在電路 1〇〇附近之最壞情況（皆為l's或提供驅動器強度補 償。輸入bDQ被執行N0R及NAND邏輯計算，N0R閘102及 NAND闊104之輸出係用來啓動附加之驅動器電晶體1D6及 110 。這種方式，本發明對皆為1 ' s或〇 ' s之最壞情況增 加驅動器強度。相同之設計亦可用來評估較多數之DQ資 料或在強度調整上增加更多之非連鑛位準（discrete level)。S加之驅動電晶體106及11〇之勤作時序可根據 設計規範，例如最大及/或最小電流等而選定》 第3圖示出能執行第1表之選項1, 3及5之罨路。選 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） !!裝.1 — {請先閱讀背面之注意事項本頁) ·. 線 經濟部智慧財產局員二消費齡乍i.f f. 465183 A7 _B7 _ 五、發明說明（d ) 項3使用宣告之驅動器強度。選項1係當bDQs低時執行 。NOR闊102之輸出舁高並對否則係保持高位準之信號産 生低位準之脈衝（可變寬度）。此信號啓動電晶體1〇β (在第1表上之功能係做為強電晶體）及幫助電晶髏 驅動输出DQ(i)成高位準。NAND蘭104之輸出保持高位 準，而電晶體112和110不導通。選項5傜當所有之bDQs 皆為高位準時執行。NOR閘102之輸出保持低位準並産生 髙位準脈衝（可變寬度）β電晶體110 (在第1表上之功 能偽做為強電晶體）及112導通而驅動輸出DQ(i>成為低 位準。於其它之所有組合，電晶體10 8或電晶體112皆導 通β 電路122提供第3圖所示之脈衝。參照第4圖，電路 122較佳地含着分成兩接腳之輸入（in)。一接腳含有接 至NAND閘128之反相器126之串列e HAND閘128對輸入及 反相器126之輸出執行NAND邏輯蓮算並産生如第3圖所 示之下降脈衝《電路124提供笫3圖所示之脈衝β參照 第5圖，電路124較诖地含有分成兩接腳之輸入（in)e 一接腳含有接至NOR閘132之反相器130之串列〇 NOR閘 13 2對反相器13(1之翰人和輸出執行M0R邏輯蓮算並産生 如第3圖所示之上舁脈衝。 本發明之上逑實施例含有能快速調整0CD強度之裝置 。在驅動輸出前即已知曉資料，因此能有效率地執行驅 動器之準備動作。只有需要額外之驅動強度之OCDs才接 收此資料。於良好之簧施例上，可相對包裝寄生使驅動 -13" 紙張尺度適用_國國家標準（CNS)A4規格（210 X 297公釐） 閱 讀 背 面 之 注 # A7 465183 ____B7__ 五、發明說明（…） 強度最佳化。組合修整熔絲（trim fuses)或其它裝置 ，本發明能用來使DRAM在特殊環境上之應用最佳化。 半導體記燎體之新穎可調強度驅動器電輅之良好實施 例已敘逑（意在説明而非限制）如上，在此須一提者是熟 悉此項技術者能根據本發明之教旨對本發明加予變更及 修改。因此請瞭解可對掲示之本發明之特定實例加予修 改而不會逾越申請專利範圍各項所載述之本發明之範赙 及精神。本發明已根據専利法要求之各項細節敘述如上 ，申請之專利及需要藉專利證（Letter Pateiit)保護之 範圍傣載述於申請專利範圍之各項内 參考符號說明 !lfli·裝 i — -'/ (請先閱讀背面之注意事寫本頁) 5 0..... 輸出緩衝器 54..... 調整餐路 56..... 驅動器 100 .... .離晶Η驅動器電路 102.... .nor蘭 104 .... .NAND閘 106,108 .....PFET電晶體 110,112 .....NFET電晶體 122 .... •電路（産生下降脈衝 124.... .電路（産生上昇脈衝 -1 4- 訂·· .of·

Li 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 4 65183 ABCD 六、申請專利範圍 動 動 俾 第型 β圖之 及 路數 路 路 輸之 驅 騮 路 整圔號料元 1 電之 電 電 之近 1 2 電 調料信資位 第 整度 整 整 .數鄰 第 第 器 型資入該之 該 調刻 調 調。多含 之 之 動及圖該輸中值 中 中， 中。中路中包 出 出 驅；料 *之其同。其 其度 其度其電其並 輸 輸 2入資路器，有度， ，強 ，強，器，内 該 該 第輸據電衝器具強器 器之. 器路器動器列 至 至 及之根整緩衝據之衝。衝路 衝電衝驅衝陣 合 合 1斷俾調出緩根路緩體緵電。緩器緩2 緵之 耦 耦 第截路之輸出傺電出晶出器1出動出第出器 :壓 壓 至及電度數輸路器輸電輸動加輸驅輸及輸衝 含電 電 接通器強多之電動之效之驅數之整之1之緩 包1 2 而導動之及項整驅項場項整入項調項第項出 其第 第 號器驅路號1調21有1調輸1以1整1輸 ，將 將 信動2電信第該第第含第度之第路第諏第在 器時 時 入驅第器入圍而及圍路圍刻型圍電圍以圍置 衝通 通 輸2及動輸範，1範電範之圔範器範路範配 緩導 導 1第1驅1利元第利器利度料利動利電利傜 出當·，當.，第及第2第專位整專動專強資專驅專輯專器 輸於路於路據1至第該請有調請驅請據為請動請邏請衝 種用電用電根第接及有申含目申2申根偽申驅申有申緩 一. 器 器 使 1含如型數如第如像目如過如含如出 (請先閲讀背面之注意事項再填寫本頁) t紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 465183 % L>o D8 六、申請專利範圍 輸出緩衝器。 8. —種輸出緩衝器，其包含： 用於當導通時將第1電壓耦合至輸出之第1驅動器 裝置； 用於當導通時將第2電壓耦合至該輸出之第2驅動 器裝置； 根據第1輸入信號而接至第1及第2驅動器裝置俥 使第1及第2驅動器裝置導通及截斷之輸入； 輸出接至第1驅動器電路俾導通及截斷第1驅動器 電路之NOR閘，第1驅動器電路傜當導通時將第1電 壓耦合至該輸出； 輸出接至第2驅動器電路俥導通及截斷第2驅動器 電路之NAHD閘，第2驅動器電路條當導通時將第2電 壓耦合至該輸出； NOR閛及NAND閘接收輸人資料圖型侔邏輯地組合複 數之輸入時使第1和第2驅動器電路與第1和第2驅 動器裝置一起導通及截斷，進而根據資料圖型調整對 該輸出之龌動強度，資料圖型包含第1輸入佶號及複 數輸出緩衝器之輸入信號。 9. 如申請專利範圍第8項之輸出緩衝器，其中資料圖型 含有位元，而當資料圖型内之全部位元之值皆相同時 即諏整對該輸出之驅動強度^ 1 〇 ·如申請專利範圍第8項之輸出緩衝器，其中第1及 第2驅動器裝置含有場效電晶體。 -1 6 - 請 先 閲 ft 之 注 項 頁 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） A84 65 1 8 3 ll DS六、申請專利範圍 Η·如申請專利範圍第10項之輸出緩衝器，其中第1及 第2驅動器電路分別含有與第1及第2驅動器裝置相 同型式之場效電晶體。 12. 如申請專利範圍第8項之输出緩衝器，其中第1及 第2驅勤器裝置含有啓動驅動器裝置之閘，這些閘僳 過驅動以調整驅動器電路強度。 13. 如申諳專利範薗第8項之輸出缓衝器，其中複數之 輸出緩衝器偽配置在輸出緩衝器之陣列内並含鄰近之 輸出緩衝器。 14. 如申請專利範圍第8項之輸出緩衝器，其中，第1 及第2驅動器電路各包含： 輸出脈衝以啓動至少一個驅動器裝置俾幫助調整第 1驅動器裝置及第2驅動器裝置之一之驅動器強度之 控制電路。 15. —種用於綢整輸出緩衝器之驅動強度之方法，其包 含下列步驟： 設置輸出緩衝器，此緩衝器包含用於當導通時將第 1電壓耦合至輸出之第1驅動器電路，用於當導通時 將第2電壓耦合至該輸出之第2驅動器電路，根據第 1輸入而接至第1及第2驅動器電路俾導通及截斷第 1及第2驅動器電路之輸入，及結合於第1及第2驅 動器電路之強度之調整電路，資料圖型包含第1輸入 信號及複數輸出緩衝器之輸入信號； 輸入資料圖型至調整電路； -1 7- (諸先閱讀背面之注意事項再本頁) •裝. 線 本紙浪尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 465103 部 C8 m 六、申請專利範圍 根據資料圖型内具有同值之位元數調整第1及第2 驅動器電路之強度；及 輸出第1輸入信號。 16. 如申請專利範圍第15項之方法，其中調整之步驟含 有當資料圖型內所有位元之值皆相同時卽調整驅動器 電路強度〇 17. 如申請専利範圍第15項之方法，其中驅動器電路包 含設有用於啓動電晶體之閘及另包含過驅動這些閘以 調整驅動器電路強度之步驟β 18·如申請專利範圍第15項之方法，其中調整第1及第2 驅動器電路之強度之步驟包含下列步驟： 加總位元； 比較位元之加總與驅動器強度之刻度；及 根據刻度之大小調整驅動器強度。 19.如申請專利範圍第15項之方法，其中調整第1及第2 驅動器電路之強度另包括下列步驟： 輸人資料團型至邏輯閘；及 根據邏輯閘之輸出調整驅動器強度。 2G.如申請專利範圍第19項之方法，其中邏輯閘含有 N A N D閘及Ν Ο Ε閘之一。 21·如申請專利範圍第19項之方法，其中根據邏輯閘之 輸出調整驅動器強度之步驟另包含當資料圖型内之所 有位元之值皆相同時即調整驅動器強度之步驟。 -18" ---------^------訂------線、 ·\) (請先閱讀背面之注意事項再4T為本頁) 本紙張尺度適用中國國家標準（CNS ) Μ規格UIOXM7公釐）