KR20090056721A - 전자장치 및 그 제어방법 - Google Patents

전자장치 및 그 제어방법 Download PDF

Info

Publication number
KR20090056721A
KR20090056721A KR1020070123997A KR20070123997A KR20090056721A KR 20090056721 A KR20090056721 A KR 20090056721A KR 1020070123997 A KR1020070123997 A KR 1020070123997A KR 20070123997 A KR20070123997 A KR 20070123997A KR 20090056721 A KR20090056721 A KR 20090056721A
Authority
KR
South Korea
Prior art keywords
memory
memories
current
controller
data communication
Prior art date
Application number
KR1020070123997A
Other languages
English (en)
Inventor
박승훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070123997A priority Critical patent/KR20090056721A/ko
Priority to US12/254,262 priority patent/US20090144475A1/en
Publication of KR20090056721A publication Critical patent/KR20090056721A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optical Communication System (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 전자장치 및 그 제어방법에 관한 것이다. 전자장치는, 보드에 마련된 메모리 슬롯에 삽입되는 복수의 메모리와; 상기 보드에 마련되어, 상기 메모리 슬롯을 통하여 상기 복수의 메모리와 데이터 통신을 수행하며, 상기 복수의 메모리 중 선택된 메모리가 삽입되는 메모리 슬롯과의 거리에 따라 상기 선택된 메모리와의 데이터 통신을 위한 전류의 세기를 조정하는 컨트롤러를 포함한다. 이에 의하여, 컨트롤러와 메모리 슬롯간의 거리에 따라 데이터 통신을 위한 전류의 세기를 조정하여, 신호의 퀄리티를 안정적으로 유지할 수 있다.

Description

전자장치 및 그 제어방법{ELECTRONIC DEVICE AND CONTROL METHOD THEREOF}
본 발명은 전자장치 및 그 제어방법에 관한 것으로서, 보다 상세하게는 복수의 메모리와 컨트롤러 간에 데이터통신을 수행하는 전자장치 및 그 제어방법에 관한 것이다.
화상형성장치, 휴대용 단말기 등과 같은 전자장치는 데이터를 처리하고 그 동작을 제어하기 위한 보드(Board)를 갖는다. 보드에는 데이터의 처리 및 전자장치의 전반적인 동작을 제어하기 위한 컨트롤러와; 컨트롤러에 의한 제어동작 시 필요한 저장공간을 제공하기 위한 복수의 메모리 즉, 램(RAM)이 마련된다.
보드에는 이러한 메모리를 삽입하기 위한 복수의 메모리 슬롯이 마련된다. 메모리 슬롯은 컨트롤러와 일정한 거리를 두고 배치되며, 컨트롤러는 메모리 슬롯을 통하여 메모리와 데이터 통신을 수행한다.
여기서, 복수의 메모리로 전송되는 신호는 각 메모리가 삽입되는 메모리 슬롯 간의 라우팅(Routing) 길이에 의한 신호의 반사(Reflection)로 인하여 왜곡될 수 있다.
도 1a 및 도 1b는 복수의 메모리 슬롯에 삽입되는 메모리에 전송되는 신호의 파형을 각각 도시한 도면이다. 여기서, 도 1a의 메모리 슬롯은 도 1b의 메모리 슬롯에 비하여 컨트롤러와 가까운 거리에 위치한다.
도 1a에 도시된 바와 같이, 컨트롤러와 가까운 거리의 메모리의 신호는 각 슬롯(Slot)을 연결하기 위한 스터브(Stub)에 의해 발생되는 신호의 반사(Reflection)로 의한 파형의 왜곡이 발생하게 되는데, 특히 전류의 세기(Driver Strength)가 약한 경우(이하, "Low Driver Strength"라고도 함)(10)), 일부 영역(30)에서 데이터를 잘못 인식하거나, 신호가 늦게 입력된 것으로 인식하는 등의 오류로 인한 전자장치의 오작동이 발생할 수 있다. 여기서, 도 1a와 같이, 전류의 세기가 큰 경우(20)(이하, "High Driver Strength"라고도 함)는 파형의 왜곡이 발생하기는 하지만, 데이터나 신호 인식의 오류가 발생할 가능성은 낮다.
반면, 도 2a에 도시된 바와 같이, 컨트롤러와 먼 거리의 메모리의 신호는 신호의 반사에 의한 영향을 적게 받으므로 전류의 세기가 약한 경우(40)나 전류의 세기가 큰 경우(50) 모두 파형의 왜곡이 거의 발생하지 않는다. 그런데, 전류의 세기가 큰 경우(50)는 높은 전압 진동(Voltage Swing)이 발생할 수 있다. 이러한 높은 전압 진동은 발열로 인한 보드의 온도 증가나, 전자파 방사(Radiated Emission)(이하, "EMI(Electromagnetic Interference)"라고도 한다) 등을 초래하여 전자장치 오작동의 원인이 될 수 있다.
위와 같이, 컨트롤러로부터 메모리로 입력되는 신호는 메모리가 삽입되는 메모리 슬롯과 컨트롤러 간의 거리 즉, 라우팅 길이에 따라 안정적인 퀄리티를 유지하는 최적 전류의 세기가 서로 다를 수 있다.
한편, 전자장치는 일반적으로 데이터 전송의 경우 보드에 마련된 모든 메모리를 사용하는 것이 아니라, 하나의 컨트롤러와 4개의 메모리에 데이터를 전송하는 1:4의 직렬연결(Daisy Chain) 구조를 사용할 수 있는데, 이러한 4개의 메모리는 소정 메모리 모듈로 하나의 메모리 슬롯에 삽입 가능하다.
이에, 복수의 메모리 중 실제 데이터 전송에 사용되는 메모리가 삽입되는 메모리 슬롯과 컨트롤러 간의 라우팅 길이에 따라 최적 전류의 세기를 결정할 수 있으나, 종래의 전자장치에서는 이러한 메모리 별 최적 전류의 세기를 고려하지 않고 일정한 전류 세기로 컨트롤러와 메모리간 데이터 통신을 수행함으로 인해 파형의 왜곡이나 전자파 방사 등으로 인한 오작동이 발생하는 문제점이 있다.
따라서, 본 발명의 목적은 컨트롤러와 메모리 간의 라우팅 길이에 따라 메모리와 컨트롤러의 데이터 통신을 위한 전류의 세기를 조정하여, 신호의 퀄리티를 안정적으로 유지할 수 있는 전자장치 및 그 제어방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 높은 전압 진동(Voltage Swing)으로 인한 보드의 온도 증가나, 전자파 방사(EMI) 등을 개선하여 장치의 오작동을 방지할 수 있는 전자장치 및 그 제어방법을 제공하는 것이다.
상기 목적은, 전자장치에 있어서, 보드에 마련된 메모리 슬롯에 삽입되는 복수의 메모리와; 상기 보드에 마련되어, 상기 메모리 슬롯을 통하여 상기 복수의 메 모리와 데이터 통신을 수행하며, 상기 복수의 메모리 중 선택된 메모리가 삽입되는 메모리 슬롯과의 거리에 따라 상기 선택된 메모리와의 데이터 통신을 위한 전류의 세기를 조정하는 컨트롤러를 포함하는 전자장치에 의해 달성된다.
여기서, 상기 컨트롤러는 상기 복수의 메모리 슬롯 중 거리가 가까운 메모리 슬롯과 데이터 통신을 수행하는 경우, 먼 곳의 메모리 슬롯과 데이터 통신을 수행하는 경우보다 상기 전류의 세기를 증가시킬 수 있다.
또한, 상기 컨트롤러는 상기 복수의 메모리 중 적어도 하나에 칩 셀렉트 신호를 전송하여 상기 메모리를 선택할 수 있다.
아울러, 상기 복수의 메모리에 대응하는 전류의 세기에 대한 데이터를 저장하는 저장부를 더 포함하고, 상기 컨트롤러는 상기 선택된 메모리에 대응하여 저장된 전류의 세기를 읽어내어 상기 데이터 통신을 위한 전류의 세기를 조정할 수 있다.
한편, 상기 목적은, 보드에 마련된 메모리 슬롯에 삽입되는 복수의 메모리와, 상기 보드에 마련되어, 상기 메모리 슬롯을 통하여 상기 복수의 메모리와 데이터 통신을 수행하는 컨트롤러를 포함하는 전자장치의 제어방법에 있어서, 상기 복수의 메모리 중 적어도 하나를 선택하는 단계와; 상기 선택된 메모리가 삽입되는 메모리 슬롯과의 거리에 따라 상기 선택된 메모리와의 데이터 통신을 위한 전류의 세기를 조정하는 단계를 포함하는 전자장치의 제어방법에 의해서도 달성될 수 있다.
여기서, 상기 전류의 세기를 조정하는 단계는, 상기 복수의 메모리 슬롯 중 거리가 가까운 메모리 슬롯과 데이터 통신을 수행하는 경우, 먼 곳의 메모리 슬롯과 데이터 통신을 수행하는 경우보다 상기 전류의 세기를 증가시킬 수 있다.
또한, 상기 복수의 메모리 중 적어도 하나를 선택하는 단계는, 상기 메모리에 칩 셀렉트 신호를 전송하여 상기 메모리를 선택할 수 있다.
아울러, 상기 복수의 메모리에 대응하는 전류의 세기에 대한 데이터를 저장하는 단계를 더 포함하고, 상기 전류의 세기를 조정하는 단계는, 상기 선택된 메모리에 대응하여 저장된 전류의 세기를 읽어내어 상기 데이터 통신을 위한 전류의 세기를 조정할 수 있다.
상기한 바와 같이, 본 발명에 따른 전자장치 및 그 제어방법은 컨트롤러와 메모리 슬롯과의 거리에 따라 컨트롤러와 메모리의 데이터 통신을 위한 전류의 세기를 조정하여, 신호의 퀄리티를 안정적으로 유지할 수 있다.
또한, 높은 전압 진동(Voltage Swing)으로 인한 보드의 온도 증가나, 전자파 방사(EMI) 등을 개선하여 장치의 오작동을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 관하여 상세히 설명한다.
도 2는 본 발명의 일실시예에 의한 전자장치(100)의 구성을 도시한 블록도이며, 도 3은 메모리(111, 112) 및 메모리 슬롯(141, 142)이 설치된 보드(101)를 도시한 도면이다. 본 발명의 전자장치(100)는 복사기, 복합기, 레이저 프린터, 잉크 젯 프린터 등과 같은 화상형성장치나 휴대용 단말기 등으로 구현될 수 있다.
도 2에 도시된 바와 같이, 전자장치(100)는 보드(101), 복수의 메모리(111, 112)를 포함하는 메모리부(110), 저장부(120), 컨트롤러(130)를 포함한다.
보드(101)에는 도 3에 도시된 바와 같이, 복수의 메모리 슬롯(141, 142)이 마련된다. 컨트롤러(130)는 메모리 슬롯(141, 142)을 통하여 각각의 메모리 슬롯(141, 142)에 삽입된 복수의 메모리(111, 112)와 데이터 통신을 수행한다.
메모리부(110)는 복수의 메모리 슬롯(141, 142)에 삽입 가능하도록 소정 메모리 모듈로 구현된 복수의 메모리(111, 112)을 포함한다. 복수의 메모리(111, 112)는 DRAM 또는 SRAM을 포함할 수 있다. 각 메모리(111, 112)는 DIMM(Dual In line Memory Module) 방식의 메모리 모듈로 마련되어, 컨트롤러(130)와 1:4 또는 1:16의 데이터 통신을 수행할 수 있다. 여기서, 데이터 통신에 사용되는 신호는 데이터 신호와 커맨드(Command) 신호 등을 포함할 수 있다.
저장부(120)는 복수의 메모리(111, 112)에 대응하는 전류의 세기에 대한 데이터를 저장한다. 저장부(120)는 컨트롤러(130)와 일체형의 칩(Chip) 즉, 소자로 구현될 수 있다.
컨트롤러(130)는 도 3과 같이 보드(101)에 마련되며, 복수의 메모리(111, 112) 중 적어도 하나에 칩 셀렉트 신호를 전송하여 데이터를 전송하고자 하는 메모리를 선택하고, 선택된 메모리와 데이터 통신을 수행한다.
여기서, 컨트롤러(130)는 복수의 메모리(111, 112) 중 선택된 메모리가 삽입된 메모리 슬롯(141, 142)과 컨트롤러(130)의 거리 즉, 라우팅 길이에 따라 데이터 통신을 위한 전류의 세기를 조정할 수 있다.
구체적으로, 컨트롤러(130)는 복수의 메모리(111, 112)에 대응하는 적정 전류의 세기에 대한 데이터를 저장부(120)에 미리 저장하고, 칩 셀렉트 신호에 의해 선택된 메모리에 대응되게 저장부(120)에 미리 저장된 전류의 세기 데이터를 읽어내어, 해당 전류의 세기로 데이터 통신을 수행한다.
도 4는 본 발명 일실시예에 의한 컨트롤러와 메모리 간의 데이터 통신 구조를 도시한 도면이다.
도 4에 도시된 바와 같이, 복수의 슬롯(141, 142)에 각각 삽입되는메모리(Memory D1_0 내지 Memory D1_7, Memory D2_0 내지 Memory D2_7) 는 DIMM(Dual In line Memory Module) 방식의 메모리 모듈로 마련될 수 있다. 여기서, 컨트롤러(130)는 복수의 메모리(Memory D1_0 내지 Memory D1_7, Memory D2_0 내지 Memory D2_7)와 1:4 또는 1:16의 직렬연결(Daisy Chain) 구조로 데이터 통신을 수행한다.
구체적으로, 도 4를 참조하면 컨트롤러(130)는 Memory D1_0 내지 Memory D1_7에 칩 셀렉트 신호 nCS0 및 nCs1을 인가하여, 복수의 메모리(Memory D1_0 내지 Memory D1_7, Memory D2_0 내지 Memory D2_7) 중 제1 슬롯(141)에 삽입된 메모리(Memory D1_0 내지 Memory D1_7)를 선택할 수 있다.
다음, 컨트롤러(130)는 선택된 메모리(Memory D1_0 내지 Memory D1_7)에 대응하는 전류 세기로 해당 메모리(Memory D1_0 내지 Memory D1_7)와 데이터 통신을 수행한다. 선택된 메모리에 대응하는 전류 세기에 대한 데이터는 저장부(120)에 미리 저장된다.
예컨대, nCS0 및 nCs1에 의해 선택된 Memory D1_0 내지 Memory D1_7가 삽입되는 제1 슬롯(141)은 도 3과 같이 컨트롤러(130)와 가까운 거리에 위치한다. 이에, Memory D1_0 내지 Memory D1_7에 입력되는 신호의 파형은 직렬연결 구조의 각 슬롯(Slot)을 연결하기 위한 스터브(Stub)에 의해 발생되는 신호의 반사(Reflection)로 인하여, 도 1a와 같이 왜곡된 파형을 나타낸다. 따라서, 컨트롤러(130)와 가까운 메모리(Memory D1_0 내지 Memory D1_7)는 전류의 세기가 강한 High Driver Strength로 데이터 통신을 수행하는 것이 안정적이다. 이에, Memory D1_0 내지 Memory D1_7로 입력되는 데이터 만이 유효한 데이터 이므로, Memory D2_0 내지 Memory D2_7에는 어떤 신호가 입력되더라도 전자장치(100)의 동작에는 영향을 미치지 않는다.
같은 방법으로, 도 4를 참조하면 컨트롤러(130)는 Memory D2_0 내지 Memory D2_7에 칩 셀렉트 신호 nCS2 및 nCs3를 인가하여, 제2 슬롯(142)에 삽입된 메모리(Memory D2_0 내지 Memory D2_7)를 선택할 수 있다.
다음, 컨트롤러(130)는 선택된 메모리(Memory D2_0 내지 Memory D2_7)와 이에 대응하는 전류 세기로 데이터 통신을 수행한다.
예컨대, nCS2 및 nCs3에 의해 선택된 Memory D2_0 내지 Memory D2_7가 삽입되는 제2 슬롯(142)는 도 3과 같이 컨트롤러(130)와 먼 거리에 위치하므로, 스터브(Stub)로 인한 신호의 반사(Reflection)로 의한 영향을 적게 받으므로, 도 1b와 같이 전류의 세기와 관계없이 파형은 안정적이다.
다만, High Driver Strength로 데이터 통신을 수행하는 경우, 높은 전압 진 동(Voltage Swing)이 발생할 수 있다. 이러한 높은 전압 진동은 필요 이상의 전류 소비를 증가시킬 뿐 아니라 발열로 인한 보드의 온도 증가나, 전자파 방사(Radiated Emission) 즉, EMI(Electromagnetic Interference) 등을 초래하여 전자장치 오작동의 원인이 될 수 있다.
따라서, 신호의 반사로 인한 파형의 왜곡 문제를 초래하지 않는다면, 전류의 세기(Driver Strength)를 조정하여 메모리 슬롯(141, 142) 별로 지나치게 높은 전압 진동을 줄이는 것이 필요하다.
최근의 SoC(System on Chip)에서는 구동속도(Operating Speed)가 점차 빨라지는 추세에 있는데, 이에 따라 커플링(Coupling), Common Mode Noise 유기, 온도증가 등으로 인한 EMI문제가 심각하게 대두되고 있다. EMI는 높은 전압 진동(Voltage Swing)으로 발생하는 것이 대부분이므로 보드(101)에 공급되는 구동전압을 낮추는 것이 이를 해결하는 방안이 될 수 있다. 구동전압의 차이에 따른 EMI는 아래의 수학식1에 의해 계산될 수 있다.
[수학식 1]
P = 20*log(V1/V2) [dB]
예컨대, 도 1b를 참조하면, Low Driver Strength와 High Driver Strength 간에 1.2V-0.95V = 250mV 의 전압차가 발생한다. 여기서, V1 = 1.2, V2 = 0.95 를 수학식 1에 적용하면, Low Driver Strength는 High Driver Strength에 비하여 약 2.5 dB의 EMI가 저감되는 것을 알 수 있다. 즉, 필요 이상의 Voltage Peak to Peak를 유지하는 것은 EMI로 인한 여러가지 문제를 야기할 수 있으므로, 제2슬롯(142)에 삽입되는 메모리와 같이 파형이 안정적인 경우 전류의 세기를 작게 하여 불필요한 전압 진동을 줄이는 것이 필요하다.
따라서, 컨트롤러(130)와 먼 거리의 메모리(Memory D2_0 내지 Memory D2_7)는 전류의 세기가 약한 Low Driver Strength로 데이터 통신을 수행하는 것이 안정적이다. 이에, Memory D2_0 내지 Memory D2_7로 입력되는 데이터 만이 유효한 데이터 이므로, Memory D1_0 내지 Memory D1_7에는 어떤 신호가 입력되더라도 전자장치(100)의 동작에는 영향을 미치지 않는다.
이에 따라, 컨트롤러(130)는 메모리(111, 112)와의 데이터 통신에 있어, 상기 복수의 메모리 슬롯(141, 142) 중 거리가 가까운 메모리 슬롯과 데이터 통신을 수행하는 경우, 먼 곳의 메모리 슬롯과 데이터 통신을 수행하는 경우보다 상기 전류의 세기를 증가시킨다.
도 5a 및 도 5b는 본 발명 일실시예에 의한 선택된 메모리에 따른 데이터 신호의 크기를 도시한 도면이다.
도 5a 및 도 5b에 도시된 바와 같이, 컨트롤러(130)와 메모리(111, 112) 간의 전류의 세기를 오실로스코프와 같은 기기를 이용하여 측정하면, 칩 셀렉트 신호에 의해 선택된 메모리(111, 112)에 따라, 컨트롤러(130)에서 메모리(111, 112)로 전송되는 전류의 세기(a, b)가 달라진다. 구체적으로, 도 5a와 같이 컨트롤러(130)와 가까운 거리에 위치한 메모리 슬롯(141)에 삽입된 메모리(111)의 전류의 세기(a)가, 도 5와 같이 컨트롤러(130)와 먼 거리에 위치한 메모리 슬롯(142)에 삽입된 메모리(112)의 전류의 세기(b) 보다 더 크게 측정됨을 알 수 있다.
이하, 상기와 같은 구성에 따른 전자장치(100)에 있어서, 그 제어방법을 도 6 및 도 7을 참조하여 설명한다.
먼저, 도 6에 도시된 바와 같이, 전자장치(100)는 복수의 메모리(111, 112) 적어도 하나의 메모리를 선택할 수 있다(S110).
여기서, 컨트롤러(130)는 사용하고자 하는 메모리에 칩 셀렉트 신호를 전송하여 해당 메모리를 선택할 수 있다.
다음, 컨트롤러(130)는 단계 S110에서 선택된 메모리가 삽입되는 메모리 슬롯과의 거리에 따라, 선택된 메모리와의 데이터 통신을 위한 전류의 세기를 조정한다(S120).
단계 S120에서 컨트롤러(130)는 복수의 메모리 슬롯(141, 142) 중 거리가 가까운 메모리 슬롯과 데이터 통신을 수행하는 경우, 먼 곳의 메모리 슬롯과 데이터 통신을 수행하는 경우보다 상기 전류의 세기를 증가시키도록 조정할 수 있다.
한편, 도 7에 도시된 바와 같이, 컨트롤러(130)는 복수의 메모리(111, 112)에 대응하는 전류의 세기에 대한 데이터를 저장부(120)에 저장할 수 있다(S210).
다음, 컨트롤러(130)가 복수의 메모리(111, 112) 중 적어도 하나를 선택하면(S220),
컨트롤러(130)는 선택된 메모리에 대응하여 저장된 전류의 세기를 읽어내어, 데이터 통신을 위한 전류의 세기를 조정할 수 있다(S230).
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며 특허청구범위 내에서 다양하게 실시될 수 있다.
도 1a 및 도 1b는 복수의 메모리 슬롯에 삽입되는 메모리에 전송되는 신호의 파형을 각각 도시한 도면이며,
도 2는 본 발명의 일실시예에 의한 전자장치의 구성을 도시한 블록도이며,
도 3은 메모리 및 메모리 슬롯이 설치된 보드를 도시한 도면이며,
도 4는 본 발명 일실시예에 의한 컨트롤러와 메모리 간의 데이터 통신 구조를 도시한 도면이며,
도 5a 및 도 5b는 본 발명 일실시예에 의한 선택된 메모리에 따른 데이터 신호의 크기를 도시한 도면이며,
도 6 및 도 7은 본 발명의 일실시예에 의한 전자장치의 제어방법을 도시한 흐름도이다.
*도면의 주요 부분에 대한 부호의 설명
100 : 전자장치 101 : 보드
110 : 메모리부 111, 112 : 메모리
120 : 저장부 130 : 컨트롤러
141, 142 : 메모리 슬롯

Claims (8)

  1. 전자장치에 있어서,
    보드에 마련된 메모리 슬롯에 삽입되는 복수의 메모리와;
    상기 보드에 마련되어, 상기 메모리 슬롯을 통하여 상기 복수의 메모리와 데이터 통신을 수행하며, 상기 복수의 메모리 중 선택된 메모리가 삽입되는 메모리 슬롯과의 거리에 따라 상기 선택된 메모리와의 데이터 통신을 위한 전류의 세기를 조정하는 컨트롤러를 포함하는 것을 특징으로 하는 전자장치.
  2. 제1항에 있어서,
    상기 컨트롤러는 상기 복수의 메모리 슬롯 중 거리가 가까운 메모리 슬롯과 데이터 통신을 수행하는 경우, 먼 곳의 메모리 슬롯과 데이터 통신을 수행하는 경우보다 상기 전류의 세기를 증가시키는 것을 특징으로 하는 전자장치.
  3. 제1항 또는 제2항에 있어서,
    상기 컨트롤러는 상기 복수의 메모리 중 적어도 하나에 칩 셀렉트 신호를 전송하여 상기 메모리를 선택하는 것을 특징으로 하는 전자장치.
  4. 제1항 또는 제2항에 있어서,
    상기 복수의 메모리에 대응하는 전류의 세기에 대한 데이터를 저장하는 저장 부를 더 포함하고,
    상기 컨트롤러는 상기 선택된 메모리에 대응하여 저장된 전류의 세기를 읽어내어 상기 데이터 통신을 위한 전류의 세기를 조정하는 것을 특징으로 하는 전자장치.
  5. 보드에 마련된 메모리 슬롯에 삽입되는 복수의 메모리와, 상기 보드에 마련되어, 상기 메모리 슬롯을 통하여 상기 복수의 메모리와 데이터 통신을 수행하는 컨트롤러를 포함하는 전자장치의 제어방법에 있어서,
    상기 복수의 메모리 중 적어도 하나를 선택하는 단계와;
    상기 선택된 메모리가 삽입되는 메모리 슬롯과의 거리에 따라 상기 선택된 메모리와의 데이터 통신을 위한 전류의 세기를 조정하는 단계를 포함하는 것을 특징으로 하는 전자장치의 제어방법.
  6. 제5항에 있어서,
    상기 전류의 세기를 조정하는 단계는, 상기 복수의 메모리 슬롯 중 거리가 가까운 메모리 슬롯과 데이터 통신을 수행하는 경우, 먼 곳의 메모리 슬롯과 데이터 통신을 수행하는 경우보다 상기 전류의 세기를 증가시키는 것을 특징으로 하는 전자장치의 제어방법.
  7. 제5항 또는 제6항에 있어서,
    상기 복수의 메모리 중 적어도 하나를 선택하는 단계는, 상기 메모리에 칩 셀렉트 신호를 전송하여 상기 메모리를 선택하는 것을 특징으로 하는 전자장치의 제어방법.
  8. 제5항 또는 제6항에 있어서,
    상기 복수의 메모리에 대응하는 전류의 세기에 대한 데이터를 저장하는 단계를 더 포함하고,
    상기 전류의 세기를 조정하는 단계는, 상기 선택된 메모리에 대응하여 저장된 전류의 세기를 읽어내어 상기 데이터 통신을 위한 전류의 세기를 조정하는 것을 특징으로 하는 전자장치의 제어방법.
KR1020070123997A 2007-11-30 2007-11-30 전자장치 및 그 제어방법 KR20090056721A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070123997A KR20090056721A (ko) 2007-11-30 2007-11-30 전자장치 및 그 제어방법
US12/254,262 US20090144475A1 (en) 2007-11-30 2008-10-20 Electronic device and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070123997A KR20090056721A (ko) 2007-11-30 2007-11-30 전자장치 및 그 제어방법

Publications (1)

Publication Number Publication Date
KR20090056721A true KR20090056721A (ko) 2009-06-03

Family

ID=40676934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123997A KR20090056721A (ko) 2007-11-30 2007-11-30 전자장치 및 그 제어방법

Country Status (2)

Country Link
US (1) US20090144475A1 (ko)
KR (1) KR20090056721A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014052785A (ja) * 2012-09-06 2014-03-20 Toshiba Corp メモリシステム
DE102017200687A1 (de) * 2017-01-17 2018-07-19 Robert Bosch Gmbh Sender und Empfänger für ein differenzielles Niederspannungssignal

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177810B1 (en) * 1998-12-17 2001-01-23 Siemens Aktiengesellschaft Adjustable strength driver circuit and method of adjustment
KR100327345B1 (ko) * 1999-04-08 2002-03-06 윤종용 가변 전류 이득 특성을 갖는 입출력 센스앰프를 구비한메모리 장치

Also Published As

Publication number Publication date
US20090144475A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
US20060146627A1 (en) Memory system having multi-terminated multi-drop bus
US6344765B2 (en) Signal transmission with reduced ringing of signals
CN101779346B (zh) 半导体激光器驱动装置、半导体激光器驱动方法、光发送装置、光布线模块、以及电子设备
US11625345B2 (en) Methods, flash memory controller, and electronic device for SD memory card device
US7043652B2 (en) Calibration method and memory system
KR100399773B1 (ko) 메모리슬롯별 서로 다른 기준전압을 갖는 반도체 메모리장치
JP2005285125A (ja) Ｏｄｔを効果的に制御するメモリモジュールシステム
EP2054778B1 (en) Communication device, image forming apparatus and cartridge
US20100268901A1 (en) Reconfigurable memory system data strobes
JP2010124437A (ja) 光伝送システム及びそれを備えた電子機器
KR20090056721A (ko) 전자장치 및 그 제어방법
US20060062286A1 (en) Data training in memory device
US7227796B2 (en) Memory system mounted directly on board and associated method
US7148699B1 (en) Technique for calibrating electronic devices
CN110990305B (zh) 存储控制物理接口、数据传输装置及数据传输系统
US20060176919A1 (en) Method for driving laser element, driving circuit for laser element, optical communications apparatus, electronic device
JP2001230726A (ja) 赤外線データ通信装置
US6765406B2 (en) Circuit board configured to provide multiple interfaces
KR20050008059A (ko) 어드레스 신호 및 컨트롤 신호용 리피터를 갖춘 메모리 장치
US7773477B2 (en) Optical disk driving unit, pickup controller, and laser driver provided in a pickup
US8953406B2 (en) Semiconductor module includes semiconductor chip initialized by reset signal
KR100674975B1 (ko) 저전력을 소모하는 반도체 메모리 시스템
KR20230112334A (ko) 반도체 장치, 반도체 시스템, 및 반도체 장치의 동작 방법
US20080320239A1 (en) Data storage system
CN115938409A (zh) 半导体装置、数据储存系统与终端电路控制方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application