KR20050008059A - 어드레스 신호 및 컨트롤 신호용 리피터를 갖춘 메모리 장치 - Google Patents
어드레스 신호 및 컨트롤 신호용 리피터를 갖춘 메모리 장치 Download PDFInfo
- Publication number
- KR20050008059A KR20050008059A KR1020030047744A KR20030047744A KR20050008059A KR 20050008059 A KR20050008059 A KR 20050008059A KR 1020030047744 A KR1020030047744 A KR 1020030047744A KR 20030047744 A KR20030047744 A KR 20030047744A KR 20050008059 A KR20050008059 A KR 20050008059A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- control
- repeater
- pad
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
본 발명은 어드레스 신호선 및 컨트롤 신호선의 길이가 길어짐으로 인하여 초래되는 신호 지연을 방지하기 위하여 리피터를 이용한 메모리 장치에 관한 것이다.
본 발명에 있어서, 복수개의 뱅크와, 어드레스 패드와, 상기 어드레스 패드를 통하여 입력되는 어드레스 신호를 어드레스 신호선을 통하여 상기 각 뱅크로 전달하기 위한 어드레스 드라이버와, 컨트롤 패드와, 상기 컨트롤 패드를 통하여 입력되는 컨트롤 신호를 컨트롤 신호선을 통하여 상기 각 뱅크로 전달하기 위한 컨트롤 드라이버를 구비하는 메모리 장치는 상기 어드레스 신호선에 리피터를 추가한다.
본 발명은 어드레스 드라이버 및 컨트로 드라이버가 구동해야하는 전송길이를 최소화하여, 전송선내의 캐패시터 및 저항성분을 최소화 하며, 크로스토크의 영향을 줄여 예측불가능한 타이밍에러를 사전에 방지하여 디바이스를 안정되게 동작하게 할 수 있으며, 뱅크에서 출력되는 데이터의 타이밍을 조정하여 데이터 패드에 도달하는 데이터 라인의 타이밍을 가까운쪽 뱅크 및 먼쪽 뱅크에 대해 동일하게 도달하게 할 수 있어 데이터 출력을 원활히 할 수 있다.
Description
본 발명은 어드레스 신호 및 컨트롤 신호용 리피터를 갖춘 메모리 장치에 관한 것으로, 특히 어드레스 신호선 및 컨트롤 신호선의 길이가 길어짐으로 인하여 초래되는 신호 지연을 방지하기 위하여 리피터를 이용한 메모리 장치에 관한 것이다.
일반적으로 어드레스신호와 컨트롤 신호는 Address 패드와 Control 패드 가까운곳의 드라이버에서 발생되어 메모리코어 블록(뱅크)으로 입력된다.
그런데, Device의 크기가 증가하면서 어드레서 신호와 컨드롤 신호는 점점 더 멀리 까지 신호를 전송해야하는 문제에 직면하게된다. 여기서, 컨트롤 신호는 로우 어드레스 컨트롤 신호, 컬럼 어드레스 컨트롤 신호, 뱅크 컨트롤 신호를 포함하며, 어드레스 신호는 로우 어드레스, 컬럼 어드레스를 포함한다.
도 1은 은 일반적인 어드레스 신호와 컨드롤 신호의 라우팅을 설명하는 도면이다.
도 1에서와 같이, 어드레스 신호와 컨트롤 신호는 패드 가까운 곳의 드라이버에서 발생되어 메모리 코아 블록(뱅크) 까지 전송되는데 칩이 커질수록 이 거리는 점점 멀어지게 된다. 이러한 긴 전송거리는 신호선의 저항성분 및 캐패시터성분을 증가시켜 결국 신호에 큰 딜레이요인으로 작용하게 된다. 또한 긴 신호선은 인접신호와의 크로스토크로 인해 신호자체가 왜곡 되어지게 된다. 이러한 신호의 왜곡은 예상하지 못하는 타이밍 딜레이를 유발시킬 수 있으며, 이러한 예상치 못한 타이밍 딜레이는 다를 제어신호와의 타이밍 마진을 줄여 결국 칩을 Fail 시키는 원인으로 작용하게 된다.
또한 가까운 쪽과 먼쪽 뱅크에 대한 정확한 타이밍 제어를 못하는 경우 컨트롤 신호에 의해 뱅크에서 출력되어지는 데어터 신호의 타이밍을 정확하게 제어하지 못하여 데이터 패드에서 먼쪽의 뱅크는 너무 늦게 데이터가 출력되고, 테이터 패드의 가까운쪽 뱅크는 너무 빠르게 데이터를 출력하는 경우 데이타 출력 타이밍 제어가 원활하게 진행되어지지 않아 잘못된 데이터를 데이터 패드를 통해 출력할수 있다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 종래 기술에서 문제가 되는 긴 어드레스 신호 및 컨트롤 신호에 리피터를 추가하므로서 긴 전송거리로 인한 문제인 예상치 못한 딜레이 및 신호의 왜곡을 최소화 할 수 있도록 하고자 한다.
도 1은 종래 기술의 어드레스 신호선과 컨트롤 신호선의 라우팅을 도시하는 도면.
도 2는 본 발명에서 리피터를 추가한 후의 어드레스 신호선과 컨트롤 신호선의 라우팅 및 리피터의 배치를 설명하는 도면.
도 3은 본 발명에서 사용된 리피터의 회로도의 일예.
도 4는 리피터를 가까운 쪽 뱅크 및 먼쪽 뱅크에 동시에 위치시킬때의 리피터의 배치 및 신호선의 라우팅을 설명하는 도면.
본 발명에 있어서, 복수개의 뱅크와, 어드레스 패드와, 상기 어드레스 패드를 통하여 입력되는 어드레스 신호를 어드레스 신호선을 통하여 상기 각 뱅크로 전달하기 위한 어드레스 드라이버와, 컨트롤 패드와, 상기 컨트롤 패드를 통하여 입력되는 컨트롤 신호를 컨트롤 신호선을 통하여 상기 각 뱅크로 전달하기 위한 컨트롤 드라이버를 구비하는 메모리 장치는 상기 어드레스 신호선에 리피터를 추가한다.
또한, 본 발명은 컨트롤 신호선에 리피터를 추가할 수도 있다.
또한, 본 발명에 있어서, 리피터는 인버터 체인으로 구성되어 있다.
또한, 본 발명에 있어서, 리피터는 상기 각 뱅크와 연결된 상기 각 어드레스 신호선 및 컨트롤 신호선중에서, 상기 각 뱅크와의 거리를 고려하여 선택적으로 설치된다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
본 발명에서는 어드레스 신호와 컨트롤 신호에 리피터를 추가하였다. 또한 리피터는 어드레스 패트와 컨트롤 패드에서 먼쪽에 있는 뱅크 로 향하는 신호에만 설치 되어있다.
도 2는 본 발명에서 사용한 어드레스 신호 리피터 및 컨트롤 신호 리피터를 도시하였다.
도 2에서 보듯이 어드레스 신호 리피터 및 컨트롤 신호 리피터는 각각의 패드에서 먼쪽의 뱅크를 향하는 부분에만 설치되어 있으며, 패드에서 가까운 쪽의 뱅크에는 설치되어 있지 않으며, 따라서 실제 어드레스 드라이버 및 컨트롤 드라이버가 구동해야 하는 전송길이는 가까운쪽 뱅크 와 리피터까지 이다. 이로 인해 드라이버의 전송거리는 짧아지며, 전송선 자체의 저항 및 캐패시터 성분도 현저히 줄어들게 된다. 또한 짧은 전송거리는 크로스토크의 영향을 줄일 수 있으며, 줄어진 전송거리와 크로스토크의 효과는 딜레이의 개선 및 주위환경변화로 부터 안전하게 신호를 전송할 수 있게 한다.
리피터의 또다른 효과는 가까운 쪽 뱅크 와 먼쪽의 뱅크 에 대해 각기 서로 다른 타이밍으로 제어하여, 뱅크 에서 출력되는 데이터를 데이터 패드에 동일한 타이밍에 도달하게 할 수 있으며, 이는 데이타 출력 타이밍 제어를 원활하게 할 수 있게 한다.
도 3은 본 발명에서 사용한 리피터 회로의 일예로서 단순한 인버터 체인으로 구성되어 있다.
도 3의 인버터 체인의 입력단은 작은 크기를 가지는 트랜지스터로 구성이 되며, 뒤쪽으로 갈수록 큰 크기를 가지는 트랜지스터로 구성되어진다. 따라서 작은 입력 캐패시턴스를 가지며 큰 구동능력을 가질 수 있다.
도 4는 리피터를 가까운 쪽 뱅크 및 먼쪽 뱅크에 동시에 위치시킬때의 리피터의 배치 및 신호선의 라우팅을 설명하는 도면이다.
도 4에 도시된 바와같이, 가까운 쪽 뱅크 및 먼쪽 뱅크에 각기 리피터를 배치시킬 수 있으며, 이로인해 뱅크 간 데이터 출력 타이밍 제어를 더욱 원활히 할 수 있으며, 패드의 드라이버가 전송해야하는 신호선의 길이를 더욱 짧게 제어할 수 있다. 도 5에서는 컨트롤 리피터만 가까운 쪽 뱅크에 설치하였지만 이를 어드레스 리피터 또한 가까운 쪽 뱅크 에 설치 할 수 있다.
본 발명에 있어서, 도 2 의리피터는 어드레스 신호선과 컨트롤 신호선에 개별적으로 배치할 수 있으며, 모든 신호선에도 적용할 수 있다.
이상에서 알 수 있는 바와같이, 본 발명은 어드레스 드라이버 및 컨트로 드라이버가 구동해야하는 전송길이를 최소화하여, 전송선내의 캐패시터 및 저항성분을 최소화 하며, 크로스토크의 영향을 줄여 예측불가능한 타이밍에러를 사전에 방지하여 디바이스를 안정되게 동작하게 할 수 있으며, 뱅크에서 출력되는 데이터의 타이밍을 조정하여 데이터 패드에 도달하는 데이터 라인의 타이밍을 가까운쪽 뱅크 및 먼쪽 뱅크에 대해 동일하게 도달하게 할 수 있어 데이터 출력을 원활히 할 수 있다.
Claims (4)
- 복수개의 뱅크와, 어드레스 패드와, 상기 어드레스 패드를 통하여 입력되는 어드레스 신호를 어드레스 신호선을 통하여 상기 각 뱅크로 전달하기 위한 어드레스 드라이버와, 컨트롤 패드와, 상기 컨트롤 패드를 통하여 입력되는 컨트롤 신호를 컨트롤 신호선을 통하여 상기 각 뱅크로 전달하기 위한 컨트롤 드라이버를 구비하는 메모리 장치에 있어서,상기 어드레스 신호선에 리피터를 추가하는 것을 특징으로 하는 어드레스 신호 및 컨트롤 신호용 리피터를 갖춘 메모리 장치.
- 제 1 항에 있어서, 상기 컨트롤 신호선에 리피터를 추가하는 것을 특징으로 하는 어드레스 신호 및 컨트롤 신호용 리피터를 갖춘 메모리 장치.
- 제 1 항 또는 제 2 항에 있어서, 상기 리피터는 인버터 체인으로 구성된 것을 특징으로 하는 어드레스 신호 및 컨트롤 신호용 리피터를 갖춘 메모리 장치.
- 제 1 항 또는 제 2 항에 있어서, 상기 리피터는 상기 각 뱅크와 연결된 상기 각 어드레스 신호선 및 컨트롤 신호선중에서, 상기 각 뱅크와의 거리를 고려하여 선택적으로 설치되는 것을 특징으로 하는 어드레스 신호 및 컨트롤 신호용 리피터를 갖춘 메모리 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030047744A KR100548565B1 (ko) | 2003-07-14 | 2003-07-14 | 어드레스 신호 및 컨트롤 신호용 리피터를 갖춘 메모리 장치 |
| TW092136769A TWI247303B (en) | 2003-07-14 | 2003-12-24 | Memory device having repeaters |
| US10/746,032 US7054220B2 (en) | 2003-07-14 | 2003-12-24 | Memory device having repeaters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030047744A KR100548565B1 (ko) | 2003-07-14 | 2003-07-14 | 어드레스 신호 및 컨트롤 신호용 리피터를 갖춘 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050008059A true KR20050008059A (ko) | 2005-01-21 |
| KR100548565B1 KR100548565B1 (ko) | 2006-02-02 |
Family
ID=34056827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030047744A KR100548565B1 (ko) | 2003-07-14 | 2003-07-14 | 어드레스 신호 및 컨트롤 신호용 리피터를 갖춘 메모리 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7054220B2 (ko) |
| KR (1) | KR100548565B1 (ko) |
| TW (1) | TWI247303B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100766375B1 (ko) * | 2006-06-08 | 2007-10-11 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 데이터 입력 방법 |
| US7554864B2 (en) * | 2007-03-27 | 2009-06-30 | Hynix Semiconductor Inc. | Semiconductor memory device including a global input/output line of a data transfer path and its surrounding circuits |
| KR101043731B1 (ko) * | 2008-12-30 | 2011-06-24 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| CN114420173B (zh) * | 2022-01-19 | 2024-02-06 | 长鑫存储技术有限公司 | 一种存储结构和半导体存储器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2875321B2 (ja) * | 1990-01-29 | 1999-03-31 | 沖電気工業株式会社 | 半導体記憶装置 |
| US5128897A (en) * | 1990-09-26 | 1992-07-07 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory having improved latched repeaters for memory row line selection |
| KR0167687B1 (ko) * | 1995-09-11 | 1999-02-01 | 김광호 | 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치 |
| JPH11353870A (ja) | 1998-06-05 | 1999-12-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2003
- 2003-07-14 KR KR1020030047744A patent/KR100548565B1/ko active IP Right Grant
- 2003-12-24 TW TW092136769A patent/TWI247303B/zh not_active IP Right Cessation
- 2003-12-24 US US10/746,032 patent/US7054220B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW200502951A (en) | 2005-01-16 |
| US7054220B2 (en) | 2006-05-30 |
| KR100548565B1 (ko) | 2006-02-02 |
| US20050013191A1 (en) | 2005-01-20 |
| TWI247303B (en) | 2006-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7546106B2 (en) | Electronic circuit | |
| JP4960833B2 (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
| US20030043683A1 (en) | Memory device | |
| JP2003050738A (ja) | キャリブレーション方法及びメモリシステム | |
| KR100548565B1 (ko) | 어드레스 신호 및 컨트롤 신호용 리피터를 갖춘 메모리 장치 | |
| US8908467B2 (en) | Semiconductor memory apparatus and semiconductor system including the same | |
| KR101047059B1 (ko) | 반도체 메모리 장치 | |
| US7167536B2 (en) | Signal receiving circuit, semiconductor device and system | |
| US20060115016A1 (en) | Methods and apparatus for transmitting and receiving data signals | |
| KR102032854B1 (ko) | 신호 전달 회로 | |
| US8031537B2 (en) | Time reduction of address setup/hold time for semiconductor memory | |
| US8184499B2 (en) | Semiconductor memory apparatus | |
| US7924634B2 (en) | Repeater of global input/output line | |
| US7983288B2 (en) | Data transmission line of semiconductor memory device | |
| JP2003167839A (ja) | 半導体メモリ装置 | |
| KR100892675B1 (ko) | 반도체 메모리 장치 | |
| JP2003123475A (ja) | プロセッサをメモリ素子と接続する装置及びメモリ素子 | |
| KR100559735B1 (ko) | 반도체 메모리 장치의 어레이 위치별 스큐 방지방법 및이를 이용한 반도체 메모리 장치 | |
| JPH10111743A (ja) | 集積回路 | |
| KR100331557B1 (ko) | 순차적 전송 기능을 갖는 출력단 및 이를 내장하는 반도체 메모리 장치를 구비하는 메모리 시스템 | |
| JP2009110317A (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路、メモリコントローラ、不揮発性記憶装置、ホスト装置及び不揮発性メモリシステム | |
| KR100567077B1 (ko) | 내부 회로의 출력신호를 재조절하는 장치를 갖는 메모리장치와 그 출력신호를 재조절하는 방법 | |
| KR100436044B1 (ko) | 더미 파이엑스 드라이버 | |
| KR20040080901A (ko) | 통신 모듈 및 트랜시버 집적회로 | |
| US8854903B2 (en) | Data alignment circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141218 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151221 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20181219 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20191224 Year of fee payment: 15 |