KR20040080901A - 통신 모듈 및 트랜시버 집적회로 - Google Patents

통신 모듈 및 트랜시버 집적회로 Download PDF

Info

Publication number
KR20040080901A
KR20040080901A KR1020030073331A KR20030073331A KR20040080901A KR 20040080901 A KR20040080901 A KR 20040080901A KR 1020030073331 A KR1020030073331 A KR 1020030073331A KR 20030073331 A KR20030073331 A KR 20030073331A KR 20040080901 A KR20040080901 A KR 20040080901A
Authority
KR
South Korea
Prior art keywords
clock
bus
transceiver
standard
data
Prior art date
Application number
KR1020030073331A
Other languages
English (en)
Inventor
모리와키쇼헤이
아제카와요시후미
치바오사무
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20040080901A publication Critical patent/KR20040080901A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

통신 모듈 내에서의 배선면적을 저감하여, 트랜시버 IC에 설치해야 하는 단자를 삭감한다. 버스(3)는 데이터용 버스(3a)와 클록용 버스(3b)를 포함하고 있다. 호스트콘트롤러 IC(40)와 트랜시버 IC(1) 사이에서 행해지는 MDIO 인터페이스의 규격을 따르는 데이터 MDIO의 전파와, 트랜시버 IC(1)와 주변 IC(2) 사이에서 행해지는 I2C의 규격을 따르는 데이터 SDA의 전파 중 어떤 것도, 데이터용 버스(3a) 상에서 행해진다. 또한, 호스트콘트롤러 IC(40)와 트랜시버 IC(1) 사이에서 행해지는 MDI0 인터페이스의 규격을 따르는 클록 MDC의 전파와, 트랜시버 IC(1)와 주변 IC(2) 사이에서 행해지는 I2C의 규격을 따르는 클록 SCL의 전파 중의 어떤 것도, 클록용 버스(3b) 상에서 행해진다.

Description

통신 모듈 및 트랜시버 집적회로{COMMUNICATION MODULE AND TRANSCEIVER INTEGRATED CIRCUIT}
본 발명은 버스를 통해 서로 접속되는 통신 모듈에서 구비되는 트랜시버에 관한 것이다. 예를 들면, IEEE802.3ae의 규격에 대응한 트랜시버에 채용할 수 있다.
버스를 통해 서로 접속되는 통신 모듈에 있어서는, 송수신장치와, 소정의 레지스터를 갖는 트랜시버 IC와, 해당 레지스터에 액세스하는 주변 IC가 구비되고 있다.
주변 IC는 송수신장치를 제어하며, 송수신장치와 접속되어 있다. 트랜시버 IC는 예를 들면 IEEE802.3ae의 규격에 대응하여 구성된다. 그 경우 트랜시버 IC의 레지스터는, 비특허문헌 1에 개시된 I2C(Inter IC)의 규격을 따르는 유틸리티·버스로서의 버스(이하, 「I2C 버스」로 칭한다)를 통해 주변 IC와 접속된다. 또한, 트랜시버 IC는, 복수의 트랜시버 IC를 제어하기 위한, IEEE802.3ae에서 채용되는 호스트콘트롤러 IC와 접속된다. 단, 트랜시버 IC와 호스트콘트롤러 IC와는, IEEE802.3ae에서 채용되는 MDIO(Management Data Input/Output) 인터페이스의 규격을 따르는 시스템·유틸리티·버스로서의 버스(이하, MDIO 버스」로 칭한다)를 통해 접속된다.
이때, 내부상태신호를, 공통상태 신호 버스를 통해, 이더네트(등록상표) 집적회로 등 외부의 다중포트 이더네트(등록상표) 트랜시버 장치에서 이동하도록 하는 기술이, 특허문헌 1에 개시되어 있다.
또한, 공유버스에 접속된 디바이스가 다른 버스 프로토콜을 갖고 있더라도, 고속이며 랜덤하게 액세스가 가능하게 되는 기술이, 특허문헌 2에 개시되어 있다.
[비특허문헌 1]
"THE I2C-BUS SPECIFICATION VERSION 2.1", [online], JANUARY 2000, Philips Semiconductor, [평성 15년 1월 21일 검색], 인터넷 <http://www-us.semiconductors.philips.com/acrobat/various/I2C_BUS_SPECIFICATION_3.pdf>
[특허문헌 1]
특개 2001-251328호 공보
[특허문헌 2]
특개평 11-85673호 공보
종래의 통신 모듈의 내부에서는, 다른 통신방식이 채용되는 I2C 버스와 MDIO 버스에 각각 전용의 단자나 배선이 할당되어 있고, 개개의 통신기능이 따로따로 실현되고 있었다. 따라서, 통신 모듈 내에서의 배선면적이 크다고 하는 문제가 있었다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 배선면적을 삭감하는 것을 목적으로 하고 있다. 더구나, 트랜시버 IC에 설치해야 하는 단자의 삭감도 목적으로 하고 있다.
도 1은 본 발명의 실시예 1을 나타낸 블록도이다.
도 2는 본 발명의 실시예 2를 나타낸 블록도이다.
도 3은 본 발명의 실시예 3을 나타낸 블록도이다.
도 4는 본 발명의 실시예 4를 나타낸 블록도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 트랜시버 IC 2: 주변 IC
3: 버스 3a: 데이터용 버스
3b: 클록용 버스 10, 13: 데이터선
11, 14: 클록선 15, 17, 19: 데이터용 패드
16, 18, 20: 클록용 패드 23∼26: 와이어
21, 22, 27, 28: 리드프레임 40: 호스트콘트롤러 IC
본 발명에 관한 통신 모듈은, 클록 주파수, 버스권(bus mastership)의 조정 및 프로토콜 형식이 서로 다른 제 1 및 제 2 규격의 각각을 따르는 제 1 클록 및 제 2 클록이 배타적으로 전파되는 클록용 버스와, 상위 레이어와의 사이에서 상기 제 1 규격을 따르는 제 1 데이터가 전파되는 트랜시버 집적회로와, 상기 트랜시버 집적회로와의 사이에서 상기 제 2 규격을 따르는 제 2 데이터가 전파되는 주변 집적회로를 구비한다.
본 발명에 관한 제 1 트랜시버 집적회로는, 클록 주파수, 버스권의 조정 및 프로토콜 형식이 서로 다른 제 1 및 제 2 규격의 각각을 따르는 인터페이스를 실현하는 제 1 및 제 2 기능블록과, 클록용 패드와, 상기 클록용 패드와 상기 제 1 기능블록 사이에 접속되어 상기 제 1 규격을 따르는 제 1 클록이 전파되는 제 1 클록선과, 상기 클록용 패드와 상기 제 2 기능블록 사이에 접속되어 상기 제 2 규격을 따르는 제 2 클록이 전파되는 제 2 클록선을 구비한다.
본 발명에 관한 제 2 트랜시버 집적회로는, 클록 주파수, 버스권의 조정 및 프로토콜 형식이 서로 다른 제 1 및 제 2 규격의 각각을 따르는 인터페이스를 실현하는 제 1 및 제 2 기능블록과, 클록용 리드프레임과, 제 1 및 제 2 클록용 패드와, 상기 제 1 클록용 패드와 상기 제 1 기능블록 사이에 접속되어 상기 제 1 규격을 따르는 제 1 클록이 전파되는 제 1 클록선과, 상기 제 2 클록용 패드와 상기 제 2 기능블록 사이에 접속되어 상기 제 2 규격을 따르는 제 2 클록이 전파되는 제 2 클록선과, 상기 클록용 리드프레임과 상기 제 1 클록용 패드를 접속하는 제 1 와이어와, 상기 클록용 리드프레임과 상기 제 2 클록용 패드를 접속하는 제 2 와이어를 구비한다.
[실시예]
실시예 1
도 1은 본 발명의 실시예 1을 나타낸 블록도이다. 광통신 모듈(5)은 트랜시버 IC(1), 주변 IC(2), 송수신장치(6)를 구비하고 있고, 예를 들면 이더네트(등록상표)용의 트랜시버 모듈로서 기능한다.
트랜시버 IC(1)는 레지스터(4)를 갖고 있다. 레지스터(4)와 주변 IC(2)와는 버스(3)를 통해 접속되어 있다. 또한, 광통신 모듈(5)의 외부에 설치되는 호스트콘트롤러 IC(40)와 레지스터(4)가 버스(3)를 통해 접속되어 있다.
송수신장치96)는 광케이블(32)을 통해 외부와 송수신 가능하다. 주변 IC(2)가 송수신장치(6)의 동작을 제어하기 위해, 쌍방으로 정보를 주고받는다.
버스(3)는 데이터 버스(3a)와 클록용 버스(3b)를 포함하고 있다. 호스트콘트롤러 IC(40)와 트랜시버 IC(1) 사이에서 행해지는 MDIO 인터페이스의 규격을 따르는 데이터 MDIO의 전파와, 트랜시버 IC(1)와 주변 IC(2) 사이에서 행해지는 I2C의 규격을 따르는 데이터 SDA의 전파 중 어떤 것에 관해서도, 데이터용 버스(3a)가 공통으로 사용된다. 또한, 호스트콘트롤러 IC(40)와 트랜시버 IC(1) 사이에서 행해지는 MDIO 인터페이스의 규격을 따르는 클록 MDC의 전파와, 트랜시버 IC(1)와 주변IC(2) 사이에서 행해지는 I2C의 규격을 따르는 클록 SCL의 전파 중의 어떤 것도, 클록용 버스(3b) 상에서 행해진다.
MDIO 인터페이스의 규격에 있어서의 버스의 사용과, I2C의 규격에 있어서의 버스의 사용에서는, 클록의 주파수, 버스권의 조정, 프로토콜 형식이 다르다. 또한, 어떤 규격도, 클록용의 신호선의 상태를 확인하고, 해당 신호선이 사용되고 있지 않은 경우에만 스스로 클록을 출력하여 버스권을 획득한다.
예를 들면, IEEE802.3ae의 45.3.2장에 규정된 것 같이, MDIO 인터페이스의 규격에서는, Preamble로 불리는 32 사이클의 준비 클록을 클록용의 신호선에 송신하는 것에 의해, 같은 클록용의 신호선에 접속되어 있는 다른 회로에 대해, 자신이 데이터를 송신하는 것을 예고한다. I2C의 규격에서는 버스권의 조정에 있어서, 전술한 Preamble과는 근본적으로 다른 고유의 방식을 채용한다.
따라서, 클록용 버스(3b) 상에서, 트랜시버 IC(1)와 주변 IC(2) 사이에서 클록 SCL이 전파되고 있는 경우, MDIO 인터페이스의 규격을 따르는 통신은 불가능하다. 요컨대, 클록용 버스(3b) 상에서 클록 SCL이 전파되고 있는 경우에는, 이것에 대해 클록 MDC가 방해하는 일은 없다. 따라서, 버스권은 I2C의 규격을 따르는 통신에 대해 주어지고, 데이터 MDIO가 데이터용 버스(3a) 상에서 전파되는 일은 없다.
또한, 클록 MDC가 전파되고 있는 경우, 그것의 클록 주파수가 클록 SCL과는 현저하게 다르다. 따라서, 클록용 버스(3b) 상에서, 호스트콘트롤러 IC(40)와 트랜시버 IC(1) 사이에서 클록 MDC가 전파되고 있는 경우, I2C의 규격(예를 들면, 비특허문헌 1의 제 8장 참조)에서 말하는 START signal generation/Slave address transfer/Data transfer/ST0P signal generation의 시퀀스가 얻어지지 않아, I2C의 규격을 따르는 통신은 불가능하다. 요컨대, 클록용 버스(3b) 상에서 클록 MDC가 전파되고 있는 경우에는, 이것에 대해 클록 SCL이 방해하는 일은 없다. 따라서, 버스권은 MDIO 인터페이스의 규격을 따르는 통신에 대해 주어지고, 데이터 SDA가 데이터용 버스(3a) 상에서 전파되는 일은 없다. 이상과 같이, 클록용 버스(3b) 상에서 클록 SCL, MDC 중 어느 것도 전파될 수 있으며, 양자는 배타적으로 클록용 버스(3b) 상을 전파한다. 또한, 데이터 SDA, MDIO의 전파에 데이터용 버스(3a)가 공통으로 사용되더라도, 양자가 서로 방해하는 일은 없다.
이때, 클록 MDC 및 클록 SCL의 어떤 것이 전파되지 않고 있는 경우에는, MDIO 인터페이스의 규격을 따르더라도, I2C의 규격을 따르더라도, 클록용 버스(3b)는 논리 "H"에 해당하는 전위가 부여되고 있다.
이상으로부터, 버스(3)에 있어서 MDIO 인터페이스의 규격을 따르는 데이터 MDIO 및 클록 MDC의 전파와, I2C의 규격을 따르는 데이터 SDA와 클록 SCL의 전파가, 서로 방해하는 일은 없다. 이와 같이 본 실시예에 따르면, MDIO 인터페이스의 규격과, I2C의 규격의 양쪽을 따르는 데이터 및 클록이, 한쌍의 데이터용 버스(3a) 및클록용 버스(3b)에서 전파되기 때문에, I2C 버스와 MDIO 버스에 각각 전용의 단자나 배선을 설치할 필요가 없어, 광통신 모듈(5) 내에서의 배선면적을 작게 할 수 있다.
단, 클록 MDC, SCL이 서로 다른 전위에서 이값논리를 실현하는 경우, 어떤 전위가 낮은 쪽에 트랜시버 IC(1), 주변 IC(2)의 입출력단의 트랜지스터의 입출력 레벨을 정합시키는 동시에, 어떤 전위가 높은 쪽에 트랜시버 IC(1), 주변 IC(2)의 입출력단의 포트 내압을 정합시키는 것이 바람직하다. 이것은 데이터 MDIO, SDA가 서로 다른 전위에서 이값논리를 실현하는 경우에도 마찬가지이다.
실시예 2
도 2는 본 발명의 실시예 2를 나타낸 블록도로서, 실시예 1에 도시된 트랜시버 IC(1)로서 채용가능한 구성을 나타내고 있다.
트랜시버 IC(1)는 전술한 레지스터(4) 이외에, 데이터용 버스(8), 어드레스 버스(9), MDIO 인터페이스를 실현하는 MDIO 기능블록(7), I2C의 규격의 인터페이스를 실현하는 I2C 기능블록(12), 데이터선(10, 13), 클록선(11, 14), 데이터용 패드(15),클록용 패드(16)를 구비하고 있다.
데이터용 버스(8), 어드레스 버스(9)는 레지스터(4) 및 MDIO 기능블록(7), I2C 기능블록(12)의 서로를 접속하여, 레지스터(4)에 있어서 격납되는 데이터 및 그것의 어드레스가 각각 전파된다.
데이터선 10, 클록선 11은 어느것이나 MDIO 기능블록(7)에 접속되고, 각각에는 데이터 MDIO 및 클록 MDC가 전파된다. 데이터선 13, 클록선 14는 어느것이나 I2C 기능블록(12)에 접속되고, 각각에는 데이터 SDA 및 클록 SCL이 전파된다. 데이터선(10, 13)은 공통으로 데이터용 패드(15)에 접속되고, 클록선(11, 14)은 공통으로 클록용 패드(16)에 접속된다.
데이터용 패드(15), 클록용 패드(16)는 각각 데이터용 버스(3a), 클록용 버스(3b)에 접속된다.
이와 같이 트랜시버 IC(1)의 내부에서 데이터선(10, 13)과 데이터용 패드(15)가 서로 접속되고, 트랜시버 IC(1)의 내부에서 클록선(11, 14)과 클록용 패드(16)가 서로 접속된다. 이에 따라, I2C의 규격의 인터페이스나 MDIO 인터페이스에 각각 전용의 단자를 설치할 필요가 없어, 트랜시버 IC(1)의 구성요소를 삭감하고, 따라서 광통신 모듈(5) 내에서의 배선면적을 작게 할 수 있다.
이때, 실시예 2에 있어서 도시된 트랜시버 IC(1)는, 칩의 형태를 취할 수 있고, 그 경우에는 데이터용 패드(15)와 클록용 패드(16)에는, 와이어를 통해 리드프레임을 접속할 수 있다.
실시예 3
도 3은 본 발명의 실시예 3을 나타낸 블록도로서, 실시예 1에 도시된 트랜시버 IC(1)로서 채용가능한 구성을 나타내고 있다.
트랜시버 IC(1)는 칩(6)과, 칩(6)과 접속되는 단자, 예를 들면 리드프레임(21, 22)을 포함하여 패키징되어 있다. 트랜시버 IC(1)는, 리드프레임 21과 접속되는 와이어 23, 24, 리드프레임 22와 접속되는 와이어 25, 26을 더 포함하여 패키징되어 있다.
칩(6)은, 실시예 2에 나타낸 트랜시버 IC(1)와 마찬가지로, 레지스터(4), 데이터용 버스(9), MDIO 기능블록(7), I2C 기능블록(12), 데이터선(10, 13), 클록선(11, 14)을 구비하고 있다. 이들이 수행하는 기능은 실시예 2에서 나타낸 것과 동일하다.
단, 칩(60에서는 데이터용 패드 15(도 2)는 없으며 데이터용 패드 17, 19가, 클록용 패드 16(도 2)은 없으며 클록용 패드 18, 20이 각각 설치되어 있다. 그리고, 데이터용 패드(17, 19)에는 각각 MDIO가 전달되는 데이터선 10 및 데이터 SDA가 전달되는 데이터선 13이 접속되고, 클록용 패드(18, 20)에는 각각 클록 MDC 및 클록 SCL이 주어진다.
데이터용 패드(17, 19)에는 각각 와이어 23, 24가 접속되고, 클록용 패드(18, 20)에는 각각 와이어 25, 26이 접속된다. 요컨대, 실시예 3에서는 와이어 23, 24에 의해 데이터선 10, 13이 서로 접속되고, 와이어 25, 26에 의해 클록선 11, 14가 서로 접속된다고 파악할 수 있다.
전술한 것과 같이 와이어 23, 24는 리드프레임 21과 접속되기 때문에, 도 1에 도시된 데이터용 버스(3a)를 리드프레임 21과 접속하는 것에 의해, I2C의 규격의 인터페이스나 MDIO 인터페이스에 각각 전용의 배선을 트랜시버 IC(1)의 외부에 설치할 필요가 없어, 광통신 모듈(5) 내에서의 배선면적을 작게 할 수 있다. 마찬가지로 하여, 클록용 버스(3b)를 리드프레임 22와 접속하는 것에 의해, 광통신 모듈(5) 내에서의 배선면적을 작게 할 수 잇다.
실시예 4
도 4는 본 발명의 실시예 4를 나타낸 블록도로서, 실시예 1에 도시된 트랜시버 IC(1)로서 채용가능한 구성을 나타내고 있다. 실시예 4의 구조에 있어서는, 실시예 3에서 도시된 리드프레임 21, 22가 각각 리드프레임 27, 28로 치환되어 있다. 리드프레임 27의 선단은 2개의 분기단을 갖고 있고, 한쪽의 분기단에는 와이어 23이, 다른쪽의 분기단에는 와이어 24가, 각각 접속되어 있다. 또한, 리드프레임 28의 선단은 2개의 분기단을 갖고 있고, 한쪽의 분기단에는 와이어 25가, 다른쪽의 분기단에는 와이어 26이 각각 접속되어 있다.
요컨대, 실시예 4에서는 리드프레임 27이 2개의 와이어 23, 24를 통해 데이터선(10, 13)을 서로 접속하고, 리드프레임 28이 2개의 와이어 25, 26을 통해 클록선(11, 14)을 서로 접속한다고 파악할 수 있다.
따라서, 실시예 3과 마찬가지로, I2C의 규격의 인터페이스나 MDIO 인터페이스에 각각 전용의 배선을 트랜시버 IC(1)의 외부에 설치할 필요가 없어, 광통신모듈(5) 내에서의 배선면적을 작게 할 수 있다.
본 발명에 관한 통신 모듈에서는 제 1 클록의 전파용과, 제 2 클록의 전파용으로, 각각 전용의 단자나 배선을 설치할 필요가 없다. 따라서, 본 발명에 관한 통신 모듈 내에서의 배선면적을 작게 할 수 있다.
본 발명에 관한 제 1 트랜시버 집적회로에서는 제 1 클록의 전파용과, 제 2 클록의 전파용으로, 각각 전용의 단자를 설치할 필요가 없다. 따라서, 본 발명에 관한 제 1 트랜시버 집적회로를 구비한 통신 모듈 내에서의 배선면적을 작게 할 수 있다.
본 발명에 관한 제 2 트랜시버 집적회로에서는 제 1 클록의 전파용과, 제 2 클록의 전파용으로, 각각 전용의 배선을 설치할 필요가 없다. 따라서, 본 발명에 관한 트랜시버 집적회로를 구비한 통신 모듈 내에서의 배선면적을 작게 할 수 있다.

Claims (3)

  1. 클록 주파수, 버스권의 조정 및 프로토콜 형식이 서로 다른 제 1 및 제 2 규격의 각각을 따르는 제 1 클록 및 제 2 클록이 배타적으로 전파되는 클록용 버스와,
    상위 레이어와의 사이에서 상기 제 1 규격을 따르는 제 1 데이터가 전파되는 트랜시버 집적회로와,
    상기 트랜시버 집적회로와의 사이에서 상기 제 2 규격을 따르는 제 2 데이터가 전파되는 주변 집적회로를 구비한 것을 특징으로 하는 통신 모듈.
  2. 클록 주파수, 버스권의 조정 및 프로토콜 형식이 서로 다른 제 1 및 제 2 규격의 각각을 따르는 인터페이스를 실현하는 제 1 및 제 2 기능블록과,
    클록용 패드와,
    상기 클록용 패드와 상기 제 1 기능블록 사이에 접속되어 상기 제 1 규격을 따르는 제 1 클록이 전파되는 제 1 클록선과,
    상기 클록용 패드와 상기 제 2 기능블록 사이에 접속되어 상기 제 2 규격을 따르는 제 2 클록이 전파되는 제 2 클록선을 구비한 것을 특징으로 하는 트랜시버 집적회로.
  3. 클록 주파수, 버스권의 조정 및 프로토콜 형식이 서로 다른 제 1 및 제 2 규격의 각각을 따르는 인터페이스를 실현하는 제 1 및 제 2 기능블록과,
    클록용 리드프레임과,
    제 1 및 제 2 클록용 패드와,
    상기 제 1 클록용 패드와 상기 제 1 기능블록 사이에 접속되어 상기 제 1 규격을 따르는 제 1 클록이 전파되는 제 1 클록선과,
    상기 제 2 클록용 패드와 상기 제 2 기능블록 사이에 접속되고 상기 제 2 규격을 따르는 제 2 클록이 전파되는 제 2 클록선과,
    상기 클록용 리드프레임과 상기 제 1 클록용 패드를 접속하는 제 1 와이어와,
    상기 클록용 리드프레임과 상기 제 2 클록용 패드를 접속하는 제 2 와이어를 구비한 것을 특징으로 하는 트랜시버 집적회로.
KR1020030073331A 2003-03-13 2003-10-21 통신 모듈 및 트랜시버 집적회로 KR20040080901A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00067890 2003-03-13
JP2003067890A JP2004282204A (ja) 2003-03-13 2003-03-13 通信モジュール及びトランシーバ集積回路

Publications (1)

Publication Number Publication Date
KR20040080901A true KR20040080901A (ko) 2004-09-20

Family

ID=32923674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030073331A KR20040080901A (ko) 2003-03-13 2003-10-21 통신 모듈 및 트랜시버 집적회로

Country Status (6)

Country Link
US (1) US20040180628A1 (ko)
JP (1) JP2004282204A (ko)
KR (1) KR20040080901A (ko)
CN (1) CN1530846A (ko)
DE (1) DE10359608A1 (ko)
TW (1) TW200418287A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010021109A1 (ja) 2008-08-20 2010-02-25 パナソニック株式会社 通信装置、テレビジョン受像機、及び再生装置
CN102291423B (zh) * 2011-05-12 2013-08-14 福建星网锐捷网络有限公司 控制物理层芯片的方法及控制电路
JP6197447B2 (ja) * 2013-07-29 2017-09-20 住友電気工業株式会社 光トランシーバ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6253268B1 (en) * 1999-01-15 2001-06-26 Telefonaktiebolaget L M Ericsson (Publ) Method and system for multiplexing a second interface on an I2C interface
US6694394B1 (en) * 1999-12-23 2004-02-17 Yuval Bachrach Physical layer and data link interface with PHY detection
US6581113B1 (en) * 1999-12-29 2003-06-17 Advanced Micro Devices, Inc. Apparatus and method for transferring frame data between a host system memory and a network interface buffer memory employing transmit descriptors without transmit status information
US6598111B1 (en) * 2000-09-19 2003-07-22 Texas Instruments Incorporated Backplane physical layer controller
US20040028164A1 (en) * 2002-08-07 2004-02-12 Hongtao Jiang System and method for data transition control in a multirate communication system
US6906426B2 (en) * 2002-08-07 2005-06-14 Broadcom Corporation Transceiver having shadow memory facilitating on-transceiver collection and communication of local parameters
US8230114B2 (en) * 2002-08-07 2012-07-24 Broadcom Corporation System and method for implementing a single chip having a multiple sub-layer PHY

Also Published As

Publication number Publication date
DE10359608A1 (de) 2004-09-30
US20040180628A1 (en) 2004-09-16
TW200418287A (en) 2004-09-16
JP2004282204A (ja) 2004-10-07
CN1530846A (zh) 2004-09-22

Similar Documents

Publication Publication Date Title
US6834318B2 (en) Bidirectional bus repeater for communications on a chip
KR100520219B1 (ko) 고주파수 동작에 적합한 메모리 모듈장치
US5781747A (en) Method and apparatus for extending the signal path of a peripheral component interconnect bus to a remote location
US5202884A (en) Multiplexing scheme for modem control signals
JP4960833B2 (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
US20040153597A1 (en) Communication control semiconductor device and interface system
US20060195639A1 (en) System and method for dynamically allocating inter integrated circuits addresses to multiple slaves
US8090263B2 (en) System and method for expanding PCIe compliant signals over a fiber optic medium with no latency
US5611053A (en) Apparatus and method for integrating bus master ownership of local bus load by plural data transceivers
US20080189457A1 (en) Multimodal memory controllers
US20120239846A1 (en) Multi-rate, multi-port, gigabit serdes transceiver
US10855498B1 (en) Efficient signaling scheme for high-speed ultra short reach interfaces
JP5232019B2 (ja) 複数のプロセッサコア用の装置、システム、及び方法
US8681881B2 (en) Communication signal generating device and communication apparatus for use in communication system
KR20040017734A (ko) 분할된 시스템 데이터 버스에 연결되는 메모리 모듈을구비하는 반도체 메모리 시스템
US20080304579A1 (en) Apparatus and method for automatic polarity swap in a communications system
US6208621B1 (en) Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency
KR100756094B1 (ko) 신호 전송 장치
KR20040080901A (ko) 통신 모듈 및 트랜시버 집적회로
US10754807B2 (en) Circuit device, electronic device, and cable harness
JP2005260066A (ja) フレキシブル基板及び電子機器
CN116490861A (zh) 在通用串行总线（usb）边带通道上进行隧道传输
US20080140907A1 (en) Multimodal Memory Controllers
US6760801B1 (en) Ground referenced voltage source input/output scheme for multi-drop bus
JP2000105642A (ja) ディジタルデータ転送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application