CN1530846A - 通信模块和收发器集成电路 - Google Patents

通信模块和收发器集成电路 Download PDF

Info

Publication number
CN1530846A
CN1530846A CNA2003101206874A CN200310120687A CN1530846A CN 1530846 A CN1530846 A CN 1530846A CN A2003101206874 A CNA2003101206874 A CN A2003101206874A CN 200310120687 A CN200310120687 A CN 200310120687A CN 1530846 A CN1530846 A CN 1530846A
Authority
CN
China
Prior art keywords
mentioned
clock
data
buffer
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003101206874A
Other languages
English (en)
Inventor
森胁升平
郁
畔川善郁
千叶修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1530846A publication Critical patent/CN1530846A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明的目的在于减小通信模块内的引线面积并减小收发器(IC)应设置的端子的个数。总线(3)包括数据总线(3a)和时钟总线(3b)。无论是在主控制器(IC40)和收发器(IC1)之间按照MDIO接口标准进行的数据MDIO传输，还是在收发器(IC1)和外设(IC2)之间按照I2C标准进行的数据SDA传输，都通过数据总线(3a)进行。此外，无论是在主控制器(IC40)和收发器(IC1)之间按照MDIO接口标准进行的时钟MDC传输，还是在收发器(IC1)和外设(IC2)之间按照I2C标准进行的时钟SCL传输，都通过时钟总线(3b)进行。

Description

通信模块和收发器集成电路
技术领域
本发明涉及在经总线相互连接的通信模块中具有的收发器。例如，可以用作与IEEE802.3ae标准对应的收发器。
背景技术
在经总线相互连接的通信模块中，包括收发装置、具有规定的寄存器的收发器IC和对该寄存器进行访问的外设IC。
外设IC与收发装置连接，控制收发装置。收发器IC例如符合IEEE802.3ae标准构成。这时，收发器IC的寄存器经作为符合非专利文献1所示的I2C(IC间)标准的实用总线的总线(以下，称作‘I2C’总线)与外设IC连接。此外，收发器IC还与用来控制多个收发器IC的、采用IEEE802.3ae的主控制器IC连接。收发器IC和主控制器IC通过符合IEEE802.3ae采用的MDIO(管理数据输入输出)接口标准的作为系统实用总线的总线(以下称作‘MDIO总线’)连接。
再有，由以太网(登录商标)集成电路等外部的多端口以太网(登录商标)收发装置经公共状态信号总线利用内部状态信号的技术已在专利文献1中公开。
此外，专利文献2公开了即使与公共总线连接的设备具有不同的协议也可以进行高速随机存取的技术。
【非专利文献1】
”THE I2C-BUS SPECIFICATION VERSION 2.1’、[online]、JANUARY2000、Philips Semiconductor、[平成15年1月21日检索]、因特网<http：//www-us.semiconductors.philips.com/acrobat/various/I2C_BUS_SPECIFICATION_3.pdf>
【专利文献1】
特开2001-251328号公报
【专利文献2】
特开平11-85673号公报
在先有的通信模块的内部，向不同的通信方式采用的I2C总线和MDIO总线分配专用端子或引线，分别实现各自的通信功能。因此，存在通信模块内的引线面积大的问题。
发明内容
本发明是鉴于上述问题提出的，其目的在于减小引线面积，或者进而减小收发器IC应设置的端子的个数。
本发明的通信模块具有时钟总线、收发器集成电路和外设集成电路，时钟总线排他传输符合时钟频率、总线仲裁和协议形式相互不同的第1和第2标准的第1和第2时钟信号，在收发器集成电路与上位层之间传输符合上述第1标准的第1数据，在外设集成电路与上述收发器集成电路之间传输符合上述第2标准的第2数据。
本发明的第1收发器集成电路具有第1和第2功能模块、时钟缓冲器、第1时钟线和第2时钟线，第1和第2功能模块实现符合时钟频率、总线仲裁和协议形式相互不同的第1和第2标准的接口，第1时钟线连接在上述时钟缓冲器和上述第1功能模块之间，传输符合上述第1标准的第1时钟信号，第2时钟线连接在上述时钟缓冲器和上述第2功能模块之间，传输符合上述第2标准的第2时钟信号。
本发明的第1收发器集成电路具有第1和第2功能模块、时钟引线框、第1和第2时钟缓冲器、第1时钟线和第2时钟线、第1导线和第2导线，第1和第2功能模块实现符合时钟频率、总线仲裁和协议形式相互不同的第1和第2标准的接口，第1时钟线连接在上述第1时钟缓冲器和上述第1功能模块之间，传输符合上述第1标准的第1时钟信号，第2时钟线连接在上述第2时钟缓冲器和上述第2功能模块之间，传输符合上述第2标准的第2时钟信号，第1导线连接上述时钟引线框和上述第1时钟缓冲器，第2导线连接上述时钟引线框和上述第2时钟缓冲器。
附图的简单说明
图1是表示本发明的实施形态1的方框图。
图2是表示本发明的实施形态2的方框图。
图3是表示本发明的实施形态3的方框图。
图4是表示本发明的实施形态4的方框图。
发明的具体实施方式
实施形态1.
图1是表示本发明的实施形态1的方框图。光通信模块5具有收发器IC1、外设IC2和收发装置6，起例如以太网(登录商标)收发器模块的作用。
收发器IC1具有寄存器4。寄存器4和外设IC2经总线3连接。此外，设在光通信模块5的外部的主控制器IC40和寄存器4经总线3连接。
收发装置6可以经光缆32与外部进行收发信。外设IC2为了控制收发装置6的动作，双方进行信息的收发。
总线3包含数据总线3a和时钟总线3b。无论是在主控制器IC40和收发器IC1之间的符合MDIO接口标准的数据MDIO的传输，还是在收发器IC1和外设IC2之间的符合I2C标准的数据SDA的传输，都可以共用数据总线3a。此外，无论是在主控制器IC40和收发器IC1之间的符合MDIO接口标准的时钟MDC的传输，还是在收发器IC1和外设IC2之间的符合I2C标准的时钟SCL的传输，都在时钟总线3b上进行。
MDIO接口标准中的总线使用和I2C标准中的总线使用，其时钟频率、总线仲裁和协议形式不同。无论哪一种标准，都是确认时钟信号线的状态，只在不使用该信号线时才输出时钟信号并获得总线使用权。
例如，象在IEEE802.3ae的第45.3.2章中规定的那样，在MDIO接口标准中，通过在时钟信号线上发送称之为Preamble的32个周期的准备时钟信号，对连接在同一时钟信号线上的其它电路发出自己发送数据的预告。在I2C标准中，在总线仲裁时，上述Preamble采用根本不同的固有方式。
因此，在时钟总线3b上，当在收发器IC1和外设IC2之间传输时钟信号SCL时，不能进行符合MDIO接口标准的通信。即，当在时钟总线3b上传输时钟信号SCL时，时钟MDC对它没有妨碍。因此，总线使用权给予符合I2C标准的通信，数据MDIO不在数据总线3a上传输。
此外，当传输时钟MDC时，该时钟频率和时钟SCL差得远。因此，当在时钟总线3b上，在主控制器IC40和收发器IC1之间传输时钟MDC时，不能得到I2C标准(例如，参照非专利文献的第8章)的START signalgeneration/Slave address transfer/Data tranfer/STOP signalgeneratiion序列，不能进行符合I2C标准的通信。即，当在时钟总线3b上传输时钟MDC时，时钟SCL对它没有妨碍。因此，总线使用权给予符合MDIO接口标准的通信，数据SDA不会在数据总线3a上传输。如上所述，虽然在时钟总线3b上可以传输时钟SCL、MDC中的任何一种信号，但是两者在时钟总线3b上的传输是互不相容的。此外，即是数据SDA、MDIO的传输共用数据总线3a，两者也互不妨碍。
再有，当既不传输时钟MDC又不传输时钟SCL时，无论是按照MDIO接口标准还是按照I2C标准，时钟总线3b都加上相当于逻辑“H”的电位。
由上述可知，在总线3上，符合MDIO接口标准的数据MDO、时钟MDC的传输和符合I2C标准的数据SDA、时钟SCL的传输互不妨碍。这样，若按照本实施形态，因符合MDIO接口标准和符合I2C标准的数据及时钟信号在一对数据总线3a和时钟总线3b上传输，故不必对I2C总线和MDIO总线分别设置专用端子和引线，可以减小光通信模块5内的引线面积。
但是，当时钟MDC、SCL以相互不同的电位实现2值逻辑时，希望将收发器IC1、外设IC2的输入输出晶体管的输入输出电平调整到任何电位低的一方的电位，同时，将收发器IC1、外设IC2的输入输出级的端口耐压调整到任何电位高的一方的电位。这一点，对于数据MDIO、SDA以相互不同的电位实现2值逻辑的情况也一样。
实施形态2.
图2是表示本发明的实施形态2的方框图，示出可作为实施形态1所示的收发器IC1使用的构成。
收发器IC1除了上述寄存器4之外，还具有数据总线8、地址总线9、实现MDIO接口的MDIO功能模块7、实现I2C标准接口的I2C功能模块12、数据线10、13、时钟线11、14、数据缓冲器15和时钟缓冲器16。
数据总线8和地址总线9使寄存器4、MDIO功能模块7和I2C功能模块12相互连接，并分别传输寄存器4存储的数据及其地址。
数据线10和时钟线11都与MDIO功能模块7连接，分别传输数据MDIO和时钟MDC。数据线13和时钟线14都与I2C功能模块12连接，分别传输数据SDA和时钟SCL。数据线10、13共同与数据缓冲器15连接，时钟线11、14共同与时钟缓冲器16连接。
数据缓冲器15、时钟缓冲器16分别与数据总线3a和时钟总线3b连接。
这样，在收发器IC1的内部，数据线10、13和数据缓冲器15相互连接，时钟线11、14和时钟缓冲器16相互连接。由此，可以不必在I2C标准接口或MDIO接口中分别设置专用端子，可以减小收发器IC1的构成部件，从而，可以减小光通信模块5内的引线面积。
再有，实施形态2所示的收发器IC1可以采取芯片的形式，这时，数据缓冲器15和时钟缓冲器16可以通过导线与引线框连接。
实施形态3.
图3是表示本发明的实施形态3的方框图，示出可作为实施形态1所示的收发器IC1使用的构成。
收发器IC1将芯片6、与芯片6连接的端子和例如引线框21、22封装在一起。收发器IC1进而将与引线框21连接的导线23、24和与引线框22连接的导线25、26封装在一起。
芯片6和实施形态2所示的收发器IC1一样，包括寄存器4、数据总线8、地址总线9、MDIO功能模块7、I2C功能模块12、数据线10、13和时钟线11、14。它们所起的作用和实施形态2所示的一样。
但是，在芯片6中，不设置数据缓冲器15而分别设置数据缓冲器17、19，不设置时钟缓冲器16而分别设置时钟缓冲器18、20。而且，数据缓冲器17、1分别与传输MDIO的数据线10和传输数据SDA的数据线13连接，时钟缓冲器18、20分别给出时钟MDC和时钟SCL。
数据缓冲器17、19分别与导线23、24连接，时钟缓冲器18、20分别与导线25、26连接。即，在实施形态3中，可以构成为利用导线23、24使数据线10、13相互连接，利用导线25、26使数据线11、14相互连接。
如上所述，导线23、24与引线框21连接，所以，通过使图1所示的数据总线3a与引线框21连接，在收发器IC1的外部，可以不必在I2C标准接口或MDIO接口中分别设置专用引线，可以减小光通信模块5内的引线面积。同样，通过使时钟总线3b与引线框22连接，可以减小光通信模块5内的引线面积。
实施形态4.
图4是表示本发明的实施形态4的方框图，示出可作为实施形态1所示的收发器IC1使用的构成。在实施形态4的结构中，分别用引线框27、28替换实施形态3中的引线框21、22。引线框27的前端具有2个分支端，1个分支端与导线23、另一个分支端与导线24连接。此外，引线框28的前端具有2个分支端，1个分支端与导线25、另一个分支端与导线2 连接。
即，在实施形态4中，可以构成为使引线框27经2根导线23、24与数据线10、13相互连接，使引线框28经2根导线25、26与数据线11、14相互连接。
因此，和实施形态3一样，在收发器IC1的外部，可以不必在I2C标准接口或MDIO接口中分别设置专用引线，可以减小光通信模块5内的引线面积。
在本发明的通信模块中，通过在传输中使用第1时钟和第2时钟，可以不必分别设置专用端子和引线。因此，可以减小本发明的通信模块中的引线面积。
在本发明的第1收发器集成电路中，通过在传输中使用第1时钟和第2时钟，可以不必分别设置专用端子。因此，可以减小包括本发明的收发器几代的通信模块中的引线面积。
在本发明的第2收发器集成电路中，通过在传输中使用第1时钟和第2时钟，可以不必分别设置专用引线。因此，可以减小包括本发明的收发器几代的通信模块中的引线面积。

Claims (14)

1.一种通信模块，其特征在于：具有时钟总线、收发器集成电路和外设集成电路，
时钟总线排他传输符合时钟频率、总线仲裁和协议形式相互不同的第1和第2标准的第1和第2时钟信号，
在收发器集成电路与上位层之间传输符合上述第1标准的第1数据，
在外设集成电路与上述收发器集成电路之间传输符合上述第2标准的第2数据。
2.权利要求1记载的通信模块，其特征在于：进而具有由上述第1数据和上述第2数据传输共同使用的数据总线。
3.权利要求1记载的通信模块，其特征在于，上述收发器集成电路具有：
实现符合上述第1标准的接口的第1功能模块；
实现符合上述第2标准的接口的第2功能模块；
与上述时钟总线连接的时钟缓冲器；
连接在上述时钟缓冲器和上述第1功能模块之间来传输上述第1时钟信号的第1时钟线；
连接在上述时钟缓冲器和上述第2功能模块之间来传输上述第2时钟信号的第2时钟线。
4.权利要求2记载的通信模块，其特征在于，上述收发器集成电路具有：
实现符合上述第1标准的接口的第1功能模块；
实现符合上述第2标准的接口的第2功能模块；
与上述时钟总线连接的时钟缓冲器；
与上述数据总线连接的数据缓冲器；
连接在上述时钟缓冲器和上述第1功能模块之间来传输上述第1时钟信号的第1时钟线；
连接在上述时钟缓冲器和上述第2功能模块之间来传输上述第2时钟信号的第2时钟线；
连接在上述数据缓冲器和上述第1功能模块之间来传输上述第1数据的第1数据线；
连接在上述数据缓冲器和上述第2功能模块之间来传输上述第2数据的第2数据线。
5.权利要求1记载的通信模块，其特征在于，上述收发器集成电路具有：
实现符合上述第1标准的接口的第1功能模块；
实现符合上述第2标准的接口的第2功能模块；
连接上述时钟总线的时钟引线框；
第1和第2时钟缓冲器；
第1和第2数据缓冲器；
连接在上述第1时钟缓冲器和上述第1功能模块之间来传输上述第1时钟信号的第1时钟线；
连接在上述第2时钟缓冲器和上述第2功能模块之间来传输上述第2时钟信号的第2时钟线；
连接上述时钟引线框和上述第1时钟缓冲器的第1导线；
连接上述时钟引线框和上述第2时钟缓冲器的第2导线。
6.权利要求2记载的通信模块，其特征在于，上述收发器集成电路具有：
实现符合上述第1标准的接口的第1功能模块；
实现符合上述第2标准的接口的第2功能模块；
连接上述时钟总线的时钟引线框；
连接上述数据总线的数据引线框；
第1和第2时钟缓冲器；
第1和第2数据缓冲器；
连接在上述第1时钟缓冲器和上述第1功能模块之间来传输上述第1时钟信号的第1时钟线；
连接在上述第2时钟缓冲器和上述第2功能模块之间来传输上述第2时钟信号的第2时钟线。
连接在上述第1数据缓冲器和上述第1功能模块之间来传输上述第1数据的第1数据线；
连接在上述第2数据缓冲器和上述第2功能模块之间来传输上述第2数据的第2数据线。
连接上述时钟引线框和上述第1时钟缓冲器的第1导线；
连接上述时钟引线框和上述第2时钟缓冲器的第2导线；
连接上述数据引线框和上述第1数据缓冲器的第3导线；
连接上述数据引线框和上述第2数据缓冲器的第4导线。
7.权利要求5记载的通信模块，其特征在于：
上述时钟引线框具有2个分支的前端，
上述第1导线连接上述时钟引线框的1个上述前端和上述第1时钟缓冲器，
上述第2导线连接上述时钟引线框的另1个上述前端和上述第2时钟缓冲器。
8.权利要求6记载的通信模块，其特征在于：
上述时钟引线框具有2个分支的前端，
上述数据引线框具有2个分支的前端，
上述第1导线连接上述时钟引线框的1个上述前端和上述第1时钟缓冲器，
上述第2导线连接上述时钟引线框的另1个上述前端和上述第2时钟缓冲器。
上述第3导线连接上述数据引线框的1个上述前端和上述第1数据缓冲器，
上述第4导线连接上述数据引线框的另1个上述前端和上述第2数据缓冲器。
9.一种收发器集成电路，其特征在于，具有：
实现分别符合时钟频率、总线仲裁和协议形式相互不同的第1和第2标准的接口的第1和第2功能模块；
时钟缓冲器；
连接在上述时钟缓冲器和上述第1功能模块之间来传输符合上述第1标准的第1时钟信号的第1时钟线；
连接在上述时钟缓冲器和上述第2功能模块之间来传输符合上述第2标准的第2时钟信号的第2时钟线。
10.权利要求9记载的收发器集成电路，其特征在于，进而具有：
数据缓冲器；
连接在上述数据缓冲器和上述第1功能模块之间来传输符合上述第1标准的第1数据的第1数据线；
连接在上述数据缓冲器和上述第2功能模块之间来传输符合上述第2标准的第2数据的第2数据线。
11.一种收发器集成电路，其特征在于，具有：
实现分别符合时钟频率、总线仲裁和协议形式相互不同的第1和第2标准的接口的第1和第2功能模块；
时钟引线框；
第1和第2时钟缓冲器；
连接在上述第1时钟缓冲器和上述第1功能模块之间来传输符合上述第1标准的第1时钟信号的第1时钟线；
连接在上述第2时钟缓冲器和上述第2功能模块之间来传输符合上述第2标准的第2时钟信号的第2时钟线。
连接上述时钟引线框和上述第1时钟缓冲器的第1导线；
连接上述时钟引线框和上述第2时钟缓冲器的第2导线。
12.权利要求11记载的收发器集成电路，其特征在于，进而具有：
数据引线框；
第1和第2数据缓冲器；
连接在上述第1数据缓冲器和上述第1功能模块之间来传输符合上述第1标准的第1数据的第1数据线；
连接在上述数据缓冲器和上述第2功能模块之间来传输符合上述第2标准的第2数据的第2数据线；
连接上述数据引线框和上述第1数据缓冲器的第3导线；
连接上述数据引线框和上述第2数据缓冲器的第4导线。
13.权利要求11记载的收发器集成电路，其特征在于：
上述时钟引线框具有2个分支的前端，
上述第1导线连接上述时钟引线框的1个上述前端和上述第1时钟缓冲器，
上述第2导线连接上述时钟引线框的另1个上述前端和上述第2时钟缓冲器。
14.权利要求12记载的收发器集成电路，其特征在于：
上述时钟引线框具有2个分支的前端，
上述数据引线框具有2个分支的前端，
上述第1导线连接上述时钟引线框的1个上述前端和上述第1时钟缓冲器，
上述第2导线连接上述时钟引线框的另1个上述前端和上述第2时钟缓冲器。
上述第3导线连接上述数据引线框的1个上述前端和上述第1数据缓冲器，
上述第4导线连接上述数据引线框的另1个上述前端和上述第2数据缓冲器。
CNA2003101206874A 2003-03-13 2003-12-18 通信模块和收发器集成电路 Pending CN1530846A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP67890/2003 2003-03-13
JP2003067890A JP2004282204A (ja) 2003-03-13 2003-03-13 通信モジュール及びトランシーバ集積回路

Publications (1)

Publication Number Publication Date
CN1530846A true CN1530846A (zh) 2004-09-22

Family

ID=32923674

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2003101206874A Pending CN1530846A (zh) 2003-03-13 2003-12-18 通信模块和收发器集成电路

Country Status (6)

Country Link
US (1) US20040180628A1 (zh)
JP (1) JP2004282204A (zh)
KR (1) KR20040080901A (zh)
CN (1) CN1530846A (zh)
DE (1) DE10359608A1 (zh)
TW (1) TW200418287A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010021109A1 (ja) 2008-08-20 2010-02-25 パナソニック株式会社 通信装置、テレビジョン受像機、及び再生装置
CN102291423B (zh) * 2011-05-12 2013-08-14 福建星网锐捷网络有限公司 控制物理层芯片的方法及控制电路
JP6197447B2 (ja) * 2013-07-29 2017-09-20 住友電気工業株式会社 光トランシーバ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6253268B1 (en) * 1999-01-15 2001-06-26 Telefonaktiebolaget L M Ericsson (Publ) Method and system for multiplexing a second interface on an I2C interface
US6694394B1 (en) * 1999-12-23 2004-02-17 Yuval Bachrach Physical layer and data link interface with PHY detection
US6581113B1 (en) * 1999-12-29 2003-06-17 Advanced Micro Devices, Inc. Apparatus and method for transferring frame data between a host system memory and a network interface buffer memory employing transmit descriptors without transmit status information
US6598111B1 (en) * 2000-09-19 2003-07-22 Texas Instruments Incorporated Backplane physical layer controller
US20040028164A1 (en) * 2002-08-07 2004-02-12 Hongtao Jiang System and method for data transition control in a multirate communication system
US6906426B2 (en) * 2002-08-07 2005-06-14 Broadcom Corporation Transceiver having shadow memory facilitating on-transceiver collection and communication of local parameters
US8230114B2 (en) * 2002-08-07 2012-07-24 Broadcom Corporation System and method for implementing a single chip having a multiple sub-layer PHY

Also Published As

Publication number Publication date
KR20040080901A (ko) 2004-09-20
DE10359608A1 (de) 2004-09-30
US20040180628A1 (en) 2004-09-16
TW200418287A (en) 2004-09-16
JP2004282204A (ja) 2004-10-07

Similar Documents

Publication Publication Date Title
CN1123162C (zh) 电子装置和桥站
CN101069174A (zh) 用于同步数据通信量的数据处理系统和方法
DE112004002503T5 (de) Serielle Ethernet Gerät-zu-Gerät-Verbindung
CN1652098A (zh) 总线装置及其方法
CN101039148A (zh) 一种光模块及其支持ge光口和fe光口的方法、网络设备
CN1831803A (zh) 具有主节点和从节点的电子装置系统
CN1573719A (zh) 串行互连时间要求高的数字设备的串行总线接口和方法
CN107622032A (zh) 一种i2c总线的三线扩展方法及电路
CN113326218A (zh) 一种通信与调试设备电路及应用其的嵌入式智能计算系统
CN1731754A (zh) 一种适用于强电磁干扰环境下的高性能光纤can通讯系统
CN1731788A (zh) 一种通信设备的接口及使用该接口的接口转换器
CN1530846A (zh) 通信模块和收发器集成电路
CN1485913A (zh) 多芯片模块及其测试方法
CN208656791U (zh) 一种车载以太网开发测试平台
CN1731370A (zh) 光模块寻址装置及其方法
CN111274193A (zh) 数据处理装置及方法
Chen et al. An FPGA-Based Verification Platform for High-Speed Interface IPs
CN1558305A (zh) 一种总线式通用串行总线复用器
CN1889401A (zh) 一种在线识别小封装可热插拔电模块的方法
CN217157097U (zh) 一种用于实现多master优先级控制输出的双总线电路
CN1804673A (zh) 650nm塑料光纤传输系统
CN1682496A (zh) 确定无线网络中的父入口的方法和对应的入口设备
CN111625487B (zh) 一种spi通信系统及其通信方法
CN114422294B (zh) 一种FlexRay总线与BLVDS总线之间数据交互的装置
CN1777171A (zh) 通信设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication