CN1831803A - 具有主节点和从节点的电子装置系统 - Google Patents

具有主节点和从节点的电子装置系统 Download PDF

Info

Publication number
CN1831803A
CN1831803A CNA2005100900171A CN200510090017A CN1831803A CN 1831803 A CN1831803 A CN 1831803A CN A2005100900171 A CNA2005100900171 A CN A2005100900171A CN 200510090017 A CN200510090017 A CN 200510090017A CN 1831803 A CN1831803 A CN 1831803A
Authority
CN
China
Prior art keywords
node
address
switch
controller
electronic apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100900171A
Other languages
English (en)
Inventor
畠守秀英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1831803A publication Critical patent/CN1831803A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)

Abstract

具有主节点和从节点的电子装置系统。所公开的电子装置系统包括：至少一(1)个主节点；和通过I2C接口连接到该至少一(1)个主节点的多个从节点，其中为所述多个从节点中的各从节点设置的从地址相互之间具有两(2)位或更大的地址距离。

Description

具有主节点和从节点的电子装置系统
技术领域
本发明总体上涉及在具有主节点和从节点的电子装置系统中设定地址的方法。更具体地，本发明涉及电子装置系统(该电子装置系统通过使用总线串行通信系统使至少一(1)个主节点与多个从节点相连接)中的从节点的地址设定。
背景技术
作为一种通过公共总线连接多个设备或电路板的系统，已知一种配置，其通过使用总线串行通信使至少一(1)个主节点与多个从节点相连接。对于这样的配置，进一步提出了使用由Philips公司开发的I2C(I平方C)总线来实现串行通信系统。(THE I2C-BUS SPECIFICATION VERSION2.1 January 2000，published by Philips Semiconductors Inc(Philips半导体公司2000年1月发布的2.1版“I2C总线规范”))
换言之，如图1所示，在串行通信系统中，将设备SL1到SLn或多个从节点通过两(2)根信号线(SDA(串行数据)和SCL(串行时钟))串联连接到设备MS1，该MS1是所述至少一(1)个主节点。
在这种使用I2C(I平方C)总线的网络中，主节点MS控制所有通信，并且各个从节点SL不能向主节点发送通信请求或与其它从节点通信。为了从主节点MS设备向各个从节点SL设备(下文，简称为I2C设备)发送数据，必须为每个设备添加标识ID。
图2示出了对多个I2C设备分配从地址的示例。为I2C设备SL1、SL2和SL3中的每一个添加修改了一(1)位的地址，例如“1010 000”、“1010001”和“1010 010”。因此，如图3所示，如果从主设备MS1发送“1010000”作为访问目的地址，则该地址与设定给I2C设备SL1的地址相同，并且仅使得该I2C设备SL1能够发送和接收。
对于这种使用I2C总线的串行通信系统，现有技术(日本专利申请特开第2001-134525号)提出了管理每个节点的ID(地址)的方法。如果串联连接了多个可选设备，则日本专利申请特开第2001-134525号中描述的发明使用I2C总线。此外，通过使用逆变器(inverter)对两级可选设备设定一位ID，简化了地址设定。
作为另选技术，日本专利申请特开第2001-134525号示出了通过管理主节点在从节点中设定ID的历史，使得能够检查ID是否正确来避免向多个节点重复添加相同的ID的错误。
如上所述，为了主节点MS设备访问从节点SL设备，必须指定从地址。然而，由于固件缺陷、导线故障等原因，可能因一位修改而发行了非预期的从地址。
例如，如图4所示，当主节点设备MS1实际应该访问具有地址“1010000”的从节点时，如果地址被改变为地址“1010 001”，并且被不恰当的传送，则主节点设备MS1将不能访问信息实际想要发送到和想从其发送的I2C设备SL1，而将访问对应于错误地址“1010 001”的I2C设备SL2(其与SL1不同)。
如果I2C设备SL1负责控制系统，则系统的操作是没有保证的。例如，如果设备具有例如激活接通电源或关闭电源的处理的切换功能，则严重影响了系统操作。
然而，在上述现有技术(Philips半导体公司2000年1月发布的2.1版“I2C总线规范”和日本专利申请特开第2001-175584号和第2001-134525号)中既没有指出也没有公开对这样的问题的解决办法。
发明内容
因此，本发明的目的是提供一种具有主节点和从节点的电子装置系统，该系统使用I2C从地址分配来避免由于上述错误地址生成而引起的对访问目的地的错误设定。
为了实现上述的目的，根据本发明的第一方面，提供了一种电子装置系统，其包括至少一(1)个主节点；和通过I2C接口连接到该至少一(1)个主节点的多个从节点，其中为所述多个从节点中的每个节点备设置的从地址相互间具有两(2)位或更大的地址距离。
为了实现上述目的，根据本发明的第二方面，提供了一种电子装置系统，其包括：I2C控制器；具有多个通道端口的开关，该开关通过I2C接口连接到该I2C控制器；和连接到所述多个通道端口中的每一个的多组从节点，其中为属于所述多个组的每一组的多个从节点中的每一从节点备设置的从地址相互间具有两(2)位或更大的地址距离。
本发明的电子装置系统还包括可操作以控制I2C控制器的处理器。在这种情况下，根据来自该处理器的命令，所述I2C控制器可以发送包括开关的从节点地址和选中和连接了哪一个通道的通知的帧，然后发送这样的帧，该帧包括属于所选择和连接的通道端口的组的多个从节点中的一个从节点的从节点地址，从而使得能够访问具有该从节点地址的从节点。
为了实现上述的目的，根据本发明的第三方面，提供了一种电子装置系统，其包括I2C控制器；具有多个通道端口的第一开关，该第一开关通过I2C接口连接到该I2C控制器；和连接到该第一开关的多个通道端口的各通道端口的多个板，其中该多个板中的每一板包括具有多个通道端口的第二开关和连接到该第二开关的多个通道端口中的每一个的多组从节点，并且其中为属于所述多个组中的每个组的多个从节点中的每个从节点设置的从地址相互之间具有两(2)位或更大的地址距离。
因此，本发明可以避免由于一位误差导致的错误寻址，以及非所需设备的错误操作，并提高了通信系统的可信性。
附图说明
结合附图，从下面的详细说明中，本发明的上述的和其它的目的、方面、特征和优点将变得更加明显，其中：
图1是描述了串行通信系统的图；
图2是显示对多个I2C设备分配从地址的示例的图；
图3是描述从主节点访问I2C设备SL1的图；
图4是描述当主节点实际应该访问的从节点的地址生成错误时的情况的图；
图5是描述本发明的基本概念的图；
图6是描述当从节点被倒置一(1)位时通过从节点的发送和接收的不可能性的图；
图7是应用本发明的信息处理系统的第一实施例结构框图；
图8是描述2000年1月Philips半导体公司发行的“I2C总线规范”2.1版中公开的信号帧的示例的图；
图9是应用本发明的信息处理系统的第二实施例结构框图；
图10是放大和显示作为图9中的板的示例的板3C的视图。
具体实施方式
现在将参照附图说明本发明的实施例。实施例是为了理解本发明，本发明的技术范围不限于此。
图5是描述本发明的基本概念的图，其分配从节点地址使得每个地址变化至少两(2)位。换句话说，作为示例，设置给从节点设备SL1的地址“1010 000”、设定给从节点设备SL2的地址“1010 011”和设定给从节点设备SL3的地址“1010 101”中相互之间存在着至少两(2)位的地址距离。
因为这样的特征(相互之间至少存在两(2)位的地址距离)，如图6所示，如果从地址被反转了一(1)位，则没有从设备可以进行发送和接收。在这种情况下，尽管不能进行实际想要的控制，但是可以避免由于访问其它设备对本系统的影响。这样，可以提高系统控制的接口的可信性。
实施例1
图7是应用本发明的信息处理系统的第一实施例的结构框图。
图7所示的信息处理系统是服务器系统的示例并且具有：控制整个系统的系统控制单元1；和IO板3，其通过I2C接口2与该系统控制单元1相连接，并对应于该服务器系统的输入-输出设备单元。
所述IO板3安装有用于控制和监视的各种I2C设备、可以由I2C控制的芯片组和IO控制器设备。另一方面，系统控制单元1安装有监视和控制系统的处理器10和连接到该处理器10以控制I2C设备的I2C控制器11。
该I2C控制器11通过I2C接口与IO板3上的I2C设备连接，并且由控制I2C控制器11的系统控制单元1的处理器10控制IO板3上的I2C设备。
在IO板3上，具有开关功能的I2C设备30(下文，简称为开关)使得多个受控接口(图7中的通道CH#0到#7)的一(1)个通道有效。
此时，未涉及(操作)其它通道CH。逻辑上，系统控制(I2C)接口对于各个通道是独立的。因此，可以为不同的通道设置相同的地址或具有仅仅一位差别的地址。
一(1)个开关30或I2C设备存在并且被分配有I2C地址(图中的示例是“1110 000”)。因此，对该开关30的访问符合I2C协议。
在图7中，根据本发明，将由任意通道控制的I2C设备和开关30的IO板3的地址设置为使得所有的地址变化至少两(2)位或更大。这样，当访问由任意通道CH控制的I2C设备时，如果该I2C地址和想要的设备有一(1)位的差别，则不会访问其它的设备。
例如，尽管如果不恰当地操作不想要的芯片可能会严重影响系统，但是通过应用本发明可以避免这样的影响的可能性。
这样，通过使用本发明的地址分配方法，可以提高使用I2C设备的系统控制接口的可信性。
图8是描述Philips半导体公司2000年1月发布的2.1版“I2C总线规范”中公开的信号帧的示例的图。对使用这样的帧访问从节点SL的示例进行了说明。首先描述图8的帧的构成，帧的阴影区域是从主节点MS发送到从节点的SL的信号区域，其它的白色区域是从从节点SL发送到主节点的MS的信号区域。此外，在图8中，符号A、/A是从节点SL到主节点MS的确认信号和否定确认信号(negative acknowledgementsignal)。符号S是启始位，符号P是停止位。
假设当访问属于通道#1的芯片组3时的示例，处理器10控制I2C控制单元11以使得开关30被选择并切换到通道#1。
响应于该控制，该I2C控制单元11将开关30的地址“1110#000”设置给图8的帧的从地址区域，还将CH#1的通道选择命令设置并发送到随后的数据区域。
这样，所述开关30接收了该帧并依据CH#1的通道选择命令转换开关以在下属于CH#1的组中选择从节点。
然后，所述I2C控制单元11将地址“1010 010”设置给图8的帧的从地址区域。此时，将地址“1010 010”仅分配给属于CH#1的组的一个从节点。尽管与属于其它通道的从节点具有相同的地址，但是由于通过开关30选择通道CH#1所以不会发生冲突。
此外，因为将至少有两(2)位或更大差别的地址设置给各个属于相同通道Ch组的从节点，所以将不会由于一位错误而选中其它从节点。
图9是应用本发明的信息处理系统的第二实施例的结构框图。上面的第一实施例被配置为使得系统控制单元1连接到单个IO板3。另一方面，该第二实施例被配置为使得系统控制单元1连接到多个IO板3a到3h。
图10是放大和显示IO板3a到3h中的一个(例如图9中的板3C)的细节的视图。
系统控制单元1中的处理器10具有自己的I2C端口#1和#2并且是控制通过I2C接口连接到端口#1和#2的从节点的主节点。
开关12根据来自处理器10的命令选择并连接到通道Ch#0到#2中的一个。在连接到开关12的板3a、3b和3c中，仅仅所选出并连接的板可以与作为主节点的处理器通信。板3d直接连接到处理器10的I2C端口#2以成为从节点。
另一方面，I2C控制器11a到11d根据与I2C接口不同的规范与处理器10连接。此外，板3e到3h中的每一个通过I2C控制器11a到11d连接到I2C控制器11a到11d。因此，I2C控制器11a到11d分别是从节点板3e到3h的主节点。
在图9所示的示例中，尽管板3a到3h具有拥有相同地址“1110 000”的I2C开关，但是因为各个板连接到不同的通道或不同的I2C控制器，所以不会发生冲突。
图10是放大和显示作为板的示例的板3C的图。对于具有从地址“1110 000”的开关13，多个从节点连接到通道端口ch#0、#1或#2的每个组下。
在连接到通道端口#0、#1和#2的组中，可以将相同的从节点地址设置给多个从节点。然而，根据本发明，在连接到相同的通道端口的从节点中，设置了相互之间变化两(2)位或更多位的地址。这样，对于一位地址错误，可以避免访问不想发送和接收的非预期的从节点的可能性。
如上所述，根据附图，通过应用本发明，对于一位地址错误，可以避免访问错误从节点，并且可以提高电子装置的可信性。因此，本发明对工业做出了巨大贡献。
虽然这里详细说明了本发明的图示的当前优选实施例，但应该理解本发明的原理可以被不同地具体实现和应用，并且所附权利要求意在被构建为包括这些变型，但目前现有技术限定的除外。
本申请基于并且要求2005年3月7日提交的在先日本专利申请第2005-62998号的优先权，通过引用并入其全部内容。

Claims (4)

1、一种电子装置系统，包括：
至少一(1)个主节点；和
通过I2C接口连接到该至少一(1)个主节点的多个从节点，
其中为所述多个从节点中的各从节点设置的从地址相互之间具有两(2)位或更大的地址距离。
2、一种电子装置系统，其包括：
I2C控制器；
具有多个通道端口的开关，该开关通过I2C接口连接到所述I2C控制器；和
连接到所述多个通道端口中的每一个通道端口的多组从节点，
其中为属于所述多个组中的各组的多个从节点中的各从节点设置的从地址相互之间具有两(2)位或更大的地址距离。
3、根据权利要求2所述的电子装置系统，还包括可操作以控制I2C控制器的处理器，
其中，根据来自该处理器的命令，所述I2C控制器发送包括开关的从节点地址和选中和连接了哪一个通道端口的通知的帧，并且
其中所述I2C控制器然后发送这样的帧：该帧包括属于所选出并连接的通道端口的组的多个从节点中的一个从节点的从节点地址，从而使得能够访问具有该从节点地址的从节点。
4、一种电子装置系统，其包括：
I2C控制器；
具有多个通道端口的第一开关，该第一开关通过I2C接口连接到所述I2C控制器；和
连接到该第一开关的多个通道端口中的各通道端口的多个板，
其中该多个板中的每一板包括具有多个通道端口的第二开关和连接到该第二开关的多个通道端口中的各通道端口的多组从节点，并且
其中，为属于所述多个组中的每一组的多个从节点中的每个从节点设置的从地址相互之间具有两(2)位或更大的地址距离。
CNA2005100900171A 2005-03-07 2005-08-09 具有主节点和从节点的电子装置系统 Pending CN1831803A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005062998A JP2006244416A (ja) 2005-03-07 2005-03-07 マスターノード及びスレーブノードを有する電子装置システム
JP2005062998 2005-03-07

Publications (1)

Publication Number Publication Date
CN1831803A true CN1831803A (zh) 2006-09-13

Family

ID=35169933

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100900171A Pending CN1831803A (zh) 2005-03-07 2005-08-09 具有主节点和从节点的电子装置系统

Country Status (5)

Country Link
US (1) US20060200605A1 (zh)
EP (1) EP1701271A1 (zh)
JP (1) JP2006244416A (zh)
KR (1) KR100729692B1 (zh)
CN (1) CN1831803A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582824B (zh) * 2008-05-13 2014-06-18 施耐德电器工业公司 关于控制局域网总线从节点设备的节点号自动分配方法
WO2017143578A1 (en) * 2016-02-26 2017-08-31 Micro Motion, Inc. Communicating with two or more slaves

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100583072C (zh) * 2006-10-13 2010-01-20 鸿富锦精密工业（深圳）有限公司 控制器、地址控制方法及使用其的总线数据传输系统
US7739435B2 (en) * 2006-12-29 2010-06-15 Texas Instruments Incorporated System and method for enhancing I2C bus data rate
DE102007051170B3 (de) * 2007-10-25 2009-04-23 Fujitsu Siemens Computers Gmbh Server mit einer Schnittstelle zum Anschluss an ein Serversystem und Serversystem
US8571021B2 (en) * 2009-06-10 2013-10-29 Microchip Technology Incorporated Packet based data transmission with reduced data size
JP5476117B2 (ja) * 2009-12-24 2014-04-23 株式会社ソフイア 遊技機
JP5480614B2 (ja) * 2009-12-24 2014-04-23 株式会社ソフイア 遊技機
JP4810616B1 (ja) * 2010-04-28 2011-11-09 株式会社東芝 制御システム及び制御方法
US20120066423A1 (en) * 2010-09-13 2012-03-15 Boon Siang Choo Inter-integrated circuit bus multicasting
JP2012244493A (ja) * 2011-05-20 2012-12-10 Mitsubishi Electric Corp シリアル通信装置
KR20130050787A (ko) * 2011-11-08 2013-05-16 포항공과대학교 산학협력단 슬레이브 디바이스의 논리적 주소 할당 장치 및 인식 방법
KR101442955B1 (ko) * 2013-02-01 2014-09-23 오텍캐리어 주식회사 쇼케이스 시스템 및 그의 통신 어드레스 설정 방법
KR102450553B1 (ko) 2015-06-04 2022-10-05 삼성전자주식회사 저장 장치 및 그것을 내장한 메인 보드 및 그것의 자가 진단 방법
KR102545228B1 (ko) * 2018-04-18 2023-06-20 에스케이하이닉스 주식회사 컴퓨팅 시스템 및 그것을 포함하는 데이터 처리 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980076883A (ko) * 1997-04-15 1998-11-16 김영환 I2c 버스의 주소 공간 확장을 위한 동적 주소 배치 장치 및 그 제어 방법
KR100224965B1 (ko) * 1997-07-10 1999-10-15 윤종용 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
KR100256965B1 (ko) * 1997-12-30 2000-05-15 윤종용 어드레스 버스의 1 비트 오류 자동 수정 회로 및 방법
JP2001134525A (ja) 1999-11-01 2001-05-18 Ricoh Co Ltd Ｉｄ発生装置
US6728908B1 (en) * 1999-11-18 2004-04-27 California Institute Of Technology I2C bus protocol controller with fault tolerance
JP2001175584A (ja) 1999-12-16 2001-06-29 Ricoh Co Ltd オプション機器の制御方法
US6874052B1 (en) * 2000-09-29 2005-03-29 Lucent Technologies Inc. Expansion bridge apparatus and method for an I2C bus
US20040255070A1 (en) * 2003-06-12 2004-12-16 Larson Thane M. Inter-integrated circuit router for supporting independent transmission rates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582824B (zh) * 2008-05-13 2014-06-18 施耐德电器工业公司 关于控制局域网总线从节点设备的节点号自动分配方法
WO2017143578A1 (en) * 2016-02-26 2017-08-31 Micro Motion, Inc. Communicating with two or more slaves

Also Published As

Publication number Publication date
JP2006244416A (ja) 2006-09-14
US20060200605A1 (en) 2006-09-07
EP1701271A1 (en) 2006-09-13
KR20060097532A (ko) 2006-09-14
KR100729692B1 (ko) 2007-06-18

Similar Documents

Publication Publication Date Title
CN1831803A (zh) 具有主节点和从节点的电子装置系统
CN1808406A (zh) 监控控制器和PCI Express设备间信道数量的方法和装置
CN1831802A (zh) 将模块耦合到互连上的管理控制器的方法和装置
CN1122392C (zh) 总线主控器转换装置和驱动冗余总线主控器的方法
CN1960261A (zh) 一种获取单板的物理槽位号和槽位类型的方法及系统
CN1704890A (zh) 具有并行接口连接器的存储设备
CN1514622A (zh) 互连带有异构结构的网络处理器
CN1591377A (zh) 用于与可编程逻辑设备通信的装置和方法
CN1485913A (zh) 多芯片模块及其测试方法
CN1622069A (zh) 实现多个主动装置对单一总线上从动装置进行存取的设备
CN1968075A (zh) 一种分布式热备份逻辑设备及主备板设置方法
CN101052136A (zh) 一种背板及实现方法
CN1731370A (zh) 光模块寻址装置及其方法
CN101064629A (zh) 实现虚拟远程设备的系统及其方法
CN1991811A (zh) 主模块、功能模块和电子器件以及标识数据设定方法
CN1111785C (zh) 可编程控制器系统和在该系统中切换主板功能的方法
CN1189822C (zh) 一种异常逻辑业务仿真测试装置
CN1908848A (zh) 一种时钟系统
CN1820241A (zh) 装置识别
CN1722933A (zh) 背板布线方法
CN100341297C (zh) 总线交换方法以及总线交换器
CN1324922C (zh) 码分多址通信系统中基带信号处理子系统的测试装置
CN1185587C (zh) 电子设备和计算机系统
CN1852198A (zh) 一种实现节点间通信的方法和系统
CN1229952A (zh) 半导体集成电路的数据传送电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication