CN1908848A - 一种时钟系统 - Google Patents
一种时钟系统 Download PDFInfo
- Publication number
- CN1908848A CN1908848A CN 200610036880 CN200610036880A CN1908848A CN 1908848 A CN1908848 A CN 1908848A CN 200610036880 CN200610036880 CN 200610036880 CN 200610036880 A CN200610036880 A CN 200610036880A CN 1908848 A CN1908848 A CN 1908848A
- Authority
- CN
- China
- Prior art keywords
- clock
- module
- source
- cable
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Clocks (AREA)
Abstract
本发明公开了一种时钟系统，包括：第一时钟驱动模块，用于提供至少一条第一源时钟信号线，该第一源时钟信号线中至少一个为主用源时钟信号线或备用源时钟信号线；第二时钟驱动模块，提供至少一条第二源时钟信号线，该第二源时钟信号线中至少一个为主用源时钟信号线或备用源时钟信号线；同步时钟模块，与第一源时钟信号线和第二源时钟信号线相连接，提供时钟信号；其中，在所述第一时钟源信号线和第二时钟源信号线的总和中，包括3个以上的主用源时钟信号线和3个以上的备用源时钟信号线。本发明可将ATCA规范中提供最多3套时钟信号扩充至最多6套时钟信号；可更好地实现时钟备份功能，提高系统可靠性；且系统时钟信号的输出阻抗匹配容易实现。
Description
技术领域
本发明涉及高级电信计算结构(ATCA)系统技术领域，尤其是涉及其中的一种时钟系统。
背景技术
2002年底，全球PCI工业计算机制造组织(PCI Industrial ComputersManufacturers Group，PICMG)发布了PICMG3.0规范一高级电信计算结构(Advanced Telecom Computing Architecture，ATCA)，该ATCA为一个满足高吞吐量、高可靠性的下一代计算机平台标准。
在PICMG3.0(ATCA)规范中，定义了3套时钟信号，且时钟信号定义在J20/P20连接器上，详见下表一：
表一
| 列号 | J20/P20连接器信号定义 | |||||||
| AB | CD | EF | GH | |||||
| 1 | CLK1A+ | CLK1A- | CLK1B+ | CLK1B- | CLK2A+ | CLK2A- | CLK2B+ | CLK2B- |
| 2 | CLK3A+ | CLK3A- | CLK3B+ | CLK3B- | ||||
由表一可知，在ATCA规范中，定义了3套时钟信号在J20/P20连接器的位置，但是并未定义时钟信号的频率等信息；并且，每套时钟信号被分为A、B两组，即主、备两组时钟信号。
另外，由于每块单板(包括节点板和交换单板)的时钟接口设计相同，因此，包括时钟驱动模块的单板可以位于ATCA系统中的任意槽位，且每块时钟驱动模块并行连接在ATCA系统中；每路时钟信号均设计为主、备两组时钟信号，因此在支持冗余设计的情况下，ATCA系统最多只能提供3套时钟信号。请参见图1所示的时钟的拓扑结构示意图。
然而，在实际应用中，根据ATCA规范定义所能够最多提供的3套时钟信号往往难于满足ATCA系统的设计需要；另外，由于时钟驱动模块可以位于ATCA系统中的任意槽位，导致每个时钟驱动模块的负载、走线长度不一致，从而为解决每个时钟驱动模块的输出阻抗匹配带来难题。
发明内容
本发明解决的技术问题是提供一种时钟系统，其可产生多于3套的系统时钟信号，能更好的满足工程实际需要及备份需要。
为解决上述问题，本发明提供一种时钟系统，包括：
第一时钟驱动模块，用于提供至少一条第一源时钟信号线，所述第一源时钟信号线中至少一个为主用源时钟信号线或备用源时钟信号线；
第二时钟驱动模块，用于提供至少一条第二源时钟信号线，所述第二源时钟信号线中至少一个为主用源时钟信号线或备用源时钟信号线；
至少一个同步时钟模块，通过总线方式，与第一时钟驱动模块的第一源时钟信号线和第二时钟驱动模块的第二源时钟信号线相连接，用于提供时钟信号；
其中，在所述第一时钟源信号线和第二时钟源信号线的总和中，包括3个以上的主用源时钟信号线和3个以上的备用源时钟信号线。
其中，所述第一时钟驱动模块和第二时钟驱动模块分别位于一个交换单板上。
其中，所述同步时钟模块位于节点板上。
其中，所述同步时钟模块通过一个时钟连接器和一个保留连接器分别与第一源时钟信号线及第二源时钟信号线中的主用源时钟信号线或备用源时钟信号线相连接。
相应地，本发明还提供了一种时钟系统，包括两个第一电路板和至少一个第二电路板，所述第一电路板分别设置有主用时钟驱动模块或备用时钟驱动模块，所述第二电路板设置有至少一个同步时钟模块，其中：
主用时钟驱动模块，提供多于3条的主用源时钟信号线；
备用时钟驱动模块，提供多于3条的备用源时钟信号线；
同步时钟模块，分别与主用时钟驱动模块和备用时钟驱动模块通过总线方式相连接，提供时钟信号。
其中，所述第一电路板为交换单板。
其中，所述第二电路板为节点板。
其中，所述第一时钟模块还包括主备指示子模块，用于同步时钟模块提供主备指示信号。
其中，所述第二时钟模块包括主备指示子模块，用于向同步时钟模块提供主备指示信号。
其中，所述同步时钟模块通过一个时钟连接器和一个保留连接器分别与主用时钟模块的主用源时钟信号线、备用时钟模块的备用源时钟信号线相连接。
与现有技术相比，本发明具有以下有益效果：
本发明利用两个时钟驱动模块进行时钟扩充，将ATCA规范中提供最多3套时钟信号扩充至最多6套时钟信号，可更好的满足工程实际对时钟信号的要求；
另外，将两个时钟驱动模块在设计上分为为主用驱动模块和备用驱动模块，并增加主备指示信号来指示当前哪个时钟驱动模块为主用驱动模块，更好的实现时钟备份功能，在任何一个时钟驱动模块出现故障的时候另一个时钟驱动模块可以为系统提供时钟，提高系统可靠性。
再者，在实际应用中，由于将两个时钟驱动模块(所述第一时钟驱动模块和所述第二时钟驱动模块)分别位于ATCA系统中的固定的两个交换槽位中，且根据ATCA规范，该两个交换槽位排列于ATCA系统中槽位的正中位置，其到负载的走线长度相等，因此，时钟信号的输出阻抗匹配容易实现。
附图说明
图1是ATCA规范中时钟的拓扑结构示意图；
图2是本发明的时钟系统的第一实施例的结构示意图；
图3是本发明的时钟系统的第二实施例的结构示意图。
具体实施方式
本发明的关键在于，将时钟驱动固定于高级电信计算结构中的交换板上，由两个交换板共同提供时钟驱动，从而可以为系统提供多于3套的时钟。
本发明提供了一种时钟系统，其可利用高级电信计算结构中的两个交换板提供时钟信号，请参见图2所示，是本发明的第一实施例的结构示意图。其至少包括位于第一交换单板1上的第一时钟驱动模块10、位于第二交换单板2上的第二时钟驱动模块20；与该第一交换单板1和第二交换单板2通过总线方式连接的至少一个节点板3上的至少一个同步时钟模块30。第一时钟驱动模块10和第二时钟驱动模块20可提供时钟源信号。
第一时钟驱动模块1作为主用时钟驱动模块，其通过第一源时钟线11可提供多于4至6套的主用时钟信号；第二时钟驱动模块2作为备用时钟驱动模块，其通过第一源时钟线11可提供多于4至6套的备用时钟信号。
节点板3中包括的同步时钟模块30，用于向该节点板上/或者与该节点板相连的装置提供时钟，其通过总线方式，与第一时钟驱动模块10的第一源时钟信号线11和第二时钟驱动模块20的第二源时钟信号线21相连接。具体来说，所述同步时钟模块30是通过背板(未画出)上的一个时钟连接器31和一个保留连接器32分别与所述第一源时钟信号线11、第二源时钟信号线21相连接，所述时钟连接器31及保留连接器32均为节点槽位连接器。
在实际应用中，所述第一时钟驱动模块10及第二时钟驱动模块20，分别电连接于交换背板两个交换槽位中，用于根据高级电信计算结构规范在J20/P20连接器上定义时钟信号以分别提供主时钟信号和备用时钟信号。所述主用的第一驱动模块10以及所述备用的第二时钟驱动模块20的J20/P20连接器上的信号定义具体请参见表二和表三所示，其中每套时钟包括A、B两组时钟信号，分别代表主时钟信号和备用时钟信号：
表二
| 列号 | J20/P20连接器信号定义 | |||||||
| AB | CD | EF | GH | |||||
| 1 | CLK1A+ | CLK1A- | CLK2A+ | CLK2A- | CLK3A+ | CLK3A- | CLK4A+ | CLK4A- |
| 2 | CLK5A+ | CLK5A- | CLK6A+ | CLK6A- | ||||
表三
| 列 | J20/P20连接器信号定义 |
| 号 | AB | CD | EF | GH | ||||
| 1 | CLK1B+ | CLK1B- | CLK2B+ | CLK2B- | CLK3B+ | CLK3B- | CLK4B+ | CLK4B- |
| 2 | CLK5B+ | CLK5B- | CLK6B+ | CLK6B- | ||||
由表二和表三可知，所述的第一时钟驱动模块提供6套主用时钟信号，第二时钟驱动模块提供6套备用时钟信号。所述第一时钟驱动模块10以及所述第二时钟驱动模块20对外提供的时钟信号符合ATCA规范。可将现有ATCA规范中定义的3套时钟最多扩充至6套时钟信号(CLK1至CLK6)
较佳地，所述第一时钟驱动模块10还包括主备指示子模块100，用于向系统提供主备指示信号，所述主备指示信号用于向同步时钟模块30指示哪个时钟驱动模块处于主用状态。处于主用状态的时钟驱动模块是当前系统时钟源信号的真正提供者，当主用时钟驱动模块出现故障的时候，备用时钟驱动模块发挥作用，为系统提供时钟源信号。在实际应用中，是将第一时钟驱动模块10的第一源时钟线11中的一根输出该主备指示信号。同理，第二时钟驱动模块20中也可包括一主备指示子模块200。如图2所示，通过这种方式的设置，系统可以提供5套时钟信号，以及1个主备指示信号。
对于背板的设计，根据ATCA规范，ATCA系统的背板包括两个交换槽位，其余槽位为节点板槽位。以最常见的具有14个槽位的ATCA系统为例，在ATCA系统主板上，从右至左依次排列1至14号槽位，其中，第7、8号槽位为交换槽位，其他槽位均为节点板槽位。因此，所述第一时钟驱动模块10以及所述第二时钟驱动模块20分别电性插接于背板的第7、8号槽位中。
所述节点板槽位用于插接为ATCA系统提供业务扩充的节点板3，因此，相对而言，所述节点板3为所述第一时钟驱动模块10以及第二时钟驱动模块20的负载，即所述第一时钟驱动模块10以及所述第二时钟驱动模块20为所述节点板3提供时钟信号。
所述节点板上的同步时钟模块30与背板上节点槽位连接器相连接，所述的节点槽位连接器需要提供12条时钟信号线，其连接器设计如下表四所示：
表四
| 列号 | J23/P23连接器信号定义 | |||||||
| AB | CD | EF | GH | |||||
| 7 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 |
| 8 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 |
| 9 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 |
| 10 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 | 保留 |
所述节点板3通过J20/P20连接器中定义的时钟信号来接收所述第一时钟驱动模块10以及所述第二时钟驱动模块20中的其中3套时钟信号，且可根据实际需要，利用该J23/P23连接器的保留时钟信号来接收所述第一时钟驱动模块10以及所述第二时钟驱动模块20中的其它时钟信号。
所述第一时钟驱动模块10和所述第二时钟驱动模块20中包括主备指示子模块，产生主备指示信号，在其中一套时钟信号线上传送，以指示所述第一时钟驱动模块10处于主用状态，而所述时钟驱动模块20处于备用状态，在正常状态时，同步时钟30所使用的时钟为来自第一时钟驱动模块10的主用时钟。因此，本发明可将ATCA系统扩充至6套冗余时钟信号，或是5套冗余时钟信号加1套时钟主备指示信号。
本实施例中，将两个时钟驱动模块在设计上分为主用驱动模块和备用驱动模块，进一步的可以增加主备指示信号来指示当前哪个时钟驱动模块为主用驱动模块，更好的实现时钟备份功能，在任何一个时钟驱动模块出现故障的时候另一个时钟驱动模块可以为系统提供时钟，可提高系统可靠性。
如图3所示，是本发明第二实施例的结构示意图。其中，位于第一交换单板1上的第一时钟驱动模块1，用于提供至少一条第一源时钟信号线11，所述第一源时钟信号线11中至少一个为主用源时钟信号线或备用源时钟信号线；位于第二交换单板2上的第二时钟驱动模块2，用于提供至少一条第二源时钟信号线21，所述第二源时钟信号线21中至少一个为主用源时钟信号线或备用源时钟信号线；且在所述第一时钟源信号线11和第二时钟源信号线21的总和中，包括3个以上的主用源时钟信号线和3个以上的备用源时钟信号线。
位于节点板3上的同步时钟模块30，通过总线方式，与第一时钟驱动模块10的第一源时钟信号线11和第二时钟驱动模块20的第二源时钟信号线21相连接，用于提供时钟信号；具体来说，同步时钟模块30是通过一个时钟连接器31和一个保留连接器32分别与第一源时钟信号线11及第二源时钟信号线11中的主用源时钟信号线或备用源时钟信号线相连接的。
在实际应用中，对于第一时钟驱动模块10和第二时钟驱动模块20，其可以按照现有技术中提供时钟信号线的方式对外共同提供时钟信号，例如，第一时钟驱动模块和第二时钟驱动模块分别提供3条主用时钟信号线3条备用时钟驱动模块。其排列方式可以与现有技术中一致，为一主一备；也可以与现有技术的排列方式不一致；当然，也可以是其他的方式，只要所述第一时钟源信号线和第二时钟源信号线的总和中，包括3个以上的主用源时钟信号线和3个以上的备用源时钟信号线，主用源时钟信号线和备用源时钟信号线的数目相同，一个主用源时钟线对应一个备用源时钟线就可以。例如，第一源时钟信号中提供4个主用源信号线2个备用源时钟信号线，第二源时钟信号中提供2个主用源信号线4个备用源时钟信号线，同样可以为系统提供6套主备时钟信号。
当然，对应于本实施例中的第一、第二源时钟模块的设计，背板上连接器的信号连接需要分别根据第一、第二源时钟信号线做相应调整，与第一、第二源时钟信号线一一对应。在连接器选择上，同样可以利用时钟连接器J20/P20连接器和保留连接器J23/P23连接器，所不同的是连接器的信号定义需要根据设计做调整。
综上所述，在本发明中，由于利用高级电信计算结构中的两个交换槽位进行时钟扩充，通过根据高级电信计算结构(ATCA)规范在两个时钟驱动模块的J20/P20连接器上提供主时钟信号和备用时钟信号，与现有技术相比，本发明具有如下优点：
1.将ATCA规范中提供最多3套时钟信号扩充至最多6套时钟信号，可更好的满足工程实际对时钟信号的要求；
2.将两个时钟驱动模块在设计上分为为主用驱动模块和备用驱动模块，并增加主备指示信号来指示当前哪个时钟驱动模块为主用驱动模块，更好的实现时钟备份功能，在任何一个时钟驱动模块出现故障的时候另一个时钟驱动模块可以为系统提供时钟，提高系统可靠性；
3.由于两个时钟驱动模块(所述第一时钟驱动模块和所述第二备用时钟驱动模块)分别位于ATCA系统中的固定的两个交换槽位中，且根据ATCA规范，该两个交换槽位排列于ATCA系统中槽位的正中位置，其到负载的走线长度相等，因此，时钟信号的输出阻抗匹配容易实现。
以上实施例仅用以说明本发明而并非限制本发明所描述的技术方案；因此，尽管本说明书参照上述的各个实施例对本发明已进行了详细的说明，但是，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或者等同替换；而一切不脱离本发明的精神和范围的技术方案及其改进，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1、一种时钟系统，其特征在于，包括：
第一时钟驱动模块，用于提供至少一条第一源时钟信号线，所述第一源时钟信号线中至少一个为主用源时钟信号线或备用源时钟信号线；
第二时钟驱动模块，用于提供至少一条第二源时钟信号线，所述第二源时钟信号线中至少一个为主用源时钟信号线或备用源时钟信号线；
至少一个同步时钟模块，通过总线方式，与第一时钟驱动模块的第一源时钟信号线和第二时钟驱动模块的第二源时钟信号线相连接，用于提供时钟信号；
其中，在所述第一时钟源信号线和第二时钟源信号线的总和中，包括3个以上的主用源时钟信号线和3个以上的备用源时钟信号线。
2、如权利要求1所述的时钟系统，其特征在于：所述第一时钟驱动模块和第二时钟驱动模块分别位于一个交换单板上。
3、如权利要求1或2所述的时钟系统，其特征在于：所述同步时钟模块位于节点板上。
4、如权利要求1或2所述的时钟系统，其特征在于：所述同步时钟模块通过一个时钟连接器和一个保留连接器分别与第一源时钟信号线及第二源时钟信号线中的主用源时钟信号线或备用源时钟信号线相连接。
5、一种时钟系统，其特征在于，包括两个第一电路板和至少一个第二电路板，所述第一电路板分别设置有主用时钟驱动模块或备用时钟驱动模块，所述第二电路板设置有至少一个同步时钟模块，其中：
主用时钟驱动模块，提供多于3条的主用源时钟信号线；
备用时钟驱动模块，提供多于3条的备用源时钟信号线；
同步时钟模块，分别与主用时钟驱动模块和备用时钟驱动模块通过总线方式相连接，提供时钟信号。
6、如权利要求5所述的时钟系统，其特征在于：所述第一电路板为交换单板。
7、如权利要求5或6所述的时钟系统，其特征在于：所述第二电路板为节点板。
8、如权利要求5所述的时钟系统，其特征在于：所述第一时钟模块还包括主备指示子模块，用于向同步时钟模块提供主备指示信号。
9、如权利要求5或6所述的时钟系统，其特征在于：所述第二时钟模块包括主备指示子模块，用于向同步时钟模块提供主备指示信号。
10、如权利要求5、6或8所述的时钟系统，其特征在于：所述同步时钟模块通过一个时钟连接器和一个保留连接器分别与主用时钟模块的主用源时钟信号线、备用时钟模块的备用源时钟信号线相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100368803A CN100395681C (zh) | 2006-08-02 | 2006-08-02 | 一种时钟系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100368803A CN100395681C (zh) | 2006-08-02 | 2006-08-02 | 一种时钟系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1908848A true CN1908848A (zh) | 2007-02-07 |
| CN100395681C CN100395681C (zh) | 2008-06-18 |
Family
ID=37699974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100368803A Expired - Fee Related CN100395681C (zh) | 2006-08-02 | 2006-08-02 | 一种时钟系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100395681C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101217380B (zh) * | 2008-01-18 | 2010-12-08 | 中兴通讯股份有限公司 | 一种atca机框及机框系统 |
| CN101674645B (zh) * | 2009-10-29 | 2012-11-28 | 中兴通讯股份有限公司 | uTCA系统中的时钟管理系统及方法 |
| CN102955493A (zh) * | 2011-08-16 | 2013-03-06 | 中兴通讯股份有限公司 | 背板时钟系统及背板时钟提供方法 |
| CN105634635A (zh) * | 2014-11-07 | 2016-06-01 | 杭州华为数字技术有限公司 | 一种共享rtc的方法、装置和系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6021500A (en) * | 1997-05-07 | 2000-02-01 | Intel Corporation | Processor with sleep and deep sleep modes |
| US6480967B1 (en) * | 1999-05-21 | 2002-11-12 | Koninklijke Philips Electronics N.V. | Multiple module processing system with reset system independent of reset characteristics of the modules |
| CN1176418C (zh) * | 2001-07-24 | 2004-11-17 | 纬创资通股份有限公司 | 手持型数据处理装置和信息系统及其外接信号传输方法 |
-
2006
- 2006-08-02 CN CNB2006100368803A patent/CN100395681C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101217380B (zh) * | 2008-01-18 | 2010-12-08 | 中兴通讯股份有限公司 | 一种atca机框及机框系统 |
| CN101674645B (zh) * | 2009-10-29 | 2012-11-28 | 中兴通讯股份有限公司 | uTCA系统中的时钟管理系统及方法 |
| CN102955493A (zh) * | 2011-08-16 | 2013-03-06 | 中兴通讯股份有限公司 | 背板时钟系统及背板时钟提供方法 |
| CN102955493B (zh) * | 2011-08-16 | 2017-04-12 | 中兴通讯股份有限公司 | 背板时钟系统及背板时钟提供方法 |
| CN105634635A (zh) * | 2014-11-07 | 2016-06-01 | 杭州华为数字技术有限公司 | 一种共享rtc的方法、装置和系统 |
| CN105634635B (zh) * | 2014-11-07 | 2019-02-26 | 杭州华为数字技术有限公司 | 一种共享rtc的方法、装置和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100395681C (zh) | 2008-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102841638B (zh) | 一种多功能vpx背板的设计方法 | |
| US7839653B2 (en) | Storage controller | |
| CN1908848A (zh) | 一种时钟系统 | |
| US6772262B1 (en) | Memory module with improved data bus performance | |
| CN1505784A (zh) | 用于66兆赫pci总线竖板卡系统的拓扑结构 | |
| CN1300794C (zh) | 一种视频播放器 | |
| CN101083873A (zh) | 电路板产品与印刷电路板 | |
| CN1901530A (zh) | 一种服务器系统 | |
| CN1852172A (zh) | 一种数据通信装置 | |
| CN200953115Y (zh) | Atca板卡的多层硬盘固定模块 | |
| CN209327954U (zh) | 一种电子设备及其扩展板卡系统 | |
| CN1908849A (zh) | 一种基于Opteron处理器的服务器系统 | |
| CN102933064A (zh) | 一种散热器和光模块设备 | |
| US8254143B2 (en) | Backplane and communication apparatus | |
| CN108183872B (zh) | 交换机系统及其构建方法 | |
| CN101068450A (zh) | 线路板系统 | |
| CN209895300U (zh) | 一种应用于服务器供电的电源转接板 | |
| CN1185587C (zh) | 电子设备和计算机系统 | |
| CN1540933A (zh) | 业务板接口及与双千兆以太网交换平面互连的方法 | |
| CN1945990A (zh) | 中继接口的备份系统、方法及其背板 | |
| CN200966066Y (zh) | 一种检测单板在位工作的检测电路 | |
| CN218867408U (zh) | 一种可长距传输的新型fpc跨背板传输系统 | |
| US11991095B2 (en) | Network system and mapping device capable of scaling fabric size | |
| CN2724336Y (zh) | 一种双面插背板 | |
| CN220367566U (zh) | 一种微小型信息处理模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080618 Termination date: 20150802 |
|
| EXPY | Termination of patent right or utility model |