CN102955493A - 背板时钟系统及背板时钟提供方法 - Google Patents
背板时钟系统及背板时钟提供方法 Download PDFInfo
- Publication number
- CN102955493A CN102955493A CN2011102348612A CN201110234861A CN102955493A CN 102955493 A CN102955493 A CN 102955493A CN 2011102348612 A CN2011102348612 A CN 2011102348612A CN 201110234861 A CN201110234861 A CN 201110234861A CN 102955493 A CN102955493 A CN 102955493A
- Authority
- CN
- China
- Prior art keywords
- clock
- module
- chain circuit
- board
- feature board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Clocks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供了一种背板时钟系统及背板时钟提供方法，上述背板时钟系统包括：第一时钟驱动模块，用于驱动两路相同的时钟，将该两路时钟分别提供给第一左路时钟链路和第一右路时钟链路，其中，该两路时钟为第一时钟；第一时钟端接模块，用于对经过左半部分功能板的时钟处理模块的第一左时钟链路及经过右半部分功能板的时钟处理模块的第一右路时钟链路进行端接和检测。通过本发明提供的技术方案，解决了现有技术中ATCA系统容量和扩展能力受限及时钟性能不能满足需求的问题，进而达到了提高系统容量及可扩展性，改善时钟性能及可靠性的效果。
Description
技术领域
本发明涉及通信领域，具体而言，涉及一种背板时钟系统及背板时钟提供方法。
背景技术
PICMG 3.0是PCI工业计算机制造商协会(PCI Industrial Computers Manufacturers Group，简称为PICMG)于2002年底发布的高级电信计算结构(Advanced Telecom ComputingArchitecture，简称为ATCA)，它定义了基于行业标准的ATCA架构。
PICMG 3.0的时钟系统定义了6个时钟，分为3组，每组2个互为备份的同频时钟。第一组时钟为8k，第二组为19.44M，第三组由用户定义。PICMG 3.0规定时钟总线上的各个节点都可以驱动时钟总线，ATCA时钟系统的结构示意图见图1。
ATCA系统的每个槽位的后插板较小，限制了ATCA的处理和扩展能力。在此基础上开发的增强型的ATCA系统，拓展了后插板空间，增加了系统容量和扩展能力。在节点增加一倍情况下，既要保证满足系统时钟的要求，又要保证很好的信号完整性和可靠性，目前ATCA规范定义的时钟结构已经不能满足增强型的ATCA系统要求。针对这些问题，目前尚未提出有效的解决方案。
发明内容
本发明的主要目的在于提供一种背板时钟系统及背板时钟提供方法，以至少解决上述问题之一。
根据本发明的一个方面，提供了一种背板时钟系统，包括：第一时钟驱动模块，用于驱动两路相同的时钟，将该两路时钟分别提供给第一左路时钟链路和第一右路时钟链路，其中，该两路时钟为第一时钟；第一时钟端接模块，用于对经过左半部分功能板的时钟处理模块的第一左时钟链路及经过右半部分功能板的时钟处理模块的第一右路时钟链路进行端接和检测。
上述系统还包括：第二时钟驱动模块，用于驱动两路相同的时钟，将该两路时钟分别提供给第二左路时钟链路和第二右路时钟链路，其中，该两路时钟为第二时钟；第二时钟端接模块，用于对经过左半部分功能板的时钟处理模块的第二左时钟链路及经过右半部分功能板的时钟处理模块的第二右路时钟链路进行端接和检测。
第一左路时钟链路和第一右路时钟链路覆盖所有功能板和交换板，第二左路时钟链路和第二右路时钟链路覆盖所有功能板和交换板。
上述系统还包括：第一时钟发生模块，用于为第一时钟驱动模块产生系统时钟；第二时钟发生模块，用于为第二时钟驱动模块产生系统时钟。
第一时钟发生模块、第一时钟驱动模块、第一时钟端接模块位于同一块交换板或功能板上，第二时钟发生模块、第二时钟驱动模块、所第二时钟端接模块位于同一块交换板或功能板上。
上述系统还包括：第一板间处理模块，位于包括第一时钟发生模块、第一时钟驱动模块、第一时钟端接模块的交换板或功能板上，用于发送板间同步时钟和状态信号，并根据接收到的板间同步时钟和状态信号对第一时钟、第二时钟进行同步、状态传递和切换；第二板间处理模块，位于包括第二时钟发生模块、第二时钟驱动模块、第二时钟端接模块的交换板或功能板上，用于发送板间同步时钟和状态信号，并根据接收到的板间同步时钟和状态信号对第一时钟、第二时钟进行同步、状态传递和切换。
每块功能板的时钟处理模块均包括：第一时钟处理单元，用于处理第一时钟；第二时钟处理单元，用于处理第二时钟。
每块功能板的时钟处理模块均还包括：优先级选择单元，用于根据第一时钟及第二时钟的优先级选用第一时钟或第二时钟。
根据本发明的另一方面，提供了一种背板时钟提供方法，包括：驱动两路相同的时钟，将该两路时钟分别提供给第二左路时钟链路和第二右路时钟链路，其中，该两路时钟为第二时钟；对经过左半部分功能板的时钟处理模块的第二左时钟链路及经过右半部分功能板的时钟处理模块的第二右路时钟链路进行端接和检测。
上述方法还包括：驱动两路相同的时钟，将该两路时钟分别提供给第二左路时钟链路和第二右路时钟链路，其中，该两路时钟为第二时钟；对经过左半部分功能板的时钟处理模块的第二左时钟链路及经过右半部分功能板的时钟处理模块的第二右路时钟链路进行端接和检测。
通过本发明，采用了不同于现有ATCA的拓扑结构的环形拓扑结构，设置了第一时钟驱动模块，以驱动相同的两路第一时钟，分别提供给第一左路时钟链路和第一右路时钟链路，并相应的设置了第一时钟端接模块，对第一左路时钟链路和第一右路时钟链路进行端接和检测，从而解决了现有技术中ATCA系统容量和扩展能力受限及时钟性能不能满足需求的问题，进而达到了提高系统容量及可扩展性，改善时钟性能及可靠性的效果。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是现有PICMG3.0(ATCA)时钟系统的结构示意图；
图2是根据本发明实施例的背板时钟系统的结构框图；
图3是根据本发明实例的背板时钟系统的结构示意图；
图4是根据本发明实施例的背板时钟提供方法的流程图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
图2是根据本发明实施例的背板时钟系统的结构框图。如图2所示，根据本发明实施例的背板时钟系统包括：
第一时钟驱动模块22，用于驱动两路相同的时钟，将该两路时钟分别提供给第一左路时钟链路和第一右路时钟链路，其中，该两路时钟为第一时钟；
第一时钟端接模块24，用于对经过左半部分功能板的时钟处理模块的第一左时钟链路及经过右半部分功能板的时钟处理模块的第一右路时钟链路进行端接和检测。
本实施例提供的背板时钟系统是一种新型的背板时钟系统，该系统采用了不同于现有ATCA的总线型拓扑结构的环形拓扑结构，设置了第一时钟驱动模块22，以驱动相同的两路第一时钟，分别提供给第一左路时钟链路和第一右路时钟链路，并相应的设置了第一时钟端接模块24，对第一左路时钟链路和第一右路时钟链路进行端接和检测，总的形成了一种环状拓扑结构。采用上述结构的背板时钟系统可以为更多的槽位(包括功能板和交换板)提供同步时钟，大大提高了系统容量及可扩展性，满足了增强型ATCA系统的要求。同时，第一时钟端接模块24提供的端接及检测功能也会进一步的改善时钟的性能，提高其可靠性。
优选地，上述背板时钟系统可以进一步包括：
第二时钟驱动模块，用于驱动两路相同的时钟，将该两路时钟分别提供给第二左路时钟链路和第二右路时钟链路，其中，该两路时钟为第二时钟；
第二时钟端接模块，用于对经过左半部分功能板的时钟处理模块的第二左时钟链路及经过右半部分功能板的时钟处理模块的第二右路时钟链路进行端接和检测。
本优选实施例中，在系统中增加了第二时钟驱动模块和第二时钟端接模块，功能与第一时钟驱动模块和第一时钟端接模块大致形同，区别在于提供时钟并不相同。第二时钟驱动模块和第二时钟端接模块的设置实际上形成了第二个环状拓扑结构，这样，两个环可以互为备份从而进一步提高时钟系统的可靠性。
优选地，第一左路时钟链路和第一右路时钟链路覆盖所有功能板和交换板，第二左路时钟链路和第二右路时钟链路覆盖所有功能板和交换板。
一般来说，第一左路时钟链路和第一右路时钟链路、第二左路时钟链路和第二右路时钟链路都需要覆盖所有的功能板和交换板，以保证每个功能板或交换板都可以获取到所需的时钟信号，因此，在本优选实施例中，要求第一左路时钟链路和第一右路时钟链路可以覆盖所有功能板和交换板，同时要求第二左路时钟链路和第二右路时钟链路也可以覆盖所有的功能板和交换板。但是，在特殊情况下，某些功能板或交换板也可能不需要从上述各时钟链路中获取时钟信号，例如，根据功能的不同某些功能板或交换板可能会需要使用的专用的时钟信号，但这种情况只是特例，在大多数情况下，还是需要上述各时钟链路覆盖所有功能板和交换板的。
优选地，上述背板时钟系统还可以进一步包括：
第一时钟发生模块，用于为第一时钟驱动模块产生系统时钟；
第二时钟发生模块，用于为第二时钟驱动模块产生系统时钟。
第一时钟驱动模块及第二时钟驱动模块驱动的第一时钟及第二时钟，可以由其自身生成，优选地也可以根据系统时钟生成，而系统时钟的来源是多种多样的，可以是由别的模块转发的，也可以专门生成的。在根据本优选实施例的在背板时钟系统中，专门设置了第一时钟驱动模块和第二时钟发生模块为第一时钟驱动模块和第一时钟驱动模块产生系统时钟，为第一时钟驱动模块和第一时钟驱动模块提供了稳定的系统时钟来源，提高了整个背板时钟系统的工作稳定性。
优选地，上述第一时钟发生模块、第一时钟驱动模块、第一时钟端接模块位于同一块交换板或功能板上，上述第二时钟驱动模块、第二时钟驱动模块、第二时钟端接模块位于同一块交换板或功能板上。
在具体实施过程中，是可以将上述模块分别设置在不同的交换板或功能板上，通过这些交换板或功能板的联合工作来实现各项功能的，但是在同一交换板或功能板上进行时钟的发生、驱动和端接，能更好的保证了时钟的信号质量。而包括了第一时钟发生模块、第一时钟驱动模块、第一时钟端接模块的交换板或功能板则可以设置在系统中的任意槽位上。
优选地，上述背板时钟系统还可以进一步包括：
第一板间处理模块，位于包括第一时钟发生模块、第一时钟驱动模块、第一时钟端接模块的交换板或功能板上，用于发送板间同步时钟和状态信号，并根据接收到的板间同步时钟和状态信号对第一时钟、第二时钟进行同步、状态传递和切换；
第二板间处理模块，位于包括第二时钟发生模块、第二时钟驱动模块、第二时钟端接模块的交换板或功能板上，用于发送板间同步时钟和状态信号，并根据接收到的板间同步时钟和状态信号对第一时钟、第二时钟进行同步、状态传递和切换。
在本优选实施例中，进一步在背板时钟系统设置了第一板间处理模块和第二板间处理模块，在交换板或功能板间增加了同步时钟和状态信号，从而能够实时同步两路时钟以及交互状态信息，进一步提高了时钟系统的质量和可靠性。
优选地，每块功能板的时钟处理模块均可以包括：
第一时钟处理单元，用于处理第一时钟；
第二时钟处理单元，用于处理第二时钟。
在本优选实施中，对应于第一时钟驱动模块和第二时钟驱动模块提供的第一时钟和第二时钟，每块功能板的时钟处理模块都设置了相应的时钟处理单元，即第一时钟处理单元和第二时钟处理单元，以最终获得背板所需的时钟信号。这里，各功能版对时钟链路提供的时钟信号进行处理主要是指功能板对系统时钟的检测、选择、切换、同步、跟踪和定时等操作。
当然，仅设置一个时钟处理单元同时处理第一时钟和第二时钟也是可行的，只是在系统架构上不如分开设置清晰。
优选地，每块功能板的时钟处理模块均还可以包括：
优先级选择单元，用于根据第一时钟及第二时钟的优先级选用第一时钟或第二时钟。
本优选实施例给出了一种第一时钟或第二时钟的选用规则，对于每块功能板来说，在选用时钟时，可以以优先级的高低为依据选择使用哪个时钟。
下面结合实例对上述优选实施例进行详细说明。
在本实例中，为了方便描述，使用时钟驱动模块A表示第一时钟驱动模块，使用时钟驱动模块B表示第二时钟驱动模块，其他模块以及时钟的称呼以此类推。
图3是根据本发明实例的背板时钟系统的结构示意图。如图3所示，根据本发明实例的背板时钟系统，包括位于交换板A或功能板A上的时钟发生模块A、时钟驱动模块A、时钟端接模块A和板间处理模块A；及位于交换板B或功能板B上的时钟发生模块B、时钟驱动模块B、时钟端接模块B和板间处理模块B。
在具体实施过程中，时钟发生模块A、时钟驱动模块A和时钟端接模块A可以位于任何槽位上，此槽位即称为交换板A或功能板A。同理，时钟发生模块B、时钟驱动模块B和时钟端接模块B可以位于任何槽位，此槽位称为交换板B或功能板B。
在本实例中，时钟发生模块产生的系统时钟，会经过时钟驱动模块驱动为两路相同的时钟，分别提供给左半部分的左路时钟和右半部分的右路时钟，即：
时钟发生模块A产生系统时钟给时钟驱动模块A。时钟发生模块B产生系统时钟给B时钟驱动模块。
时钟驱动模块A驱动两路相同的时钟A，这两路相同的时钟A分别提供给对应的左路时钟链路和右路时钟链路。时钟驱动模块B驱动两路相同的时钟B，这两路相同的时钟B分别提供给对应的左路时钟链路和右路时钟链路。
左路时钟依次经过左半部分的n个功能板的时钟处理模块，最后回到对应的交换板或功能板上的端接模块。右路时钟依次经过右半部分的m个功能板的时钟处理模块，最后回到对应的交换板或功能板上的端接模块。时钟端接模块对各路时钟进行终端端接，同时对时钟进行检测。
本实例中，时钟驱动模块A对应的左时钟链路和右时钟链路覆盖所有了功能板和交换板，时钟驱动模块B对应的左时钟链路和右时钟链路页覆盖所有了功能板和交换板。
交换板A或功能板A对各功能板提供时钟A，交换板B或功能板B对各功能板提供时钟B，A、B路时钟由功能板上的时钟处理模块处理，每块功能板的时钟处理模块都包括一个时钟处理单元A和一个时钟处理单元B分别用于处理时钟A和时钟B，每块功能板对A、B两路时钟采用优先级的方式选择。
交换板A或功能板A上的板间处理模块A和交换板B或功能板B上的板间处理模块B互相提供板间同步时钟和状态信号，并根据对方提供的板间同步时钟和状态信号，对A、B两路时钟进行同步、状态传递和切换。
图4是根据本发明实施例的背板时钟提供方法的流程图。如图4所示，根据本发明实施例的背板时钟提供方法包括：
步骤S402，驱动两路相同的时钟，将该两路时钟分别提供给第一左路时钟链路和第一右路时钟链路，其中，该两路时钟为第一时钟；
步骤S404，对经过左半部分功能板的时钟处理模块的第一左时钟链路及经过右半部分功能板的时钟处理模块的第一右路时钟链路进行端接和检测。
上述背板时钟提供方法，构建了一种不同于现有ATCA的总线型拓扑结构的环形拓扑结构，采用上述拓扑结构，可以为更多的槽位提供同步时钟，大大提高了系统容量及可扩展性，满足了增强型ATCA系统的要求。同时，端接及检测功能也会进一步的改善时钟的性能，提高其可靠性。
优选地，上述方法可以进一步包括：
驱动两路相同的时钟，将该两路时钟分别提供给第二左路时钟链路和第二右路时钟链路，其中，该两路时钟为第二时钟；
对经过左半部分功能板的时钟处理模块的第二左时钟链路及经过右半部分功能板的时钟处理模块的第二右路时钟链路进行端接和检测。
通过上述操作，可以形成第二个环状拓扑结构，这样，两个环可以互为备份从而进一步提高时钟系统的可靠性。
从以上的描述中，可以看出，本发明提供的技术方案支持对更多的业务单板提供系统时钟，更好的满足了增强型的ATCA的系统时钟要求。另外，在同一交换板或功能板上进行时钟的发生、驱动和端接，更好的保证了时钟的信号质量，同时增加了时钟检测，提高了可靠性。再者，在交换板或功能板间增加了同步时钟和状态信号，能够实时同步两路时钟，交互状态信息，提高了时钟系统的质量和可靠性。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种背板时钟系统，其特征在于，包括：
第一时钟驱动模块，用于驱动两路相同的时钟，将该两路时钟分别提供给第一左路时钟链路和第一右路时钟链路，其中，该两路时钟为第一时钟；
第一时钟端接模块，用于对经过左半部分功能板的时钟处理模块的所述第一左时钟链路及经过右半部分功能板的时钟处理模块的所述第一右路时钟链路进行端接和检测。
2.根据权利要求1所述的系统，其特征在于，还包括：
第二时钟驱动模块，用于驱动两路相同的时钟，将该两路时钟分别提供给第二左路时钟链路和第二右路时钟链路，其中，该两路时钟为第二时钟；
第二时钟端接模块，用于对经过左半部分功能板的时钟处理模块的所述第二左时钟链路及经过右半部分功能板的时钟处理模块的所述第二右路时钟链路进行端接和检测。
3.根据权利要求2所述的系统，其特征在于，所述第一左路时钟链路和所述第一右路时钟链路覆盖所有功能板和交换板，所述第二左路时钟链路和所述第二右路时钟链路覆盖所有功能板和交换板。
4.根据权利要求2或3所述的系统，其特征在于，还包括：
第一时钟发生模块，用于为所述第一时钟驱动模块产生系统时钟；
第二时钟发生模块，用于为所述第二时钟驱动模块产生系统时钟。
5.根据权利要求4所述的系统，其特征在于，所述第一时钟发生模块、所述第一时钟驱动模块、所述第一时钟端接模块位于同一块交换板或功能板上，所述第二时钟发生模块、所述第二时钟驱动模块、所述第二时钟端接模块位于同一块交换板或功能板上。
6.根据权利要求5所述的系统，其特征在于，还包括：
第一板间处理模块，位于包括所述第一时钟发生模块、所述第一时钟驱动模块、所述第一时钟端接模块的交换板或功能板上，用于发送板间同步时钟和状态信号，并根据接收到的板间同步时钟和状态信号对所述第一时钟、所述第二时钟进行同步、状态传递和切换；
第二板间处理模块，位于包括所述第二时钟发生模块、所述第二时钟驱动模块、所述第二时钟端接模块的交换板或功能板上，用于发送板间同步时钟和状态信号，并根据接收到的板间同步时钟和状态信号对所述第一时钟、所述第二时钟进行同步、状态传递和切换。
7.根据权利要求6所述的系统，其特征在于，每块功能板的时钟处理模块均包括：
第一时钟处理单元，用于处理所述第一时钟；
第二时钟处理单元，用于处理所述第二时钟。
8.根据权利要求7所述的系统，其特征在于，每块功能板的时钟处理模块均还包括：
优先级选择单元，用于根据所述第一时钟及所述第二时钟的优先级选用所述第一时钟或所述第二时钟。
9.一种背板时钟提供方法，其特征在于，包括：
驱动两路相同的时钟，将该两路时钟分别提供给第一左路时钟链路和第一右路时钟链路，其中，该两路时钟为第一时钟；
对经过左半部分功能板的时钟处理模块的所述第一左时钟链路及经过右半部分功能板的时钟处理模块的所述第一右路时钟链路进行端接和检测。
10.根据权利要求9所述的方法，其特征在于，还包括：
驱动两路相同的时钟，将该两路时钟分别提供给第二左路时钟链路和第二右路时钟链路，其中，该两路时钟为第二时钟；
对经过左半部分功能板的时钟处理模块的所述第二左时钟链路及经过右半部分功能板的时钟处理模块的所述第二右路时钟链路进行端接和检测。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110234861.2A CN102955493B (zh) | 2011-08-16 | 2011-08-16 | 背板时钟系统及背板时钟提供方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110234861.2A CN102955493B (zh) | 2011-08-16 | 2011-08-16 | 背板时钟系统及背板时钟提供方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102955493A true CN102955493A (zh) | 2013-03-06 |
| CN102955493B CN102955493B (zh) | 2017-04-12 |
Family
ID=47764407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110234861.2A Active CN102955493B (zh) | 2011-08-16 | 2011-08-16 | 背板时钟系统及背板时钟提供方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102955493B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4645947A (en) * | 1985-12-17 | 1987-02-24 | Intel Corporation | Clock driver circuit |
| CN1908848A (zh) * | 2006-08-02 | 2007-02-07 | 华为技术有限公司 | 一种时钟系统 |
| CN101026530A (zh) * | 2007-03-26 | 2007-08-29 | 华为技术有限公司 | 弹性分组环业务板、系统以及时钟信号选择的方法 |
| CN101159533A (zh) * | 2007-11-06 | 2008-04-09 | 中兴通讯股份有限公司 | 一种分组传送网中时钟链路自动保护的方法 |
| CN101183995A (zh) * | 2007-12-20 | 2008-05-21 | 中兴通讯股份有限公司 | 一种使主备时钟倒换时相位对齐的方法和主备时钟系统 |
| CN101751068A (zh) * | 2008-12-09 | 2010-06-23 | 华为技术有限公司 | 一种同步时钟产生电路和方法 |
| CN101833491A (zh) * | 2010-04-26 | 2010-09-15 | 浪潮电子信息产业股份有限公司 | 一种节点互连系统链路检测电路的设计与fpga实现方法 |
-
2011
- 2011-08-16 CN CN201110234861.2A patent/CN102955493B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4645947A (en) * | 1985-12-17 | 1987-02-24 | Intel Corporation | Clock driver circuit |
| CN1908848A (zh) * | 2006-08-02 | 2007-02-07 | 华为技术有限公司 | 一种时钟系统 |
| CN101026530A (zh) * | 2007-03-26 | 2007-08-29 | 华为技术有限公司 | 弹性分组环业务板、系统以及时钟信号选择的方法 |
| CN101159533A (zh) * | 2007-11-06 | 2008-04-09 | 中兴通讯股份有限公司 | 一种分组传送网中时钟链路自动保护的方法 |
| CN101183995A (zh) * | 2007-12-20 | 2008-05-21 | 中兴通讯股份有限公司 | 一种使主备时钟倒换时相位对齐的方法和主备时钟系统 |
| CN101751068A (zh) * | 2008-12-09 | 2010-06-23 | 华为技术有限公司 | 一种同步时钟产生电路和方法 |
| CN101833491A (zh) * | 2010-04-26 | 2010-09-15 | 浪潮电子信息产业股份有限公司 | 一种节点互连系统链路检测电路的设计与fpga实现方法 |
Non-Patent Citations (1)
| Title |
|---|
| 何正淼 等: "多数据通道高速互连背板平台的设计和实现", 《中国科学技术大学学报》, vol. 36, no. 9, 30 September 2006 (2006-09-30) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102955493B (zh) | 2017-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105426439A (zh) | 一种元数据的处理方法和装置 | |
| US10110367B2 (en) | High precision timer in CPU cluster | |
| EP2182670A1 (en) | A method and apparatus for tracking clock source | |
| CN106156318B (zh) | 一种实现多节点数据库高可用的系统及方法 | |
| KR101109030B1 (ko) | 클록 공급 방법 및 정보 처리 장치 | |
| GB2398203B (en) | Dynamic rdf groups | |
| CN104509022A (zh) | 多格式数字音频接口 | |
| US11343782B2 (en) | Method of transmitting synchronized signal block, network equipment, and user equipment | |
| CN103678031A (zh) | 二乘二取二冗余系统及方法 | |
| WO2009018758A1 (fr) | Système microtca, carte d'horloge et procédé de définition d'horloge | |
| RU2439674C1 (ru) | Способ формирования отказоустойчивой вычислительной системы и отказоустойчивая вычислительная система | |
| Yunus et al. | Shuffle Exchange Network in Multistage InterconnectionNetwork: A Review and Challenges | |
| CN103259639B (zh) | 一种堆叠设备的时钟同步方法和设备 | |
| CN113727429A (zh) | 跨网络组的时钟同步方法、装置、存储介质和终端 | |
| CN101425892B (zh) | 一种系统时钟的实现方法、系统和时钟功能板 | |
| CN102420693A (zh) | Atca机框系统、构建方法及后插单板 | |
| CN104683249A (zh) | 用于多芯片互连系统的独立的可配置化互连模块实现方法 | |
| CN102955493A (zh) | 背板时钟系统及背板时钟提供方法 | |
| Manzoni et al. | The firing squad synchronization problem on CA with multiple updating cycles | |
| CN102790652A (zh) | 数据通信系统及方法 | |
| CN109739765B (zh) | 一种测试系统 | |
| CN114020661B (zh) | 一种存储设备及其配置方法 | |
| CN110262993B (zh) | 输入信息的读取方法及电路、存储介质、电子装置 | |
| KR100406863B1 (ko) | 다중컴퓨터 시스템의 클럭 생성장치 | |
| CN104123261A (zh) | 一种电子设备及信息传送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |