CN101833491A - 一种节点互连系统链路检测电路的设计与fpga实现方法 - Google Patents
一种节点互连系统链路检测电路的设计与fpga实现方法 Download PDFInfo
- Publication number
- CN101833491A CN101833491A CN 201010155162 CN201010155162A CN101833491A CN 101833491 A CN101833491 A CN 101833491A CN 201010155162 CN201010155162 CN 201010155162 CN 201010155162 A CN201010155162 A CN 201010155162A CN 101833491 A CN101833491 A CN 101833491A
- Authority
- CN
- China
- Prior art keywords
- link
- fpga
- testing circuit
- realizes
- principle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 41
- 238000001514 detection method Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000005540 biological transmission Effects 0.000 claims abstract description 36
- 238000004088 simulation Methods 0.000 claims abstract description 7
- 238000012360 testing method Methods 0.000 claims description 47
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000003278 mimic effect Effects 0.000 claims description 2
- 230000008439 repair process Effects 0.000 claims description 2
- 238000012795 verification Methods 0.000 abstract 1
- 238000011161 development Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种节点互连系统链路检测电路的设计与FPGA实现方法，充分考虑互联CPU的结构对传输链路物理特性的影响，采用模拟电路实现的方法，配置链路传输的电压摆幅特性，实现互联CPU传输链路的检测，实现过程中设计原理以及结构实现包括：发送端检测电路的原理实现，接收端检测电路的原理实现，检测电路原理仿真验证，检测电路FPGA实现，检测电路FPGA调试和FPGA平台硬件链路故障设置调试。
Description
技术领域
本发明涉及一种集成电路设计技术领域，具体地说是一种节点互连系统链路检测电路的设计与FPGA实现方法。
背景技术
随着计算机技术的飞速发展，为了满足人们的需求，高性能的计算机系统成为计算机领域的发展的基本要求，因此各种不同体系结构的多路CPU系统成为业界计算机系统设计的重点。同样随着集成电路技术的发展，为实现可重用性，功能模块级芯片、IP等大大缩短了设计周期，降低了设计风险和难度。这就存在着互联CPU、功能模块级芯片等节点之间的数据传输链路检测问题，链路检测从硬件上考虑传输故障，增加设计冗余，提高系统的利用率。
多路CPU、功能模块级芯片的系统中，节点互联间的链路检测可以定位硬件传输链路故障点，从而通过降低传输链路宽度，或者增加冗余设计等方法提高系统的利用率，大大降低成本，提高计算机系统的可靠性。
发明内容
本发明的目的是提供一种节点互连系统链路检测电路的设计与FPGA实现方法。
本发明的目的是按以下方式实现的，充分考虑互联CPU的结构对传输链路物理特性的影响，采用模拟电路实现的方法，配置链路传输的电压摆幅特性，实现互联CPU传输链路的检测，实现过程中设计原理以及结构实现包括：发送端检测电路的原理实现，接收端检测电路的原理实现，检测电路原理仿真验证，检测电路FPGA实现，检测电路FPGA调试和FPGA平台硬件链路故障设置调试，具体步骤如下：
发送端检测电路的原理实现，采用隔置电容阻止发送端上拉电阻对链路电压摆幅的影响，当传输链路上置高电平或者被接收端拉低为低电平时，发送端的上拉电阻不会对链路电压摆幅产生影响；
接收端检测电路的原理实现，采用Xilinx RocketIO模块的下拉特性，通过配置RocketIO可编程电阻参数，实现链路的电平拉低检测；
检测电路原理仿真验证，采用软模型，通过仿真验证检测电路实现原理的正确性；
检测电路FPGA实现，是将发送端以及接收端检测电路完成FPGA实现，基于Xilinx Virtex-5系列FPGA芯片以及其它IO模块实现检测电路的FPGA实现；
检测电路FPGA调试是根据模型CPU的结构特征，配置链路特性，调试检测电路FPGA系统，达到符合设计目的的要求；
FPGA平台硬件链路故障设置调试是在链路检测电路FPGA实现的基础上，通过设置链路故障，调试检测电路动态检测故障并且通过冗余设计修复故障的特性。
本发明的有益效果是：发送端和接收端检测电路的原理实现，主要是指考虑系统互联节点的结构特点以及传输链路物理特性对硬件线路数据传输的影响，分别采用不同的原理结构实现发送方向和接收方向的链路检测，较少的器件应用节约了设计成本，XilinxIO模块的采用大大降低了设计难度和研发周期；检测电路原理仿真验证，主要是指采用软模型通过仿真验证链路检测电路原理设计的正确性，并且通过故障设置验证时钟冗余以及链路传输宽度降低等设计的正确性，软模型虚拟硬件电路的实现，为可靠性冗余设计的验证提供了平台；检测电路FPGA实现与调试，主要是指采用相关的硬件器件实现检测电路原理结构，并且设计冗余硬件以提高系统的可靠性，调试主要是指验证检测电路FPGA系统的实际可运行性，并且验证当实际链路发生故障时，系统冗余链路的替换功能以及传输宽度降低功能符合设计要求，能够达到提高系统可靠性的目的。这种互联节点间的传输链路设计所具有的上述优点，使得其弥补了传统的简单传输链路设计结构的不足，使其所带来的故障动态检查排除、高效实施等诸多特性，使其更适用于多互联节点的高性能计算机系统，因而具有非常广阔的发展前景，具有很高的技术价值。
附图说明
附图1多节点系统结构示意图；
附图2发送方向检测电路原理图；
附图3接收方向检测电路原理图。
具体实施方式
下面参照附图，对本发明的内容以原理实现，软件仿真，硬件FPGA实现与调试，并且模拟发生传输链路故障，采用冗余替换或者传输链路宽度降低的方式修复故障来描述这一结构的实现过程。
本发明的结构设计主要考虑检测电路FPGA实现的难度和成本的影响，采用Xilinx RocketIO、SelectIO等模块，使用最少规模的电容电阻实现检测原理。本发明的设计结构方法在硬件传输链路上设计冗余链路(包括数据链路和时钟链路)来实现提高系统可靠性的目的，当某一条或者某几条链路检测发生故障时，利用冗余时钟链路替换故障时钟链路，或者利用兀余数据链路的设计将数据传输链路的传输宽度降低。这就避免了因制造缺陷而导致硬件系统无法工作，大大提高了多节点系统的可靠性。
本发明的原理设计包括发送方向检测电路设计和接收方向检测电路设计。发送方向传输链路上采用隔置电容阻止发送端上拉电阻对链路电压摆幅的影响，采用一对普通IO将差分传输链路拉高到高电平，用另一对IO检测传输链路上电压摆幅的变化，发送方向的另一端采用Xilinx RocketIO模块的下拉特性，通过配置RocketIO可编程电阻参数，实现链路的电平拉低。接收方向传输链路上采用一对上拉电阻改变差分传输链路上的电压摆幅至高电平，同样采用Xilinx RocketIO模块的下拉特性，通过配置RocketIO可编程电阻参数，实现链路的电平拉低，通过一对普通IO检测差分链路上的电压摆幅变化。这种原理设计是为了适应具有内嵌改变传输链路电压摆幅特性电阻的CPU，以及内嵌RocketIO等模块的FPGA等节点的系统而考虑的。
实施例
正如以上内容中所描述的，本发明中链路检测电路的实现方法主要包括：检测电路的原理实现、检测电路原理软件仿真验证、检测电路FPGA实现与调试、FPGA硬件平台链路故障设置调试。
检测电路的原理结构包括：发送方向结构原理和接收方向结构原理，分别考虑多节点系统的结构采用不同的检测电路结构。发送方向上采用隔值电容隔离发送端上拉电阻对差分传输链路电压摆幅的影响，当系统上电时，一对IO置差分链路至高电平，另一端利用RocketIO的下拉特性将差分链路的高电平拉低，此时另一对IO检测差分链路上的电平信号。若差分链路上的电平信号恒为高，则接收端RocketIO硬件线路发生故障；若差分链路上电平信号恒为低，则发送端普通IO硬件线路发生故障；若差分链路上的电平信号从高至低，则证明传输链路连接正常。接收方向的检测电路设计则采用发送端的上拉电阻置差分链路为高电平，当系统上电时，上拉电阻置差分链路为高电平，同样通过配置对方RocketIO下拉电阻实现差分链路从高电平拉低到低电平。
软件仿真模型的实现是在软件仿真环境下采用软模型模拟检测电路，使软件仿真中的检测电路行为符合设计要求，为软件平台的系统功能验证提供可靠的保证。
兀余时钟链路故障替换设置的实现，是通过设计中增加冗余的时钟链路实现的，将数据链路中间位置增加一至两条冗余的时钟链路，考虑设计的难度、硬件成本以及硬件制造工艺的优劣程度，确定冗余时钟链路的数量，当默认时钟链路硬件传输发生故障时，动态启动冗余设计时钟链路，大大增加了设计的可靠性。
数据链路宽度动态调节的实现，是采用链路宽度调试实现的，当传输链路中某一条或者某几条数据链路发生传输故障时，数据链路能动态调节到1/2的传输宽度或者1/4的传输宽度，链路宽度调节的确定同样需要考虑设计难度、硬件成本以及硬件制造工艺的影响，通过综合考虑确定设计。
Claims (1)
1.一种节点互连系统链路检测电路的设计与FPGA实现方法，其特征在于，其中：
充分考虑互联CPU的结构对传输链路物理特性的影响，采用模拟电路实现的方法，配置链路传输的电压摆幅特性，实现互联CPU传输链路的检测，实现过程中设计原理以及结构实现包括：发送端检测电路的原理实现，接收端检测电路的原理实现，检测电路原理仿真验证，检测电路FPGA实现，检测电路FPGA调试和FPGA平台硬件链路故障设置调试，具体步骤如下：
发送端检测电路的原理实现，采用隔置电容阻止发送端上拉电阻对链路电压摆幅的影响，当传输链路上置高电平或者被接收端拉低为低电平时，发送端的上拉电阻不会对链路电压摆幅产生影响；
接收端检测电路的原理实现，采用Xilinx RocketIO模块的下拉特性，通过配置RocketIO可编程电阻参数，实现链路的电平拉低检测；
检测电路原理仿真验证，采用软模型，通过仿真验证检测电路实现原理的正确性；
检测电路FPGA实现，是将发送端以及接收端检测电路完成FPGA实现，基于Xilinx Virtex-5系列FPGA芯片以及其它IO模块实现检测电路的FPGA实现；
检测电路FPGA调试是根据模型CPU的结构特征，配置链路特性，调试检测电路FPGA系统，达到符合设计目的的要求；
FPGA平台硬件链路故障设置调试是在链路检测电路FPGA实现的基础上，通过设置链路故障，调试检测电路动态检测故障并且通过冗余设计修复故障的特性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010155162A CN101833491B (zh) | 2010-04-26 | 2010-04-26 | 一种节点互连系统链路检测电路的设计与fpga实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010155162A CN101833491B (zh) | 2010-04-26 | 2010-04-26 | 一种节点互连系统链路检测电路的设计与fpga实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101833491A true CN101833491A (zh) | 2010-09-15 |
| CN101833491B CN101833491B (zh) | 2012-10-24 |
Family
ID=42717567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010155162A Active CN101833491B (zh) | 2010-04-26 | 2010-04-26 | 一种节点互连系统链路检测电路的设计与fpga实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101833491B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102129418A (zh) * | 2011-03-07 | 2011-07-20 | 浪潮(北京)电子信息产业有限公司 | 一种高端容错计算机系统及实现方法 |
| CN102647303A (zh) * | 2012-04-28 | 2012-08-22 | 浪潮电子信息产业股份有限公司 | 一种数据传输链路动态自愈机制的设计方法 |
| CN102763087A (zh) * | 2011-06-28 | 2012-10-31 | 华为技术有限公司 | Cpu间互联容错的实现方法及系统 |
| CN102955493A (zh) * | 2011-08-16 | 2013-03-06 | 中兴通讯股份有限公司 | 背板时钟系统及背板时钟提供方法 |
| US8909979B2 (en) | 2011-06-27 | 2014-12-09 | Huawei Technologies Co., Ltd. | Method and system for implementing interconnection fault tolerance between CPU |
| US8990460B2 (en) | 2011-06-27 | 2015-03-24 | Huawei Technologies Co., Ltd. | CPU interconnect device |
| CN110519096A (zh) * | 2019-08-29 | 2019-11-29 | 西安电子工程研究所 | RocketIO通信链路自动检测与恢复方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6567957B1 (en) * | 1998-09-30 | 2003-05-20 | Cadence Design Systems, Inc. | Block based design methodology |
| CN101063979A (zh) * | 2006-04-28 | 2007-10-31 | 中国科学院计算技术研究所 | 一种支持随机指令测试的微处理器fpga验证装置 |
| CN101320344A (zh) * | 2008-07-07 | 2008-12-10 | 中国科学院计算技术研究所 | 一种多核或众核处理器功能验证设备及方法 |
-
2010
- 2010-04-26 CN CN201010155162A patent/CN101833491B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6567957B1 (en) * | 1998-09-30 | 2003-05-20 | Cadence Design Systems, Inc. | Block based design methodology |
| CN101063979A (zh) * | 2006-04-28 | 2007-10-31 | 中国科学院计算技术研究所 | 一种支持随机指令测试的微处理器fpga验证装置 |
| CN101320344A (zh) * | 2008-07-07 | 2008-12-10 | 中国科学院计算技术研究所 | 一种多核或众核处理器功能验证设备及方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102129418A (zh) * | 2011-03-07 | 2011-07-20 | 浪潮(北京)电子信息产业有限公司 | 一种高端容错计算机系统及实现方法 |
| CN102129418B (zh) * | 2011-03-07 | 2013-04-17 | 浪潮(北京)电子信息产业有限公司 | 一种高端容错计算机系统及实现方法 |
| US8909979B2 (en) | 2011-06-27 | 2014-12-09 | Huawei Technologies Co., Ltd. | Method and system for implementing interconnection fault tolerance between CPU |
| US8990460B2 (en) | 2011-06-27 | 2015-03-24 | Huawei Technologies Co., Ltd. | CPU interconnect device |
| CN102763087A (zh) * | 2011-06-28 | 2012-10-31 | 华为技术有限公司 | Cpu间互联容错的实现方法及系统 |
| WO2012167461A1 (zh) * | 2011-06-28 | 2012-12-13 | 华为技术有限公司 | Cpu间互联容错的实现方法及系统 |
| CN102955493A (zh) * | 2011-08-16 | 2013-03-06 | 中兴通讯股份有限公司 | 背板时钟系统及背板时钟提供方法 |
| CN102955493B (zh) * | 2011-08-16 | 2017-04-12 | 中兴通讯股份有限公司 | 背板时钟系统及背板时钟提供方法 |
| CN102647303A (zh) * | 2012-04-28 | 2012-08-22 | 浪潮电子信息产业股份有限公司 | 一种数据传输链路动态自愈机制的设计方法 |
| CN102647303B (zh) * | 2012-04-28 | 2015-08-26 | 浪潮电子信息产业股份有限公司 | 一种数据传输链路动态自愈机制的设计方法 |
| CN110519096A (zh) * | 2019-08-29 | 2019-11-29 | 西安电子工程研究所 | RocketIO通信链路自动检测与恢复方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101833491B (zh) | 2012-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101833491B (zh) | 一种节点互连系统链路检测电路的设计与fpga实现方法 | |
| CN101551763A (zh) | 现场可编程逻辑门阵列中单粒子翻转的修复方法及装置 | |
| WO2014038081A1 (ja) | 半導体装置及び電池電圧監視装置 | |
| CN102207899B (zh) | 通用序列总线端口测试装置 | |
| CN104979814A (zh) | 一种静电放电保护电路 | |
| CN103680274A (zh) | 一种电气类实验设备连接线自动检测方法与装置 | |
| CN106081046B (zh) | 一种双余度浮空器测控装置 | |
| CN102539895A (zh) | Usb端口检测电路 | |
| CN201570232U (zh) | 一种双线冗余容错的led显示屏模组控制板 | |
| CN203759473U (zh) | 轨道交通信号联锁试验模拟用数据采集传输系统 | |
| CN103870617B (zh) | 低频芯片自动布局布线方法 | |
| CN103257905B (zh) | 一种嵌入式计算机系统内存数据校验电路及方法 | |
| CN102521086B (zh) | 基于锁步同步的双模冗余系统及其实现方法 | |
| CN103729222A (zh) | 一种配置文件的加载装置与方法 | |
| CN102238053A (zh) | 一种can总线干扰发生器 | |
| CN101419580B (zh) | 多负载拓扑硬件架构 | |
| CN206057425U (zh) | 容限范围可调的直流电压检测系统 | |
| CN104699555A (zh) | 内存模组ecc功能验证方法、装置及其产品 | |
| CN103309781B (zh) | 基于dsp与fpga的单倍率同步动态内存的检测方法 | |
| CN104934058A (zh) | 用于eeprom的温度补偿延迟电路 | |
| CN110515335A (zh) | 一种巨型水电厂检修工单管控系统 | |
| CN103812607A (zh) | 一种模拟usb3.0传输过程中包出错的方法 | |
| CN202916618U (zh) | 用于抄表终端的mcu主板电路 | |
| CN102955545A (zh) | 计算机 | |
| CN107203439A (zh) | 基于PCIe的模块级冗余计算机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |