CN104123261A - 一种电子设备及信息传送方法 - Google Patents
一种电子设备及信息传送方法 Download PDFInfo
- Publication number
- CN104123261A CN104123261A CN201410309515.XA CN201410309515A CN104123261A CN 104123261 A CN104123261 A CN 104123261A CN 201410309515 A CN201410309515 A CN 201410309515A CN 104123261 A CN104123261 A CN 104123261A
- Authority
- CN
- China
- Prior art keywords
- bus
- processor
- path
- functional unit
- request message
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
本申请公开了一种电子设备,用于解决现有技术中的电子设备存在功能单元与处理器间的连接路径单一的技术问题。所述电子设备包括:所述处理器;所述至少一个功能单元;所述行列总线,用于通过所述行列总线实现所述至少一个功能单元中的每个与所述处理器的连接;其中,所述行列总线包括M个行总线及N个列总线,所述至少一个功能单元中的每个分别位于其中一个行总线或列总线上,M、N均为正整数;所述行总线和所述列总线的交点处设置有开关,用于接通或断开形成相应交点的行总线和列总线,且所述M个行总线及所述N个列总线中,至少有一个行总线和/或至少有一个列总线与所述处理器连接。本发明还公开了相应的一种信息传送的方法。
Description
技术领域
本申请涉及电子技术领域,特别涉及一种电子设备及信息传送方法。
背景技术
总线(Bus)是一组信号线的集合,是具有数据处理能力的电子设备中各种功能单元之间传送信息的公共通信干线。总线是电子设备内部多个系统之间或电子设备内部各种功能单元之间进行信息传输所必需的全部信号线的总和。按照传输的信息种类,总线可以划分为数据总线、地址总线和控制总线,分别用来传输数据、数据地址和控制信号。
在现有技术中的电子设备中,如图1所示,通常会包括处理器60,与处理器60连接的总线70,及连接于总线70上的多个功能单元,如:功能单元801,功能单元802,功能单元803及功能单元804。多个功能单元中的每个功能单元都通过总线70和处理器60进行数据传输。
在现有技术中的电子设备中,多个功能单元中每个功能单元都有对应的优先级,比如功能单元801对应第一优先级,功能单元802对应第二优先级,其中,所述第一优先级高于所述第二优先级。
假如功能单元801和功能单元802都需要利用总线70时,由于所述第一优先级高于所述第二优先级,所以,功能单元802只能等待功能单元801使用完总线70后,才能使用总线70。即:在现有技术中,在优先级高的功能单元优先使用总线的时候,优先级低的功能单元就需要等待,只有在优先级高的功能单元使用完总线后,优先级低的功能单元才能使用总线。
在本申请发明人实现本申请实施例中的技术方案的过程中,发现上述现有技术,至少存在如下技术问题:
在现有技术中,由于功能单元801,功能单元802,功能单元803及功能单元804,都只能通过总线70与处理器60进行连接,所以,现有技术中的电子设备存在功能单元与处理器间的连接路径单一的技术问题。
进一步地,由于现有技术中,总线的使用和功能单元的优先级紧密相关,在优先级高的功能单元使用总线时,优先级低的功能单元不能使用总线,且由于现有技术中的电子设备存在功能单元与处理器间的连接路径单一的技术问题,所以进一步地导致在现有技术中,当优先级不同的功能单元在使用总线时,存在不能同时并行使用总线的技术问题。
进一步地,在现有技术中,电子设备中的处理器具有强大的处理能力时,由于优先级高的功能单元在使用总线时,优先级低的功能单元不能使用,所以,可能会出现优先级高的功能单元传输到处理器进行处理的数据量较少,进而导致现有技术存在处理器在某些时候利用率不高的技术问题。
进一步地,由于存在上述三个技术问题,所以,用户在使用现有技术中的电子设备时,特别是在电子设备中的多个优先级不同的功能单元频繁处于运行状态时,电子设备的处理时间就会比较长,进而给用户带来不好的用户体验。
发明内容
本申请实施例提供一种电子设备,用于解决现有技术中的电子设备存在功能单元与处理器间的连接路径单一的技术问题。
在本申请实施例中,一方面提供了一种电子设备,包括:
处理器;至少一个功能单元;
行列总线,用于通过所述行列总线实现所述至少一个功能单元中的每个与所述处理器的连接;其中,所述行列总线包括M个行总线及N个列总线,所述至少一个功能单元中的每个分别位于其中一个行总线或列总线上,M、N均为正整数;所述行总线和所述列总线的交点处设置有开关,用于接通或断开形成相应交点的行总线和列总线,且所述M个行总线及所述N个列总线中,至少有一个行总线和/或至少有一个列总线与所述处理器连接。
可选的,所述至少一个功能单元中的每个还分别通过连接线与所述处理器相连,所述连接线与所述行列总线不同;所述连接线用于相应的功能单元通过所述连接线向所述处理器发送请求消息,所述请求消息用于该功能单元请求与所述处理器进行数据传输。
可选的,所述电子设备还包括总线仲裁单元,与所述行列总线中设置的每个开关均相连,用于控制每个开关的开启与关闭。
可选的,所述处理器用于:接收第一功能单元通过与所述处理器之间的连接线发送的第一请求消息;其中,所述第一功能单元为所述至少一个功能单元中的任一个,所述第一请求消息用于请求与所述处理器进行数据传输;通过对所述第一请求消息的分析,确定所述第一功能单元在所述行列总线上的第一路径;其中,所述第一路径为从所述第一功能单元到所述处理器之间的路径。
可选的,所述处理器用于:在确定所述第一路径之后,判断当前是否有第二功能单元在所述行列总线上的第二路径与所述第一路径有冲突,其中,所述第二功能单元为所述至少一个功能单元中除所述第一功能单元之外的任一个;若没有,向所述总线仲裁单元发送第一控制请求消息,所述第一控制请求消息用于指示所述总线仲裁单元判断所述第一路径在所述行列总线上对应的开关是否打开,及接收所述总线仲裁单元反馈的响应消息;
所述总线仲裁单元用于接收所述第一控制请求消息,并根据所述第一控制请求消息判断所述第一路径在所述行列总线上对应的开关是否打开;其中,若已打开,则向所述处理器回复响应消息,若未打开,则打开所述第一路径上的开关,并向所述处理器回复所述响应消息。
可选的,所述处理器用于:在确定有第二功能单元在所述行列总线上的所述第二路径与所述第一路径有冲突之后,确定所述第一功能单元在所述行列总线上的第三路径;其中,所述第三路径为从所述第一功能单元到所述处理器之间的路径,且所述第三路径与所述第一路径及所述第二路径均无冲突。
可选的,所述处理器用于:在确定所述第三路径之后,向所述总线仲裁单元发送第二控制请求消息,所述第二控制请求消息用于指示所述总线仲裁单元判断所述第三路径上对应的开关是否打开,及接收所述总线仲裁单元反馈的响应消息;
所述总线仲裁单元用于接收所述第二控制请求消息,并根据所述第二控制请求消息判断所述第三路径在所述行列总线上对应的开关是否打开;其中,若已打开,则向所述处理器回复响应消息,若未打开,则打开所述第三路径上的开关。
另一方面,本申请实施例还提供一种信息传送的方法,应用于电子设备,所述方法包括:
所述电子设备中的处理器接收位于所述电子设备的行列总线上的第一功能单元发送的第一请求信息;其中,所述第一请求消息用于请求与所述处理器进行数据传输;
所述处理器对所述第一请求信息进行分析,根据分析结果确定所述第一功能单元在所述行列总线上的第一路径;
所述处理器向所述电子设备中的总线仲裁单元发送第一控制请求消息,所述第一控制请求消息用于指示所述总线仲裁单元确定所述第一路径上的开关是否打开;
所述总线仲裁单元根据接收的所述第一控制请求消息确定所述第一路径上的开关的开启情况,并根据确定结果向所述处理器回复响应消息;
其中,所述行列总线包括M个行总线及N个列总线,所述至少一个功能单元中的每个分别位于其中一个行总线或列总线上,M、N均为正整数;其中,所述行总线和所述列总线的交点处设置有开关,用于接通或断开形成相应交点的行总线和列总线,且所述M个行总线及所述N个列总线中,至少有一个行总线和/或至少有一个列总线与所述处理器连接。
可选的,在所述电子设备还包括所述处理器与所述第一功能单元之间的连接线时,其中,所述连接线与所述行列总线不同,所述电子设备中的处理器接收位于所述电子设备的行列总线上的第一功能单元发送的第一请求信息,包括:
所述处理器通过所述连接线接收所述第一请求消息。
可选的,所述总线仲裁单元根据接收的所述第一控制请求消息确定所述第一路径上的开关的开启情况,并根据确定结果向所述处理器回复响应消息,包括:
所述总线仲裁单元根据所述第一控制请求消息,判断所述第一路径上的各开关是否已打开;
若已打开,则所述总线仲裁单元直接向所述处理器回复所述响应消息;
若有开关未打开,则所述总线仲裁单元打开所述第一路径上未打开的开关,并向所述处理器回复所述响应消息。
可选的,所述处理器向所述电子设备中的总线仲裁单元发送第一控制请求消息,包括:
所述处理器判断当前是否有第二功能单元在所述行列总线上的第二路径与所述第一路径有冲突;其中,所述第二功能单元为所述至少一个功能单元中除所述第一功能单元之外的任一个;
若没有,所述处理器向所述总线仲裁单元发送所述第一控制请求消息。
可选的,在所述处理器判断当前是否有第二功能单元在所述行列总线上的第二路径与所述第一路径有冲突之后,还包括:
若有所述第二路径与所述第一路径有冲突,确定所述第一功能单元在所述行列总线上的第三路径,其中,所述第三路径为从所述第一功能单元到所述处理器之间的路径,且所述第三路径与所述第一路径及第二路径均无冲突。
可选的,在所述确定所述第一功能单元在所述行列总线上的第三路径之后,还包括:
所述处理器向所述总线仲裁单元发送第二控制请求消息,所述第二控制请求消息用于指示所述总线仲裁单元确定所述第三路径上的开关是否打开;
所述总线仲裁单元根据接收的所述第二控制请求消息确定所述第三路径上的开关的开启情况,并根据确定结果向所述处理器回复响应消息。
本申请实施例中提供的一种或多种技术方案,至少能实现如下技术效果:
在本申请实施例中,由于在所述行总线和所述列总线的交点处设置有开关,所述处理器可以通过控制所述总线仲裁单元,进而通过所述总线仲裁单元控制所述开关的接通或者断开,所以,可以灵活地在所述处理器与需要和所述处理器连接的功能单元间建立有效连接路径。所以,有效解决了现有技术中的电子设备存在功能单元与处理器间的连接路径单一的技术问题,实现灵活在功能单元与处理器间的建立有效连接路径的技术效果。
进一步地,由于在本申请实施例中的技术方案,能够实现灵活在功能单元与处理器间的建立有效连接路径的技术效果,所以,可以确保一个功能单元当前连接路径被另一个功能单元占用的情况下,可以在行列总线上建立新的有效连接路径,进而使得所述处理器能够通过行列总线同时处理该功能单元和所述另一个功能单元的工作任务所以,能够有效解决了现有技术中当优先级不同的功能单元在使用总线时,存在不能同时并行使用总线的技术问题。实现了并行同时使用总线的技术效果。
进一步地,由于本申请实施例中的技术方案能够并行使用总线,所以,能够有向电子设备中的处理器传输足够的数据,这样,即使电子设备具有强大的处理能力,也能有足够的数据提供给处理器进行处理,所以,有效解决了现有技术存在处理器在某些时候利用率不高的技术问题;实现了保证处理器具有高利用率的技术效果。
进一步地,由于本申请实施例中的技术方案具有并行使用总线的技术效果,及具有保证处理器具有高利用率的技术效果,所以,用户在使用现有技术中的电子设备时,特别是在电子设备中的多个优先级不同的功能单元频繁处于运行状态时,相较现有技术,本申请技术方案中的电子设备就具有处理时间就会缩短的技术效果,进而也给用户带来了更好的用户体验。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有技术中电子设备的结构示意图;
图2为本申请实施例中电子设备中功能单元,行列总线,开关,处理器及总线仲裁单元间的连接关系示意图;
图3为本申请实施例中,功能单元,连接线,处理器和总线仲裁单元间的连接关系示意图;
图4为本申请实施例中,总线仲裁单元、开关和行列总线的连接线关系示意图;
图5为本申请实施例中信息处理方法的流程图。
具体实施方式
本申请实施例提供了一种电子设备,所述电子设备包括:处理器;至少一个功能单元;行列总线,用于通过所述行列总线实现所述至少一个功能单元中的每个与所述处理器的连接;其中,所述行列总线包括M个行总线及N个列总线,所述至少一个功能单元中的每个分别位于其中一行总线或列总线上,M、N均为正整数;所述行总线和所述列总线的交点处设置有开关,用于接通或断开形成相应交点的行总线和列总线,且所述M个行总线及所述N个列总线中,至少有一个行总线和/或至少有一个列总线与所述处理器连接。
由于在本申请实施例中,由于在所述行总线和所述列总线的交点处设置有开关,所述处理器可以通过控制所述总线仲裁单元,进而通过所述总线仲裁单元控制所述开关的接通或者断开,所以,可以灵活地在所述处理器与需要和所述处理器连接的功能单元间建立有效连接路径。所以,有效解决了现有技术中的电子设备存在功能单元与处理器间的连接路径单一的技术问题,实现灵活在功能单元与处理器间的建立有效连接路径的技术效果。
例如:当所述电子设备的处理器正在同时运行魔兽世界、植物大战僵尸、QQ音乐等工作任务时,用户又增加了摄像工作任务,此时,如果所述摄像工作任务对应的所述行列总线上的第一条路径被占用时,就可以通过所述行列总线为所述摄像工作任务建立与所述第一条路径不同的第二条路径,进而使所述处理器能够通过所述第二条路径处理所述摄像工作任务。
为使本申请的目的、技术方案和优点更加清楚明白,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
另外,本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
下面结合附图,对本申请实施例中的电子设备的具体结构及工作原理进行详细说明。
本申请实施例提供的一种电子设备,在具体实现过程中,所述电子设备可以是台式电脑,笔记本电脑,平板电脑及智能手机,也可以是其它电子设备,在此,本申请中就不一一举例了。
请参考图2,图3,图4,本申请实施例中的电子设备包括:
处理器10、总线仲裁单元40、功能单元301、功能单元302……功能单元30N,开关K11、开关K12、……、开关KMN、行列总线20。
通过行列总线20,能够实现每个功能单元与处理器10的连接;其中,行列总线20包括M个行总线及N个列总线,功能单元分别位于其中一个行总线或列总线上,M、N均为正整数;所述M个行总线和所述N个列总线的交点处设置有开关K11、开关K12、……、开关KMN,用于接通或断开形成相应交点的行总线和列总线。
比如,当M为2,N为2时,即有2个行总线和2个列总线,2个行总线和2个列总线就会有四个交点,那么在四个交点处分别设置的四个开关,分别为:开关K11、开关K12、开关K21、开关K22。
在本申请实施例的技术方案中,在所述M个行总线和所述N个列总线上的每个开关还均通过行列总线20与所述总线仲裁单元40连接。
在本申请实施例中,在行列总线20的中心位置,设置电子设备的处理器10,以确保处理器10与每个功能单元之间的平均距离最短。这样,当有来自功能单元中的工作任务时,处理器10就能及时有效的处理该任务。
由于在M个行总线和N个列总线的交点处设置有开关,所以,处理器10可以通过控制所述总线仲裁单元40,进而通过总线仲裁单元40控制开关的接通或者断开,进而可以灵活地在处理器10与需要和处理器10连接的功能单元间建立有效连接路径,比如:在通过总线仲裁单元40控制开关K11,开关K12,开关K1N都处于接通状态时,功能单元301,就可以通过M个行总线中的第一行总线与处理器10间建立起第一路径。
在本申请实施例中,所述电子设备还包括连接线50,通过连接线50使功能单元与处理器10相连,以使得功能单元都可以通过连接线50向处理器10发送请求消息,比如:功能单元301可以通过连接线50向处理器10发送第一请求消息,所述第一请求消息用于表示功能单元301请求与处理器10进行数据传输。
在本申请实施例中,所述连接线50与行列总线20是不同的,具体来讲,连接线50的作用仅用于传输功能单元向处理器10发送的所述请求消息;而行列总线20的作用则为:在处理器10接收到所述请求消息后,功能单元通过行列总线20向处理器10传输工作任务。
在具体应用中,处理器10用于:接收功能单元301通过与处理器10之间的连接线50发送的第一请求消息;其中,功能单元301为所述至少一个功能单元中的任一个,所述第一请求消息用于请求与处理器10进行数据传输;通过对所述第一请求消息的分析,确定功能单元301在行列总线20上的第一路径;其中,所述第一路径为从功能单元301到处理器10之间的路径。
在具体应用中,所述处理器还用于:在确定所述第一路径之后,判断当前是否有功能单元302在行列总线20上的第二路径与所述第一路径有冲突,其中,功能单元302为所述至少一个功能单元中除功能单元301之外的任一个;若没有,向总线仲裁单元40发送第一控制请求消息,所述第一控制请求消息用于指示总线仲裁单元40判断所述第一路径在行列总线20上对应的开关是否打开,及接收总线仲裁单元40反馈的响应消息。
在具体应用中,总线仲裁单元40用于接收所述第一控制请求消息,并根据所述第一控制请求消息判断所述第一路径在行列总线20上对应的开关是否打开;其中,若已打开,则向处理器10回复响应消息,若未打开,则打开所述第一路径上的开关,并向处理器10回复所述响应消息。
在具体应用中,处理器10还用于:在确定有功能单元302在行列总线20上的所述第二路径与所述第一路径有冲突之后,确定功能单元301在行列总线20上的第三路径;其中,所述第三路径为从功能单元301到处理器10之间的路径,且所述第三路径与所述第一路径及所述第二路径均无冲突。
在处理器10确定所述第三路径之后,向总线仲裁单元40发送第二控制请求消息,所述第二控制请求消息用于指示总线仲裁单元40判断所述第三路径上对应的开关是否打开,及接收总线仲裁单元40反馈的响应消息;
而总线仲裁单元40用于接收所述第二控制请求消息,并根据所述第二控制请求消息判断所述第三路径在行列总线20上对应的开关是否打开;其中,若已打开,则向处理器10回复响应消息,若未打开,则打开所述第三路径上的开关。
通过上述描述可知,由于在本申请实施例中,功能单元分别通过连接线50和行列总线20与处理器10连接,所以,在功能单元301有第一工作任务需要处理器10处理时,功能单元301首先通过连接线50将所述第一请求消息发送给处理器10,处理器10能够基于所述第一请求信息向总线仲裁单元40发送第一控制请求信息,通过对总线仲裁单元40进行控制,使总线仲裁单元40再去控制行列总线20上的开关,在功能单元301和处理器10间建立第一路径,这样,通过第一路径处理器10就能够处理所述第一工作任务了。
在具体实现过程中,处理器10通过连接线50接收到功能单元301发送的所述第一请求消息后,处理器10会基于所述第一请求消息进行分析,判断出在行列总线20上,功能单元301与处理器10所需建立的所述第一路径。
进一步地,处理器10在基于所述第一请求消息进行分析时,会首先获得行列总线20的当前使用参数以及预先设定的行列总线20的设定使用参数,然后,基于所述当前使用参数及所述设定使用参数,在行列总线20上确定出所述第一路径。所述设定使用参数可以包括:功能单元301的额定使用频率、额定传输量、额定工作频率、及行列总线20的额定总线带宽、及行列总线20与处理器10间的实际距离。
通过上述描述可知,在本申请实施例中的技术方案中,由于行列总线20上有很多开关,所以,可以通过总线仲裁单元40去灵活控制开关,在行列总线20上为功能301和处理器10间建立所述第一路径。比如,在M和N都是2时:
在通过总线仲裁单元40控制开关K11,开关K12都处于接通状态时,功能单元301,就可以通过M个行总线中的第一行总线与处理器10间建立起所述第一路径;或
在通过总线仲裁单元40控制开关K21,开关K22都处于接通状态时,功能单元301,就可以通过M个行总线中的第二行总线与处理器10间建立起所述第一路径;或
在通过总线仲裁单元40控制开关K11,开关K21,开关K22都处于接通状态时,功能单元301,就可以通过M个行总线中的第一及第二行总线与处理器10间建立起所述第一路径。
可见,在本申请实施例中,由于在M个行总线和N个列总线的交点处设置有开关,处理器10可以通过控制总线仲裁单元40,进而通过总线仲裁单元40控制开关的接通或者断开,所以,可以灵活地在处理器10与需要和处理器10连接的功能单元间建立有效连接路径。所以,有效解决了现有技术中的电子设备存在功能单元与处理器间的连接路径单一的技术问题,实现灵活在功能单元与处理器间的建立有效连接路径的技术效果。
还是以M和N为2为例,在同一时刻,功能单元301有所述第一工作任务及功能单元302有第二工作任务,需要处理器10进行处理时,首先,功能单元301通过连接线50向处理器10发送所述第一请求消息;功能单元302通过连接线50向处理器10发送第一控制请求消息;然后,处理器10基于所述第一请求消息向总线仲裁单元40发送第一控制请求信息,去控制总线仲裁单元40,并通过总线仲裁单元40控制开关K11,开关K12都处于接通状态,进而使功能单元301可以通过M个行总线中的第一行总线与处理器10间建立起所述第一路径;处理器10还基于所述第一控制请求消息向总线仲裁控制单元40发送第二控制请求信息,去控制总线仲裁单元40,并通过总线仲裁单元40控制开关K21,开关K22都处于接通状态,进而使功能单元302可以通过M个行总线中的第二行总线与处理器10间建立起第二路径;然后,通过所述第一路径,处理器10可以处理所述第一工作任务,通过所述第二路径,处理器可以处理所述第二工作任务。
在本申请实施例中,建立所述第二路径的具体过程如下:
在建立所述第一路径之后,处理器10判断功能单元302在行列总线20上的第二当前路径是否与所述第一路径相冲突,获得一判断结果;如果判断结果为否,则确定所述第二当前路径为所述第二路径,并控制总线仲裁单元40,通过总线仲裁单元40控制所述第二当前路径上的开关都处于接通状态,进而建立所述第二路径。如果判断结果为是,则从行列总线20上确定出与所述第二当前路径不同的第三当前路径,并确定出所述第三当前路径上的开关,然后,处理器10通过控制总线仲裁单元20,通过总线仲裁单元20控制所述第三当前路径上的开关都处于接通状态,进而使所述第三当前路径为所述第二路径。
可见,在本申请实施例中,可以同时建立多个功能单元与处理器10间的多个有效连接路径,即:本申请实施例中的技术方案能够并行使用总线,所以,能够有效解决现有技术中,当优先级不同的功能单元在使用总线时,存在不能同时并行使用总线的技术问题,实现并行使用总线的技术效果。
还是以M和N为2为例,建立所述第一路径和所述第二路径后,处理器10就可以处理第一工作任务和所述第二工作任务,假设所述第一工作任务对应的第一数据量;所述第二工作任务对应第二数据量,那么,处理器10处理的总数据量为所述第一数据量和所述第二数据量之和。而同样的情况如果在现有技术中,由于功能单元的优先级有高低,在高优先级功能单元使用总线时,低优先级功能单元不能使用,所以,现有技术中处理器60处理的总数据量为所述第一数据量或所述第二数据量,显然,要比本申请中的处理器10的总数据量低。
所以,本申请实施例中的技术方案,能够有效解决了现有技术存在处理器在某些时候利用率不高的技术问题;实现了保证处理器具有高利用率的技术效果。
进一步地,由于本申请实施例中的技术方案具有并行使用总线的技术效果,及具有保证处理器具有高利用率的技术效果,所以,用户在使用现有技术中的电子设备时,特别是在电子设备中的多个优先级不同的功能单元频繁处于运行状态时,相较现有技术,本申请技术方案中的电子设备就具有处理时间就会缩短的技术效果,进而也给用户带来了更好的用户体验。
基于同一发明构思,本发明实施例还提供一种信息传送的方法,该方法应用一电子设备,所述电子设备包括:处理器10;至少一个功能单元;行列总线20,用于通过行列总线20实现所述至少一个功能单元中的每个与处理器10的连接;其中,行列总线20包括M个行总线及N个列总线,所述至少一个功能单元中的每个分别位于其中一行总线或列总线上,M、N均为正整数;所述M个行总线和所述N个列总线的交点处设置有开关,用于接通或断开形成相应交点的行总线和列总线,且所述M个行总线及所述N个列总线中,至少有一个行总线和/或至少有一个列总线与处理器10连接。
所述电子设备还包括总线仲裁单元40,处理器10通过总线仲裁单元40控制开关的接通或者断开。
在具体实现过程中,所述电子设备可以是台式电脑,笔记本电脑,平板电脑及智能手机,也可以是其它电子设备,在此,本申请中就不一一举例了。
请参考图5,所述方法包括:
步骤201:所述电子设备中的处理器10接收位于所述电子设备的行列总线20上的第一功能单元发送的第一请求信息;其中,所述第一请求消息用于请求与处理器10进行数据传输。
在具体实现过程中,处理器10通过连接线50接收位于行列总线20上的第一功能单元的所述第一请求消息。
可选的,本发明实施例中,在所述电子设备还包括处理器10与所述第一功能单元之间的连接线50时,其中,连接线50与行列总线20不同,所述电子设备中的处理器10接收位于所述电子设备的行列总线20上的第一功能单元发送的第一请求信息,包括:
处理器10通过连接线50接收所述第一请求消息。具体来讲,不同在于:
在本申请实施例中,所述连接线50与行列总线20是不同的,具体来讲,连接线50的作用仅用于传输功能单元向处理器10发送的所述请求消息;而行列总线20的作用则为:在处理器10接收到所述请求消息后,功能单元通过行列总线20向处理器10传输工作任务。
进一步的,通过连接线50接收到所述第一请求消息之后。在功能单元与处理器10之间建立第一路径。如何建立第一路径的具体方法为步骤202。
步骤202:处理器10对所述第一请求信息进行分析,根据分析结果确定所述第一功能单元在行列总线20上的第一路径;
在具体实现过程中,基于所述第一请求消息,通过处理器10对总线仲裁单元40进行控制,使总线仲裁单元40再去控制行列总线20上的开关,在功能单元与处理器10之间建立第一路径。在通过处理器10确定出功能单元与处理器10之间建立第一路径之后,如何判断第一路径上的开关是否打开,具体方法为步骤203。
步骤203:处理器10向所述电子设备中的总线仲裁单元40发送第一控制请求消息,所述第一控制请求消息用于指示总线仲裁单元40确定所述第一路径上的开关是否打开;
在具体实现过程中,由于行列总线20上有很多开关,所以,可以通过处理器10向总线仲裁单元40发送所述第一控制请求消息,通过总线仲裁单元40对所述第一控制请求消息的分析,从而去灵活控制开关。进一步地,
可选的,在本申请实施例中,总线仲裁单元40根据接收的所述第一控制请求消息确定所述第一路径上的开关的开启情况,并根据确定结果向处理器10回复响应消息,包括:总线仲裁单元40根据所述第一控制请求消息,判断所述第一路径上的各开关是否已打开;若已打开,则总线仲裁单元40直接向处理器10回复所述响应消息;若有开关未打开,则总线仲裁单元40打开所述第一路径上未打开的开关,并向处理器10回复所述响应消息。
在具体实现过程中,由于在M个行总线和N个列总线的交点处设置有开关,处理器10可以通过控制总线仲裁单元40,进而通过总线仲裁单元40控制开关的接通或者断开,所以,可以灵活地在处理器10与需要和处理器10连接的功能单元间建立有效连接路径。所以,有效解决了现有技术中的电子设备存在功能单元与处理器10间的连接路径单一的技术问题,实现灵活在功能单元与处理器间的建立有效连接路径的技术效果。进一步地,
可选的,本申请实施例中,处理器10向所述电子设备中的总线仲裁单元40发送第一控制请求消息,包括:处理器10判断当前是否有第二功能单元在行列总线40上的第二路径与所述第一路径有冲突;其中,所述第二功能单元为所述至少一个功能单元中除所述第一功能单元之外的任一个;若没有,处理器10向总线仲裁单元40发送所述第一控制请求消息。
具体实现过程中,在建立所述第一路径之后,通过对所述第一控制请求消息的分析,通过总线仲裁单元40判断功能单元302在行列总线20上的第二当前路径是否与所述第一路径相冲突,获得一判断结果。如果判断结果为否,则确定所述第二当前路径为所述第二路径,并通过控制总线仲裁单元40,再通过总线仲裁单元40控制所述第二当前路径上的开关都处于接通状态,进而建立所述第二路径。进一步地,
可选的,本申请实施例中,在处理器10判断当前是否有第二功能单元在行列总线20上的路径与所述第一路径有冲突之后,还包括:
若有行列总线20第二路径与所述第一路径有冲突,确定所述第一功能单元在行列总线20上的第三路径,其中,所述第三路径为从所述第一功能单元到处理器10之间的路径,且所述第三路径与所述第一路径及第二路径均无冲突。
具体实现过程中,如果判断结果为是,则确定所述第二当前路径与所述第二路径有冲突,通过处理器10从行列总线20上确定出与所述第二当前路径不同的第三当前路径,并确定出所述第三当前路径上的开关,然后,通过处理器10控制总线仲裁单元20,且通过总线仲裁单元20控制所述第三当前路径上的开关都处于接通状态,进而使所述第三当前路径为所述第二路径。可见,本申请实施例中的技术方案能够并行使用总线,所以,能够有效解决现有技术中,当优先级不同的功能单元在使用总线时,存在不能同时并行使用总线的技术问题,实现并行使用总线的技术效果。在确定出有效路径之后,如何判断有效路径上的开关是否打开,具体通过步骤204。
步骤204:总线仲裁单元40根据接收的所述第一控制请求消息确定所述第一路径上的开关的开启情况,并根据确定结果向处理器10回复响应消息;
其中,行列总线20包括M个行总线及N个列总线,所述至少一个功能单元中的每个分别位于其中一个行总线或列总线上,M、N均为正整数;其中,所述行总线和所述列总线的交点处设置有开关,用于接通或断开形成相应交点的行总线和列总线,且所述M个行总线及所述N个列总线中,至少有一个行总线和/或至少有一个列总线与处理器10连接。
可选的,本申请实施例中,在所述确定所述第一功能单元在行列总线20上的第三路径之后,还包括:
处理器10向总线仲裁单元40发送第二控制请求消息,所述第二控制请求消息用于指示总线仲裁单元40确定所述第三路径上的开关是否打开;总线仲裁单元40根据接收的所述第二控制请求消息确定所述第三路径上的开关的开启情况,并根据确定结果向处理器10回复响应消息。
由于在本实施例中,步骤204为与步骤203中打开开关的工作过程基本相同,所以,其具体的工作过程就不再进行具体的描述了。下面以M和N均为2为例,对本申请实施例中的方法实施过程进行详细的描述:
当M为2,N为2时,即有2个行总线和2个列总线,2个行总线和2个列总线就会有四个交点,那么在四个交点处分别设置的四个开关,分别为:开关K11、开关K12、开关K21、开关K22。
处理器10接收功能单元301通过与处理器10之间的连接线50发送的第一请求消息;其中,功能单元301为所述至少一个功能单元中的任一个,所述第一请求消息用于请求与处理器10进行数据传输;通过对所述第一请求消息的分析,确定功能单元301在行列总线20上的第一路径;其中,所述第一路径为从功能单元301到处理器10之间的路径。
所述处理器在确定所述第一路径之后,判断当前是否有功能单元302在行列总线20上的第二路径与所述第一路径有冲突,其中,功能单元302为所述至少一个功能单元中除功能单元301之外的任一个;若没有,向总线仲裁单元40发送第一控制请求消息,所述第一控制请求消息用于指示总线仲裁单元40判断所述第一路径在行列总线20上对应的开关是否打开,及接收总线仲裁单元40反馈的响应消息。
总线仲裁单元40接收所述第一控制请求消息,并根据所述第一控制请求消息判断所述第一路径在行列总线20上对应的开关是否打开;其中,若已打开,则向处理器10回复响应消息,若未打开,则打开所述第一路径上的开关,并向处理器10回复所述响应消息。
处理器10在确定有功能单元302在行列总线20上的所述第二路径与所述第一路径有冲突之后,确定功能单元301在行列总线20上的第三路径;其中,所述第三路径为从功能单元301到处理器10之间的路径,且所述第三路径与所述第一路径及所述第二路径均无冲突。
在处理器10确定所述第三路径之后,向总线仲裁单元40发送第二控制请求消息,所述第二控制请求消息用于指示总线仲裁单元40判断所述第三路径上对应的开关是否打开,及接收总线仲裁单元40反馈的响应消息。
而总线仲裁单元40用于接收所述第二控制请求消息,并根据所述第二控制请求消息判断所述第三路径在行列总线20上对应的开关是否打开;其中,若已打开,则向处理器10回复响应消息,若未打开,则打开所述第三路径上的开关。
通过上述描述可知,由于在本申请实施例中,功能单元分别通过连接线50和行列总线20与处理器10连接,所以,在功能单元301有第一工作任务需要处理器10处理时,功能单元301首先通过连接线50将所述第一请求消息发送给处理器10,处理器10能够基于所述第一请求信息向总线仲裁单元40发送第一控制请求信息,通过对总线仲裁单元40进行控制,使总线仲裁单元40再去控制行列总线20上的开关,在功能单元301和处理器10间建立第一路径,这样,通过第一路径处理器10就能够处理所述第一工作任务了。
在具体实现过程中,处理器10通过连接线50接收到功能单元301发送的所述第一请求消息后,处理器10会基于所述第一请求消息进行分析,判断出在行列总线20上,功能单元301与处理器10所需建立的所述第一路径。
处理器10在基于所述第一请求消息进行分析时,会首先获得行列总线20的当前使用参数以及预先设定的行列总线20的设定使用参数,然后,基于所述当前使用参数及所述设定使用参数,在行列总线20上确定出所述第一路径。所述设定使用参数可以包括:功能单元301的额定使用频率、额定传输量、额定工作频率、及行列总线20的额定总线带宽、及行列总线20与处理器10间的实际距离。
通过上述描述可知,在本申请实施例中的技术方案中,由于行列总线20上有很多开关,所以,可以通过总线仲裁单元40去灵活控制开关,在行列总线20上为功能301和处理器10间建立所述第一路径。
比如,继续以M和N都是2为例,可以有的情况包括:
在通过总线仲裁单元40控制开关K11,开关K12都处于接通状态时,功能单元301,就可以通过M个行总线中的第一行总线与处理器10间建立起所述第一路径;或
在通过总线仲裁单元40控制开关K21,开关K22都处于接通状态时,功能单元301,就可以通过M个行总线中的第二行总线与处理器10间建立起所述第一路径;或
在通过总线仲裁单元40控制开关K11,开关K21,开关K22都处于接通状态时,功能单元301,就可以通过M个行总线中的第一及第二行总线与处理器10间建立起所述第一路径。
可见,在本申请实施例中,由于在M个行总线和N个列总线的交点处设置有开关,处理器10可以通过控制总线仲裁单元40,进而通过总线仲裁单元40控制开关的接通或者断开,所以,可以灵活地在处理器10与需要和处理器10连接的功能单元间建立有效连接路径。所以,有效解决了现有技术中的电子设备存在功能单元与处理器间的连接路径单一的技术问题,实现灵活在功能单元与处理器间的建立有效连接路径的技术效果。
还是继续以M和N为2为例,在同一时刻,功能单元301有所述第一工作任务及功能单元302有第二工作任务,需要处理器10进行处理时,首先,功能单元301通过连接线50向处理器10发送所述第一请求消息;功能单元302通过连接线50向处理器10发送第一控制请求消息;然后,处理器10基于所述第一请求消息向总线仲裁单元40发送第一控制请求信息,去控制总线仲裁单元40,并通过总线仲裁单元40控制开关K11,开关K12都处于接通状态,进而使功能单元301可以通过M个行总线中的第一行总线与处理器10间建立起所述第一路径;处理器10还基于所述第一控制请求消息向总线仲裁控制单元40发送第二控制请求信息,去控制总线仲裁单元40,并通过总线仲裁单元40控制开关K21,开关K22都处于接通状态,进而使功能单元302可以通过M个行总线中的第二行总线与处理器10间建立起第二路径;然后,通过所述第一路径,处理器10可以处理所述第一工作任务,通过所述第二路径,处理器可以处理所述第二工作任务。
在本申请实施例中,建立所述第二路径的具体过程如下:
在建立所述第一路径之后,处理器10判断功能单元302在行列总线20上的第二当前路径是否与所述第一路径相冲突,获得一判断结果;如果判断结果为否,则确定所述第二当前路径为所述第二路径,并控制总线仲裁单元40,通过总线仲裁单元40控制所述第二当前路径上的开关都处于接通状态,进而建立所述第二路径。如果判断结果为是,则从行列总线20上确定出与所述第二当前路径不同的第三当前路径,并确定出所述第三当前路径上的开关,然后,处理器10通过控制总线仲裁单元20,通过总线仲裁单元20控制所述第三当前路径上的开关都处于接通状态,进而使所述第三当前路径为所述第二路径。
可见,在本申请实施例中,可以同时建立多个功能单元与处理器10间的多个有效连接路径,即:本申请实施例中的技术方案能够并行使用总线,所以,能够有效解决现有技术中,当优先级不同的功能单元在使用总线时,存在不能同时并行使用总线的技术问题,实现并行使用总线的技术效果。
还是以M和N为2为例,建立所述第一路径和所述第二路径后,处理器10就可以处理第一工作任务和所述第二工作任务,假设所述第一工作任务对应的第一数据量;所述第二工作任务对应第二数据量,那么,处理器10处理的总数据量为所述第一数据量和所述第二数据量之和。而同样的情况如果在现有技术中,由于功能单元的优先级有高低,在高优先级功能单元使用总线时,低优先级功能单元不能使用,所以,现有技术中处理器60处理的总数据量为所述第一数据量或所述第二数据量,显然,要比本申请中的处理器10的总数据量低。
所以,本申请实施例中的技术方案,能够有效解决了现有技术存在处理器在某些时候利用率不高的技术问题;实现了保证处理器具有高利用率的技术效果。
进一步地,由于本申请实施例中的技术方案具有并行使用总线的技术效果,及具有保证处理器具有高利用率的技术效果,所以,用户在使用现有技术中的电子设备时,特别是在电子设备中的多个优先级不同的功能单元频繁处于运行状态时,相较现有技术,本申请技术方案中的电子设备就具有处理时间就会缩短的技术效果,进而也给用户带来了更好的用户体验。
总之,本申请实施例中提供的一种或多种技术方案,至少能实现如下技术效果:
在本申请实施例中,由于在所述行总线和所述列总线的交点处设置有开关,处理器10可以通过控制总线仲裁单元40,进而通过总线仲裁单元40控制所述开关的接通或者断开,所以,可以灵活地在处理器10与需要和处理器10连接的功能单元间建立有效连接路径。所以,有效解决了现有技术中的电子设备存在功能单元与处理器10间的连接路径单一的技术问题,实现灵活在功能单元与处理器10间的建立有效连接路径的技术效果。
进一步地,由于在本申请实施例中的技术方案,能够实现灵活在功能单元与处理器10间的建立有效连接路径的技术效果,所以,可以确保一个功能单元当前连接路径被另一个功能单元占用的情况下,可以在行列总线20上建立新有效连接路径,进而使得处理器10能够通过行列总线20同时处理该功能单元和所述另一个功能单元的工作任务所以,能够有效解决了现有技术中当优先级不同的功能单元在使用总线时,存在不能同时并行使用总线的技术问题。实现了并行同时使用总线的技术效果。
进一步地,由于本申请实施例中的技术方案能够并行使用总线,所以,能够有向电子设备中的处理器10传输足够的数据,这样,即使电子设备具有强大的处理能力,也能有足够的数据提供给处理器10进行处理,所以,有效解决了现有技术存在处理器60在某些时候利用率不高的技术问题;实现了保证处理器10具有高利用率的技术效果。
进一步地,由于本申请实施例中的技术方案具有并行使用总线的技术效果,及具有保证处理器10具有高利用率的技术效果,所以,用户在使用现有技术中的电子设备时,特别是在电子设备中的多个优先级不同的功能单元频繁处于运行状态时,相较现有技术,本申请技术方案中的电子设备就具有处理时间就会缩短的技术效果,进而也给用户带来了更好的用户体验。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能单元完成,即将装置的内部结构划分成不同的功能单元,以完成以上描述的全部或者部分功能。上述描述的系统,装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统,装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
具体来讲,本申请实施例中的一种硬件设备连接方法对应的计算机程序指令可以被存储在光盘,硬盘,U盘等存储介质上,当存储介质中的与一种硬件设备连接方法对应的计算机程序指令被一电子设备读取或被执行时,包括如下步骤:
所述电子设备中的处理器接收位于所述电子设备的行列总线上的第一功能单元发送的第一请求信息;其中,所述第一请求消息用于请求与所述处理器进行数据传输;
所述处理器对所述第一请求信息进行分析,根据分析结果确定所述第一功能单元在所述行列总线上的第一路径;
所述处理器向所述电子设备中的总线仲裁单元发送第一控制请求消息,所述第一控制请求消息用于指示所述总线仲裁单元确定所述第一路径上的开关是否打开;
所述总线仲裁单元根据接收的所述第一控制请求消息确定所述第一路径上的开关的开启情况,并根据确定结果向所述处理器回复响应消息;
其中,所述行列总线包括M个行总线及N个列总线,所述至少一个功能单元中的每个分别位于其中一个行总线或列总线上,M、N均为正整数;其中,所述行总线和所述列总线的交点处设置有开关,用于接通或断开形成相应交点的行总线和列总线,且所述M个行总线及所述N个列总线中,至少有一个行总线和/或至少有一个列总线与所述处理器连接。
可选的,所述存储介质中存储的与步骤:在所述电子设备还包括所述处理器与所述第一功能单元之间的连接线时,其中,所述连接线与所述行列总线不同,所述电子设备中的处理器接收位于所述电子设备的行列总线上的第一功能单元发送的第一请求信息,对应的计算机指令在被执行的过程中,具体包括:所述处理器通过所述连接线接收所述第一请求消息。
可选的,所述存储介质中存储的与步骤:通过所述总线仲裁单元根据接收的所述第一控制请求消息确定所述第一路径上的开关的开启情况,并根据确定结果向所述处理器回复响应消息,对应的计算机指令在被执行的过程中,具体包括:
所述总线仲裁单元根据所述第一控制请求消息,判断所述第一路径上的各开关是否已打开;
若已打开,则所述总线仲裁单元直接向所述处理器回复所述响应消息;
若有开关未打开,则所述总线仲裁单元打开所述第一路径上未打开的开关,并向所述处理器回复所述响应消息。
可选的,所述存储介质中存储的与步骤:通过所述处理器向所述电子设备中的总线仲裁单元发送第一控制请求消息,对应的计算机指令在被执行的过程中,具体包括:
所述处理器判断当前是否有第二功能单元在所述行列总线上的第二路径与所述第一路径有冲突;其中,所述第二功能单元为所述至少一个功能单元中除所述第一功能单元之外的任一个;
若没有,所述处理器向所述总线仲裁单元发送所述第一控制请求消息。
可选的,所述存储介质中存储的与步骤:通过在所述处理器判断当前是否有第二功能单元在所述行列总线上的路径与所述第二路径有冲突之后,对应的计算机指令在被执行的过程中,具体还包括:
若有所述行列总线第二路径与所述第一路径有冲突,确定所述第一功能单元在所述行列总线上的第三路径,其中,所述第三路径为从所述第一功能单元到所述处理器之间的路径,且所述第三路径与所述第一路径及第二路径均无冲突。
可选的,所述存储介质中存储的与步骤:通过在所述确定所述第一功能单元在所述行列总线上的第三路径之后,对应的计算机指令在被执行的过程中,具体还包括:
所述处理器向所述总线仲裁单元发送第二控制请求消息,所述第二控制请求消息用于指示所述总线仲裁单元确定所述第三路径上的开关是否打开;
所述总线仲裁单元根据接收的所述第二控制请求消息确定所述第三路径上的开关的开启情况,并根据确定结果向所述处理器回复响应消息。
以上所述,以上实施例仅用以对本申请的技术方案进行了详细介绍,但以上实施例的说明只是用于帮助理解本发明的方法及其核心思想,不应理解为对本发明的限制。本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。
Claims (13)
1.一种电子设备,包括:
处理器;
至少一个功能单元;
行列总线,用于通过所述行列总线实现所述至少一个功能单元中的每个与所述处理器的连接;其中,所述行列总线包括M个行总线及N个列总线,所述至少一个功能单元中的每个分别位于其中一个行总线或列总线上,M、N均为正整数;所述行总线和所述列总线的交点处设置有开关,用于接通或断开形成相应交点的行总线和列总线,且所述M个行总线及所述N个列总线中,至少有一个行总线和/或至少有一个列总线与所述处理器连接。
2.如权利要求1所述的电子设备,其特征在于,所述至少一个功能单元中的每个还分别通过连接线与所述处理器相连,所述连接线与所述行列总线不同;所述连接线用于相应的功能单元通过所述连接线向所述处理器发送请求消息,所述请求消息用于该功能单元请求与所述处理器进行数据传输。
3.如权利要求2所述的电子设备,其特征在于,所述电子设备还包括总线仲裁单元,与所述行列总线中设置的每个开关均相连,用于控制每个开关的开启与关闭。
4.如权利要求2所述的电子设备,其特征在于,所述处理器用于:接收第一功能单元通过与所述处理器之间的连接线发送的第一请求消息;其中,所述第一功能单元为所述至少一个功能单元中的任一个,所述第一请求消息用于请求与所述处理器进行数据传输;通过对所述第一请求消息的分析,确定所述第一功能单元在所述行列总线上的第一路径;其中,所述第一路径为从所述第一功能单元到所述处理器之间的路径。
5.如权利要求4所述的电子设备,其特征在于,所述处理器用于:在确定所述第一路径之后,判断当前是否有第二功能单元在所述行列总线上的第二路径与所述第一路径有冲突,其中,所述第二功能单元为所述至少一个功能单元中除所述第一功能单元之外的任一个;若没有,向所述总线仲裁单元发送第一控制请求消息,所述第一控制请求消息用于指示所述总线仲裁单元判断所述第一路径在所述行列总线上对应的开关是否打开,及接收所述总线仲裁单元反馈的响应消息;
所述总线仲裁单元用于接收所述第一控制请求消息,并根据所述第一控制请求消息判断所述第一路径在所述行列总线上对应的开关是否打开;其中,若已打开,则向所述处理器回复响应消息,若未打开,则打开所述第一路径上的开关,并向所述处理器回复所述响应消息。
6.如权利要求5所述的电子设备,其特征在于,所述处理器用于:在确定有第二功能单元在所述行列总线上的所述第二路径与所述第一路径有冲突之后,确定所述第一功能单元在所述行列总线上的第三路径;其中,所述第三路径为从所述第一功能单元到所述处理器之间的路径,且所述第三路径与所述第一路径及所述第二路径均无冲突。
7.如权利要6所述的电子设备,其特征在于,所述处理器用于:在确定所述第三路径之后,向所述总线仲裁单元发送第二控制请求消息,所述第二控制请求消息用于指示所述总线仲裁单元判断所述第三路径上对应的开关是否打开,及接收所述总线仲裁单元反馈的响应消息;
所述总线仲裁单元用于接收所述第二控制请求消息,并根据所述第二控制请求消息判断所述第三路径在所述行列总线上对应的开关是否打开;其中,若已打开,则向所述处理器回复响应消息,若未打开,则打开所述第三路径上的开关。
8.一种信息传送的方法,应用于电子设备,所述方法包括:
所述电子设备中的处理器接收位于所述电子设备的行列总线上的第一功能单元发送的第一请求信息;其中,所述第一请求消息用于请求与所述处理器进行数据传输;
所述处理器对所述第一请求信息进行分析,根据分析结果确定所述第一功能单元在所述行列总线上的第一路径;
所述处理器向所述电子设备中的总线仲裁单元发送第一控制请求消息,所述第一控制请求消息用于指示所述总线仲裁单元确定所述第一路径上的开关是否打开;
所述总线仲裁单元根据接收的所述第一控制请求消息确定所述第一路径上的开关的开启情况,并根据确定结果向所述处理器回复响应消息;
其中,所述行列总线包括M个行总线及N个列总线,所述至少一个功能单元中的每个分别位于其中一个行总线或列总线上,M、N均为正整数;其中,所述行总线和所述列总线的交点处设置有开关,用于接通或断开形成相应交点的行总线和列总线,且所述M个行总线及所述N个列总线中,至少有一个行总线和/或至少有一个列总线与所述处理器连接。
9.如权利要求8所述的方法,其特征在于,在所述电子设备还包括所述处理器与所述第一功能单元之间的连接线时,其中,所述连接线与所述行列总线不同,所述电子设备中的处理器接收位于所述电子设备的行列总线上的第一功能单元发送的第一请求信息,包括:
所述处理器通过所述连接线接收所述第一请求消息。
10.如权利要求9所述的方法,其特征在于,所述总线仲裁单元根据接收的所述第一控制请求消息确定所述第一路径上的开关的开启情况,并根据确定结果向所述处理器回复响应消息,包括:
所述总线仲裁单元根据所述第一控制请求消息,判断所述第一路径上的各开关是否已打开;
若已打开,则所述总线仲裁单元直接向所述处理器回复所述响应消息;
若有开关未打开,则所述总线仲裁单元打开所述第一路径上未打开的开关,并向所述处理器回复所述响应消息。
11.如权利要求10所述的方法,其特征在于,所述处理器向所述电子设备中的总线仲裁单元发送第一控制请求消息,包括:
所述处理器判断当前是否有第二功能单元在所述行列总线上的第二路径与所述第一路径有冲突;其中,所述第二功能单元为所述至少一个功能单元中除所述第一功能单元之外的任一个;
若没有,所述处理器向所述总线仲裁单元发送所述第一控制请求消息。
12.如权利要求11所述的方法,其特征在于,在所述处理器判断当前是否有第二功能单元在所述行列总线上的第二路径与所述第一路径有冲突之后,还包括:
若有所述行列总线第二路径与所述第一路径有冲突,确定所述第一功能单元在所述行列总线上的第三路径,其中,所述第三路径为从所述第一功能单元到所述处理器之间的路径,且所述第三路径与所述第一路径及第二路径均无冲突。
13.如权利要求12所述的方法,其特征在于,在所述确定所述第一功能单元在所述行列总线上的第三路径之后,还包括:
所述处理器向所述总线仲裁单元发送第二控制请求消息,所述第二控制请求消息用于指示所述总线仲裁单元确定所述第三路径上的开关是否打开;
所述总线仲裁单元根据接收的所述第二控制请求消息确定所述第三路径上的开关的开启情况,并根据确定结果向所述处理器回复响应消息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410309515.XA CN104123261B (zh) | 2014-07-01 | 2014-07-01 | 一种电子设备及信息传送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410309515.XA CN104123261B (zh) | 2014-07-01 | 2014-07-01 | 一种电子设备及信息传送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104123261A true CN104123261A (zh) | 2014-10-29 |
CN104123261B CN104123261B (zh) | 2017-06-27 |
Family
ID=51768676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410309515.XA Active CN104123261B (zh) | 2014-07-01 | 2014-07-01 | 一种电子设备及信息传送方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104123261B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111510219A (zh) * | 2020-04-15 | 2020-08-07 | 联合华芯电子有限公司 | 一种总线型网络中双向光纤通信的方法 |
CN111625325A (zh) * | 2020-04-21 | 2020-09-04 | 上海天数智芯半导体有限公司 | 基于批数据的ai芯片片上网络调度方法和装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN86102484A (zh) * | 1985-04-12 | 1986-10-22 | 特克特郎尼克公司 | 总线仲裁器 |
WO1997031463A2 (en) * | 1996-02-22 | 1997-08-28 | Fujitsu Ltd. | Crossbar switch and method with reduced voltage swing and no internal blocking data path |
CN1776596A (zh) * | 2004-11-17 | 2006-05-24 | 国际商业机器公司 | 用于备选锁定设施连接路径的装置、系统和方法 |
CN1811740A (zh) * | 2006-02-28 | 2006-08-02 | 重庆重邮信科股份有限公司 | 多处理器共享外设电路实现方法及其电路 |
-
2014
- 2014-07-01 CN CN201410309515.XA patent/CN104123261B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN86102484A (zh) * | 1985-04-12 | 1986-10-22 | 特克特郎尼克公司 | 总线仲裁器 |
WO1997031463A2 (en) * | 1996-02-22 | 1997-08-28 | Fujitsu Ltd. | Crossbar switch and method with reduced voltage swing and no internal blocking data path |
CN1776596A (zh) * | 2004-11-17 | 2006-05-24 | 国际商业机器公司 | 用于备选锁定设施连接路径的装置、系统和方法 |
CN1811740A (zh) * | 2006-02-28 | 2006-08-02 | 重庆重邮信科股份有限公司 | 多处理器共享外设电路实现方法及其电路 |
Non-Patent Citations (2)
Title |
---|
朱艳: "多核CPU中交叉开关总线的设计", 《通信电子技术》 * |
胡毅: "多核处理器中二维总线结构NUCA技术研究", 《中国优秀硕士学位论文全文数据库》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111510219A (zh) * | 2020-04-15 | 2020-08-07 | 联合华芯电子有限公司 | 一种总线型网络中双向光纤通信的方法 |
CN111625325A (zh) * | 2020-04-21 | 2020-09-04 | 上海天数智芯半导体有限公司 | 基于批数据的ai芯片片上网络调度方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104123261B (zh) | 2017-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10334334B2 (en) | Storage sled and techniques for a data center | |
US8984085B2 (en) | Apparatus and method for controlling distributed memory cluster | |
CN102428451B (zh) | 用于数据存储装置的命令及中断分组 | |
US7152125B2 (en) | Dynamic master/slave configuration for multiple expansion modules | |
CN105786405B (zh) | 一种在线升级方法、装置及系统 | |
CN102469025A (zh) | 多存储系统上的多路径交换 | |
CN104063131A (zh) | 一种应用显示方法及其装置、用户终端 | |
CN104598316A (zh) | 一种存储资源分配方法及装置 | |
CN105335309A (zh) | 一种数据传输方法及计算机 | |
CN113238802A (zh) | 中断分发器、数据处理芯片、中断分发及数据处理方法 | |
CN104424145A (zh) | 一种电子设备及数据传输方法 | |
US11023825B2 (en) | Platform as a service cloud server and machine learning data processing method thereof | |
CN103455363A (zh) | 一种虚拟机的指令处理方法、装置及物理主机 | |
US20150195140A1 (en) | Apparatus and method for sharing data by using topology | |
CN104216834A (zh) | 一种内存访问的方法、缓冲调度器和内存模块 | |
US9417942B1 (en) | Event-based in-band host registration | |
CN104123261A (zh) | 一种电子设备及信息传送方法 | |
CN115758989B (zh) | 用于修复数字芯片版图设计规则时序违例的方法及系统 | |
CN105045727A (zh) | 一种访问共享内存的方法及设备 | |
CN102393838A (zh) | 数据处理方法及装置、pci-e总线系统、服务器 | |
CN115964984B (zh) | 用于数字芯片版图平衡绕线的方法和装置 | |
CN116032746B (zh) | 资源池的信息处理方法及装置、存储介质及电子装置 | |
CN106054689A (zh) | 数据处理系统及其控制方法 | |
CN105183531A (zh) | 分布式开发平台及其计算方法 | |
CN104750547A (zh) | 虚拟机的输入输出io请求处理方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |