DE10359608A1

DE10359608A1 - Kommunikationsmodul und Transceiver-IC

Info

Publication number: DE10359608A1
Application number: DE10359608A
Authority: DE
Inventors: Shohei Moriwaki; Yoshifumi Azekawa; Osamu Chiba
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2003-03-13
Filing date: 2003-12-18
Publication date: 2004-09-30
Also published as: CN1530846A; TW200418287A; US20040180628A1; KR20040080901A; JP2004282204A

Abstract

Ein Bus (3) umfasst einen Datenbus (3a) und einen Taktbus (3b). Der Datenbus (3a) wird zur Verbreitung von den MDIO-Schnittstellennormen entsprechenden Daten (MDIO), die zwischen einer Host-Controller-IC (40) und einer Transceiver-IC (1) stattfindet, und zur Verbreitung von den I·2·C-Normen entsprechenden Daten (SDA) verwendet, die zwischen der Transceiver-IC (1) und einer peripheren IC (2) stattfindet. Dabei wird der Taktbus (3b) zur Verbreitung eines den MDIO-Schnittstellennormen entsprechenden Takts (MDC), die zwischen der Host-Controller-IC (40) und der Transceiver-IC (1) stattfindet, und zur Verbreitung eines den I·2·C-Normen entsprechenden Takts (SCL) verwendet, die zwischen der Transceiver-IC (1) und der peripheren IC (2) stattfindet.

Description

Gebiet der Erfindung
Diese Erfindung bezieht sich auf Transceiver, die in Kommunikationsmodule eingebaut sind, welche über einen Bus miteinander verbunden sind. Beispielsweise lässt sich diese Erfindung vorzugsweise auf die Transceiver anwenden, die den IEEE-802.3ae-Normen entsprechen.

Die Kommunikationsmodule, die miteinander über einen Bus verbunden sind, umfassen im Allgemeinen einen Sender/Empfänger, eine Transceiver-IC mit einem vorbestimmten Register und eine periphere IC, die auf das Register zugreift.

Die periphere IC, die an den Sender/Empfänger angeschlossen ist, steuert den Sender/Empfänger. Die Transceiver-IC hat beispielsweise eine Anordnung, die den IEEE-802.3ae-Normen entspricht. In diesem Fall ist das Register in der Transceiver-IC an die periphere IC über einen Bus angeschlossen, der den I²C-Normen (Inter-IC-Normen) entspricht und als Versorgungsbus dienen kann (im Folgenden als „I²C-Bus" bezeichnet). Der in diesem Fall verwendete I²C-Bus ist beispielsweise in der „THE I2C-BUS SPECIFICATION VERSION 2.1", [online], JANUARY 2000, Philips Semiconductor, [abgerufen am 21. Januar 2003], Internet <http://www-us.semiconductors.philips.com/acrobat/various/I2C_BUS_SPECIFICATION_3.pdf > offenbart (im Folgenden als nicht patentmäßiges Dokument bezeichnet). Die Transceiver-IC ist an eine IC eines Host-Controllers angeschlossen, welcher nach den IEEE-802.3ae-Normen verwendet wird, um mehrere Transceiver-ICs zu steuern. Die Transceiver-IC und die Host-Controller-IC sind über einen Bus miteinander verbunden, der als Systemversorgungsbus dient, der den MDIO-Schnittstellennormen (MDIO – Management Data Input/Output) entspricht, die in den IEEE-802.3ae-Normen Anwendung finden. Im Folgenden wird dieser Systemversorgungsbus als „MDIO-Bus" bezeichnet.

Die japanische Patentanmeldung mit der Offenlegungsnummer 2001-251328 offenbart ein Verfahren, um es einer externen Multiport-Ethernet-Transceivervorrichtung (Ethernet-Handelsmarke) wie einer integrierten Ethernet-Schaltung (Ethernet-Handelsmarke) zu ermöglichen, eine interne Zustandsmeldung über einen gemeinsamen Zustandsmeldungsbus zu nutzen.

Darüber hinaus offenbart die japanische Patentanmeldung mit der Offenlegungsnummer 11-85673 (1999) ein Verfahren, um es Geräten, die an den gemeinsamen Bus angeschlossen sind, zu ermöglichen, selbst dann einen schnellen und direkten Zugriff durchzufiühren, wenn sie voneinander unterschiedliche Busprotokolle aufweisen.

Dennoch sind der internen Anordnung herkömmlicher Kommunikationsmodule entsprechend zweckbestimmte Anschlüsse und Verdrahtungen für den I²C-Bus bzw. den MDIO-Bus unabhängig zugeteilt, welche jeweils unterschiedliche Kommunikationsbetriebsarten annehmen. In dieser Hinsicht sind die Kommunikationsfunktionen unabhängig ausgeführt. Dementsprechend ist die im Kommunikationsmodul erforderliche Verdrahtungsfläche groß.

Es ist eine Aufgabe der vorliegenden Erfindung, die Verdrahtungsfläche und auch die Anschlüsse zu reduzieren, die in einer Transceiver-IC vorgesehen werden sollen.

Ein Kommunikationsmodul der vorliegenden Erfindung umfasst einen Taktbus, eine in den Transceiver integrierte Schaltung und eine periphere integrierte Schaltung. Erste und zweite Takte breiten sich ausschließlich über den Taktbus aus. Der erste und der zweite Takt entsprechen einer ersten bzw. einer zweiten Norm, die sich in der Taktfrequenz, der Busarbitration und im Protokolltyp voneinander unterscheiden. Erste Daten, die der ersten Norm entsprechen, breiten sich zwischen der in den Transceiver integrierten Schaltung und einer oberen Schicht aus. Zweite Daten, die der zweiten Norm entsprechen, breiten sich zwischen der peripheren integrierten Schaltung und der in den Transceiver integrierten Schaltung aus.

Es besteht keine Notwendigkeit, unabhängige Anschlüsse und Verdrahtungen vorzusehen, die dazu bestimmt sind, den ersten bzw. zweiten Takt zu verbreiten. Somit kann die Verdrahtungsfläche, die im Kommunikationsmodul erforderlich ist, reduziert werden.

Eine erste in den Transceiver integrierte Schaltung der vorliegenden Erfindung umfasst einen ersten und einen zweiten Funktionsblock, ein Taktfeld und eine erste und eine zweite Taktleitung. Der erste und der zweite Funktionsblock stellen Schnittstellen dar, die der ersten bzw. der zweiten Norm entsprechen, die sich in der Taktfrequenz, der Busarbitration und im Protokolltyp voneinander unterscheiden. Die erste Taktleitung ist zwischen dem Taktfeld und dem ersten Funktionsblock angeschlossen. Der erste Takt breitet sich über die erste Taktleitung aus. Die zweite Taktleitung ist zwischen dem Taktfeld und dem zweiten Funktionsblock angeschlossen. Der zweite Takt breitet sich über die zweite Taktleitung aus. Der erste und der zweite Takt entsprechen der ersten bzw. der zweiten Norm.

Eine zweite in den Transceiver integrierte Schaltung der vorliegenden Erfindung umfasst einen ersten und einen zweiten Funktionsblock, einen Taktanschlussrahmen, ein erstes und ein zweites Taktfeld, eine erste und eine zweite Taktleitung und einen ersten und einen zweiten Draht. Der erste und der zweite Funktionsblock stellen Schnittstellen dar, die der ersten bzw. der zweiten Norm entsprechen, die sich in der Taktfrequenz, der Busarbitration und im Protokolltyp voneinander unterscheiden. Die erste Taktleitung ist zwischen dem ersten Taktfeld und dem ersten Funktionsblock angeschlossen. Der erste Takt breitet sich über die erste Taktleitung aus. Die zweite Taktleitung ist zwischen dem zweiten Taktfeld und dem zweiten Funktionsblock angeschlossen. Der zweite Takt breitet sich über die zweite Taktleitung aus. Der erste Draht verbindet den Taktanschlussrahmen mit dem ersten Taktfeld. Der zweite Draht verbindet den Taktanschlussrahmen mit dem zweiten Taktfeld. Der erste und der zweite Takt entsprechen der ersten bzw. zweiten Norm.

Es besteht keine Notwendigkeit, unabhängige Anschlüsse und Verdrahtungen vorzusehen, die dazu bestimmt sind, den ersten bzw. zweiten Takt zu verbreiten. Somit kann die Verdrahtungsfläche reduziert werden, die im Kommunikationsmodul erforderlich ist, das mit der ersten oder der zweiten in den Transceiver integrierten Schaltung ausgestattet ist.

Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung der vorliegenden Erfindung in Zusammenschau mit den begleitenden Zeichnungen deutlicher.
1 ist ein Blockschema, das eine erste Ausführungsform der vorliegenden Erfindung zeigt;
2 ist ein Blockschema, das eine zweite Ausführungsform der vorliegenden Erfindung zeigt;
3 ist ein Blockschema, das eine dritte Ausführungsform der vorliegenden Erfindung zeigt; und
4 ist ein Blockschema, das eine vierte Ausführungsform der vorliegenden Erfindung zeigt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Erste Ausführungsform
1 ist ein Blockschema, das eine erste Ausführungsform der vorliegenden Erfindung zeigt. Ein optisches Kommunikationsmodul 5 umfasst eine Transceiver-IC 1, eine periphere IC 2 und einen Sender/Empfänger 6. Das optische Kommunikationsmodul 5 fungiert beispielsweise als Ethernet-Transceivermodul (Ethernet-Handelsmarke).
Die Transceiver-IC 1 umfasst ein Register 4. Das Register 4 ist über einen Bus 3 an die periphere IC 2 angeschlossen. Eine Host-Controller-IC 40, die außerhalb des optischen Kommunikationsmoduls 5 vorgesehen ist, ist über den Bus 3 an das Register 4 angeschlossen.
Der Sender/Empfänger 6 ist über ein Lichtwellenleiterkabel 32 an ein externes Gerät angeschlossen, um eine Sende-/Empfangsfunktion zu erfüllen. Um den Betrieb des Senders/Empfängers 6 zu steuern, sendet und empfängt die periphere IC 2 Daten an den und vom Sender/Empfänger 6.
Der Bus 3 umfasst einen Datenbus 3a und einen Taktbus 3b. Der Datenbus 3a wird gemeinsam zum Verbreiten von MDIO-Daten verwendet, die den MDIO-Schnittstellennormen entsprechen, was zwischen der Host-Controller-IC 40 und der Transceiver-IC 1 stattfindet, und zum Verbreiten von SDA-Daten, die den I²C-Normen entsprechen, was zwischen der Transceiver-IC 1 und der peripheren IC 2 stattfindet. Dabei findet auf dem Taktbus 3b die Verbreitung eines MDC-Takts statt, der den MDIO-Schnittstellennormen entspricht, was zwischen der Host-Controller-IC 40 und der Transceiver-IC 1 stattfindet, sowie die Verbreitung eines SCL-Takts, der den I²C-Normen entspricht, was zwischen der Transceiver-IC 1 und der peripheren IC 2 stattfindet.
Die Verwendung des Busses nach den MDIO-Schnittstellennormen unterscheidet sich von der Verwendung des Busses nach den I²C-Normen in der Taktfrequenz, der Busarbitration und im Protokolltyp. Darüber hinaus wird bei den jeweiligen Normen zuerst der Zustand einer Taktsignalleitung bestätigt und dann ein Takt erzeugt, um nur dann einen Busvorrang zu erhalten, wenn diese Signalleitung nicht in Gebrauch ist.
Nach der MDIO-Schnittstellennorm wird beispielsweise, wie im Kapitel 45.3.2 der IEEE-802.3ae festgelegt ist, ein Vorbereitungstakt mit 32 Zyklen, der „Präambel" genannt wird, an die Taktsignalleitung geschickt. Die Erzeugung dieses Vorbereitungstakts hat die Wirkung, das Versenden eigener Daten an andere Schaltungen mitzuteilen, die an dieselbe Taktsignalleitung angeschlossen sind. Nach den I²C-Normen wird das System, das einzigartig und vollkommen verschieden von der oben beschriebenen „Präambel" ist, zur Busarbitration eingesetzt.
Wenn sich der SLC-Takt zwischen der Transceiver-IC 1 und der peripheren IC 2 ausbreitet, kann dementsprechend der Taktbus 3b nicht für die Kommunikation verwendet werden, die den MDIO-Schnittstellennormen entspricht. Wenn sich der SCL-Takt über den Taktbus 3b ausbreitet, stört nämlich der MDC-Takt den SCL-Takt nicht. Dementsprechend wird der Kommunikation, die den I²C-Normen entspricht, der Bus-Vorrang eingeräumt. Die MDIO-Daten breiten sich nicht über den Datenbus 3a aus.
Wenn sich der MDC-Takt ausbreitet, unterscheidet sich die Taktfrequenz des MDC-Takts extrem von derjenigen des SCL-Takts. Dementsprechend kann der Taktbus 3b, wenn sich der MDC-Takt zwischen der Host-Controller-IC 40 und der Transceiver-IC 1 ausbreitet, nicht für die Kommunikation entsprechend den I²C-Normen verwendet werden, weil es schwierig ist, die Sequenz Erzeugung des START-Signals/Nebenadressentransfer/Datentransfer/Erzeugung des STOP-Signals nach I²C-Normen zu erzielen (siehe beispielsweise Kapitel 8 des zuvor erwähnten nicht patentmäßigen Dokuments). Wenn sich der MDC-Takt über den Taktbus 3b ausbreitet, stört nämlich der SCL-Takt den MDC-Takt nicht. Dementsprechend wird der Busvorrang der Kommunikation erteilt, die den MDIO-Schnittstellennormen entspricht. Die SDA-Daten breiten sich nicht über den Datenbus 3a aus. Wie aus der vorangehenden Beschreibung klar wird, ermöglicht es der Taktbus 3b dem SCL-Takt als auch dem MDC-Takt, sich auf eine solche Weise auszubreiten, dass sich ausschließlich der SCL-Takt und der MDC-Takt fortpflanzen. Selbst wenn der Datenbus 3a gemeinsam benutzt wird, um die SDA- und MDIO-Daten zu verbreiten, stören sie einander darüber hinaus nicht.
Wenn sich weder der MDC- noch der SCL-Takt ausbreiten, bekommt der Taktbus 3b ein elektrisches Potential, das einem logischen „H" gleichwertig ist, und zwar sowohl, wenn er den MDIO-Schnittstellennormen als auch den I²C-Normen entspricht.
Wie aus der vorstehenden Beschreibung deutlich wird, stört die Fortpflanzung von MDIO-Daten und des MDC-Takts, die den MDIO-Schnittstellennormen entsprechen, und die Fortpflanzung von SDA-Daten und des SCL-Takts, die den I²C-Normen entsprechen, einander auf dem Bus 3 nicht. Auf diese Weise kann in dieser Ausführungsform ein Paar aus einem Datenbus 3a und einem Taktbus 3b zur Verbreitung von Daten und Takt verwendet werden, die sowohl den MDIO-Schnittstellennormen als auch den I²C-Normen entsprechen. Es besteht keine Notwendigkeit, unabhängige Anschlüsse und Verdrahtungen vorzusehen, die für den I²C-Bus bzw. den MDIO-Bus bestimmt sind. Somit wird es möglich, die Verdrahtungsfläche zu reduzieren, die im optischen Kommunikationsmodul 5 erforderlich ist.
In einem Fall, bei dem der MDC-Takt und der SCL-Takt voneinander unterschiedliche elektrische Potentiale annehmen, um eine Binärlogik zu realisieren, ist vorzuziehen, dass die Eingangs-/Ausgangspegel der Transistoren, die in den Eingangs-/Ausgangsstufen der Transceiver-IC 1 und der peripheren IC 2 vorgesehen sind, einem niedrigeren Pegel dieser unterschiedlichen elektrischen Potential angeglichen sind, während die Stehspannung der Ports in den Eingangs-/Ausgangsstufen der Transceiver-IC 1 und der peripheren IC 2 so eingestellt sind, dass sie sich einem höheren Pegel dieser unterschiedlichen elektrischen Potentiale angleichen. Eine ähnliche Einstellung ist vorzugsweise in einem Fall anwendbar, bei dem die MDIO-Daten und die SDA-Daten voneinander unterschiedliche elektrische Potentiale annehmen, um die Binärlogik zu realisieren.
Zweite Ausführungsform
2 ist ein Blockschema, das eine zweite Ausführungsform der vorliegenden Erfindung zeigt, die sich als die in der ersten Ausführungsform gezeigte Transceiver-IC 1 anwenden lässt.
Zusätzlich zu dem zuvor beschriebenen Register 4 umfasst die Transceiver-IC 1 einen Datenbus 8, einen Adressenbus 9, einen MDIO-Funktionsblock 7, der eine MDIO-Schnittstelle darstellt, einen I²C-Funktionsblock 12, der eine Schnittstelle darstellt, die I²C-Normen entspricht, Datenleitungen 10 und 13, Taktleitungen 11 und 14, ein Datenfeld 15 und ein Taktfeld 16.
Der Datenbus 8 und der Adressenbus 9 stellen eine Verbindung zwischen dem Register 4, dem MDIO-Funktionsblock 7 und dem I²C-Funktionsblock 12 bereit, um die zusammen mit ihren Adressen im Register 4 gespeicherten Daten zu verbreiten.
Die Datenleitung 10 und die Taktleitung 11 sind jeweils an den MDIO-Funktionsblock 7 angeschlossen. Die MDIO-Daten breiten sich über die Datenleitung 10 aus, während sich der MDC-Takt über die Taktleitung 11 ausbreitet. Die Datenleitung 13 und die Taktleitung 14 sind jeweils an den I²C-Funktionsblock 12 angeschlossen. Die SDA-Daten breiten sich über die Datenleitung 13 aus, während sich der SCL-Takt über die Taktleitung 14 ausbreitet. Die Datenleitungen 10 und 13 sind gemeinsam an das Datenfeld 15 angeschlossen. Die Taktleitungen 11 und 14 sind gemeinsam an das Taktfeld 16 angeschlossen.
Das Datenfeld 15 ist an den Datenbus 3a angeschlossen, während das Taktfeld 16 an den Taktbus 3b angeschlossen ist.
Wie aus der vorstehenden Beschreibung hervorgeht, hat die Transceiver-IC 1 eine Innenanordnung zum Anschluss der Datenleitungen 10 und 13 an das Datenfeld 15. Darüber hinaus hat die Transceiver-IC 1 eine Innenanordnung zum Anschluss der Taktleitungen 11 und 14 an das Taktfeld 16. Gemäß dieser Anordnung besteht keine Notwendigkeit, unabhängige Anschlüsse vorzusehen, die für die I²C-Schnittstelle bzw. die MDIO-Schnittstelle bestimmt sind. Die Bestandteile der Transceiver-IC 1 können reduziert werden. Somit wird es möglich, die Verdrahtungsfläche zu reduzieren, die im optischen Kommunikationsmodul 5 erforderlich ist.
Die in der zweiten Ausführungsform gezeigte Transceiver-IC 1 kann als Chip hergestellt werden. In diesem Fall ist es möglich, Anschlussrahmen über Drähte an das Datenfeld 15 und das Taktfeld 16 anzuschließen.
Dritte Ausführungsform
3 ist ein Blockschema, das eine dritte Ausführungsform der vorliegenden Erfindung zeigt, die sich als die in der ersten Ausführungsform gezeigte Transceiver-IC 1 verwenden lässt.
Die Transceiver-IC 1 ist als ein in einem Gehäuse untergebrachter Körper mit einem Chip 6 und dazugehörigen Anschlüssen ausgeführt, wie den Anschlussrahmen 21 und 22, die an den Chip 6 angeschlossen sind. Die Transceiver-IC 1 umfasst außerdem Drähte 23 und 24, die an den Anschlussrahmen 21 angeschlossen sind, und Drähte 25 und 26, die an den Anschlussrahmen 22 angeschlossen sind, welche auch in einem Gehäuse untergebracht sind.
Wie die in der zweiten Ausführungsform gezeigte Transceiver-IC 1, umfasst der Chip 6 das Register 4, den Datenbus 8, den Adressenbus 9, den MDIO-Funktionsblock 7, den I²C-Funktionsblock 12, die Datenleitungen 10 und 13 und die Taktleitungen 11 und 14. Die Funktionen, die von diesen Bauteilen erfüllt werden, sind identisch mit denjenigen, die in der zweiten Ausführungsform gezeigt sind.
Der Chip 6 weist zwei Datenfelder 17 und 19 und nicht das einzelne, in 2 gezeigte Datenfeld 15 auf. Ähnlich weist der Chip 6 zwei Taktfelder 18 und 20 und nicht das einzelne, in 2 gezeigte Taktfeld 16 auf. Die Datenleitung 10, die die MDIO-Daten überträgt, ist an das Datenfeld 17 angeschlossen. Die Datenleitung 13, die die SDA-Daten überträgt, ist an das Datenfeld 19 angeschlossen. Der MDC-Takt geht an das Taktfeld 18. Und der SCL-Takt geht an das Taktfeld 20.
Die Drähte 23 und 24 sind an das Datenfeld 17 bzw. 19 angeschlossen. Die Drähte 25 und 26 sind an das Taktfeld 18 zw. 20 angeschlossen. Und zwar kann die dritte Ausführungsform so aufgebaut sein, dass die Datenleitungen 10 und 13 wechselseitig über die Drähte 23 und 24 angeschlossen sind, und auch die Taktleitungen 11 und 14 wechselseitig über die Drähte 25 und 26 angeschlossen sind.
Wie vorstehend beschrieben, sind die Drähte 23 und 24 an den Anschlussrahmen 21 angeschlossen. Der in 1 gezeigte Datenbus 3a kann an den Anschlussrahmen 21 angeschlossen werden. Von daher besteht keine Notwendigkeit, die externe Verdrahtung vorzusehen, die für die I²C-Schnittstelle bzw. die MDIO-Schnittstelle bestimmt ist. Somit wird es möglich, die Verdrahtungsfläche zu reduzieren, die im optischen Kommunikationsmodul 5 erforderlich ist. Auf ähnliche Weise kann der Taktbus 3b an den Anschlussrahmen 22 angeschlossen werden. Somit wird es möglich, die Verdrahtungsfläche zu reduzieren, die im optischen Kommunikationsmodul 5 erforderlich ist.
Vierte Ausführungsform
4 ist ein Blockschema, das eine vierte Ausführungsform der vorliegenden Erfindung zeigt, die sich als die in der ersten Ausführungsform gezeigte Transceiver-IC 1 verwenden lässt. Die vierte Ausführungsform unterscheidet sich vom Aufbau her von der dritten Ausführungsform darin, dass die Anschlussrahmen 21 und 22 durch Anschlussrahmen 27 bzw. 28 ersetzt sind. Der Anschlussrahmen 27 hat gegabelte Spitzen. Der Draht 23 ist an eine der gegabelten Spitzen des Anschlussrahmens 27 angeschlossen. Der Draht 24 ist an die andere der gegabelten Spitzen des Anschlussrahmens 27 angeschlossen. Darüber hinaus hat der Anschlussrahmen 28 gegabelte Spitzen. Der Draht 25 ist an eine der gegabelten Spitzen des Anschlussrahmens 28 angeschlossen. Der Draht 26 ist an die andere der gegabelten Spitzen des Anschlussrahmens 28 angeschlossen.
Und zwar kann die vierte Ausführungsform so aufgebaut sein, dass der Anschlussrahmen 27 die beiden Datenleitungen 10 und 13 über zwei Drähte 23 und 24 verbindet, und der Anschlussrahmen 28 die beiden Taktleitungen 11 und 14 über zwei Drähte 25 und 26 verbindet.
Dementsprechend besteht wie bei der dritten Ausführungsform keine Notwendigkeit, die externe Verdrahtung vorzusehen, die für die I²C-Schnittstelle bzw. die MDIO-Schnittstelle bestimmt ist. Somit wird es möglich, die Verdrahtungsfläche zu reduzieren, die im optischen Kommunikationsmodul 5 erforderlich ist.
Während die Erfindung ausführlich aufgezeigt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es ist deshalb klar, dass zahlreiche weitere Modifizierungen und Abwandlungen angedacht werden können, ohne dass dabei der Rahmen der Erfindung verlassen würde.
BEZUGSZEICHENLISTE

Claims

Kommunikationsmodul (5), umfassend einen Taktbus (3b), über den sich ausschließlich ein erster und ein zweiter Takt (MDC, SCL) ausbreiten, wobei der erste und der zweit Takte einer ersten bzw. einer zweiten Norm (MDIO, I²C) entsprechen, welche sich in der Taktfrequenz, der Busarbitration und im Protokolltyp voneinander unterscheiden; eine in einen Transceiver integrierte Schaltung (1), von der/zu der sich der ersten Norm entsprechende erste Daten (MDIO) zu/von einer oberen Schicht (40) ausbreiten; und eine periphere integrierte Schaltung (2), von der/zu der sich zweite, der zweiten Norm entsprechende Daten (SDA) zu der/von der in den Transceiver integrierten Schaltung ausbreiten.
Kommunikationsmodul nach Anspruch 1, darüber hinaus einen Datenbus (3a) umfassend, der gemeinsam zur Verbreitung der ersten Daten und der zweiten Daten verwendet wird.
Kommunikationsmodul nach Anspruch 1, bei dem die in den Transceiver integrierte Schaltung beinhaltet: einen ersten Funktionsblock (7), um eine Schnittstelle zu realisieren, die der ersten Norm entspricht; einen zweiten Funktionsblock (12), um eine Schnittstelle zu realisieren, die der zweiten Norm entspricht; ein Taktfeld (16), das an den Taktbus angeschlossen ist; eine erste Taktleitung (11), die zwischen dem Taktfeld und dem ersten Funktionsblock angeschlossen ist, um den ersten Takt zu verbreiten; und eine zweite Taktleitung (14), die zwischen dem Taktfeld und dem zweiten Funktionsblock angeschlossen ist, um den zweiten Takt zu verbreiten.
Kommunikationsmodul nach Anspruch 2, bei dem die in den Transceiver integrierte Schaltung beinhaltet: einen ersten Funktionsblock (7), um eine Schnittstelle zu realisieren, die der ersten Norm entspricht; einen zweiten Funktionsblock (12), um eine Schnittstelle zu realisieren, die der zweiten Norm entspricht; ein Taktfeld (16), das an den Taktbus angeschlossen ist; ein Datenfeld (15), das an den Datenbus angeschlossen ist; eine erste Taktleitung (11), die zwischen dem Taktfeld und dem ersten Funktionsblock angeschlossen ist, um den ersten Takt zu verbreiten; eine zweite Taktleitung (14), die zwischen dem Taktfeld und dem zweiten Funktionsblock angeschlossen ist, um den zweiten Takt zu verbreiten; eine erste Datenleitung (10), die zwischen dem Datenfeld und dem ersten Funktionsblock angeschlossen ist, um die ersten Daten zu verbreiten; und eine zweite Datenleitung (13), die zwischen dem Datenfeld und dem zweiten Funktionsblock angeschlossen ist, um die zweiten Daten zu verbreiten.
Kommunikationsmodul nach Anspruch 1, bei dem die in den Transceiver integrierte Schaltung beinhaltet: einen ersten Funktionsblock (7), um eine Schnittstelle zu realisieren, die der ersten Norm entspricht; einen zweiten Funktionsblock (12), um eine Schnittstelle zu realisieren, die der zweiten Norm entspricht; einen Taktanschlussrahmen (22; 28), der an den Taktbus angeschlossen ist; ein erstes und ein zweites Taktfeld (18, 20); eine erste Taktleitung (11), die zwischen dem ersten Taktfeld und dem ersten Funktionsblock angeschlossen ist, um den ersten Takt zu verbreiten; eine zweite Taktleitung (14), die zwischen dem zweiten Taktfeld und dem zweiten Funktionsblock angeschlossen ist, um den zweiten Takt zu verbreiten; einen ersten Draht (25), um den Taktanschlussrahmen an das erste Taktfeld anzuschließen; und einen zweiten Draht (26), um den Taktanschlussrahmen an das zweite Taktfeld anzuschließen.
Kommunikationsmodul nach Anspruch 2, bei dem die in den Transceiver integrierte Schaltung beinhaltet: einen ersten Funktionsblock (7), um eine Schnittstelle zu realisieren, die der ersten Norm entspricht; einen zweiten Funktionsblock (12), um eine Schnittstelle zu realisieren, die der zweiten Norm entspricht; einen Taktanschlussrahmen (22; 28), der an den Taktbus angeschlossen ist; einen Datenanschlussrahmen (21; 27), der an den Datenbus angeschlossen ist; ein erstes und ein zweites Taktfeld (18, 20); ein erstes und ein zweites Datenfeld (17, 19); eine erste Taktleitung (11), die zwischen dem ersten Taktfeld und dem ersten Funktionsblock angeschlossen ist, um den ersten Takt zu verbreiten; eine zweite Taktleitung (14), die zwischen dem zweiten Taktfeld und dem zweiten Funktionsblock angeschlossen ist, um den zweiten Takt zu verbreiten; eine erste Datenleitung (10), die zwischen dem ersten Datenfeld und dem ersten Funktionsblock angeschlossen ist, um die ersten Daten zu verbreiten; eine zweite Datenleitung (13), die zwischen dem zweiten Datenfeld und dem zweiten Funktionsblock angeschlossen ist, um die zweiten Daten zu verbreiten; einen ersten Draht (25), um den Taktanschlussrahmen mit dem ersten Taktfeld zu verbinden; einen zweiten Draht (26), um den Taktanschlussrahmen mit dem zweiten Taktfeld zu verbinden; einen dritten Draht (23), um den Datenanschlussrahmen mit dem ersten Datenfeld zu verbinden; und einen vierten Draht (24), um den Datenanschlussrahmen mit dem zweiten Datenfeld zu verbinden.
Kommunikationsmodul nach Anspruch 5, bei dem der Taktanschlussrahmen (28) gegabelte Spitzen hat, der erste Draht eine der gegabelten Spitzen des Taktanschlussrahmens mit dem ersten Taktfeld verbindet, und der zweite Draht die andere der gegabelten Spitzen des Taktanschlussrahmens mit dem zweiten Taktfeld verbindet.
Kommunikationsmodul nach Anspruch 6, bei dem der Taktanschlussrahmen (28) gegabelte Spitzen hat, der Datenanschlussrahmen (27) gegabelte Spitzen hat, der erste Draht eine der gegabelten Spitzen des Taktanschlussrahmens mit dem ersten Taktfeld verbindet, der zweite Draht die andere der gegabelten Spitzen des Taktanschlussrahmens mit dem zweiten Taktfeld verbindet, der dritte Draht eine der gegabelten Spitzen des Datenanschlussrahmens mit dem ersten Datenfeld verbindet, und der vierte Draht die andere der gegabelten Spitzen des Datenanschlussrahmens mit dem zweiten Datenfeld verbindet.
Eine in einen Transceiver integrierte Schaltung, umfassend: einen ersten und einen zweiten Funktionsblock (7, 12), um Schnittstellen zu realisieren, die einer ersten bzw. einer zweiten Norm (MDIO, I²C) entsprechen, die sich voneinander in der Taktfrequenz, der Busarbitration und im Protokolltyp unterscheiden; ein Taktfeld (16); eine erste Taktleitung (11), die zwischen dem Taktfeld und dem ersten Funktionsblock angeschlossen ist, um einen ersten Takt (MDC) zu verbreiten, der der ersten Norm entspricht; und eine zweite Taktleitung (14), die zwischen dem Taktfeld und dem zweiten Funktionsblock angeschlossen ist, um den zweiten Takt (SCL) zu verbreiten, der der zweiten Norm entspricht.
Die in einen Transceiver integrierte Schaltung nach Anspruch 9, darüber hinaus umfassend: ein Datenfeld (15); eine erste Datenleitung (10), die zwischen dem Datenfeld und dem ersten Funktionsblock angeschlossen ist, um erste Daten (MDIO) zu verbreiten, die der ersten Norm entsprechen; und eine zweite Datenleitung (13), die zwischen dem Datenfeld und dem zweiten Funktionsblock angeschlossen ist, um zweite Daten (SDA) zu verbreiten, die der zweiten Norm entsprechen.
Eine in einen Transceiver integrierte Schaltung, umfassend: einen ersten und einen zweiten Funktionsblock (7, 12), um Schnittstellen zu realisieren, die einer ersten bzw. einer zweiten Norm (MDIO, I²C) entsprechen, die sich voneinander in der Taktfrequenz, der Busarbitration und im Protokolltyp unterscheiden; einen Taktanschlussrahmen (22, 28); ein erstes und ein zweites Taktfeld (18, 20); eine erste Taktleitung (11), die zwischen dem ersten Taktfeld und dem ersten Funktionsblock angeschlossen ist, um einen ersten Takt (MDC) zu verbreiten, der der ersten Norm entspricht; eine zweite Taktleitung (14), die zwischen dem zweiten Taktfeld und dem zweiten Funktionsblock angeschlossen ist, um den zweiten Takt (SCL) zu verbreiten, der der zweiten Norm entspricht; einen ersten Draht (25), um den Taktanschlussrahmen mit dem ersten Taktfeld zu verbinden; und einen zweiten Draht (26), um den Taktanschlussrahmen mit dem zweiten Taktfeld zu verbinden.
Die in einen Transceiver integrierte Schaltung nach Anspruch 11, darüber hinaus umfassend: einen Datenanschlussrahmen (21, 27); ein erstes und ein zweites Datenfeld (17, 19); eine erste Datenleitung (10), die zwischen dem ersten Datenfeld und dem ersten Funktionsblock angeschlossen ist, um erste Daten (MDIO) zu verbreiten, die der ersten Norm entsprechen; eine zweite Datenleitung (13), die zwischen dem zweiten Datenfeld und dem zweiten Funktionsblock angeschlossen ist, um zweite Daten (SDA) zu verbreiten, die der zweiten Norm entsprechen; einen dritten Draht (10), um den Datenanschlussrahmen mit dem ersten Datenfeld zu verbinden; und einen vierten Draht (13), um den Datenanschlussrahmen mit dem zweiten Datenfeld zu verbinden.
Die in einen Transceiver integrierte Schaltung nach Anspruch 11, bei der der Taktanschlussrahmen (28) gegabelte Spitzen hat, der erste Draht eine der gegabelten Spitzen des Taktanschlussrahmens mit dem ersten Taktfeld verbindet, und der zweite Draht die andere der gegabelten Spitzen des Taktanschlussrahmens mit dem zweiten Taktfeld verbindet.
Die in einen Transceiver integrierte Schaltung nach Anspruch 12, bei der der Taktanschlussrahmen (28) gegabelte Spitzen hat, der Datenanschlussrahmen (27) gegabelte Spitzen hat, der erste Draht eine der gegabelten Spitzen des Taktanschlussrahmens mit dem ersten Taktfeld verbindet, der zweite Draht die andere der gegabelten Spitzen des Taktanschlussrahmens mit dem zweiten Taktfeld verbindet, der dritte Draht eine der gegabelten Spitzen des Datenanschlussrahmens mit dem ersten Datenfeld verbindet, und der vierte Draht die andere der gegabelten Spitzen des Datenanschlussrahmens mit dem zweiten Datenfeld verbindet.