DE102021100567A1

DE102021100567A1 - System und Verfahren zur Dual-Port-Kommunikation und Stromversorgung

Info

Publication number: DE102021100567A1
Application number: DE102021100567.1A
Authority: DE
Inventors: Wuguang Liu; Stewart Merkel
Original assignee: Maxim Integrated Products Inc
Current assignee: Maxim Integrated Products Inc
Priority date: 2020-01-13
Filing date: 2021-01-13
Publication date: 2021-07-15
Also published as: CN113113943A; CN113113943B

Abstract

Es werden Ausführungsformen zur Dual-Port-Kommunikation und Stromversorgung für Eindraht-Anwendungen beschrieben. Ausführungsformen von Eindraht-Brücken-Geräten werden offenbart, um eine Dual-Port-Verbindung für zwei Eindraht-Master bereitzustellen, um in einem Multispannungssystem miteinander zu kommunizieren, während eine intermittierende Ladespannung ermöglicht wird. Die Konfiguration kann verwendet werden, um einen bidirektionalen Durchreichmodus einzustellen, der es ermöglicht, pegelverschobene schnelle Logiksignale durch die zwei Eindraht-Verbindungen durchzureichen. Ein Zeitgeber kann auch so konfiguriert sein, dass der Durchreichmodus von der Flankeninaktivität abläuft. Die Stromversorgung kann zum Betrieb direkt über eine der Verbindungen erfolgen, sodass keine externe Stromversorgung erforderlich ist, wenn keine lokale Stromversorgung verfügbar ist. Wenn eine lokale Stromversorgung verfügbar ist, stellt die andere Eindraht-Verbindung lokalen Zugriff und den Durchreichmodus bereit. Solche Konfigurationen vereinfachen es für eine Zwei-Kontakt-Lösung, sowohl ein Kommunikationskanal als auch eine Stromversorgung zum Laden der Batterie zu sein.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNG
Die Anmeldung beansprucht den Vorteil nach 35 U.S.C. §119(e) der vorläufigen Anmeldung mit der Anmeldenummer 62/960,580 mit dem Titel „SYSTEM AND METHOD FOR DUAL-PORT COMMUNICATION AND POWER DELIVERY“, die am 13. Januar 2020 eingereicht wurde und Wuguang Liu und Stewart Merkel als Erfinder bezeichnet, und beansprucht den Vorteil der nicht-vorläufigen Anmeldung mit der Anmeldenummer 17/132,340 mit dem Titel „SYSTEM AND METHOD FOR DUAL-PORT COMMUNICATION AND POWER DELIVERY“, die am 23. Dezember 2020 eingereicht wurde und Wuguang Liu und Stewart Merkel als Erfinder bezeichnet, wobei diese Anmeldungen hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen werden.
HINTERGRUND
Technisches Gebiet
Die vorliegende Erfindung betrifft allgemein die Kommunikation und Stromversorgung, und ein Verfahren zu deren Implementierung für Eindraht-Anwendungen.
Hintergrund der Erfindung
In Eindraht-Anwendungen ist eine Energieverwaltungseinheit unterstützend tätig bei der Aufrechterhaltung einer Kommunikation zwischen einem ersten elektronischen Gerät und einem zweiten elektronischen Gerät über eine Eindraht-I/O-Schnittstelle. Die Eindraht-I/O-Schnittstelle kann als Eingangsport, Ausgangsport und/oder Stromversorgungsport dienen, so dass die gesamte I/O-Schnittstelle vereinfacht werden kann. Solch eine Konfiguration ist für verschiedene Anwendungen vorteilhaft, insbesondere für Geräte, die eine geringe Größe aufweisen und keine hohe Datenrate erfordern.
Es wurden verschiedene Anstrengungen unternommen, um Kommunikations- und Stromversorgungsverfahren für Eindraht-Anwendungen zu verbessern. Da die Eindraht-I/O-Schnittstelle als Datenkommunikationskanal und Stromkanal zwischen zwei elektronischen Geräten gemeinsam genutzt wird, muss die Schnittstelle verwaltet werden, um Konflikte bei der Schnittstellennutzung zu vermeiden, insbesondere wenn beide Geräte Master sind. Ein erstes elektronisches Gerät und ein zweites elektronisches Gerät können auch über eine Eindraht-I/O-Schnittstelle in einem Multispannungssystem kommunizieren, was erfordert, dass die I/O-Schnittstelle im Betrieb adaptiv ist.
Dementsprechend wäre es wünschenswert, ein System zur Kommunikation und Stromversorgung zwischen elektronischen Geräten und ein Verfahren für seine Implementierung für Eindraht-Anwendungen zu haben.
KURZFASSUNG DER ERFINDUNG
Ausführungsformen der Erfindung betreffen die Kommunikation und Stromversorgung bei Eindraht-Anwendungen.
In einer oder mehreren Ausführungsformen ist die Dual-Port-Schaltung eine Slave-Brücke, die zwei Eindraht-Verbindungen für zwei Eindraht-Master bereitstellt, um mit einem anderen in einem Multispannungssystem zu kommunizieren. Jede Eindraht-Verbindung teilt sich einen Puffer zum Übertragen von Daten. Zusätzlich kann die Dual-Port-Schaltung einen bidirektionalen Durchreichmodus unterstützen, der pegelverschobene schnelle Logiksignale mit z. B. bis zu 512 KBit/s ermöglicht, um die zwei Eindraht-Verbindungen durchzureichen. Ein dedizierter Zeitgeber kann dazu konfigurierbar sein, um das Durchreichen des Durchreichmodus aufgrund einer Flankeninaktivität zu beenden. Dies kann für Simplex- (nur eine Richtung) oder Halbduplex- (Geräte senden und empfangen abwechselnd) UART-zu-UART-Kommunikation konfiguriert werden, wenn große Datenmengen weitergeleitet werden. Ein Statusbyte kann verwendet werden, um zu wissen, wann die Puffer gefüllt sind und wie der logischen Leerlaufzustand der zwei Eindraht-Verbindungen ist. Bei Betrieb kann der Strom direkt aus einer Eindraht-IOA-Verbindung bezogen werden, wodurch die Notwendigkeit einer externen Stromversorgung entfällt, wenn keine lokale Stromversorgung verfügbar ist. Wenn eine lokale Stromversorgung verfügbar ist, stellt die Eindraht-IOB-Verbindung lokalen Zugriff und den Durchreichmodus bereit. In einer oder mehreren Ausführungsformen ist die Eindraht-IOA-Verbindung zu 5 V tolerant, um eine Ladeleistung über einen Eindraht-Bus zu ermöglichen. Dies kann mit einem Komparator zum Erkennen, wann die Spannung an der Eindraht-IOA-Verbindung größer als eine vorbestimmte Spannung, z. B. 4 V, ist, bewerkstelligt werden. Die vorbestimmte Spannung ist typischerweise größer als die Betriebsspannung (z. B. 3,3 V) an der Eindraht-Verbindungs-IOA für die Datenkommunikation.
In einer oder mehreren Ausführungsformen wird ein Eindraht-Bussystem offenbart, das eine Dual-Port-Schaltung als Slave-Brückenvorrichtung umfasst. Die Hardwarekonfiguration, die Transaktionssequenz und die Eindraht-Signalisierung (Signalarten und Zeitsteuerung) des Eindraht-Bussystems werden jeweils beschrieben. Eines oder mehrere Eindraht-Protokolle definieren Bustransaktionen hinsichtlich des Buszustands während bestimmter Zeitschlitze, die an der fallenden Flanke von Synchronisationsimpulsen von dem Busmaster initiiert werden. In einer oder mehreren Ausführungsformen hat ein Eindraht-Bus nur eine einzige Leitung; daher muss jedes Gerät am Bus den Bus zum richtigen Zeitpunkt ansteuern. Um dies zu vereinfachen, kann jedes an den Eindraht-Bus angeschlossene Gerät Open-Drain- oder Drei-Zustands-Ausgänge haben. In einer oder mehreren Ausführungsformen wird der Leerlaufzustand für den Eindraht-Bus auf hoch eingestellt. Wenn eine Transaktion angehalten werden muss, ist es wünschenswert, den Bus im Leerlaufzustand zu belassen, damit die Transaktion fortgesetzt werden kann. Wenn dies nicht auftritt und der Bus länger als eine vorbestimmte Zeit niedrig bleibt, werden eines oder mehrere Geräte am Bus zurückgesetzt.
In einer oder mehreren Ausführungsformen werden die Protokolle zum Zugreifen auf die Dual-Port-Schaltung entweder über einen IOA- oder einen IOB-Eindraht-Port offenbart. Die Protokolle können Initialisierung, einen ROM-Funktionsbefehl, einen Gerätefunktionsbefehl und Transaktion/Daten umfassen.
Figurenliste
Es wird auf beispielhafte Ausführungsformen der vorliegenden Erfindung Bezug genommen, die in den beigefügten Figuren dargestellt sind. Diese Figuren sollen eher veranschaulichend als einschränkend sein. Obwohl die vorliegende Erfindung allgemein im Zusammenhang mit diesen Ausführungsformen beschrieben wird, wird nicht beabsichtigt, damit den Umfang der vorliegenden Erfindung auf die besonderen Merkmale der gezeigten und beschriebenen Ausführungsformen zu beschränken.

Figur („FIG.“) 1 zeigt ein Blockdiagramm eines ersten elektronischen Geräts in Kommunikation mit einem zweiten elektronischen Gerät über einen Eindraht-I/O-Bus.
2 zeigt ein beispielhaftes Blockdiagramm einer Dual-Port-Schaltung, die zwischen zwei Eindraht-Host-Schaltungen gekoppelt ist, gemäß verschiedenen Ausführungsformen der Erfindung.
3 zeigt ein beispielhaftes Blockdiagramm einer Dual-Port-Schaltung, die in einem Multispannungssystem gekoppelt ist, gemäß verschiedenen Ausführungsformen der Erfindung.
4 zeigt ein vereinfachtes Blockdiagramm einer Dual-Port-Schaltung in einer Anwendung eines Bluetooth-Ohrhörers in Kommunikation mit einer Ladebox, gemäß verschiedenen Ausführungsformen der Erfindung.
5 zeigt ein detailliertes Blockdiagramm einer Dual-Port-Schaltung in einer Anwendung von True-Wireless-Stereo- (TWS) Ohrhörern in Kommunikation mit einer Ladebox, gemäß verschiedenen Ausführungsformen der Erfindung.
6A zeigt ein beispielhaftes schematisches Diagramm einer Dual-Port-Schaltung für Eindraht-Anwendungen gemäß verschiedenen Ausführungsformen der Erfindung.
6B zeigt ein alternatives schematisches Diagramm einer Dual-Port-Schaltung für Eindraht-Anwendungen gemäß verschiedenen Ausführungsformen der Erfindung.
7 zeigt ein beispielhaftes Bitdiagramm einer ROM-ID für eine Dual-Port-Schaltung gemäß verschiedenen Ausführungsformen der Erfindung.
8 zeigt ein Diagramm einer PIO-Ausgabe-Zeitsteuerung gemäß verschiedenen Ausführungsformen der Erfindung.
9 zeigt ein Diagramm für eine Lese-/Schreib-Zeitsteuerung gemäß verschiedenen Ausführungsformen der Erfindung.
10 zeigt eine Initialisierungssequenz, die erforderlich ist, um die Kommunikation mit der Dual-Port-Schaltung zu beginnen, gemäß verschiedenen Ausführungsformen der Erfindung.
11 zeigt ein beispielhaftes Prozessdiagramm für einen ROM-Funktionsbefehlsfluss für Eindraht-Anwendungen gemäß verschiedenen Ausführungsformen der Erfindung.
12 zeigt ein Prozessdiagramm für einen Gerätefunktionsbefehlsfluss für Eindraht-Anwendungen gemäß verschiedenen Ausführungsformen der Erfindung.
13 zeigt ein Zustandsdiagramm für den Betrieb der Dual-Port-Schaltung gemäß verschiedenen Ausführungsformen der Erfindung.
14 zeigt ein Rauschunterdrückungsschema gemäß verschiedenen Ausführungsformen der Erfindung.

Ein Fachmann wird erkennen, dass verschiedene Implementierungen und Ausführungsformen der Erfindung in Übereinstimmung mit der Beschreibung durchgeführt werden können. Alle diese Implementierungen und Ausführungsformen sollen in den Umfang der Erfindung fallen.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN
AUSFÜHRUNGSFORMEN
In der folgenden Beschreibung werden zu Erklärungszwecken spezifische Einzelheiten dargelegt, um ein Verständnis der Erfindung bereitzustellen. Dem Fachmann wird jedoch klar sein, dass die Erfindung ohne diese Einzelheiten praktiziert werden kann. Darüber hinaus wird ein Fachmann erkennen, dass die nachstehend beschrieben Ausführungsformen der vorliegenden Erfindung auf verschiedene Arten implementiert werden können, wie beispielsweise als ein Verfahren, eine Vorrichtung, ein System, ein Gerät, oder ein Verfahren auf einem materiellen, computerlesbaren Medium.
Komponenten oder Module, die in Diagrammen gezeigt werden, veranschaulichen beispielhafte Ausführungsformen der Erfindung und sollen vermeiden, die Erfindung zu verschleiern. Es versteht sich auch, dass innerhalb dieser Diskussion diese Komponenten als separate Funktionseinheiten, die Untereinheiten umfassen können, beschrieben werden können, aber Fachleute werden erkennen, dass verschiedene Komponenten oder Teile davon in separate Komponenten unterteilt oder zusammen integriert sein können, was eine Integration in ein einzelnes System oder eine einzelne Komponente einschließt. Es ist zu beachten, dass hier diskutierte Funktionen oder Operationen als Komponenten implementiert sein können. Komponenten können in Software, Hardware oder einer Kombination davon implementiert sein.
Darüber hinaus sollen Verbindungen zwischen Komponenten oder Systemen innerhalb der Figuren nicht auf direkte Verbindungen beschränkt sein. Vielmehr können Daten zwischen diesen Komponenten durch Zwischenkomponenten modifiziert, neu formatiert, oder auf andere Weise geändert werden. Es können auch zusätzliche oder weniger Verbindungen verwendet werden. Es ist auch zu beachten, dass die Begriffe „gekoppelt“, „verbunden“ oder „kommunikativ gekoppelt“ direkte Verbindungen, indirekte Verbindungen über eines oder mehrere Zwischengeräte, und drahtlose Verbindungen umfassen.
Die Bezugnahme in der Beschreibung auf „eine Ausführungsform“, „bevorzugte Ausführungsform“, „diese Ausführungsformen“ oder „Ausführungsformen“ bedeutet, dass ein bestimmtes Merkmal, eine Struktur, eine Eigenschaft, oder eine Funktion, die in Verbindung mit der Ausführungsform beschrieben wurde, zumindest in mindestens einer Ausführungsform bzw. in mehr als einer Ausführungsform der Erfindung enthalten sein kann. Auch beziehen sich die Vorkommnisse der oben genannten Phrasen an verschiedenen Stellen in der Beschreibung nicht notwendigerweise alle auf dieselbe Ausführungsform oder dieselben Ausführungsformen.
Die Verwendung bestimmter Begriffe an verschiedenen Stellen in der Beschreibung dient der Veranschaulichung und sollte nicht als einschränkend ausgelegt werden. Ein Dienst, eine Funktion oder eine Ressource ist nicht auf einen einzelnen Dienst, Funktion oder Ressource beschränkt. Die Verwendung dieser Begriffe kann eine Gruppierung verwandter Dienste, Funktionen oder Ressourcen betreffen, die verteilt oder aggregiert sein können. Die Begriffe „aufweisen“, „aufweisend“, „umfassen“ und „umfassend“ sind als offene Begriffe zu verstehen, und etwaige Auflistungen, die folgen, sind Beispiele und sollen nicht auf die aufgeführten Elemente beschränkt sein.
Ferner sollte ein Fachmann erkennen, dass: (1) bestimmte Schritte optional durchgeführt werden können; (2) Schritte nicht auf die hierin angegebene spezifische Reihenfolge beschränkt sein dürfen; (3) bestimmte Schritte in unterschiedlicher Reihenfolge ausgeführt werden können; und (4) bestimmte Schritte gleichzeitig ausgeführt werden können.
1 ist ein Blockdiagramm eines ersten elektronischen Geräts 110 in Kommunikation mit einem zweiten elektronischen Gerät 120 über einen Eindraht-I/O-Bus 115. In einer oder mehreren Ausführungsformen fungiert das erste elektronische Gerät 110 als Master-Gerät, während das zweite elektronische Gerät 120 als Slave-Gerät fungiert. Der Eindraht-Bus 115 kann nur eine einzelne Leitung haben. Daher ist es wichtig, dass jedes Gerät am Bus diesen zu einem geeigneten Zeitpunkt ansteuert. Um dies zu vereinfachten, hat in einer oder mehreren Ausführungsformen jedes an den Eindraht-Bus angeschlossene Gerät Open-Drain- oder Drei-Zustands-Ausgänge. In einer oder mehreren Ausführungsformen wird der Leerlaufzustand für den Eindraht-Bus auf hoch eingestellt. Falls aus einem Grund eine Transaktion angehalten werden muss, muss der Bus im Leerlaufzustand belassen werden, wenn die Transaktion fortgesetzt werden soll. Falls dies nicht geschieht und der Bus länger als eine bestimmte Zeit, z. B. für 15,5 µs (Übersteuerungs-Geschwindigkeit), niedrig bleibt, können eines oder mehrere Geräte am Bus zurückgesetzt werden. Trotz des Namens „Eindraht“ können alle Geräte auch einen zweiten Draht, oder eine Masseverbindung, haben, damit ein Rückstrom durch den Datendraht fließen kann. Die Kommunikation erfolgt, wenn ein Master-Gerät oder ein Slave-Gerät den Bus kurzzeitig von V_PUP nach unten zieht, d. h. den Pull-Up-Widerstand (R_PUP) über seinen Ausgangs-MOSFET mit Masse verbindet.
In bestimmten Situationen kann eine Eindraht-Kommunikation zwischen einem Master und einem Slave implementiert werden, wobei der Master die Aktivität auf dem Bus initiiert, wodurch die Vermeidung von Kollisionen auf dem Bus vereinfacht wird. Es können Protokolle zum Erkennen von Kollisionen in die Software des Masters integriert sein. Nach einer Kollision kann der Master die Kommunikation wiederholen. Wenn zwei Eindraht-Master miteinander kommunizieren möchten, ist möglicherweise eine Eindraht-Slave-Brückenvorrichtung oder -Schaltung erforderlich, um die Verbindung zwischen den zwei Eindraht-Mastern herzustellen. 2 zeigt ein beispielhaftes Blockdiagramm einer Dual-Port-Schaltung 230, die zwischen zwei Eindraht-Host-Geräten oder Schaltungen 210 und 220 gekoppelt ist, gemäß verschiedenen Ausführungsformen der Erfindung. In einer oder mehreren Ausführungsformen ist die Dual-Port-Schaltung 230 ein Slave-Brücken-Gerät, das einen ersten Eindraht-Eingangs-/Ausgangsport (nachfolgend IOA) 231 und einen zweiten Eindraht-Eingangs-/Ausgangsport (nachfolgend IOB) 232 umfasst, die mit den Host-Schaltungen 210 und 220 über die IOA-Verbindung 233 bzw. die IOB-Verbindung 234 in Kommunikation stehen. Die Dual-Port-Schaltung 230 kann ferner zusätzliche Allzweck-Eingangs-/Ausgangsports (PIOA, PIOB oder PIOC, wie in 2 gezeigt wird) umfassen. Der IOA-Port kann verwendet werden, um die V_DD-Stromversorgung während Leerlaufzeiten für die IOA-Verbindung 233 abzuleiten und Energie in einem internen Parasitenkondensator zu speichern. In einer oder mehreren Ausführungsformen können die IOA-Verbindung 233 und die IOB-Verbindung 234 anstelle eines Widerstands eine Diode für jede Verbindung enthalten, wobei die Anodenseite mit der Dual-Port-Schaltung 230 gekoppelt ist.
In einer oder mehreren Ausführungsformen umfasst die Dual-Port-Schaltung 230 ferner einen Token-Pin 235, der dazu konfiguriert ist, anzugeben, welcher Eindraht-Eingangs-/Ausgangsport das Kommunikationstoken erhält, um die Kommunikation zwischen den zwei Eindraht-Eingangs-/Ausgangsports zu koordinieren. Wenn der Token-Pin auf einen ersten Logikpegel (z. B. ein logisches Niedrig) eingestellt ist, wird die IOA-Verbindung für eine Eindraht-Kommunikation eingestellt; wenn die Token-Pin auf einen zweiten Logikpegel (z. B. ein logisches Hoch) entgegengesetzt zu dem ersten Logikpegel eingestellt ist, wird die IOB-Verbindung für die Eindraht-Kommunikation eingestellt. In einer oder mehreren Ausführungsformen kann der Token-Pin 235 ein Niederfrequenztaktsignal (TOK_F) ausgeben, während die Dual-Port-Schaltung 230 in einem Durchreichmodus arbeitet, der es pegelverschobenen schnellen Logiksignalen (von z. B. bis zu 512 KBit/s) ermöglicht, die zwei Eindraht-Verbindungen durchzureichen. Ein dedizierter Zeitgeber kann auch dazu konfigurierbar sein, den Durchreichmodus aufgrund von Flankeninaktivität zu beenden. Dies kann für Simplex- (nur eine Richtung) oder Halbduplex-(Geräte senden und empfangen abwechselnd) UART-zu-UART-Kommunikation nützlich sein, wenn große Datenmengen übertragen werden.
In einer oder mehreren Ausführungsformen kann die Dual-Port-Schaltung 230 ferner einen Stromaufnahmeport 236 umfassen, der gekoppelt sein kann, um eine Spannung V_L zur Versorgung der Anforderungen der internen digitalen Schaltung und der IOA/IOB-Pin-Quelle im Durchreichmodus zu empfangen. V_L kann zwischen 1,71 V und 5,25 V liegen.
In einer oder mehreren Ausführungsformen kann die Dual-Port-Schaltung 230 ferner einen Ladegerät-Deaktivierungs- (CD) Port umfassen, der auch als universeller Eingangs-/Ausgangsport fungieren kann (z. B. ist eine gemeinsame Nutzung des CD-Ports eine gemeinsame Nutzung mit dem PIOC-Port, wie in 2 gezeigt wird). Der CD-Port kann floatend (d. h. nichtleitend) sein, wenn der IOA-Port 231 nominal unter einer Schwellenspannung (z. B. 4 V) liegt. Andernfalls ist der CD-Anschluss aktiv niedrig, um ein Ladegerät 240 durch Schalten eines steuerbaren Schalters 237 (z B. eines P-Typ-Transistors, eines N-Typ-Transistors, eines N-Kanal-Transistors, eines P-Kanal-Transistors usw.) zu aktivieren, wenn IOA über 4 V liegt. Die in den Zeichnungen gezeigten PMOS-Transistoren dienen zur Veranschaulichung der Beschreibung der vorliegenden Anwendung und schränken die Wahl des Schalters nicht ein. Ein Fachmann versteht, dass die anderen Typen von Schaltern (z. B. N-Typ-, N-Kanal-, P-Typ-, P-Kanal-, BJT-Schalter) auch anwendbar sein können für eine oder mehrere Ausführungsformen in der vorliegenden Erfindung.
In einer oder mehreren Ausführungsformen kann die Dual-Port-Brückenschaltung in einem Multispannungssystem für eine Eindraht-Kommunikation angewendet werden. 3 zeigt ein beispielhaftes Blockdiagramm einer Dual-Port-Schaltung, die in einem Multispannungssystem gekoppelt ist, das ein erstes Gerät 310 und ein zweites Gerät 320 umfasst, gemäß verschiedenen Ausführungsformen der Erfindung. Das erste Gerät 310 umfasst einen ersten Mikrocontroller (MCU) 312, der mit 3,3 V betrieben wird, während das zweite Gerät 320 einen zweiten Mikrocontroller (MCU) 322 umfasst, der mit 1,8 V betrieben wird. Eine Dual-Port-Schaltung 324, die in das zweite Gerät 320 integriert ist, ist zwischen der ersten MCU und der zweiten MCU gekoppelt. Die Dual-Port-Schaltung 324 umfasst einen ersten Eindraht-Port IOA in Kommunikation mit der ersten MCU 312 über einen ersten Eindraht-Bus 325 und einen zweiten Eindraht-Port IOB in Kommunikation mit der zweiten MCU 322 über einen zweiten Eindraht-Bus 326. Durch die Dual-Port-Schaltung 324 können das erste Gerät 310 (oder die erste MCU 312) und das zweite Gerät 320 (oder die zweite MCU 322) eine Eindraht-Kommunikation haben, obwohl sie mit unterschiedlichen Spannungen betrieben werden.
4 ist ein beispielhaftes Blockdiagramm 400 einer Dual-Port-Schaltung in einer Anwendung eines Bluetooth-Ohrhörers 420 in Kommunikation mit einer Ladebox 410 gemäß verschiedenen Ausführungsformen der Erfindung. Die Ladebox 410 enthält einen ersten Mikrocontroller (MCU) 412 zum Laden und zur I/O-Steuerung. Der Bluetooth-Ohrhörer 420 umfasst eine Schaltung (z. B. einen Bluetooth-Audiochip) 422 und eine Dual-Port-Schaltung 424. Die Dual-Port-Schaltung 424 umfasst einen ersten Eindraht-Port IOA in Kommunikation mit der ersten MCU 412 über einen ersten Eindraht-Bus 425 und einen zweiten Eindraht-Port IOB in Kommunikation mit der Schaltung 422 über einen zweiten Eindraht-Bus 426. Der erste Eindraht-Bus 425 kann entweder als Kommunikationskanal für den Datenaustausch oder als Ladepfad fungieren. Die erste MCU 412 hat einen Aktivierungsport (EN), der zur Steuerung eines steuerbaren Schalters 414 gekoppelt ist, der den ersten Eindraht-Bus 425 schaltbar mit einer 5-V-Spannungsquelle zum Laden des Bluetooth-Ohrhörers 420 koppelt. Sobald die Spannung des ersten Eindraht-Busses 425 auf 5 V angehoben ist, wird ein Ladegerät-Deaktivierungs- (CD) Port in der Dual-Port-Schaltung 424 nach unten gezogen, um einen steuerbaren Schalter 430 (z. B. einen PMOS-Schalter) einzuschalten, wodurch die 5-V-Spannungsquelle zur Batterielade-Aktivierung an ein Batterieladegerät 440 angeschlossen wird. Wenn der erste Eindraht-Bus 425 für einen Kommunikationskanal zum Datenaustausch fungiert, wird der erste Eindraht-Bus 425 von der 5-V-Spannungsquelle entkoppelt durch Ausschalten des steuerbaren Schalters 414 und wird operativ an eine 3,3-V-Spannungsquelle gekoppelt zur Datenkommunikation zwischen einem GPIO-Port der ersten MCU 412 und einem Eindraht-I/O-Port (IOA) der Dual-Port-Schaltung 424.
Ähnlich zu der in 2 gezeigten Dual-Port-Schaltung 230 hat die Dual-Port-Schaltung 424 auch einen zweiten Eindraht-Eingangs-/Ausgangsport (IOB) in Kommunikation mit dem Bluetooth-Audiochip 422 über die IOB-Verbindung 426, die operativ mit einer 1,8-V-Spannungsquelle gekoppelt ist. Die Dual-Port-Schaltung 424 kann ferner zusätzliche Allzweck-Eingangs-/Ausgangsports (PIOA, PIOB oder PIOC) und einen Token-Pin (in 4 nicht gezeigt) umfassen, der konfiguriert ist, anzugeben, welcher Eindraht-Eingangs-/Ausgangsport für die Kommunikation aktiviert ist.
5 zeigt ein ausführliches Blockdiagramm 500 einer Dual-Port-Schaltung in einer Anwendung eines True-Wireless-Stereo- (TWS) Ohrhörers 520 in Kommunikation mit einer Ladebox 510 gemäß verschiedenen Ausführungsformen der Erfindung. Es ist zu beachten, dass einige der dargestellten Blöcke (d. h. Herzfrequenz, Temperatur usw.) optional sein können, und dass die Zeichnung nicht auf die gezeigten Elemente beschränkt ist. Die Kommunikation kann einen universellen asynchronen Empfänger-/Sender- (UART) Durchreichmodus zwischen dem Ohrhörer 520 und der Ladebox 510 unterstützen. Die Ladebox 510 kann eine Ladebatterie 515 umfassen, um dem Ohrhörer 520 Ladeleistung bereitzustellen. Die Ladebox 510 kann über eine USB-Schnittstelle 516 von einer externen Stromquelle gespeist werden, die auch über ein internes Batterieladegerät 517 zum Laden der Ladebatterie 515 mit der Ladebatterie 515 gekoppelt sein kann. Das Grundlayout des Blockschaltbilds 500 kann ähnlich zu dem Blockschaltbild 400 in 4 sein. Zusätzlich kann in 4 die 5-V-Stromversorgung, die zum Versorgen der Eindraht-Lade-/IO-Verbindung 525 für Ladezwecke verwendet wird, von einer 5-V-DC-DC-Aufwärtswandlungs-Schaltung 514 stammen. Alternativ kann die Stromversorgung, die zum Versorgen der Eindraht-Lade-/IO-Verbindung verwendet wird, direkt von der Ladebatterie 515 bezogen werden. Die MCU 512 kann ferner zusätzliche GPIO-Pins umfassen, um zusätzliche Informationen zu empfangen, z. B zur Erkennung des Ladeboxdeckels, den Batteriestatus des linken Ohrhörers, des Batteriestatus des rechten Ohrhörers usw. In einer oder mehreren Ausführungsformen weist die in 5 gezeigte Ladebox 510 eine einzelne Eindraht- („one wire“) Schnittstelle (Einzeldraht- („single wire“) Schnittstelle) zur Kommunikation mit dem Ohrhörer 520 und dem Ohrhörer 560 auf, wie in 5 gezeigt wird. In einer oder mehreren Ausführungsformen können der Ohrhörer 520 und der Ohrhörer 560 alternativ oder gleichzeitig die Ladespannung empfangen. Ein Fachmann versteht, dass die Ladebox 510 so modifiziert werden kann, dass sie eine zusätzliche Eindraht-Schnittstelle(n) aufweist, um die Kommunikation mit mehreren Ohrhörern (z. B. einem linkem Ohrhörer und einem rechtem Ohrhörer) zu unterstützen. Beispielsweise kann die Ladebox 510 mehrere Ohrhörer gleichzeitig laden, oder alternativ eine Eindraht-Datenkommunikation mit mehreren Ohrhörern gleichzeitig oder alternativ aufweisen. Eine solche Modifikation sollte weiterhin innerhalb des Umfangs der Erfindung liegen.
In einer oder mehreren Ausführungsformen weist die Dual-Port-Schaltung 524 einen ersten Eindraht-Eingangs-/Ausgangsport (IOA) auf, der über die Eindraht- („one wire“) Lade-/IO-Verbindung (Einzeldraht bzw. „single wire“) 525 mit der Ladebox 510 in Kommunikation steht. Sobald die Dual-Port-Schaltung 524 die Spannung an der Eindraht-Lade-/IO-Verbindung 525 erfasst, die höher als ein vorbestimmter Schwellenwert (z. B.> 4 V) ist, wird ein Ladedeaktivierungs- (CD) Port in der Dual-Port-Schaltung 524 nach unten gezogen, um einem steuerbaren Schalter 530 einzuschalten, wodurch die 5-V-Spannungsquelle an ein Batterieladegerät 540 zum Laden der Batterie 550 angeschlossen wird, die eine Lithium-Ionen-Batterie sein kann. In einer oder mehreren Ausführungsformen kann der Bluetooth-Audiochip 522 über eine 12C-Schnittstelle mit dem Batterieladegerät 540 kommunizieren, um Informationen, wie etwa über den Ladestrom, den Batteriestatus usw., auszutauschen. Der Audiochip 522 kann auch eine Unterbrechungsanforderung (oder IRQ) von dem Batterieladegerät 540 empfangen, wenn einer oder mehrere Parameter die bestimmten Schwellenwerte überschreiten. Beispielsweise kann die interne Batterie 515 in der Ladebox 510 eine Batteriekapazität (z. B. 1000-2000 mAh) aufweisen, die größer als eine Batteriekapazität (z. B. 60-150 mAh) einer Batterie (z. B. die Batterie 550) im linken Ohrhörer, im rechten Ohrhörer, oder in beiden sein kann.
Die Dual-Port-Schaltung 524 weist auch einen zweiten Eindraht-Eingangs-/Ausgangsport (IOB) auf, der über eine IOB-Verbindung in Kommunikation mit dem Bluetooth-Audiochip 522 steht. Die Dual-Port-Schaltung 524 kann ferner zusätzliche Allzweck-Eingangs-/Ausgangsports (PIOA, PIOB oder PIOC) umfassen und kann einen der GPIO-Pins (z. B. den PIOA-Pin, wie in 5 gezeigt wird) für die UART-Kommunikation mit dem Bluetooth-Audio-Chip 522 über einen GPIO-Pin (z. B. GPIO3) in dem Chip 522 verwenden.
6A ist ein beispielhaftes schematisches Diagramm einer Dual-Port-Schaltung 600 für Eindraht-Anwendungen gemäß verschiedenen Ausführungsformen der Erfindung. Die Dual-Port-Schaltung 600 hat acht Ports oder Pins: einen ersten Eindraht-I/O-Pin (IOA) 611 für eine erste Eindraht- („one-wire“) Verbindung (Einzeldraht, „single wire“), einen zweiten Eindraht-I/O-Pin (IOB) 612 für eine zweite Eindraht- („one-wire“) Verbindung (Einzeldraht, „single wire“), einen Massepin 613, einen Ladestandard- (CD) Pin 614 (der auch als GPIO-Pin fungieren kann: PIOC), einen Token-Pin 615, einen ersten GPIO-Pin (PIOA) 616, einen zweiten GPIO-Pin (PIOB) 617 und einen V_L-Pin 618 zum Empfangen einer Niederspannung V_L.
Intern kann die Dual-Port-Schaltung 600 ferner eine Sammlung von Funktionsbefehlen 620 (die Eindraht-ROM-Funktionsbefehle und Gerätefunktionsbefehle aufweisen können), eine Durchreichmodellsteuerung 630, ein Register 640, einen Spannungsregler 650 und einen Spannungskomparator 660 umfassen. In einer oder mehreren Ausführungsformen teilt sich jede Eindraht-Verbindung eine 8-Byte-ROMID 622, ein globales Konfigurationsbyte und einen Datenpuffer 626 (z. B. einen 8-Byte-Puffer), um alle Daten zu übertragen, wobei auf alle über die Funktionsbefehle 620 zugegriffen werden kann. Zusätzlich kann jede Eindraht-Verbindung ein Statusbyte, drei konfigurierbare Open-Drain-GPIO-Pins, gemeinsam nutzen. Das Statusbyte, die POI-Informationen und das Konfigurationsbyte können in dem Register gespeichert werden, auf das durch die Funktionsbefehle 620 zugegriffen werden kann. Der Spannungsregler 650 kann schaltbar mit der Niederspannung V_L oder der Spannung V_DD auf der IOA-Verbindung gekoppelt sein und eine geregelte Ausgangsspannung V_REG ausgeben, die zur Stromversorgung des internen Stromkreises und zum Spannungsvergleich verwendet wird.
In einer oder mehreren Ausführungsformen stellt die Dual-Port-Schaltung 600 eine Schnittstelle bereit, um Folgendes zu ermöglichen: Schalten der Ladeleistung über einen Eindraht-Bus, eine Dual-Eindraht-Master-Kommunikation, eine GPIO-Erweiterung und eine zeitsteuerungsbegrenzte Umsetzung des Logikpegels. Ein integrierter Komparator 660 kann verwendet werden, um die Spannung auf der IOA-Verbindung (V_DD) mit einer vorbestimmten Spannung (V_REG) zu vergleichen und dementsprechend die Ladeleistung oder den Eindraht-IOA-Zugang zu schalten. In einer oder mehreren Ausführungsformen wird ein Spannungsteiler angewandt, um die V_DD für einen gewünschten Spannungspegel abzusenken, der als Eingabe zu dem Komparator 660 geeignet ist. Die Dual-Port-Schaltung 600 kann bei Bedarf die IOA-Verbindung mit einer internen parasitären Versorgung betreiben, während die IOB-Eindraht-Verbindung mit einer Niederenergieversorgungsquelle (V_L) betrieben werden kann. Die parasitäre Versorgung bietet Zugriff auf alle Register, auf die ROMID- und auf Statusinformationen, unabhängig davon, ob die V_L vorhanden ist. Ein Datenpuffer 626 wird verwendet, um Daten zwischen den zwei IOA- und IOB-Eindraht-Verbindungen auszutauschen. Drei Allzweck-I/O-Pins (PIOA/B/C) können eine GPIO-Erweiterung für zusätzliche Funktionen bereitstellen. Die Pegelumsetzungsrichtung kann ebenso durch eine Eindraht-Verbindung ausgewählt werden und ermöglicht ein Weiterleiten serieller Logikdaten zwischen IOA und IOB mit höheren Raten, z. B. bis zu 512 KBit/s.
6B zeigt ein alternatives schematisches Diagramm einer Dual-Port-Schaltung für Eindraht-Anwendungen gemäß verschiedenen Ausführungsformen der Erfindung. Mit Ausnahme kleinerer Unterschiede ist die Dual-Port-Schaltung 670 ähnlich zu der in 6A gezeigten Dual-Port-Schaltung 600. Ein Unterschied besteht darin, dass in der Dual-Port-Schaltung 670 die Funktionsbefehle 620 ein PTM-Signal 672 ausgeben. Wenn das PTM-Signal 672 einen hohen Pegel aufweist, wird ein Durchreich-Bauelement (z. B. ein nMOS-Schalter 674) eingeschaltet, um eine bidirektionale UART-Kommunikation zwischen IOA und IOB über eine Verbindung 676 zu ermöglichen. Die IOA-Hochseite-zu-IOB-Niedrigseite-Pegelumsetzung kann erreicht werden, indem das Gate des nMOS 674 auf die Niedrigseite-V_L-Versorgung begrenzt wird. In einer oder mehreren Ausführungsformen muss die IOA-Pull-Up-Spannung V_PUPA im Durchreichmodus möglicherweise größer oder gleich V_L sein. Darüber hinaus können in der Dual-Port-Schaltung 670 der IOA-Pin 611 und der IOB-Pin 612 über einen Puffer 681 bzw. einen Puffer 682 mit den Funktionsbefehlen 620 gekoppelt sein, wobei die Ausgänge dieser zwei Puffer mit den Funktionsbefehlen 620 gekoppelt sind. Ferner ist in der Dual-Port-Schaltung 670 der Token-Pin 615 über einen Token-Pin-Puffer 683 und einen Token-Pin nMOS 684 mit den Funktionsbefehlen 620 gekoppelt, wobei der Eingang des Token-Pin-Puffers 683 mit den Funktionsbefehlen 620 verbunden ist.
Token-Operation
In einer oder mehreren Ausführungsformen erkennt die Dual-Port-Schaltung die Spannung an den IOA/IOB-Verbindungen und schaltet automatisch das Kommunikationstoken zwischen den Verbindungen. Die Auswahl der IOA- oder IOB-Verbindung wird durch den Token-Pin 615 gesteuert. Dieser Pin gibt an, welche Eindraht-Seite das Kommunikationstoken erhält. In einer oder mehreren Ausführungsformen steht ein logisches Niedrig an dem Token-Pin für die IOA-Seite, während ein logisches Hoch für die IOB-Seite steht. In einer oder mehreren Ausführungsformen gibt der Token-Pin 615 einen Niederfrequenztakt (TOK_F) aus, während er sich in einem Durchreichmodus befindet. Zusätzlich kann gegebenenfalls durch eine Software eine Impedanzprüfung durchgeführt werden.
In einer oder mehreren Ausführungsformen teilt sich jede Eindraht-Verbindung einen 8-Byte-Puffer, um Daten zu übertragen. Außerdem teilen sich die zwei Eindraht-Verbindungen eine 8-Byte-ROMID, ein globales Konfigurationsbyte, ein Statusbyte und drei konfigurierbare Open-Drain-GPIO-Pins. Jede ROMID ist eine eindeutige 64-Bit-Registrierungsnummer, die werkseitig im Gerät programmiert ist. Das Konfigurationsbyte kann verwendet werden, um einen bidirektionalen Durchreichmodus einzustellen, der es ermöglicht, pegelverschobene schnelle Logiksignale mit bis zu 512 KBit/s durch die zwei Eindraht-Verbindungen durchzureichen. Das Statusbyte kann verwendet werden, um zu wissen, wann die Puffer gefüllt sind und wie der logische Leerlaufzustand der zwei Eindraht-Verbindungen ist. Die Stromversorgung erfolgt für den Betrieb direkt über eine Eindraht-IOA-Verbindung, so dass keine externe Stromversorgung erforderlich ist, wenn keine lokale Stromversorgung verfügbar ist. Wenn eine lokale Stromversorgung verfügbar ist, stellt die Eindraht-IOB-Verbindung den lokalen Zugriff und den Durchreichmodus bereit.
In einer oder mehreren Ausführungsformen enthält die Dual-Port-Schaltung 600 eine eindeutige ROM-ID, die 64 Bit lang ist. Die ROM-ID kann eine Rückverfolgbarkeit für die Dual-Port-Schaltung bereitstellen. Die ersten 8 Bits sind ein Eindraht-Normzeichen. Die nächsten 48 Bits sind eine eindeutige Seriennummer. Die letzten 8 Bits sind eine zyklische Redundanzprüfung (CRC) der ersten 56 Bits, wie in 7 gezeigt wird. In einer oder mehreren Ausführungsformen wird die Eindraht-CRC unter Verwendung eines Polynomgenerators erzeugt, der aus einem Schieberegister und XOR-Gattern besteht. Das Polynom kann ausgedrückt werden als X⁸+X⁵+X⁴+1.

Es gibt mehrere Gerätefunktionsbefehle, die in Tabelle 1 zusammengefasst werden können. Innerhalb eines Flussdiagramms für Gerätefunktionsbefehle (in 13 gezeigt) wird die Datenübertragung beim Schreiben und Lesen durch eine zyklische Redundanzprüfung (CRC) vom Mehrbit-Typ (z. B. CRC-16) 624 überprüft. Tabelle 1. Zusammenfassung der Gerätefunktionsbefehle

Befehl	Beschreibung	Typ
Schreibe Konfiguration	Allgemeine Konfiguration	Global
Lese Konfiguration	Allgemeine Konfiguration	Global
Schreibe Puffer	Schreibe Puffer	Speicher
Lese Puffer	Lese Puffer	Speicher
Lese Status	Lese Status	Allgemein
PIO-Schreiben	PIO Schreibe leitend oder floatend	Zugriff
PIO-Lesen	PIO Lesen Logikzustand	Zugriff
Schreibe Startwert	Schreibe in das Startwertregister	Allgemein
Lese Startwert	Lese das Startwertregister	Allgemein

In einer oder mehreren Ausführungsformen wird der Schreibkonfigurationsbefehl verwendet, um das Konfigurationsregister einzustellen. Die Schreibkonfiguration stellt die globale Konfiguration für das Gerät ein. Das SEL-Bit kann bei der Auswahl des Pin-Modus zwischen CD und PIOC hilfreich sein. Standard ist die Komparatorfunktionalität zum Erkennen, wann eine Ladeversorgung am IOA-Pin erkannt wird oder wann IOA eine Eindraht-Verbindung ist. Zusätzlich kann ein Durchreichmodus (PTM-Bit) mit Pegelverschiebung verfügbar sein, wenn eine Simplex- oder Halbduplex-UART-Kommunikation zwischen IOA- und IOB-Pins gewünscht wird. Der Pegelumsetzer kann eine Kommunikation mit bis zu 512 KBit/s haben, bis ein Durchreichmodus-Zeitgeber abläuft, wenn die IOA/IOB-Pins nicht aktiv sind. Wenn eine Aktivität auf dem IOA/IOB-Bus erkannt wird, wird der Zeitgeber erneut auf den in dem Startwertregister (SVAL-Bits) eingestellten Wert zurückgesetzt, um die Verbindung aufrechtzuerhalten. Im normalen Eindraht-Betrieb können einige Anwendungen eine Unterbrechungs-Unterstützung benötigen, wenn Puffer geschrieben wurden. Dies wird dadurch bewerkstelligt, dass PIOA/B mit den BUFA/B-Flags versehen wird, die mit invertierter Logik ausgegeben werden. Wenn daher die BUFA/B-Flags auf ‚1‘ eingestellt sind, sind die PIOA/B-Pins leitend. Wenn die BUFA/B-Flags nicht eingestellt bzw. gesetzt sind, sind die PIOA/B-Pins nichtleitend. In einer oder mehreren Ausführungsformen können einige Einschränkungen, z. B. eine Erfordernis, dass die VL-Versorgung im Durchreichmodus vorhanden sein muss, auf den Schreibkonfigurationsbefehl angewendet werden. Tabelle 2. Schreibekonfigurations-Parameterbyte

BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0

X X PULL-UP QM PTM BUFBPE BUFAPE SEL
Tabelle 2 zeigt Parameterbits für den Schreibkonfigurationsbefehl und Tabelle 3 zeigt eine Sequenz für die Schreibkonfiguration. Einzelheiten einiger Parameterbits werden unten beschrieben.

Bit 0: Auswählen (SEL). Bei Einstellung auf 1 ist die PIOC-Pin-Funktion in Betrieb. Bei Einstellung auf 0 (Standard) ist die CD-Pin-Funktion in Betrieb.
Bit 1: BUFA-Port-Aktivierung (BUFAPE). Bei Einstellung auf 1 gibt der PIOA-Pin die invertierte Logik des BUFA-Flags im Statusregister aus. Bei Einstellung auf 0 (Standard) ist der PIOA-Pin der normale Zugriff.
Bit 2: BUFB-Port-Aktivierung (BUFBPE). Bei Einstellung 1 gibt der PIOB-Pin die invertierte Logik des BUFB-Flags im Statusregister aus. Bei Einstellung auf 0 (Standard) ist der PIOB-Pin der normale Zugriff.
Bit 3: Durchreichmodus (PTM). Bei Einstellung auf 1 ist der PTM aktiviert, und der Zeitgeber beginnt, die IOA/IOB-Pins auf Aktivität (d. h. fallende Flankenübergänge) zu überwachen und gibt einen Takt am TOKEN-Pin aus. Der Zeitgeber wird für jede fallende Flankenaktivität auf den Startwert zurückgesetzt, um den PTM aufrechtzuerhalten. Wenn keine Aktivität auftritt, kehrt der PTM automatisch in den normalen Eindraht-Betriebszustand zurück, und das PTM-Bit kehrt nach Ablauf des Zeitgebers auf 0 zurück. Bei Einstellung auf 0 (Standard) ist der Durchreichmodus deaktiviert, und der Zeitgeber wird zur Überwachung des IOA-Pins für den Übergang in den „logisch niedrigen“ Zustand des IOA-Pins verwendet. Eine fallende Flanke auf IOA setzt den Zeitgeber auf seinen Startzeitwert. Wenn der Zeitgeber abläuft und bestätigt, dass noch ein logisches Niedrig vorhanden ist, wird der IOB-Verbindung das Token weiterleiten (d. h. es ist kein anderer fallender Flankenübergang aufgetreten). Solange die IOB-Verbindung das Token hat, wird der Zeitgeber sich weiterhin wiederholen und testen, ob der IOA-Verbindungsstatus „logisch niedrig“ beibehalten wird. Wenn jedoch ein anderer fallender Flankenübergang auftritt, bevor der Zeitgeber abläuft, wird der ‚Logikzustand‘ in dem entsprechenden Zustand (z. B. IOA-Verbindungsstatus „Leerlauflogik hoch“) beendet, wenn der Zeitgeber abläuft. Für mehr Einzelheiten zu dem Status siehe die TWS-Wahrheitstabelle.
Bit 4: Leiser Modus (QM). Bei Einstellung auf 1 ist der QM aktiviert und der Zeitgeber beginnt, den IOA-Pin auf Aktivität (d. h. fallende Flankenübergänge) zu überwachen, und gibt ein logisches Hoch am TOKEN-Pin aus. Der Zeitgeber wird für jede fallende IOA-Pin-Flankenaktivität auf den Startwert zurückgesetzt, um den QM aufrechtzuerhalten. Wenn keine andere fallende Flanken-IOA-Aktivität auftritt, kehrt der QM automatisch in den normalen Eindraht-Betriebszustand zurück, und das QM-Bit kehrt auf 0 zurück, wenn der Zeitgeber abläuft.
Bit 5: Pull-Up (PULL-UP). In einer oder mehreren Ausführungsformen ist bei Einstellung auf 1 ein 5M-Pull-Up-Widerstand von der IOA-Verbindung mit VL verbunden. Bei Einstellung auf 0 (Standard) wird der Pull-Up-Widerstand von VL getrennt, und derselbe Widerstand wird zu einem Pull-Down auf Masse. Auf diese Weise floatet der IOA-Pin nicht, wenn er nicht an ein Gerät angeschlossen ist, und die Eindraht-IOB-Verbindung hat Zugriff.

Reset

Anwesenheitsimpuls

TX: Befehl 11h (Schreibe Konfiguration)

TX: Parameter (Schreibe Konfiguration)

RX: CRC16 (invertiertes von Befehl, Parameter)

Reset

In einer oder mehreren Ausführungsformen wird der Lesekonfigurationsbefehl verwendet, um das Konfigurationsregister zu lesen, um Einstellungen zu bestätigen. Tabelle 4 und Tabelle 5 zeigen jeweils Parameterbits und eine Sequenz für den Lesekonfigurationsbefehl. Tabelle 4. Lesekonfigurationsparameterbyte

BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0

X X PULL-UP QM PTM BUFBPE BUFAPE SEL

Tabelle 5. Lese Konfigurationssequenz

Reset

Anwesenheitsimpuls

<ROM auswählen>

TX: Befehl 22h (Lese Puffer)

RX: Lese Konfiguration

RX: CRC16 (invertiert, Befehl, und Daten)

Reset
Einzelheiten der Parameterbits des Lesekonfigurationsbefehls werden nachstehend beschrieben.

Bit 0: Auswählen (SEL). Lese Bitstatus.
Bit 1: BUFA-Port-Aktivierung (BUFAPE). Lese Bitstatus. Bit 2: BUFB-Port-Aktivierung (BUFBPE). Lese Bitstatus.
Bit 3: Durchreichmodus (PTM). Lese Bitstatus.
Bit 4: Leiser Modus (QM). Lese Bitstatus.
Bit 5: Pull-Up (PULL-UP). Lese, ob der Pull-Up-Widerstand verbunden (1) oder nicht verbunden (0) ist.

In einer oder mehreren Ausführungsformen wird der Schreibpufferbefehl verwendet, um einen temporären Wert in den flüchtigen Puffer 626 zu schreiben, der verwendet wird, um Bytes zu/von der Eindraht-IOA- oder IOB-Verbindung zu übertragen. In einer oder mehreren Ausführungsformen wird die Pufferlänge auf 8d eingestellt, wenn die Bytelänge (BLEN) > 8d ist. Eine BLEN von Null kann implizieren, dass keine Daten geladen werden müssen. Die IOA- oder die IOB-Verbindung kann nur in den Puffer schreiben, wenn sie über das Token verfügt. Während des Betriebs werden im Lesestatusregister Flags für BUFA oder BUFB eingestellt. Tabelle 6. Schreibpuffer-Parameterbyte

BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0

0 0 0 0 BLEN

Tabelle 6 zeigt Parameterbits für den Schreibpufferbefehl und Tabelle 7 zeigt eine Sequenz für den Schreibpuffer. In einer oder mehreren Ausführungsformen liegt BLEN im Bereich von 1 bis zur maximalen Längenzahl von 8. Tabelle 7. Schreibpuffersequenz

Reset

Anwesenheitsimpuls

TX: Befehl 33h (Schreibe Puffer)

TX: Parameter (BLEN)

TX: Daten (1 bis 8 Bytes werden geschrieben)

RX: CRC16 (invertiertes von Befehl, Parameter, Daten)

Reset

In einer oder mehreren Ausführungsformen wird der Lesepufferbefehl verwendet, um den Puffer von der Eindraht-IOA- oder IOB-Verbindung zu lesen. In einer oder mehreren Ausführungsformen beträgt der gelesene Wert 8d, wenn die Bytelänge (BLEN) > 8d ist. Ein BLEN von Null kann keine Daten zurückgeben. In einer oder mehreren Ausführungsformen ist das Lesepufferlängenbyte ähnlich zu dem in Tabelle 6 gezeigten Schreibpuffer-Parameterbyte, wobei BLEN die Anzahl der zu lesenden Bytes angibt.
Tabelle 8 zeigt eine Sequenz für den Schreibpuffer. In einer oder mehreren Ausführungsformen liegt BLEN im Bereich von 1 bis zu der maximalen Längenzahl von 8. Tabelle 8. Lesepuffersequenz

Reset

Anwesenheitsimpuls

<ROM auswählen>

TX: Befehl 44h (Lese Puffer)

RX: Bytelänge (BLEN)

RX: Daten (1 bis 8d Bytes)

RX: CRC16 (Invertiertes, Befehl, Bytelänge, und Daten)

Reset
Der Lesestatusbefehl liest, ob der Puffer auch geschrieben wurde, und den logische Zustand der Eindraht-IOA-Verbindung und der IOB-Verbindung. Dieser Befehl wird zum Empfangen von Statusinformationen verwendet. Er stellt eine Möglichkeit bereit, um zu wissen, ob die IOA-Verbindung den Puffer auslesen sollte oder ob die IOB-Verbindung den Puffer auslesen sollte. Er wird auch zum Überprüfen des logischen Status der IOA/IOB-Verbindungen und ob der Komparator die Ladespannung an der IOA-Verbindung erkannt hat verwendet. Wenn der Puffer gelesen wird, werden die BUFB- und BUFA-Flags gelöscht. Tabelle 9 und Tabelle 10 zeigen das Statusbyte bzw. eine Sequenz für den Lesestatusbefehl. Tabelle 9. Statusbyte

BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0

X TRST TOKS CMPS IOBS IOAS BUFB BUFA

Bit 0: Puffer-A-Flag (BUFA). Zeigt an, dass der Puffer von der IOA-Verbindung geschrieben wurde.
Bit 1: Puffer-B-Flag (BUFB). Zeigt an, dass der Puffer von der IOB-Verbindung geschrieben wurde.
Bit 2: IOA-Zustand (IOAS). Logikstatus des IOA-Pins.
Bit 3: lOB-Zustand (IOBS). Logikzustand eines UND-Gatters mit IOB- und VL-Pins als Eingänge.
Bit 4: Komparatorzustand (CMPS). Ausgangszustand des Komparators. Dies kann verwendet werden, um bei 1 die Ladespannung und bei 0 keine Ladespannung am IOA-Pin zu erkennen.
Bit 5: Token-Zustand (TOKS). Logikstatus des TOKEN-Pins. Ändert sich, wenn im PTM.
Bit 6: Zeitgeber-Reset (TRST). Im ‚logisch niedrig‘-Zustand zeigt dies an, dass der Zeitgeber mit dem Startwert erneut begonnen hat.

Reset

Anwesenheitsimpuls

TX: Befehl 55h (Lese Status)

RX: Statusbyte

RX: CRC16 (invertiert, Befehl, Statusbyte)

Reset

In einer oder mehreren Ausführungsformen stellt der PIO-Schreibbefehl den gerichteten Open-Drain-PIO-Pin in einen leitenden oder nichtleitenden, hochohmigen Zustand ein. Um den Ausgangstransistor einzuschalten, ist der entsprechende Bitwert 0. Um den Ausgangstransistor auszuschalten (nichtleitend), wird das Bit auf 1 eingestellt. Auf diese Weise kommt das als der neue PIO-Ausgangszustand übertragene Bit in seiner wahren Form an dem PIO-Pin an. In einer oder mehreren Ausführungsformen kann der tatsächliche PIO-Übergang in den neuen Zustand mit einer Verzögerung von t_REH+t_P von der ansteigenden Flanke des MS-Bits des invertierten PIO-Bytes auftreten, wie in 8 gezeigt wird.
In einer oder mehreren Ausführungsformen stellt das Master-Gerät oder Schaltung, um die Übertragung vor Datenfehlern zu schützen, ein oberes Halbbyte auf das Komplement des unteren Halbbytes in dem PIO-Ausgangsbyte ein. Wenn die Übertragung fehlerfrei war, ändert sich der PIO-Status. Während des PIO-Schreibvorgangs stellt die Dual-Port-Schaltung den PIO-Ausgangszustand ein. Wenn das CD-Pin im Konfigurationsregister eingestellt ist, hat das PIOCS-Bit keine Auswirkung.
Tabelle 11 und Tabelle 12 zeigen das PIO-Ausgangsbyte bzw. eine PIO-Schreibsequenz. Tabelle 11. PIO-Ausgangsbyte

BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0

1 PIOCS PIOBS PIOAS 0 PIOCS PIOBS PIOAS

Bit 0: PIOA-Ausgangszustand (PIOAS). Stelle dieses Bit auf 0 ein für leitend (logisches Niedrig) oder stelle dieses Bit auf 1 ein für nichtleitend (hohe Impedanz oder logisches Hoch mit externem Pull-Up).
Bit 1: PIOB-Ausgangszustand (PIOBS). Stelle dieses Bit auf 0 ein für leitend (logisches Niedrig) oder stelle dieses Bit auf 1 ein für nichtleitend (hohe Impedanz oder logisches Hoch mit externem Pull-Up).
Bit 2: PIOC-Ausgangszustand (PIOCS). Stelle dieses Bit auf 0 ein für leitend (logisches Niedrig) oder stelle dieses Bit auf 1 ein für nichtleitend (hohe Impedanz oder logisches Hoch mit externem Pull-Up).

Reset

Anwesenheitsimpuls

TX: Befehl 66h (PIO schreiben)

TX: Parameter (PIO-Ausgangsbyte)

RX: CRC16 (Invertiertes von, Befehl, Parameter)

Reset

In einer oder mehreren Ausführungsformen liest der PIO-Lesebefehl den Eingangslogikzustand der PIO-Pins. Um die Übertragung vor Datenfehlern zu schützen, erwarten die Master, dass das obere Halbbyte dem Komplement des unteren Halbbytes im PIO-Eingangsbyte entspricht. Wenn der CD-Pin im Konfigurationsregister eingestellt ist, repräsentiert das PIOCL-Bit diesen Logikpegel.
Tabelle 13 und Tabelle 14 zeigen das PIO-Eingangsbyte bzw. eine PIO-Lesesequenz. Tabelle 13. PIO-Eingangsbyte

BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0

1 PIOCL PIOBL PIOAL 0 PIOCL PIOBL PIOAL

Bit 0: PIOA-Pegel (PIOAL). Stellt den logischen Status des PIOA-Pins bereit.
Bit 1: PIOB-Pegel (PIONL). Stellt den logischen Status des PIOB-Pins bereit.
Bit 0: PlOC-Pegel (PIOCL). Stellt den logischen Status des PIOC-Pins bereit.

Reset

Anwesenheitsimpuls

TX: Befehl 77h (PIO lesen)

RX: PIO-Eingangsbyte

RX: CRC16 (Invertiertes von Befehl, PIO-Eingangsbyte)

Reset

In einer oder mehreren Ausführungsformen wird der Schreibstartwertbefehl verwendet, um den Startwert des zu dekrementierenden Zeitgebers einzustellen. Der Zeitgeber verwendet diesen Wert beim ersten Start oder wenn eine Wiederholung erforderlich ist.
Tabelle 15 und Tabelle 16 zeigen das Schreibekonfigurations-Parameterbyte bzw. eine Schreibzeit-Überschreitungswert-Sequenz. Tabelle 15. Schreibkonfigurations-Parameterbyte

BIT 7 BIT 6 BIT 5 BIT 4 BIT 3 BIT 2 BIT 1 BIT 0

TVAL

Bits 7: 0: Zeitüberschreitungswert (TVAL). Stellt den Zeitüberschreitungswert für den Zeitgeber ein. In einer oder mehreren Ausführungsformen kann der Zeitüberschreitungswert als Zeitdauer = TVAL x 2 ms ausgedrückt werden. Beispielsweise wird für 8-Bit für den TVAL die maximale Zeitgeberdauer auf 512 ms eingestellt.

Reset

Anwesenheitsimpuls

TX: Befehl 88h (Schreibe Zeitüberschreitungswert)

TX: Parameter (TVAL)

RX: CRC16 (Invertiertes von Befehl, Parameter)

Reset

In einer oder mehreren Ausführungsformen wird der Lese-Zeitüberschreitungswert-Befehl verwendet, um das Zeitüberschreitungswertregister zu lesen, um Einstellungen zu bestätigen. Das Lesekonfigurations-Parameterbyte kann ähnlich zu dem in Tabelle 15 gezeigten Schreibkonfigurations-Parameterbyte sein. Tabelle 17 zeigt ein Lesekonfigurations-Parameterbyte. Tabelle 17. Lese-Zeitüberschreitungswert-Sequenz

Reset

Anwesenheitsimpuls

<ROM auswählen>

TX: Befehl 99h (Lese Zeitüberschreitungswert)

RX: Lese Zeitüberschreitungswert

RX: CRC16 (invertiert, Befehl, Längenbyte, und Daten)

Reset
Ausführungsformen des Durchreichbetriebs
In einer oder mehreren Ausführungsformen kann in einem Durchreichmodus (Zeitgeber aktiviert) die Dual-Port-Schaltung 600 als bidirektionaler Open-Drain-Pegelumsetzer agieren. Dies kann bewerkstelligt werden durch zwei invertierte Gate-Pfade 632 und 634, um eine bidirektionale Pegelumsetzung zwischen IOA- und IOB-Verbindungen mit dem im Konfigurationsregister aktivierten Modus bereitzustellen, z. B. durch Einstellen des PTM-Bits auf 1. Die Richtung des Durchreichbetriebs kann durch einen Durchreichregler 630 gesteuert werden, der in die Dual-Port-Schaltung 600 integriert ist, um selektiv einen gewünschten invertierten Gate-Pfad 632 oder 634 über die Schalter SW1 oder SW2 zu aktivieren. Wenn der Eingang logisch hoch ist, ist der entsprechende Open-Drain-N-FET nichtleitend. Wenn der Eingang logisch niedrig ist, leitet der entsprechende Open-Drain-N-FET. In einer oder mehreren Ausführungsformen erfordert die Dual-Port-Schaltung 600 externe Pull-Up-Widerstände von IOA V_DD und IOB V_L, wodurch ein Betrieb mit Open-Drain-Ausgang ermöglicht wird. In einer oder mehreren Ausführungsformen können eine oder mehrere interne Schaltungen bei logischen Zustandsübergängen für eine IOA-Verbindung unterstützend tätig sein, indem die interne parasitäre Kapazität im PTM entfernt wird.
Beschreibung der Stromversorgung
In einer oder mehreren Ausführungsformen wird der IOA-Pin 611 verwendet, um die V_DD-Leistung während Leerlaufzeiten für die IOA-Verbindung abzuleiten und Energie in dem internen parasitären Kondensator zu speichern. Im Durchreichmodus wird V_L verwendet, um die Anforderungen der internen digitalen Schaltung und der IOA/IOB-Pin-Quelle zu versorgen. In einer oder mehreren Ausführungsformen kann V_L im Bereich von 1,71 V bis 5,25 V liegen.
In einer oder mehreren Ausführungsformen ist die Dual-Port-Schaltung eine Slave-Brücke, die zwei Eindraht-Verbindungen für zwei Eindraht-Master bereitstellt, um einer mit dem anderen in einem Multispannungssystem zu kommunizieren. Jede Eindraht-Verbindung teilt sich einen Puffer zum Übertragen von Daten. Zusätzlich kann die Dual-Port-Schaltung einen bidirektionalen Durchreichmodus unterstützen, der pegelverschobene schnelle Logiksignale mit z. B. bis zu 512 KBit/s, ermöglicht, um die zwei Eindraht-Verbindungen durchzureichen. Ein dedizierter Zeitgeber kann dazu konfiguriert sein, das Durchreichen des Durchreichmodus aufgrund von Flankeninaktivität zu beenden. Dies kann für Simplex- (nur eine Richtung) oder Halbduplex- (Geräte senden und empfangen abwechselnd) UART-zu-UART-Kommunikation konfiguriert sein, wenn große Datenmengen weitergeleitet werden. Ein Statusbyte kann verwendet werden, um zu wissen, wann die Puffer gefüllt sind und wie der logische Leerlaufzustand der zwei Eindraht-Verbindungen ist. Der Betrieb kann den Strom direkt von einer Eindraht-IOA-Verbindung beziehen, wodurch die Notwendigkeit einer externen Stromversorgung entfällt, wenn keine lokale Stromversorgung verfügbar ist. Wenn die lokale Stromversorgung verfügbar ist, stellt die Eindraht-IOB-Verbindung einen lokalen Zugriff und den Durchreichmodus bereit. In einer oder mehreren Ausführungsformen ist die Eindraht-IOA-Verbindung zu 5 V tolerant, um eine Ladeleistung über einen Eindraht-Bus zu ermöglichen. Dies kann mit einem Komparator bewerkstelligt werden zum Erkennen, wann die Spannung an der Eindraht-IOA-Verbindung größer als eine vorbestimmte Spannung, z. B. 4 V, ist. Die vorbestimmte Spannung ist typischerweise größer als die Betriebsspannung (z. B. 3,3 V) an der Eindraht-Verbindungs-IOA für die Datenkommunikation.
In einer oder mehreren Ausführungsformen wird ein Eindraht-Bussystem offenbart, das eine Dual-Port-Schaltung als Slave-Brückenvorrichtung umfasst. Das System umfasst Aspekte der Hardwarekonfiguration, der Transaktionssequenz und der Eindraht-Signalisierung (Signaltypen und Zeitsteuerung). Eines oder mehrere Eindraht-Protokolle definieren Bustransaktionen in Bezug auf den Buszustand während bestimmter Zeitschlitze, die an der fallenden Flanke von Synchronisationsimpulsen von dem Busmaster initiiert werden. In einer oder mehreren Ausführungsformen hat ein Eindraht-Bus nur eine einzige Leitung; daher muss jedes Gerät am Bus den Bus zum richtigen Zeitpunkt ansteuern. Um dies zu vereinfachen, kann jedes an den Eindraht-Bus angeschlossene Gerät Open-Drain- oder Drei-Zustands-Ausgänge haben. Beide Eindraht-Ports (IOA und IOB) der Dual-Port-Schaltung sind Open Drain mit einer internen Schaltung, die zu 1 äquivalent ist. In einer oder mehreren Ausführungsformen wird der Leerlaufzustand für den Eindraht-Bus als hoch eingestellt. Wenn eine Transaktion angehalten werden muss, ist es wünschenswert, dass der Bus im Leerlaufzustand belassen wird, damit die Transaktion fortgesetzt werden kann. Wenn dies nicht auftritt und der Bus länger als eine vorbestimmte Zeit, z. B. für 15,5 µs (Übersteuerungs-Geschwindigkeit), niedrig bleibt, werden eines oder mehrere Geräte am Bus zurückgesetzt.
In einer oder mehreren Ausführungsformen kann das Protokoll zum Zugreifen auf die Dual-Port-Schaltung entweder über einen IOA- oder einen IOB-Eindraht-Port eine Initialisierung, einen ROM-Funktionsbefehl, einen Gerätefunktionsbefehl und eine Transaktion/Daten umfassen.
Initialisierung
In einer oder mehreren Ausführungsformen beginnen Transaktionen auf dem Eindraht-Bus mit einer Initialisierungssequenz. Die Initialisierungssequenz kann aus einem Reset- bzw. Rücksetzimpuls bestehen, der von einem Busmaster gesendet wird, gefolgt von Anwesenheitsimpulsen, die von den Slaves gesendet werden. Der Anwesenheitsimpuls informiert den Busmaster darüber, dass sich die Dual-Port-Schaltung am Bus befindet und betriebsbereit ist.
Eindraht-Signalisierung und Zeitsteuerung
Um die Datenintegrität zu gewährleisten, kann die Dual-Port-Schaltung strenge Protokolle erfordern, die aus vier Arten von Signalen auf einer Leitung bestehen können: eine Rücksetzsequenz mit Rücksetzimpuls und Anwesenheitsimpuls, Schreibe Null, Schreibe Eins und Lese Daten. In einer oder mehreren Ausführungsformen initiiert der Busmaster mit Ausnahme des Anwesenheitsimpulses alle fallenden Flanken. Die Dual-Port-Schaltung kann mit Übersteuerungs-Geschwindigkeit kommunizieren, wenn der Durchreichmodus nicht aktiviert ist.
In einer oder mehreren Ausführungsformen muss, um vom Leerlauf zu Aktiv zu gelangen, die Spannung auf der Eindraht-Leitung von V_PUP unter den Schwellenwert V_TL fallen. Um von Aktiv zu Leerlauf zu gelangen, muss die Spannung von V_ILMAX ausgehend bis über den Schwellenwert VTH steigen. Die Zeit, die die Spannung benötigt, um diesen Anstieg zu erreichen, ist in 9 als ε zu sehen; und ihre Dauer hängt von dem verwendeten Pull-Up-Widerstand (R_PUP) und der Kapazität des angeschlossenen Eindraht-Netzwerks ab. Die Spannung V_ILMAX ist für die Dual-Port-Schaltung relevant, wenn ein logischer Pegel bestimmt wird, wobei keine Ereignisse ausgelöst werden.
10 zeigt eine Initialisierungssequenz, um die Kommunikation mit der Dual-Port-Schaltung zu beginnen. Ein Rücksetzimpuls, gefolgt von einem Anwesenheitsimpuls, gibt an, dass die Dual-Port-Schaltung bereit ist, Daten zu empfangen, wenn der richtige ROM- und Gerätefunktionsbefehl gegeben wird. Wenn ein Busmaster an der fallenden Flanke eine Anstiegsgeschwindigkeitssteuerung verwendet, muss er möglicherweise die Leitung für t_RSTL +t_F nach unten gezogen werden („pull-down“), um die Flanke zu kompensieren. In einer oder mehreren Ausführungsformen beträgt die t_RSTL nicht mehr als 80 µs.
In einer oder mehreren Ausführungsformen geht ein Busmaster, nachdem er die Leitung freigegeben hat, in den Empfangsmodus. Der Eindraht-Bus wird über den Pull-Up-Widerstand oder bei einem speziellen Treiberchip über die aktive Schaltung auf V_PUP gezogen. In einer oder mehreren Ausführungsformen wird der Eindraht-Bus durch den Pull-Up-Widerstand auf V_PUP gezogen. Wenn der Schwellenwert VTH überschritten wird, wartet die Dual-Port-Schaltung und sendet dann einen Anwesenheitsimpuls, indem die Leitung nach unten gezogen wird. Um einen Anwesenheitsimpuls zu erkennen, muss der Master den logischen Zustand der Eindraht-Leitung bei t_MSP testen.
In einer oder mehreren Ausführungsformen ist die Dual-Port-Schaltung unmittelbar nach Ablauf von t_RSTH für die Datenkommunikation bereit. In einem Netzwerk mit gemischter Grundgesamtheit muss t_RSTH möglicherweise auf mindestens 48 µs bei Übersteuerungsgeschwindigkeit erweitert werden, um andere Eindraht-Schaltungen oder Geräte aufzunehmen.
Lese-/Schreibzeitschlitze
In einer oder mehreren Ausführungsformen findet die Datenkommunikation mit der Dual-Port-Schaltung in Zeitschlitzen statt, die jeweils ein einzelnes Bit tragen. Schreibzeitschlitze transportieren Daten vom Busmaster zum Slave. In Lesezeitschlitzen werden Daten von einem Slave zu einem Master übertragen. 9 stellt die Definitionen der Schreib- und Lesezeitschlitze dar.
In einer oder mehreren Ausführungsformen beginnt die Kommunikation damit, dass der Master die Datenleitung nach unten zieht. Wenn die Spannung auf der Eindraht-Leitung unter den Schwellenwert V_TL fällt, startet die Dual-Port-Schaltung ihren internen Zeitgeber, der bestimmt, wann die Datenleitung während eines Schreibzeitschlitzes abgetastet wird und wie lange Daten während eines Lesezeitschlitzes gültig sind.
Master-zu-Slave
In einer oder mehreren Ausführungsformen muss für einen Zeitschlitz zum einmaligen Schreiben die Spannung auf der Datenleitung die V_TH-Schwelle überschreiten, bevor die Schreibe-Eins Niedrig-Zeit t_W1LMAX abgelaufen ist. Für einen Schreib-Null-Zeitschlitz muss die Spannung auf der Datenleitung unter dem V_TH-Schwellenwert bleiben, bis die Schreibe-Null-Niedrigzeit T_W0LMIN abgelaufen ist. Für eine zuverlässige Kommunikation sollte die Spannung auf der Datenleitung während des gesamten Fensters t_W0L oder t_W1L V_ILMAX nicht überschreiten. Nachdem der V_TH-Schwellenwert überschritten wurde, benötigt die Dual-Port-Schaltung eine Wiederherstellungszeit t_REC, bevor sie für den nächsten Zeitschlitz bereit ist.
Slave-zu-Master
In einer oder mehreren Ausführungsformen beginnt ein Zeitfenster zum Lesen von Daten wie ein Schreiben-Eins-Zeitschlitz. Die Spannung auf der Datenleitung bleibt unter V_TL, bis die Lese-Niedrig-Zeit t_RL abgelaufen ist. Während des t_RL-Fensters beginnt die Dual-Port-Schaltung, wenn sie mit einer 0 antwortet, die Datenleitung nach unten zu ziehen. Ihr interner Zeitsteuerungs-Generator bestimmt, wann dieser Pull-Down endet und die Spannung wieder ansteigt. Wenn die Dual-Port-Schaltung mit einer 1 antwortet, wird die Datenleitung überhaupt nicht niedrig gehalten, und die Spannung steigt an, sobald t_RL vorbei ist.
In einer oder mehreren Ausführungsformen definieren die Summe von t_RL + δ (Anstiegszeit) auf der einen Seite und der internen Zeitsteuerungs-Generator der Dual-Port-Schaltung auf der anderen Seite ein Hauptabtastfenster (T_MSRMIN bis t_MSRMAX), in dem der Master ein Lesen aus der Datenleitung durchführt. In einer oder mehreren Ausführungsformen muss für die zuverlässigste Kommunikation t_RL möglicherweise so kurz sein, wie es höchstens zulässig ist, und der Master muss möglicherweise nahe bei t_MSRMAX, aber nicht später, lesen. Nach dem Lesen von der Datenleitung wartet der Master, bis t_SCHLlTZ abgelaufen ist. Dies kann eine ausreichende Wiederherstellungszeit t_REC garantieren, damit sich die Dual-Port-Schaltung auf den nächsten Zeitschlitz vorbereitet. Es ist zu beachten, dass die hier angegebene t_REC nur für eine einzelne Dual-Port-Schaltung gilt, die an eine Eindraht-Leitung angeschlossen ist. Bei Konfigurationen mit mehreren Geräten muss t_REC möglicherweise erweitert werden, um die zusätzliche Eindraht-Schaltungs- oder Geräteeingangskapazität aufzunehmen. Alternativ kann eine Schnittstelle verwendet werden, die während der Eindraht-Wiederherstellungszeit ein aktives Pull-Up durchführt, wie z. B. die speziellen Eindraht-Leitungstreiber.
Eindraht-ROM-Befehle

In einer oder mehreren Ausführungsformen kann ein Busmaster, sobald er eine Anwesenheit erkannt hat, einen oder mehrere ROM-Funktionsbefehle ausgeben, die von der Dual-Port-Schaltung unterstützt werden. In einer oder mehreren Ausführungsformen sind die ROM-Funktionsbefehle 8 Bit lang. 11 zeigt einen beispielhaften ROM-Funktionsflussprozess gemäß einer oder mehreren Ausführungsformen der vorliegenden Erfindung. Der Prozess umfasst ein Bestimmen der Ausgabe des Lese- („Read“) ROM-Befehls 1102, ein Bestimmen der Ausgabe des Übereinstimmungs- („Match“) ROM-Befehls 1104, ein Bestimmen der Ausgabe des Such- („Search“) ROM-Befehls 1106, ein Bestimmen der Ausgabe des Überspringen- („Skip“) ROM-Befehls 1108 und ein Bestimmen der Ausgabe des Wiederaufnahme- („Resume“) Befehls 1110. Eine beschreibende Liste dieser ROM-Funktionsbefehle in 11 folgt in den folgenden Abschnitten, und die Befehle sind in der unten gezeigten Tabelle 18 zusammengefasst. Tabelle 18. Zusammenfassung der Eindraht-ROM-Befehle

ROM-FUNKTIONSBEFEHL	BESCHREIBUNG
Search-ROM	Suche nach einem Gerät
Read-ROM	Lese ROM von dem Gerät (Single-Drop)
Match-ROM	Wähle ein Gerät nach ROM-Nummer
Skip-ROM	Wähle nur Gerät auf Eindraht
Resume	Wähle Gerät mit eingestelltem RC-Bit
Overdrive-Skip-ROM	Setze alle Geräte auf Übersteuerung
Overdrive-Match-ROM	Setze das Gerät mit dem ROM auf Übersteuerung

Search-ROM: Wenn ein System anfänglich hochgefahren wird, kennt der Busmaster möglicherweise nicht die Anzahl der Geräte auf dem Eindraht-Bus oder deren ROM-ID-Nummern. Durch Ausnutzung der Wired-UND-Eigenschaft des Busses kann der Master mithilfe eines Eliminierungsprozesses die ID aller Slave-Geräte identifizieren. Für jedes Bit in der ID-Nummer gibt der Busmaster, beginnend mit dem niederwertigsten Bit, ein Triplett von Zeitschlitzen aus. In dem ersten Schlitz gibt jedes an der Suche teilnehmende Slave-Gerät den wahren Wert seines ID-Nummernbits aus. In dem zweiten Schlitz gibt jedes an der Suche teilnehmende Slave-Gerät den komplementierten Wert seines ID-Nummernbits aus. In dem dritten Schlitz schreibt der Master den wahren Wert des auszuwählenden Bits. Alle Slave-Geräte, die nicht mit dem vom Master geschriebenen Bit übereinstimmen, nehmen nicht mehr an der Suche teil. Wenn beide gelesenen Bits Null sind, weiß der Master, dass Slave-Geräte mit zwei Zuständen des Bits existieren. Durch Auswählen, welcher Zustand zu schreiben ist, verzweigt sich der Busmaster im Suchbaum. Nach einem vollständigen Durchgang kennt der Busmaster die ROM-ID-Nummer eines einzelnen Geräts. Zusätzliche Durchgänge identifizieren die ID-Nummern der verbleibenden Geräte.
Read-ROM: Der Read-ROM- Befehl ermöglicht es dem Busmaster, ROM-Informationen zu lesen, z. B. ein 8-Bit-Normzeichen, eine eindeutige 48-Bit-Seriennummer, und eine 8-Bit-CRC aus einem ROM, der in die Dual-Port-Schaltung integriert ist. Dieser Befehl darf nur verwendet werden, wenn sich ein einzelner Slave an dem Bus befindet. Wenn mehr als ein Slave auf dem Bus vorhanden ist, tritt eine Datenkollision auf, wenn alle Slaves versuchen, gleichzeitig zu senden (Open-Drain führt zu einem Wired-UND-Ergebnis). Das resultierende Normzeichen und die 48-Bit-Seriennummer führen zu einer Nichtübereinstimmung der CRC.
Match-ROM: Der Match-ROM-Befehl, gefolgt von einer 64-Bit-ROM-Sequenz, ermöglicht es dem Busmaster, eine bestimmte Dual-Port-Schaltung auf einem Multi-Drop-Bus zu adressieren. Nur die Dual-Port-Schaltung, die genau mit der 64-Bit-ROM-Sequenz übereinstimmt, reagiert auf den nachfolgenden Gerätefunktionsbefehl. Alle anderen Slaves warten auf einen Rücksetzimpuls. Dieser Befehl kann mit einem einzelnen Gerät oder mehreren Geräten am Bus verwendet werden.
Skip-ROM: Dieser Befehl kann in einem Single-Drop-Bussystem Zeit sparen, indem dem Busmaster ermöglicht wird, auf die Gerätefunktionen zugreifen kann, ohne die 64-Bit-ROM-ID anzugeben. Wenn mehr als ein Slave auf dem Bus vorhanden ist und beispielsweise folgend auf dem Skip-ROM-Befehl ein Read-Befehl ausgegeben wird, tritt auf dem Bus eine Datenkollision auf, wenn mehrere Slaves gleichzeitig senden (Open-Drain-Pull-Downs erzeugen ein Wired-UND-Ergebnis).
Resume: Um den Datendurchsatz in einer Multi-Drop-Umgebung zu maximieren, ist der Resume-Befehl verfügbar. Dieser Befehl überprüft den Status des RC-Bits und überträgt, falls es eingestellt bzw. gesetzt ist, die Steuerung direkt an die Gerätefunktionsbefehle, ähnlich zu einem Skip-ROM-Befehl. Eine Möglichkeit, das RC-Bit einzustellen besteht darin, den Match-ROM-, Search-ROM- oder Overdrive-Match ROM-Befehl erfolgreich auszuführen. Sobald das RC-Bit eingestellt ist, kann wiederholt über den Resume-Befehl auf das Gerät zugegriffen werden. Durch den Zugriff auf ein anderes Gerät auf dem Bus wird das RC-Bit gelöscht, wodurch verhindert wird, dass zwei oder mehr Geräte gleichzeitig auf den Resume-Befehl reagieren.
Gerätefunktionsbefehle
Nachdem ein 1-Draht-Rücksetz-/Anwesenheitszyklus und eine ROM-Funktionsbefehls-Sequenz erfolgreich sind, kann ein Gerätefunktionsbefehl akzeptiert werden. 13 zeigt ein Prozessdiagramm für einen Gerätefunktionsbefehlsfluss für Eindraht-Anwendungen gemäß verschiedenen Ausführungsformen der Erfindung. Eine beschreibende Liste dieser Gerätefunktionsbefehle in 13 folgt in den Abschnitten, die nach der oben gezeigten Zusammenfassung in Tabelle 1 folgen.
13 ist ein Prozessdiagramm für Gerätefunktionsbefehlsfluss für Eindraht-Anwendungen gemäß verschiedenen Ausführungsformen der Erfindung. Der Prozess startet mit dem ROM-Funktions-Flussdiagramm, das in 11 beschrieben werden kann. In Schritt 1202 sendet ein Master (Gerät oder Schaltung) einen Gerätefunktionsbefehl. In Schritt 1204 wird die Schreibbefehlsbyte-Verifizierung überprüft. Als Reaktion auf die Verifizierungsbestätigung (J) geht der Prozess zu Schritt 1206 über, in dem der Master eines oder mehrere Parameter-/Datenbytes überträgt. Anschließend empfängt der Master in Schritt 1208 eine CRC-16 (das invertierte des Befehls, und Parameter/Daten).
Als Reaktion auf eine Nicht-Verifizierung (N) für Schritt 1204 geht der Prozess zu Schritt 1210 über, wo die Lesebefehlsbyte-Verifizierung überprüft wird. Als Reaktion auf eine Verifizierungsbestätigung (J) für Schritt 1210 geht der Prozess zu Schritt 1212 über, wo der Master eines oder mehrere Datenbytes empfängt. Anschließend empfängt der Master in Schritt 1214 eine CRC-16 (das invertierte des Befehls, und Daten).
Als Reaktion auf eine Nicht-Verifizierung (N) für Schritt 1210 oder nach Schritt 1208 oder Schritt 1214 geht der Prozess zu Schritt 1216 über, wobei ein Master-Übertragungs-Reset überprüft wird. Falls ein Master-Übertragungs-Reset nicht der Fall ist, geht der Prozess zu Schritt 1218 über, wobei der Master eine oder mehrere „1” en empfängt, und geht dann zur erneuten Überprüfung des Master-Übertragungs-Reset zu Schritt 1216 zurück. Wenn ein Master-Übertragung-Reset der Fall ist, geht der Prozess in Schritt 1220 zu dem ROM-Funktions-Flussdiagramm über.
Zustandsdiagramm
In Anbetracht der vorgenannten Beschreibung wird in 13 ein Zustandsdiagramm für den Betrieb der Dual-Port-Schaltung gezeigt, gemäß einer oder mehreren Ausführungsformen der Erfindung. Das Zustandsdiagramm beginnt mit einem „Power-On-Reset“ (POR). In Schritt 1302 wird überprüft, ob an der IOA-Verbindung eine Ladeversorgung vorhanden ist. Die Überprüfung kann implementiert werden, indem verglichen wird, ob die Spannung auf der IOA-Verbindung größer als eine Schwellenspannung V_CMP (z. B. 4 V) ist. Als Reaktion auf ein Ja geht der Prozess zu Schritt 1304 über, in dem die IOA-Verbindung als „Ladezustand“ und die IOB-Verbindung im Eindraht-Betrieb eingestellt werden (indem der Token-Pin auf „1“ eingestellt wird, wobei der CD-Pin auf Niedrig „0“ eingestellt wird), und kehrt dann zur erneuten Verifizierung zu Schritt 1302 zurück.
Als Reaktion darauf, dass keine Ladeversorgung an der IOA-Verbindung vorhandenen ist, geht der Prozess zu Schritt 1306 über, in dem überprüft wird, ob das QM-Bit eingestellt ist. Wenn ja, geht der Prozess zu Schritt 1322 über, in dem die IOA-Verbindung in einen „leisen Modus“ eingestellt wird, wobei das QM-Bit auf 1 eingestellt wird und ein Zeitgeber beginnt, den IOA-Pin auf Aktivität hin zu überwachen, und die IOB-Verbindung wird auf einen Eindraht-Betrieb eingestellt (durch Einstellen des Token-Pins auf Hoch und des CD-Pins auf Hoch). Nach dem Schritt 1322 geht der Prozess zur Eindraht-Kommunikation auf der IOA-Verbindung über, wobei in Schritt 1328 überprüft wird, ob eine fallende Flanke aufgetreten ist, bevor die Zeit abgelaufen ist. Als Reaktion auf den Ablauf des Zeitgebers vor dem Empfang einer weiteren fallenden IOA-Flanke geht der Prozess mit gelöschtem QM-Bit zu Schritt 1334 über und dann zu Schritt 1302 zurück. Als Reaktion auf die fallende IOA-Flanke vor Ablauf des Zeitgebers geht der Prozess zum Zeitgeber-Reset über, und dann zurück zu Schritt 1322.
Im Falle von Nein von Schritt 1306, geht der Prozess zu Schritt 1308 über, wobei verifiziert wird, ob das Durchreichmodus- (PTM) eingestellt ist. Wenn ja, geht der Prozess zu Schritt 1324 über, in dem die IOA/IOB-Verbindung in einen „Durchreichmodus“ eingestellt wird, wobei der Token-Pin einen Takt ausgibt und der CD-Pin auf hoch eingestellt wird. Nach Schritt 1324 geht der Prozess dazu über, die Kommunikation auf IOA/IOB-Verbindungen durchzureichen, wobei in Schritt 1330 verifiziert wird, ob eine fallende Flanke aufgetreten ist, bevor ein Zeitgeber für den Durchreichmodus abläuft. Als Reaktion auf den Ablauf des Zeitgebers vor dem Empfang einer weiteren fallenden IOA- oder IOB-Flanke geht der Prozess mit gelöschtem PTM-Bit zu Schritt 1336 über und dann zurück zu Schritt 1302. Als Reaktion auf die fallende Flanke von IOA oder IOB vor Ablauf des Zeitgebers geht der Prozess zum Zeitgeber-Reset über, und dann zurück zu Schritt 1324.
Falls nein von Schritt 1308, geht der Prozess zu Schritt 1310 über, wobei Verifiziert wird, ob das Pull-Up-Bit eingestellt ist. Falls ja, startet der Prozess einen Zeitgeber und fährt mit Schritt 1326 fort, in dem die IOA-Verbindung über einen Pull-Up in einen „Impedanzprüfzustand“ versetzt wird und die IOB-Verbindung in einen „Eindraht-Betrieb“ eingestellt wird (wobei der Token-Pin auf 1 und eingestellt wird der CD-Pin ist auf 1 eingestellt wird). Folgend nach Schritt 1326 geht der Prozess zur Eindraht-Kommunikation über die IOB-Verbindung über, wobei in Schritt 1332 verifiziert wird, ob eine fallende Flanke aufgetreten ist, bevor ein Zeitgeber für die IOB-Eindraht-Kommunikation abläuft. Als Reaktion auf einen Ablauf des Zeitgebers vor dem Empfang einer weiteren fallenden IOB-Flanke geht der Prozess zu Schritt 1338 über, wobei das Pull-Up gelöscht und das Pull-Down wiederhergestellt wird, und geht dann zu Schritt 1302 zurück. Als Reaktion auf die fallende IOB-Flanke vor dem Ablauf des Zeitgebers geht der Prozess zu dem Zeitgeber-Reset über, und dann zurück zu Schritt 1326.
Falls nein von Schritt 1310, geht der Prozess zu Schritt 1312 über, wobei verifiziert wird, ob die IOA-Verbindung auf einem logischen Leerlauf-Hoch ist. Falls ja für Schritt 1312, geht der Prozess zu Schritt 1314 über, in dem die IOA-Verbindung in einer „Eindraht-Operation“ eingestellt wird (wobei der Token-Pin auf 0 eingestellt wird und der CD-Pin auf 1 eingestellt wird). Wenn dies für Schritt 1312 nicht der Fall ist, fährt der Prozess mit Schritt 1315 fort, um zu verifizieren, ob an der IOA-Verbindung eine Ladeversorgung vorhanden ist. Die Verifizierung kann implementiert werden, indem verglichen wird, ob die Spannung auf der IOA-Verbindung größer als eine Schwellenspannung V_CMP (z. B. 4 V) ist. Als Reaktion auf ein Ja zu Schritt 1315 geht der Prozess zurück zu Schritt 1304. Als Reaktion auf ein Nein zu Schritt 1315 geht der Prozess weiter zu Schritt 1306. Nach Schritt 1314 beginnt der Zeitgeber mit einer fallenden Flanke auf der IOA-Verbindung. In Schritt 1316 wird verifiziert, ob IOA für die gesamte Zeitperiode logisch niedrig ist. Als Reaktion auf eine logisch niedrige IOA während der gesamten Zeitperiode in 1316 geht der Prozess zu Schritt 1318 über, wobei die IOB-Verbindung im Eindraht-Betrieb eingestellt wird und die IOA-Verbindung beobachtet wird (indem der Token-Pin auf 1 eingestellt wird und die CD-Pin auf 1 eingestellt wird), und fährt dann mit Schritt 1320 fort, in dem verifiziert wird, ob die IOA-Verbindung auf logisch hoch ist. Als Reaktion auf eine IOA, die während der gesamten Zeitperiode 1316 nicht auf logisch niedrig ist, geht der Prozess zu Schritt 1314 über. Als Reaktion darauf, dass die IOA-Verbindung auf logisch hoch ist bei Schritt 1320, geht der Prozess zum Anfang in Schritt 1302 zurück. Als Reaktion darauf, dass die die IOA-Verbindung nicht auf logisch hoch ist bei Schritt 1320, geht der Prozess zurück zu Schritt 1318, um den Eindraht-Betrieb auf der IOB-Verbindung fortzusetzen.
Verbessertes Netzwerkverhalten
In einer oder mehreren Ausführungsformen ist in einer Eindraht-Umgebung eine Leitungsbeendigung während Transienten möglich, die von dem Busmaster (Eindraht-Treiber) gesteuert werden. Eindraht-Netzwerke sind daher anfällig für Rauschen unterschiedlichen Ursprungs. In Abhängigkeit von der physischen Größe und Topologie des Netzwerks können sich Reflexionen von Endpunkten und Verzweigungspunkten zu einem gewissen Grad addieren oder aufheben. Solche Reflexionen sind als Signalstörungen oder Klingeln auf der Eindraht-Kommunikationsleitung sichtbar. Rauschen, das von externen Quellen auf die Eindraht-Leitung gekoppelt wird, kann ebenfalls zu Signalstörungen führen. Ein Fehler während der ansteigenden Flanke eines Zeitschlitzes kann dazu führen, dass ein Slave-Gerät die Synchronisation mit dem Master verliert, und kann folglich dazu führen, dass ein Search-ROM-Befehl in eine Sackgasse gerät oder ein gerätespezifischer Funktionsbefehl abgebrochen wird.
Für eine bessere Leistung in Netzwerkanwendungen verwendet die Dual-Port-Schaltung ein Eindraht-Frontend, das weniger empfindlich gegenüber Rauschen ist. In einer oder mehreren Ausführungsformen weist das IOA/IOB-Eindraht-Frontend eine Hysterese und eine Halteverzögerung für ansteigende Flanken auf. 14 zeigt ein Rauschunterdrückungsschema gemäß verschiedenen Ausführungsformen der Erfindung.
Beim Übergang von niedrig nach hoch wird, falls die Linie über VTH ansteigt, aber nicht unter V_TL fällt, der Fehler gefiltert, wie mit Linie 1402 in der Figur gezeigt. Die Halteverzögerung für ansteigende Flanken (nominell 100 ns), t_REH, filtert Störungen, die unter V_TL fallen, bevor t_REH abgelaufen ist, wie mit Linie 1404 gezeigt wird. Tatsächlich sieht das Gerät den anfänglichen Anstieg nicht, und die t_REH-Verzögerung wird zurückgesetzt, wenn die Linie unter V_TL geht. Wenn die Linie nach Ablauf von t_REH unter V_TL fällt, wird die Signalstörung nicht gefiltert und wird als Beginn eines neuen Zeitschlitzes verwendet, wie mit Linie 1406 gezeigt wird.
In einer oder mehreren Ausführungsformen hat die fallende Flanke des Anwesenheitsimpulses unabhängig vom Zeitschlitz eine gesteuerte Anstiegsgeschwindigkeit, um ein Klingeln zu verringern. Die Abfallverzögerung kann durch t_FPD angegeben werden.
Ausführungsformen der vorliegenden Erfindung können in verschiedenen Anwendungen implementiert werden, einschließlich, aber nicht beschränkt auf, TWS-Ohrhörer und eine Ladebox, eine Kommunikationsbrücke zwischen zwei Hosts, dual-gesteuerte Allzweck-Eingangs-/Ausgangs-Ports, Niederspannungs-Single-Rail-Pegelumsetzung mit Nachverfolgungs-ID, und Anwendungsfälle mit Ladeleistung über einen 1-Draht-Bus, usw. Vorteile der Implementierung können die Aktivierung erweiterter TWS-Merkmale bei gleichzeitiger Beibehaltung der Zwei-Kontakt-Lösung aufweisen, und auch die Erkennung eines Einsetzens von Ohrhörern in eine Ladebox, die Fähigkeit der Ableitung von Leistung aus der Eindraht-IOA-Verbindung, eine Erkennung von Einschaltimpulsen und einer 64-Bit-Identifikationsnummer (ROM-ID), die beim Einsetzen zum Lesen verfügbar sind, wenn der Ladezustand deaktiviert ist, eine Erkennung einer leeren Batterie in der Ladebox durch Ohrhörer, verfügbare GPIO-Pins für optionale Funktionen in Zubehör, die Fähigkeit einer Weiterleitung von Statusinformationen zwischen Ladebox und Ohrhörern, einen Durchreichmodus für schnelle Firmware-Updates zwischen Hosts mit bis zu 512 KBit/s, eine Angabe von 5 V an einem Eindraht-IOA-Pin für ein Schalten der verfügbaren Ladeleistung, eine minimale Dual-1-Draht-Schnittstelle für niedrige Kosten sowie Schnittstellenkomplexität, die Fähigkeit des Betriebs in einem Multispannungssystem, eine Kommunikation mit zwei Hosts mit jeweils zwei digitalen Signalen mit jeweils 90 KBit/s, eine hohe ESD-Störfestigkeit aufgrund eines Eindraht-IOA-Pins, usw.
In einer oder mehreren Ausführungsformen kann hinsichtlich der Einschalt-Anwesenheitsimpulserkennung eine Einschalt-Präsenzfunktion aufrechterhalten werden, indem erkannt wird, ob an der ersten Eindraht-Verbindung (IOA) eine Ladeleistung vorhanden ist. Wenn eine Ladeleistung an IOA angelegt wird, kann das Gerät (z. B. ein Ohrhörer), das in die Dual-Port-Eindraht-Schaltung integriert ist, seine Einschalt-Präsenz überspringen; andernfalls wird, wenn das Geräts in eine Ladebox gestellt wird, eine Einschalt- Präsenz erzeugt.
Fachleuten wird klar sein, dass die vorhergehenden Beispiele und Ausführungsformen beispielhaft sind und den Umfang der vorliegenden Offenbarung nicht einschränken. Es ist beabsichtigt, dass alle Permutationen, Verbesserungen, Äquivalente, Kombinationen und Verbesserungen daran, die für den Fachmann beim Lesen der Spezifikation und beim Studium der Zeichnungen offensichtlich sind, in dem wahren Geist und Umfang der vorliegenden Offenbarung enthalten sind. Es sollte auch bemerkt werden, dass Elemente von Ansprüchen unterschiedlich angeordnet sein können, einschließlich von mehrfachen Abhängigkeiten, Konfigurationen und Kombinationen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 62/960580 [0001]

Claims

Dual-Port-Schaltung zur Eindraht-Kommunikation, umfassend: eine erste Schnittstelle zum Kommunizieren mit einer ersten Schaltung über eine erste Eindraht-Verbindung, als Reaktion auf eine Spannung an der ersten Eindraht-Verbindung, die höher als eine vorbestimmte Schwellenspannung ist, wobei eine Ladeaktivität unter Verwendung der Spannung an der ersten Eindraht-Verbindung aktiviert wird; eine zweite Schnittstelle zum Kommunizieren mit einer zweiten Schaltung über eine zweite Eindraht-Verbindung, wobei die erste Eindraht-Verbindung oder die zweite Eindraht-Verbindung zu einem bestimmten Zeitpunkt zur Eindraht-Datenkommunikation aktiviert wird, wobei die erste Schnittstelle und die zweite Schnittstelle bei Aktivierung eine bidirektionale Pegelumsetzung zwischen der ersten Eindraht-Verbindung und der zweiten Eindraht-Verbindung in einem Durchreichmodus aufbauen; und einen Puffer in Kommunikation mit der ersten Eindraht-Verbindung und der zweiten Eindraht-Verbindung zur Datenübertragung von Daten während der Eindraht-Datenkommunikation.
Dual-Port-Schaltung nach Anspruch 1, wobei im Durchreichmodus eine Kommunikation zwischen der ersten Schnittstelle und der zweiten Schnittstelle eine Simplex- oder Halbduplex-Universal-Asynchron-Empfänger/Sender- (UART) Kommunikation unterstützt.
Dual-Port-Schaltung nach Anspruch 1 oder 2, wobei die bidirektionale Pegelumsetzung durch alternatives Betreiben von zwei Inverter-Gate-Pfaden zwischen der ersten Schnittstelle und der zweiten Schnittstelle erreicht wird.
Dual-Port-Schaltung nach einem der Ansprüche 1 bis 3, wobei der Durchreichmodus durch einen Zeitgeber aktiviert wird.
Dual-Port-Schaltung nach einem der Ansprüche 1 bis 4, wobei eine Aktivierung der ersten Eindraht-Verbindung oder der zweiten Eindraht-Verbindung zur Eindraht-Datenkommunikation durch einen Token-Pin gesteuert wird, wobei, wenn der Token-Pin auf einen ersten Logikpegel eingestellt ist, die erste Eindraht-Verbindung zur Eindraht-Datenkommunikation eingestellt ist, wenn der Token-Pin auf einen zweiten Logikpegel entgegengesetzt zu dem ersten Logikpegel eingestellt ist, die zweite Eindraht-Verbindung zur Eindraht-Datenkommunikation eingestellt ist.
Dual-Port-Schaltung nach Anspruch 5, wobei der Token-Pin im Durchreichmodus ein Taktsignal ausgibt.
Dual-Port-Schaltung nach einem der Ansprüche 1 bis 6, wobei die Ladeaktivität ein Koppeln einer Spannungsquelle mit einem Batterieladegerät umfasst, wobei das Batterieladegerät dazu konfiguriert ist, mindestens eine Batterie zu laden.
Dual-Port-Schaltung nach Anspruch 7, wobei die Spannungsquelle eine Ladebatterie umfasst.
Dual-Port-Schaltung nach Anspruch 8, wobei die Ladebatterie eine Batteriekapazität aufweist, die größer als eine Batteriekapazität der mindestens eine Batterie ist.
Verfahren zur Überbrückung von Eindraht-Kommunikation, umfassend: Koppeln einer ersten Schnittstelle einer Dual-Port-Schaltung mit einer ersten Schaltung über eine erste Eindraht-Verbindung; Koppeln einer zweiten Schnittstelle der Dual-Port-Schaltung mit einer zweiten Schaltung über eine zweite Eindraht-Verbindung; Koordinieren des Betriebs der ersten Eindraht-Verbindung und der zweiten Eindraht-Verbindung durch Aktivieren der ersten Eindraht-Verbindung oder der zweiten Eindraht-Verbindung zur Eindraht-Datenkommunikation zu einem bestimmten Zeitpunkt, wobei ein Puffer in Kommunikation mit der ersten und der zweiten Eindraht-Verbindung steht und konfiguriert ist, während der Eindraht-Datenkommunikation Daten zu übertragen; und bei Aktivierung, Aufbauen einer bidirektionalen Pegelumsetzung zwischen der ersten Eindraht-Verbindung und der zweiten Drahtverbindung in einem Durchreichmodus.
Verfahren nach Anspruch 10, wobei im Durchreichmodus die Kommunikation zwischen der ersten Schnittstelle und der zweiten Schnittstelle eine universelle Simplex- oder Halbduplex-Universal-Asynchron-Empfänger/Sender- (UART) Kommunikation unterstützt.
Verfahren nach Anspruch 10 oder 11, ferner umfassend: als Reaktion auf eine Spannung an der ersten Eindraht-Verbindung, die höher als eine vorbestimmte Schwellenspannung ist, Aktivieren einer Ladeaktivität unter Verwendung der Spannung an der ersten Eindraht-Verbindung.
Verfahren nach einem der Ansprüche 10 bis 12, wobei die Aktivierung der ersten Eindraht-Verbindung oder der zweiten Eindraht-Verbindung zur Eindraht-Datenkommunikation durch einen Token-Pin gesteuert wird, wobei, wenn der Token-Pin auf einen ersten Logikpegel eingestellt ist, die erste Eindraht-Verbindung zur Eindraht-Kommunikation eingestellt wird, wenn der Token-Pin auf einen zweiten Logikpegel entgegengesetzt zu dem ersten Logikpegel eingestellt ist, die zweite Eindraht-Verbindung zur Eindraht-Kommunikation eingestellt wird.
Verfahren nach Anspruch 13, wobei im Durchreichmodus der Token-Pin ein Taktsignal ausgibt.
System zur Eindraht-Kommunikation, umfassend: eine erste Schaltung, die eine erste Eingangs-/Ausgangsschnittstelle zur Kommunikation über eine erste Eindraht-Verbindung umfasst, wobei, als Reaktion auf eine Spannung an der ersten Eindraht-Verbindung, die höher als eine vorbestimmte Schwellenspannung ist, eine Ladeaktivität unter Verwendung der Spannung an der ersten Eindraht-Verbindung aktiviert wird; eine zweite Schaltung mit einer zweiten Eingangs-/Ausgangsschnittstelle zur Kommunikation über eine zweite Eindraht-Verbindung; eine Dual-Port-Schaltung, die zwischen der ersten Schaltung und der zweiten Schaltung gekoppelt ist, wobei die Dual-Port-Schaltung eine erste Schnittstelle zum Kommunizieren mit einer ersten Schaltung über die erste Eindraht-Verbindung und eine zweite Schnittstelle zum Kommunizieren mit der zweiten Schaltung über die zweite Eindraht-Verbindung umfasst, wobei die erste Eindraht-Verbindung oder die zweite Eindraht-Verbindung zu einem bestimmten Zeitpunkt zur Eindraht-Datenkommunikation aktiviert wird, wobei bei Aktivierung die erste Schnittstelle und die zweite Schnittstelle eine bidirektionale Pegelumsetzung zwischen der ersten Schaltung und der zweiten Schaltung in einem Durchreichmodus aufbauen; und einen Puffer, der in Kommunikation mit der ersten und zweiten Eindraht-Verbindung steht und konfiguriert ist, während der Eindraht-Kommunikation Daten zu übertragen.
System nach Anspruch 15, wobei der Puffer und die Dual-Port-Schaltung auf einem einzelnen Chip integriert sind.
System nach Anspruch 16, wobei der einzelne Chip und die zweite Schaltung zusammen in einem einzelnen Gerät enthalten sind.
System nach Anspruch 17, wobei das einzelne Gerät ein True-Wireless-Stereo- (TWS) Ohrhörer ist.
System nach Anspruch 18, wobei die erste Schaltung ein Mikrocontroller ist, der in eine Ladebox für den TWS-Ohrhörer integriert ist.
System nach Anspruch 18 oder 19, wobei der TWS-Ohrhörer erkennt, ob eine Ladeleistung an der ersten Eindraht-Verbindung vorhanden ist, wenn der TWS-Ohrhörer in der Ladebox platziert wird, wobei, als Reaktion darauf, dass die Ladeleistung an die erste Eindraht-Verbindung angelegt wird, der TWS-Ohrhörer eine Einschalt-Präsenz überspringt.