DD295039A5 - Zusatzkarte mit automatischer anpassung an die schlitzposition - Google Patents

Zusatzkarte mit automatischer anpassung an die schlitzposition Download PDF

Info

Publication number
DD295039A5
DD295039A5 DD90341423A DD34142390A DD295039A5 DD 295039 A5 DD295039 A5 DD 295039A5 DD 90341423 A DD90341423 A DD 90341423A DD 34142390 A DD34142390 A DD 34142390A DD 295039 A5 DD295039 A5 DD 295039A5
Authority
DD
German Democratic Republic
Prior art keywords
card
connection
slot
configuration
bus
Prior art date
Application number
DD90341423A
Other languages
English (en)
Inventor
Andrew B Mcneill
Thomas H Newsom
Neal A Osborn
Eddie M Reid
Original Assignee
��������@���������������@����������������������@���k��
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ��������@���������������@����������������������@���k�� filed Critical ��������@���������������@����������������������@���k��
Publication of DD295039A5 publication Critical patent/DD295039A5/de

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/409Mechanical coupling
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S439/00Electrical connectors
    • Y10S439/955Electrical connectors including electronic identifier or coding means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

Eine einsteckbare Zusatzkarte fuer ein Computersystem zeigt spezielle Schaltungen zur Anpassung der Karte an den jeweiligen Schlitz, in den sie eingefuehrt wird. Computer, die fuer individuelle Zwecke oder innerhalb kleinerer Systeme verwendet werden sollen, zeigen das typische Merkmal von Einfuehrungsschlitzen mit Anschluessen zum Hinzufuegen von Zusatzkarten, sowie zur Verbindung mit einem Bus des Computers zum Hinzufuegen neuer Funktionen oder Kapazitaeten. Da sich die Rechnerleistung solcher Systeme damit vergroeszert hat, vergroeszern sich auch die Teile des Verbindungsbus fuer die Erweiterung der Datenuebertragung. In einem Computersystem existieren haeufig zwei oder mehr Busverbindungs-Konfigurationen in den jeweiligen Schlitzen. Werden die elektrischen Schaltzustaende an bestimmten Verbindungspositionen so umgewandelt, dasz ein Signal die Buskonfiguration fuer den Schlitz bestimmt, so wird eine spezielle Logik auf der Karte aktiviert, die dann die Eigenschaften des die Karte enthaltenden Schlitzes bestimmt und die Karte so anpaszt, dasz sie voll oder begrenzt anspricht, je nach den Anforderungen der Konfiguration. Durch die Anpassung an den Schlitz gewinnt die Karte eine erweiterte Anwendbarkeit und vermeidet bestimmte das System deaktivierende Fehlfunktionen, die beim Einfuehren einer Karte in einen Schlitz entstehen koennen, fuer die sie nicht konfiguriert ist.{einsteckbar, Schlitz; Bus; Erweiterung; Zusatzkarte; Anschluesse; Funktion; Busverbindungs-Konfiguration; Anforderung, erweitert; Computersystem; Verbindung; Rechnerleistung; Anpassung; Anwendbarkeit}

Description

- ι - £3S0S$
BESCHREIBUNG
ZUSATZKARTE MIT AUTOMATISCHER ANPASSUNG AN DIE SCHLITZPOSITION
Die vorliegende Erfindung bezieht sich auf Computer und insbesondere auf in einen Schlitz einzuführende Zusatzkarten für gesteigerte oder erweiterte Funktionen.
Es ist allgemein bekannt, einen Computer, z.B. einen PS/2 Computer der International Business Machines Corp. mit Schlitzen mit einer oder mehr Busverbindungen zu versehen, damit Zusatzkarten mit zugeordneten Schaltungen mit uem Computerbus verbunden werden können und somit dem Anwender die Möglichkeit gegeben werden kann, die Funktionen des Computers zu erweitern. Diese Schlitze stellen die physikalische Führung für die Zusatzkarten dar, und die Busverbindung(en) ist(sind) so angeordnet, daß sie mit einem Verbindungselement auf der Zusatzkarte zusammenpasst (zusammenpassen), wenn dieselbe völlig in den Schlitz eingeführt ist.
In bestimmten Computern, z.B. dem IBM PS/2 Modell 80 sind Busverbindungen mit zwei verschiedenen Größen in entsprechenden Schlitzen vorgesehen. Diese unterschiedlichen Verbindungen geben die Unterschiede in der Anzahl von parallelen Bits an, welche der Daten- und Speicheradressierung zugeteilt sind. Gewöhnlich werden die Bits in Vielfachen von acht zugeteilt, und das Modell 80 enthält Schlitze für 16 parallele Daten- und Adressbits sowie Schlitze für 32 parallele Bits. Es ist ebenfalls bekannt, Kennzeichen-Bitpositionen vorzusehen, um anzuzeigen, wann es sich bei einem über den Bus gesandten Befehl um einen 16 oder 32 Bit-Befehl
BC 989 018
handelt (z.B. logisch 1 = 32 Bits und logisch 0 = 16 Bits), so daß eine Karte in einem 16 Bit-Schlitz außerhalb ihrer Reichweite liegende Befehle erkennen kann und inaktiv bleibt. Eine 16 Bit-Karte kann somit eine Situation vermeiden, in der sie einen fehlerhaften Schritt ausführt, da sie einen Befehl oder eine Adresse nur teilweise erkennen kann.
Diese Kennzeichen-Bitposition gewährt jedoch keinen Schutz, wenn eine 32 Bit-Karte in einen 16 Bit-Schlitz eingeführt wird. In diesem Falle wird die Karte so verfahren, als wäre sie in einem 32 Bit-Schlitz, und binäre Signale an den fehlenden Positionen auf der Busverbindung fehlerhaft interpretieren.
Weiterhin bekannt ist, Daten zwischen zwei Datenbussen verschiedener Breite zu steuern, aber solches Steuern wird in einer typischen Ausführung durch eine Logik mit fester Schnittstelle vorgenommen, die erkennt, daß die Busdefinition auf jeder Seite dieselbe bleiben wird.
Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Zusatzkarte für einen Computer vorzusehen, welche sich an ihre Schlitzposition anpasst.
Eine andere Aufgabe der Erfindung besteht darin, eine Zusatzkarte vorzusehen, die erkennt, wann sie sich in einem Schlitz befindet, der die Aufnahme einor Karte geringerer Busbreite vorsieht.
Eine weitere Aufgabe der Erfindung besteht darin, eine Zusatzkarte vorzusehen, die erkennt, wann sie sich in einem Schlitz für eine geringere Busbreite befindet und diejenigen Befehle ausführt, die für einen solchen
BC 989 018
- 3 - OS0S3
Schlitz zutreffen.
Die vorliegende Erfindung sieht eine Zusatzkarte mit besonderen Schaltungen zum Erkennen einer Bedingung vor, die normalerweise keine Statusinformation liefert, und zum anschließenden Ansprechen auf diese Bedingung in einer solchen Weise, daß ein binäres, die Busbreite des Schlitzes anzeigendes Signal erzeugt wird. In einem hier bevorzugten Ausführungsbeispiel stellt ein Gleichstromanschluß die Basis für das Erzeugen eines die Busbreite anzeigenden logischen Signals dar, und die Karte begrenzt ihre Antworten auf Befehle derart, daß das Adressieren von Speicherpositionen außerhalb der Adressenspanne für die Buskonfiguration des Schlitzes verhindert wird, in den sie eingeführt wurde.
Die für neu erachteten Merkmale der Erfindung sind jeweils in den beigefügten Ansprüchen detailliert aufgeführt. Die Erfindung selbst wird im Hinblick auf Struktur und Verfahren mit Hilfe der folgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen erläutert.
Fig.l ist ein Blockdiagramm \ron Elementen eines Hauptsystems, welches mit einem hier bevorzugten Ausführungsbeispiel einer Zusatzkarte verbunden ist, bei der die Logik für das Testen der Befehle durch einen programmierbaren lokalen Prozessor implementiert werden kann;
Fig.2 ist ein Diagramm einer Zusatzkarte gemäß der Erfindung bei ihrem Einführen in einen Schlitz, mit einer Verbindung mit sämtlichen Kontakten, für welche die Karte vorgesehen ist;
BC 989 018
- 4 - JiSSOfJ9
Fig.3 ist ein Diagramm einer Zusatzkarte gemäß der Erfindung bei ihrem Einführen in einen Schlitz, bei welcher ein Teil der Verbindungskontakte nicht mit Kontakten einer Systemverbindung in Eingriff gelangt;
Fig.4 und 5 sind vereinfachte Diagramme von 16 Bitbzw. 32 Bit-Verbindungen;
Fig.6A und 6B sind Diagramme der Verbindungsstift-Zuordnung des Systems für eine Busbreite von 16 Bits gemäß der Mikrokanalarchitektur des IBM PS/2 Computers;
Fig.7 ist ein Diagramm eines bevorzugten Ausführungsbeispiels für eine Wandlerschaltung gemäß der Erfindung;
Fig.8 ist ein charakteristisches Flußdiagramm der Befehlsverarbeitung für Zusatzschaltungen einer Zusatzkarte nach dem Stand der Technik;
Fig.9 ist ein Flußdiagramm nach Fig.8, jedoch mit Befehlsprüfung nach einem bevorzugten Ausführungsbeispiel der Erfindung, damit nicht fehlerfrei ausführbare Befehle zurückgewiesen werden können;
Fig.10 ist ein ausführliches Flußdiagramm der Logik zur Ausführung durch einen Allzweckprozessor für das Prüfen bestimmter, nicht ausführbarer Befehle vom Hauptsystem;
BC 989 018
Fig.11 ist ein ausführliches Flußdiagramm für weitere Logik zum Identifizieren nicht ausführbarer Befehle vom Hauptsystem.
Fig.l zeigt eine durch eine Kartenverbindung 12 mit einem Hauptsystem 30 verbundene Zusatzkarte 10, wobei die Verbindung mit einer Systemverbindung 32 in Eingriff gelangt und Signale sowie Energie von einem Systembus 34 empfängt. Das Hauptsystem 30 enthält einen Zentralprozessor 36 und einen Systemspeicher 38, welcher mit dem Systembus 34 verbunden ist. Dies ist typisch für Systeme wie z.B. den IBM Computer Personal System/2.
Von der Kartenverbindung 12 gehen Signale an den Schnittstellen- Registern 14 ein, die über einen dort vorgesehenen Bus 18 von einem dort angeordneten Prozessor 16 beaufschlagt werden. Ein Systemspeicher 20 und Zusatztreiber 22 sind ebenso mit dem dort vorgesehenen Bus 18 verbunden und und können zusammen mit dem Prozessor 16 und dem Systemspeicher 20 als Teil der gesamten Zusatzschaltungen 28 betrachtet werden. Die Zusatztreiber 22 unterscheiden sich je nach der betreffenden Karte; es kann sich hier z.B. um externe Steuervorrichtungen 40 handeln, wie Plattenantriebe gemäß der Systemschnittstelle für kleine Computer. Eine Wandlerschaltung 24 ist gemäß dem bevorzugten Ausführungsbeispiel der Erfindung mit der Kartenverbindung 12 verbunden und beaufschlagt den dort vorgesehenen Bus 18 mit einem Signal.
Fig.2 zeigt die Zusatzkarte 10 mit einer Platte 11 aus starrem Schaltkartenmaterial. Einzelkontakte 13 der Kartenverbindung 12 sind in bestimmten Abständen auf beiden Seiten der Tafel 11 vorgesehen (zur besseren
BC 989 018
Übersicht wurden weniger als die bevorzugte Anzahl von Kontakten dargestellt). Die Systemverbindung 32 ist an einer planaren Karte 33 montiert und zusammen mit (nicht gezeigten) Kontakten angeordnet, um in die Kontakte 13 über die Länge der Kartenverbindung 12 einzugreifen, und dient zur Definition des Aufnahmeschlitzes 42. Bei der gezeigten Kartenverbindung handelt es sich bevorzugt um eine steckerartige Anordnung der Kartenkante, sodaß die Systemverbindung eine steckdosenartige Anordnung der Kartenkante ist. Im Gegensatz zu Fig.2 zeigt Fig.3 eine verkürzte Systemverbindung 321, womit das von der Erfindung angesprochene Problem dargelegt wird.
Die Fig.4 und 5 zeigen Kontaktpositionen für typische Verbindungen 32' und 32 für den Betrieb mit 16 bzw.32 Bits. Die Fig.6A und 6B zeigen die Zuordnungen für die Kontakte 12 bei einem Bussystem 34 fs.Fig.1), welches den Mikrokanal-Bus-Spezifikationen entspricht, wobei die Bezeichnungen A und D Adressen- bzw. Datenpositionen angeben. Weitere Angaben über ein solches System sind dem Handbuch "Personal System/2 Hardware Interface Technical Reference" zu entnehmen.
Gemäß Fig.7 ist die Wandlerschaltung 24 nach einem hier bevorzugten Ausführungsbeispiel der Erfindung mit einem bestimmten Kontakt 12 verbunden, der in Fig.6B mit A77 bezeichnet ist. Er gelangt nicht in Eingriff mit einer 16 Bit-Systemverbindung 32' (s.Fig.3), wird jedoch von einer Gleichstromquelle von 12 V durch eine Verbindung 32 mit 32 Bits (s.Fig.2) beaufschlagt. Die Widerstände 60 und 62 dienen als Spannungsteiler und liefern ein Logiksignal an Anschluß 64, der dieses Signal als Steuersignal an einen Eingang für den
BC 989 018
asoss
Prozessor 16 (s.Fig.l) durch den dort befindlichen Bus 18 anlegt.
Fig.8 zeigt einen normalen Betriebsablauf zum Ausführen eines vom Hauptsystem 30 kommenden Befehls (s.Fig.l). Diese Logik wird bevorzugt unter Verwendung eines programmierbaren Prozessors 16 gemäß Fig.l ausgelegt, bei dem es sich z.B. um einen Intel 8032-Prozessor handeln kann. Zuerst wird vom Logikblock 80 von den Registern 14 Zugriff zum Befehl genommen. Dieser wird dann gemäß Logik 82 verarbeitet, die nach der Funktion der jeweiligen Zusatzkarte 10 vom Ausführenden vorbereitet wird. Die Logik 84 schließt dann den VerarbeitungsVorgang ab und bereitet den nächsten Befehl vor.
Fig.9 zeigt die Veränderungen der Logik nach Fig.8 gemäß dem hier bevorzugten Ausführungsbeispiel der Erfindung. Nachdem zum Befehl gemäß der Logik 80 Zugriff genommen worden ist, werden alle Speicheradressen, die gemäß dem Befehl auf dem Bus 34 (s.Fig.l) vorzusehen sind, ausgelesen und geprüft, um festzustellen, ob sie die 16 MB-Grenze für das Adressieren mit 16 Bits überschreiten. Ist dies tior Fall, dann testet die Logik 94 das von der Wandlerschaltung 24 gelieferte BIGSLOT-Signal und stellt fest, ob die Adresse die Adressgrenze des Schlitzes übersteigt. Nur wenn eine Adresse die Schlitzgrenze übersteigt, weist gemäß einer hier bevorzugten Ausführung die Karte den Befehl unter Verwendung der Logik 96 zurück.
In Fig.10 beginnt die Logik zum Verarbeiten von Befehlen in Steuerblockform mit der Aufnahme einer Adresse für den Zugriff zum Steuerblock. Der Wert des BIGSLOT-Signals wird in Logik 104 gelesen und in Logik 106 getestet. Wenn der Schlitz das Adressieren
BC 989 018
begrenzt, wird die Steuerblockadresse in Iiogik 108 getestet, und wenn die Schlitsgrenze überschritten wurde, wird dem Hauptsystem 30 durch Logik 110 eine Fehlernachricht übermittelt. Im anderen Falle ruft die Logik 112 den Steuerblock auf.
In Fig.11 ist eine zusätzliche Logik zum Ergänzen der Logik der Fig.10 für die Steuerblöcke erforderlich. In Logik 111 geht der Befehl im Speicher 20 ein. Das Signal BIGSLOT wird in der Logik 113 gelesen, und wenn es einen begrenzten Logikschlitz 114 zum Adressieren anzeigt, wird der Befehl in Logik 116 getestet und festgestellt, ob es sich um einen Befehl eines Typs handelt, bei dem ein oder mehr Speicherzugriffe erforderlich sind. Ist dies der Fall, werden die Adressen in der Logik 118 geprüft, und es wird festgestellt, ob sie die Schlitzgrenze überschreiten. Überschreitet eine Adresse die Schlitzgrenze, so wird dem Hauptsystem 30 von der Logik 120 eine Fehlermeldung übermittelt. Im anderen Falle wird der Befehl durch die Logik 122 ausgeführt.
Es wurden lediglich einige bevorzugte Merkmale der Erfindung in den Figuren dargestellt, jedoch sind für den Fachmann zahlreiche Modifikationen und Veränderungen naheliegend. Die vorgelegten Ansprüche gelten daher für alle Modifikationen und Veränderungen, die nicht vom Geist der Erfindung abweichen.
BC 989 018

Claims (3)

  1. PA TB M Τ-τκ nsprüche
    Zur Anwendung in einem Computersystem des Typs mit Schlitzen zur Aufnahme einsteckbarer Schaltungskarten, und mit einer Systemverbindung an jedem Schlitz, wobei mindestens erste und zweite unterschiedliche Verbindungskontaktkonfigurationen mit Kontakten an bestimmten Stellen der Schlitze vorgesehen sind, und mit einem Systembus, 1. zum Senden codierter Befehle an die Verbindungen zum Ausführen durch bestimmte dort eingeführte Zusatzkarten, und 2. zum Vorsehen elektrischer Verbindungen mit diesen Zusatzkarten an bestimmten Kontaktstellen,
    wobei eine Zusatzkarte folgendes enthält:
    eine Hilfsplatte, die in die Schlitze eingeführt werden kann und mit dem Computersystem zusammenwirkende Zusatzschaltungen aufweist;
    eine Kartenverbindung an ier Platte, mit Kontakten, die zum Eingriff mit Kontakten an Positionen der Systemverbindung für eine erste Konfiguration angepasst sind sowie für den Eingriff mit Kontakten der Systemverbindung für eine zweite Konfiguration ,an einigen, aber nicht an allen Kontakten der Kartenverbindung;
    eine mit einem Kontakt der Kartenverbindung verbundene Wandlerschaltung, die zum Eingriff mit einem Kontakt der Systemverbindung für die erste, jedoch nicht für die zweite Konfiguration angeordnet ist, wobei die Schaltung eine elektrische Eigenschaft
    BC 989 018
    - ίο -
    für diesen Kontakt abfühlt und ein erstes entsprechendes Signal erzeugt;
    eine Logik zur Aufnahme des ersten Signals, welche den Betrieb der Zusatzschaltungen im Hinblick auf das erste Signal modifiziert.
  2. 2. Zusatzkarte nach Anspruch 1 für ein System mit einer ersten Konfiguration, bei der ein Kontakt der Systemverbindung mit einer festen Spannungsquelle verbunden ist, wobei die Wandlerschaltung ein mit dem Kontakt der Kartenverbindung verbundener Spannungsteiler ist und die Kartenverbindung dem Kontakt mit fester Spannung entspricht.
  3. 3. Zusatzkarte nach den Ansprüchen 1 und 2, bei der die Logik Befehle für Vorgänge testet, die innerhalb der zweiten Konfiguration nicht ausführbar sind, und die eine Fehlermeldung an das Computersystem gibt, wenn ein solcher Befehl auftritt und die zweite Konfiguration durch die Wandlerschaltung erkannt wird.
    Hur zu 9
    BC 989 018
DD90341423A 1989-06-12 1990-06-07 Zusatzkarte mit automatischer anpassung an die schlitzposition DD295039A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/365,269 US5119498A (en) 1989-06-12 1989-06-12 Feature board with automatic adjustment to one of two bus widths based on sensing power level at one connection contact

Publications (1)

Publication Number Publication Date
DD295039A5 true DD295039A5 (de) 1991-10-17

Family

ID=23438162

Family Applications (1)

Application Number Title Priority Date Filing Date
DD90341423A DD295039A5 (de) 1989-06-12 1990-06-07 Zusatzkarte mit automatischer anpassung an die schlitzposition

Country Status (10)

Country Link
US (1) US5119498A (de)
EP (1) EP0403117B1 (de)
JP (1) JPH0324608A (de)
CA (1) CA2018072C (de)
CZ (1) CZ284019B6 (de)
DD (1) DD295039A5 (de)
DE (2) DE69023701T2 (de)
HU (1) HUT57921A (de)
PL (1) PL163268B1 (de)
RU (1) RU2009539C1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7565220B2 (en) 2006-09-28 2009-07-21 Lam Research Corporation Targeted data collection architecture
US7672747B2 (en) 2000-03-30 2010-03-02 Lam Research Corporation Recipe-and-component control module and methods thereof
US7814046B2 (en) 2006-09-29 2010-10-12 Lam Research Corporation Dynamic component-tracking system and methods therefor

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329634A (en) * 1991-12-02 1994-07-12 International Business Machines Corp. Computer system with automatic adapter card setup
JPH0821015B2 (ja) * 1992-01-20 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータならびにそのシステム再構成化装置および方法
US5454081A (en) * 1992-08-28 1995-09-26 Compaq Computer Corp. Expansion bus type determination apparatus
US5810741A (en) * 1992-11-05 1998-09-22 Synectics Medical Ab Method of measuring respiration and respiratory effort using plural catheters
US5477860A (en) * 1992-11-05 1995-12-26 Synectics Medical, Inc. Catheter for measuring respiration and respiratory effort
US5438985A (en) * 1993-01-25 1995-08-08 Synectics Medical, Incorporated Ambulatory recording of the presence and activity of substances in gastro-intestinal compartments
US5551425A (en) * 1993-05-13 1996-09-03 Synectics Medical, Inc. Potential difference and perfusion pressure catheter
US5657759A (en) * 1993-05-13 1997-08-19 Synectics Medical, Incorporated Measurement of gastric emptying and gastrointestinal output
JP3483594B2 (ja) * 1993-07-20 2004-01-06 富士通株式会社 半導体装置
US5477854A (en) * 1993-09-16 1995-12-26 Synectics Medical, Inc. System and method to monitor gastrointestinal Helicobacter pylori infection
US5507289A (en) * 1993-09-16 1996-04-16 Synectics Medical, Inc. System and method to diagnose bacterial growth
US5479935A (en) * 1993-10-21 1996-01-02 Synectics Medical, Inc. Ambulatory reflux monitoring system
US5833625A (en) * 1993-10-21 1998-11-10 Synectics Medical Ab Ambulatory reflux monitoring system
US5630099A (en) * 1993-12-10 1997-05-13 Advanced Micro Devices Non-volatile memory array controller capable of controlling memory banks having variable bit widths
US6092139A (en) * 1994-03-11 2000-07-18 Crane, Jr.; Stanford W. Passive backplane capable of being configured to a variable data path width corresponding to a data size of the pluggable CPU board
EP0977127A2 (de) * 1994-03-11 2000-02-02 The Panda Project Verfahren zum Konfigurieren eines Rechnersystems
US5680536A (en) * 1994-03-25 1997-10-21 Tyuluman; Samuel A. Dual motherboard computer system
EP0685803B1 (de) 1994-06-03 2001-04-18 Hyundai Electronics America Herstellungsverfahren für einen elektrischen Vorrichtungs-Adapter
US5577213A (en) * 1994-06-03 1996-11-19 At&T Global Information Solutions Company Multi-device adapter card for computer
US5506815A (en) * 1995-01-19 1996-04-09 Etron Technology Inc. Reconfigurable multi-user buffer memory particularly for signal processing system
WO1996035177A1 (en) * 1995-05-01 1996-11-07 Apple Computer, Inc. A modular system utilizing interchangeable processor cards
US5909571A (en) * 1995-05-01 1999-06-01 Apple Computer, Inc. Clock distribution for processor and host cards
US5596169A (en) * 1995-05-12 1997-01-21 Iomega Corporation Combined SCSI/parallel port cable
JPH09204243A (ja) * 1996-01-29 1997-08-05 Fujitsu Ltd データ転送方法
US5832244A (en) * 1996-02-20 1998-11-03 Iomega Corporation Multiple interface input/output port for a peripheral device
US5920731A (en) * 1997-02-21 1999-07-06 Vlsi Technology, Inc. Single-housing electrical device self-configurable to connect to PCMCIA compliant or non-PCMCIA compliant host interfaces
EP0887737B1 (de) * 1997-06-26 2003-01-22 Hewlett-Packard Company, A Delaware Corporation Umkehrbarer Stecker
US5978861A (en) 1997-09-30 1999-11-02 Iomega Corporation Device and method for continuously polling for communication bus type and termination
US6481629B1 (en) * 1997-10-17 2002-11-19 I-O Data Device, Inc. PC card with variable width data bus communication capabilities
US6146150A (en) * 1998-11-24 2000-11-14 International Business Machines Corporation Circuit card with separate interfaces for different bus architectures
US6487715B1 (en) * 1999-04-16 2002-11-26 Sun Microsystems, Inc. Dynamic code motion optimization and path tracing
GB2356715A (en) * 1999-11-25 2001-05-30 Nmi Electronics Ltd Single board computer module
US6640273B1 (en) 2000-01-05 2003-10-28 Tektronix, Inc. Apparatus for data bus expansion between two instrument chassis
US20020063716A1 (en) * 2000-11-30 2002-05-30 Palm, Inc. Control of color depth in a computing device
US6961790B2 (en) * 2001-06-29 2005-11-01 Motorola, Inc. Self-extracting re-configurable interface used in modular electronic architecture
US7362589B2 (en) * 2005-01-18 2008-04-22 Hewlett-Packard Development Company, L.P. Circuit board adapted to couple to different types of add-in cards
US7995050B2 (en) * 2006-12-27 2011-08-09 Hewlett-Packard Development Company, L.P. Power saving display

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4126897A (en) * 1977-07-05 1978-11-21 International Business Machines Corporation Request forwarding system
JPS5454536A (en) * 1977-10-08 1979-04-28 Fujitsu Ltd Data processor
US4447878A (en) * 1978-05-30 1984-05-08 Intel Corporation Apparatus and method for providing byte and word compatible information transfers
US4291370A (en) * 1978-08-23 1981-09-22 Westinghouse Electric Corp. Core memory interface for coupling a processor to a memory having a differing word length
US4309754A (en) * 1979-07-30 1982-01-05 International Business Machines Corp. Data interface mechanism for interfacing bit-parallel data buses of different bit width
US4306298A (en) * 1979-10-09 1981-12-15 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
US4443864A (en) * 1979-10-09 1984-04-17 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
US4471458A (en) * 1981-06-18 1984-09-11 Allied Corporation Computer interface
GB2101370A (en) * 1981-06-26 1983-01-12 Philips Electronic Associated Digital data apparatus with memory interrogation
US4500933A (en) * 1982-04-02 1985-02-19 Ampex Corporation Universal interface unit
US4667305A (en) * 1982-06-30 1987-05-19 International Business Machines Corporation Circuits for accessing a variable width data bus with a variable width data field
US4751671A (en) * 1983-02-14 1988-06-14 Prime Computer, Inc. Size configurable data storage system
US4675808A (en) * 1983-08-08 1987-06-23 American Telephone And Telegraph Company At&T Bell Laboratories Multiplexed-address interface for addressing memories of various sizes
US4739475A (en) * 1983-09-20 1988-04-19 Mensch Jr William D Topography for sixteen bit CMOS microprocessor with eight bit emulation and abort capability
JPS60204052A (ja) * 1984-03-28 1985-10-15 Fanuc Ltd 入出力ボ−ドのアドレス選択方式
KR900007564B1 (ko) * 1984-06-26 1990-10-15 모토로라 인코포레이티드 동적 버스를 갖는 데이터 처리기
US4716527A (en) * 1984-12-10 1987-12-29 Ing. C. Olivetti Bus converter
US4683534A (en) * 1985-06-17 1987-07-28 Motorola, Inc. Method and apparatus for interfacing buses of different sizes
JPS6219904A (ja) * 1985-07-18 1987-01-28 Diesel Kiki Co Ltd マイクロプロセツサを用いた制御装置
JPH0772886B2 (ja) * 1986-08-01 1995-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーション データ処理システム
US5023823A (en) * 1986-11-07 1991-06-11 Norand Corporation Multiple channel communications system and packaging configuration therefor
US4803623A (en) * 1986-10-31 1989-02-07 Honeywell Bull Inc. Universal peripheral controller self-configuring bootloadable ramware
US4779190A (en) * 1986-12-03 1988-10-18 Ncr Corporation Communication bus interface
JPS6422107A (en) * 1987-07-17 1989-01-25 Oki Electric Ind Co Ltd Voltage level detecting circuit
JPH01180026A (ja) * 1988-01-11 1989-07-18 Nec Corp 汎用入出力インタフェース接続方式
US4991085A (en) * 1988-04-13 1991-02-05 Chips And Technologies, Inc. Personal computer bus interface chip with multi-function address relocation pins
US4885482A (en) * 1988-07-13 1989-12-05 Compaq Computer Corporation Multiple computer interface circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7672747B2 (en) 2000-03-30 2010-03-02 Lam Research Corporation Recipe-and-component control module and methods thereof
US7565220B2 (en) 2006-09-28 2009-07-21 Lam Research Corporation Targeted data collection architecture
US7814046B2 (en) 2006-09-29 2010-10-12 Lam Research Corporation Dynamic component-tracking system and methods therefor
US8010483B2 (en) 2006-09-29 2011-08-30 Lam Research Corporation Component-tracking system and methods therefor
US8295963B2 (en) 2007-03-29 2012-10-23 Lam Research Corporation Methods for performing data management for a recipe-and-component control module

Also Published As

Publication number Publication date
US5119498A (en) 1992-06-02
DE4017902C2 (de) 1992-03-12
CS9002917A2 (en) 1991-11-12
HUT57921A (en) 1991-12-30
DE69023701D1 (de) 1996-01-04
RU2009539C1 (ru) 1994-03-15
CA2018072C (en) 1993-08-24
DE4017902A1 (de) 1990-12-20
DE69023701T2 (de) 1996-06-20
CZ284019B6 (cs) 1998-07-15
HU903801D0 (en) 1990-11-28
PL163268B1 (en) 1994-02-28
CA2018072A1 (en) 1990-12-12
EP0403117B1 (de) 1995-11-22
JPH0580008B2 (de) 1993-11-05
EP0403117A1 (de) 1990-12-19
JPH0324608A (ja) 1991-02-01
PL285595A1 (en) 1991-04-08

Similar Documents

Publication Publication Date Title
DD295039A5 (de) Zusatzkarte mit automatischer anpassung an die schlitzposition
DE2829550C2 (de)
DE2744531C2 (de) Anordnung zur Auswahl von Unterbrechnungsprogrammen in einer Datenverarbeitungsanlage
DE4135830C2 (de) Parallelinterface
DE2219918A1 (de) Programmierbares Steuergerät
DE2523372B2 (de) Eingabe-ZAusgabe-Anschlußsteuereinrichtung
EP0400174A1 (de) Adaptereinrichtung zum störungsfreien Anschluss von peripheren Rechnereinrichtungen an eine von Rechnersystemen gesteuerte Peripherieschnittstelle
DE3911721C2 (de)
EP0691655B1 (de) Modulkarte
DE2914678A1 (de) Pruefgeraet zum pruefen digitaler schaltungen
DE4239461A1 (de) Anordnung zur Übertragung von Daten über einen Bus
EP0393302B1 (de) Computer mit einer Mehrzahl von steckbaren Baugruppen
DE102005008778B4 (de) System und Verfahren zum Verändern einer Buskonfiguration
DE202018104502U1 (de) Stromversorgungs-Kommunikationsvorrichtung für Grafikkarten
EP0888588A1 (de) Bussegment beziehungsweise busanschaltung zum anschliessen einer baugruppe einer speicherprogrammierbaren steuerung an einen bus
DE10125388A1 (de) Programmgesteuerte Einheit
EP0377886B1 (de) Anordnung zum Übertragen von in mehrere Teile unterteilten Datenwörtern
EP0324144B1 (de) Datenverarbeitungssystem mit Anordung zur Identifizierung von Unterbrechungssignale abgebenden Einheiten
EP0831666A2 (de) Telekommunikationsgerät, insbesondere Mobilfunkendgerät
DE3400311C1 (de) Datenverarbeitungseinrichtung mit einem Prozessor
DE10036637B4 (de) Vorrichtung zur Ansteuerung von Peripherieelementen mit einem Prozessorbaustein
EP0361142B1 (de) Universeller Standard-Bus
EP0216253A1 (de) Multi-Mikroprozessorsystem mit zeitsparender Adressierung von Schreib-Lese-Speichern
DE102015101327B4 (de) Verfahren zur Anpassung der Aufteilung von Busleitungen eines Kommunikationsbusses in einem Computersystem
DE2555329C3 (de) Steuereinrichtung aus mehreren Bausteinen für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage, und Verfahren zum Betrieb der Steuereinrichtung

Legal Events

Date Code Title Description
ENJ Ceased due to non-payment of renewal fee