TW463235B - Techniques for improving etch rate uniformity - Google Patents

Techniques for improving etch rate uniformity Download PDF

Info

Publication number
TW463235B
TW463235B TW089112761A TW89112761A TW463235B TW 463235 B TW463235 B TW 463235B TW 089112761 A TW089112761 A TW 089112761A TW 89112761 A TW89112761 A TW 89112761A TW 463235 B TW463235 B TW 463235B
Authority
TW
Taiwan
Prior art keywords
plasma processing
processing chamber
patent application
edge ring
scope
Prior art date
Application number
TW089112761A
Other languages
English (en)
Inventor
John E Daugherty
Neil Benjamin
Jeff Bogart
Vahid Vahedi
David Cooperberg
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Application granted granted Critical
Publication of TW463235B publication Critical patent/TW463235B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/915—Differential etching apparatus including focus ring surrounding a wafer for plasma apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

46 46 經濟部智慧財產局貝工消費合作社印製 A7 B7 五、發明說明（1 ) 發明背景 發明領域 本發明相關於半導體積體電路的製造，尤其相關於在 電漿處理系統中離子輔助蝕刻處理的方法及設備。 相關技術的敘述 在以半導體爲基礎的裝置例如積體電路或平板顯示器 的製造中，多個材料層可能被交替地澱積在基板表面上及 從基板表面被蝕刻。如此技術中已知的，澱積層的蝕刻可 藉著多種不同的技術來達成，包括電漿增進蝕刻。在電漿 增進蝕刻中，實際的蝕刻典型上發生在電漿處理系統的電 漿處理室內部。爲在基板表面上形成想要的圖型，典型上 設置適當的掩模（例如光抗蝕劑掩模）。然後，電漿從合 適的蝕刻劑來源氣體或氣體混合物形成，並且被用來蝕刻 _未被掩模保護的區域，因而留下想要的圖型 爲方便討論，圖1 A顯示適合用於半導體裝置的製造 的簡化的電漿處理系統1 0 0。此簡化的電漿處理系統 100包含具有靜電夾頭（ESC) 104的晶圓處理室 1 0 2。夾頭1 0 4作用成爲電極，並且在製造期間支撐 晶圓106 (亦即基板）。邊緣環1〇8成爲夾頭104 的邊緣的邊界。在蝕刻處理的情況中，晶圓處理室1 〇 2 內的若干參數被嚴格控制以維持高容許度的蝕刻結果。支 配蝕刻結果的製程參數可能包括氣體成分，電漿激磁，晶 圓1 0 6上的電漿分佈等。因爲蝕刻容許度（以及所得的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -------------裝-----„----訂---------線 (請先閱讀背面之注意事項再填寫本頁) -4 - 經濟部智慧財產局員工消費合作社印製 4 63 23 5 a? B7 五、發明說明（2 ) 半導體裝置性能）對於此種製程參數高度敏感，所以其必 須被準確控制。 晶圓1 0 6的表面被釋放至晶圓處理室1 0 2內的適 當的蝕刻劑來源氣體蝕刻。蝕刻劑來源氣體可經由一噴灑 頭1 1 0釋放。蝕刻劑來源氣體也可藉著其他機構釋放’ 例如經由設置在處理室內部的氣體環1或是經由建構於晶 圓處理室1 0 2的壁的通口。在離子輔助蝕刻處理期間’ 供應至噴灑頭110的射頻（RF)電力點燃蝕刻劑來源 氣體，因而在蝕刻處理期間在晶圓1 0 6上方形成電漿雲 (「電漿」）。應注意也可使用其他的電漿激磁方法。例 如也可使用施加微波能量|利用感應線圈，引入由一天線 激發的波，或電容耦合至噴灑頭1 1 0來激發電漿。在離 子輔助蝕刻處理中，夾頭1 0 4典型上使用RF電源（未 顯示）來供應以RF電力。 在離子輔助蝕刻處理中，局部蝕刻率是由離子濃度來 支配。離子輔助蝕刻處理典型上被用來實施氧化物蝕刻或 聚矽蝕刻。換句話說，離子驅動/輔助蝕刻處理一般是指 主要藉著被加速的電漿離子（「離子」）與晶圓（基板） 的物理反應來便利蝕刻的蝕刻處理。離子輔助蝕刻應用包 括例如濺射，反應離子蝕刻（R I E )，化學濺射，化學 輔助物理濺射，以及物理輔助化學濺射。 以離子輔助蝕刻，對夾頭1 0 4 (以及噴灑頭1 1 0 )施加RF電力導致電場的形成，並且因而在晶圓1 0 6 上方形成外覆層1 1 2。與外覆層1 1 2相關聯的電場促 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------------l·---訂.-------1^. (請先閱讀背面之注咅？事項再填寫本頁) -5- 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（3 ) 進離子朝向晶圓1 〇 6的頂部表面加速。理想上，加速的 離子在蝕刻期間以相對於晶圓1 0 6的表面大致垂直（亦 即大致上於法向或大約9 0度）的角度碰撞。與晶圓 1 0 6碰撞的加速離子作用來「物理」蝕刻晶圓1 〇 6。 邊緣環1 0 8爲電浮動（亦即未被供以RF電力）的 絕緣體材料。邊緣環1 0 8被用來在例如蝕刻處理期間屏 蔽夾頭1 0 4的邊緣使其不受離子轟擊。邊緣環1 0 8也 有助於使離子轟擊相對於晶圓1 0 6集中。如圖1 A所示 ，夾頭1 0 4可由邊緣環1 0 8的內表面1 1 4環繞。內 表面1 1 4也在晶圓1 0 6的外部邊緣內。 邊緣環108的外表面116延伸超過晶圓106的 外部邊緣。邊緣環1 0 8的內表面1 1 4的上方部份不只 是相鄰於夾頭104，並且也相鄰於晶圓106。傳統上 ，邊緣環1 0 8的頂部表面1 1 8是在晶圓1 0 6的頂部 表面的下方或是與其在大約相同的高度。 與使用傳統的電漿處理設備的離子輔助蝕刻處理相關 聯的一主要問題是橫越晶圓1 0 6的蝕刻率不均勻。更明 確地說，在接近晶圓邊緣的位置處的触刻率顯著高於接近 晶圓中心的位置點的蝕刻率。圖1 B顯示蝕刻處理後晶圓 1 0 6的截面，其中蝕刻深度在晶圓1 〇 6的周邊部份 1 2 0處比在晶圓1 〇 6的中間部份1 2 2處大。 不均勻的蝕刻率主要是歸因於在晶圓1 0 6的表面上 方的外覆層1 1 2的厚度不均勻。如圖1 A所示’在晶圓 1 0 6的中間部份1 2 0處的外覆層1 1 2的厚度（或是 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） n n n 1— Hr - - - - - - -- - I _ — t I: - -I- n I - I :· 1 IK 訂·--------線 <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 B7__ 五、發明說明（4 ) 在外覆層邊界處的電漿密度）與在晶圓1 〇 6的周邊部份 1 1 6處的外覆層1 1 2的厚度（密度）相比顯著地較厚 。亦即’在邊綠環1 0 8上方的電浮動區域的附近，外覆 層在晶圓1 0 6的周邊附近「彎曲」。在晶圓1 〇 6的周 邊附近的外覆層曲率使相對較多的離子在離子輔助蝕刻處 理期間碰撞晶圓1 0 6的周邊附近。周邊附近較高的碰撞 率導致晶圓的周邊附近有相對較高的蝕刻率（見圖1 B ) 〇 外覆層曲率造成另一問題。特別是，晶圓1 0 6的周 邊附近的外覆層曲率使離子以相對於晶圓1 0 6的表面以 不垂直（亦即不於法向或非大約9 0度）的角度碰撞。在 離子輔助蝕刻處理中，以此種非垂直角度的離子碰撞也助 長較高的蝕刻率。另外，靠近邊緣的非垂直角度的離子碰 撞可能會對晶圓1 0 6上的蝕刻特徵（例如溝道，通孔， 或線）有不想要的「傾斜」作用。傾斜一般指的是在蝕刻 期間使得特徵的一或多側不與晶圓的表面垂直的不想要的 作用。此處，在晶圓1 0 6的周邊處，「傾斜」作用產生 不對稱的特徵。特徵是意欲成對稱狀，因此不對稱的特徵 是不宜的，並且可能造成使製成的積體電路基本上有缺陷 的嚴重問題。 應付與離子輔助蝕刻處理中的蝕刻率的不均勻性相關 聯的某些問題的一種可能解決方案是加大夾頭，使得其延 伸超過晶圓的邊緣。加大夾頭可有效地使外覆層曲率移位 超過晶圓的邊緣。此對於純粹的化學蝕刻應用可能是可行 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公髮） I ^^1 n ^^1 I n n n I 訂---------線 (請先閱讀背面之注意事項再填寫本頁) 4 63 23 五、發明說明（5 ) --------------.— (請先閱讀背面之注意事項再填寫本頁) @解決方案。但是，此解決方案對於離子輔助蝕刻處理不 可行’因爲夾頭的延伸部份也會暴露於離子以及蝕刻處理 。暴露夾頭可能在離子輔肋蝕刻處理期間造成散粒及/或 S金屬污染。夾頭的延伸部份也會暴露於顯著較高的蝕刻 率’因而加重與污染相關聯的問題。另外，在夾頭的暴露 部份處的高蝕刻率可能使夾頭快速劣化，而此可能導致爲 非消耗品的昂貴零件的整個夾頭的經常更換。 線 經濟部智慧財產局員工消費合作社印製 爲減少與離子輔助蝕刻處理有關的蝕刻率不均勻性的 某些相關問題，可能可改變·晶圓上方的電漿分佈。例如* 可在外覆層上方放置傳統的「聚焦環」。藉著嘗試使電漿 集中在晶圓上，相信用傳統的聚焦環可減少分佈在晶圓邊 緣的上方的離子密度（電漿）。如果成功，則電漿分佈的 減少可導致晶圓周邊附近的蝕刻率降低（亦即碰撞邊緣附 近的離子數目會減少）。使用例如聚焦環的外部元件可能 可有限度地補償外覆層曲率的作用。但是，將另一元件引 入離子化的蝕刻處理可能會產生與污染及/或高成本的消 耗零件相關聯的新問題。另外，使用傳統聚焦環對於某些 離子化蝕刻應用而言可能甚至是不可行的。 鑑於以上，有需要用來增進離子輔助處理中的蝕刻率 均勻性的方法及設備。 發明槪說 廣泛言之，本發明相關於在電漿處理系統中的離子輔 助蝕刻處理的方法及設備。本發明可操作來增進橫越基板 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 4 6；5 2 五、發明說明（6 ) (晶圓）的蝕刻率均勻性。本發明可以數種方式來實施， 包括成爲裝置，設備，及方法。以下會討論本發明的數個 實施例。 根據本發明的第一方面的一實施例，揭示一種電漿處 理設備。此電漿處理設備包含具有一靜電夾頭（E S C ) 及一提高邊緣環的晶圓處理室。夾頭作用成爲電極，並且 在製造期間支撐晶圓（亦即基板）。根據本發明的此方面 的一實施例，提高邊緣環成爲夾頭邊緣的邊界，並且向上 延伸超過晶圓的頂部表面。 根據本發明的第二方面的一實施例，揭示一種電漿處 理設備。此處，電漿處理設備使用有槽邊緣環。此有槽邊 緣環包含一有槽區域，其基本上環繞靠近晶圓邊緣的區域 以及在晶圓的底部表面下方的區域。 根據本發明的第三方面的一實施例，揭示一種電漿處 理設備。此電漿處理設備包含具有一射頻（RF)供電夾 頭及一 R F耦合邊緣環的晶圓處理室。R f耦合邊緣環放 置在RF供電夾頭的一部份的上方且相鄰於基板的邊緣， 並且由R F供電夾頭所提供的R F能量的一部份耦合於內 部的R F耦合邊緣環。 本發明具有無數的有利處。本發明的一有利處在於顯 著地增進橫越基板表面的蝕刻率均勻性。本發明的另一有 利處爲在沒有污染處理室的危險下達成蝕刻率均勻性的增 進。另一有利處則爲可消除蝕刻特徵的傾斜。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ,----------l·!裝----l·---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -9- 經濟部智慧財產局員工消費合作社印製 A7 B7___ 五、發明說明（7 ) 圖式簡要敘述 由以下連同圖式的詳細敘述可易於瞭解本發明’在圖 式中相同的參考數字指示相同的結構元件，其中： 圖1 A顯示適合用於半導體裝置的製造的簡化的電漿 處理設備1 0 0。 圖1 B顯示蝕刻處理後晶圓的截面，其中蝕刻深度在 晶圓的周邊部份處比在晶圓的中間部份處大。 圖2顯示根據本發明的第一方面的一實施例的包含一 提高邊緣環的電漿處理設備。 圖3顯示根據本發明的第二方面的一實施例的包含一 有槽邊緣環的電漿處理設備3 0 0。 圖4顯示根據本發明的第三方面的一實施例的包含一 內部R F耦合邊緣環及一外部邊緣環的電漿處理設備 4 0 0° 圖5顯示根據本發明的第三方面的一實施例的包含一 RF耦合器，一內部RF耦合邊緣環，及一外部邊緣環的 電漿處理設備5 0 0。 圖6顯示根據本發明的第三方面的另一實施例的包含 介墊塡料的電漿處理設備6 0 0的截面的一部份。 元件對照表 100 電漿處理設備 10 2 晶圓處理室 10 4 靜電夾頭 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ,-------------裝-----^----訂---------線 {請先閱讀背面之注意事項再填寫本頁) -10- ά Ό ά Ό 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（8 ) 10 6 晶圓 10 8 邊緣環 110 噴灑頭 112 外覆層 114 內表面 116 外表面，周邊部份 1 1 8 頂部表面 12 0 周邊部份，中間部份 12 2 中間部份 200 電漿處理設備 2 0 2 晶圓處理室 2 0 4 靜電夾頭 2 0 6 晶圓 2 0 8 提高邊緣環 2 10 噴灑頭 2 12 外覆層 2 14 內表面 2 16 外表面 2 18 凹入區域 2 2 0 頂部表面 300 電漿處理設備 3 0 2 晶圚處理室 3 0 4 靜電夾頭 3 0 6 晶圓 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） ------------1 - ---K----訂·-------- (請先閱讀背面之注意事項再填寫本頁) -11 - 經濟部智慧財產局員工消費合作社印製 4 63^^ 1 A7 ____B7_ 五、發明說明（9 ) 3 0 8 有槽邊緣環 3 10 內表面 3 1 2 外表面 3 14 上表面 3 16 上表面 3 18 有槽區域 3 2 0 第一傾斜部份（表面） 3 2 2 第二傾斜部份，部份被覆蓋區域 3 2 4 底部缺口 400 電漿處理設備 4 0 2 晶圓處理室 4 0 4 靜電夾頭 4 0 6 晶圓 4 0 8 內部RF耦合邊緣環 4 10 缺口 4 12 外部邊緣環 414 內表面，凹入區域 4 16 底部表面 4 18 外表面 4 2 0 外部邊緣 4 2 2 頂部表面 4 2 4 外覆層 500 電漿處理設備 5 0 2 晶圓處理室 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝·----^----訂--------線 (諝先閱讀背面之注意事項再填寫本頁) -12- 經濟部智慧財產局員工消費合作社印製 4 6323 5 A7 B7 五、發明說明（10 ) 5 0 4 靜電夾頭 5 0 6 晶圚 508 內部RF耦合邊緣環 5 10 邊緣 5 12 外部邊綠環 5 14 R F耦合器 5 16 缺口 5 18 內表面 5 2 0 底部表面 5 2 2 外表面，外部邊緣 5 2 4 重疊部份 600 電漿處理設備 6 0 2 晶圓處理室 6 0 4 靜電夾頭 6 0 6 晶圓 608 內部RF耦合邊緣環 6 10 外部邊緣環 6 12 R F耦合器 6 14 介電塡料 6 16 介電塡料 6 18 外部接地環 D 預定距離 X 預定距離 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝-----：----訂---------線 (請先閲讀背面之注意事項再填寫本頁) -13- d63235 A7 B7_ 五、發明說明〇1 ) 發明的詳細敘述 . 本發明相關於電漿處理系統中離子輔助蝕刻處理的方 法及設備。本發明的操作可增進橫越基板（晶圓）的蝕刻 率均勻性。由本發明所提供的蝕刻率均勻性的增進不只是 增進製造產率，並且也增進成本效率，且不會有散粒及/ 或重金屬污染的危險。 以下參考圖2至6討論本發明的數個方面的實施例。 但是’熟習此項技術者可瞭解此處所給的相關於圖式的詳 細敘述只是爲說明的目的，本發明超越這些有限的實施例 〇 圖2顯示根據本發明的第一方面的一實施例的電漿處 理設備2 0 0。電漿處理設備2 0 0包含具有靜電夾頭（ ESC) 204的晶圓處理室202。夾頭204作用成 爲電極，並且在製造期間支撐晶圓206 (亦即基板）。 一提高邊緣環2 0 8成爲夾頭2 0 4的邊綠的邊界，並且 向上延伸超過晶圓2 0 6的頂部表面。 提高邊緣環2 0 8典型上爲電浮動（亦即未被RF供 電）的絕緣體材料。提高邊緣環2 0 8被用來在例如蝕刻 處理期間屏蔽夾頭2 0 4的邊緣以使其不受離子轟擊。如 圖2所示，夾頭2 0 4被邊緣環2 0 8的內表面2 1 4環 繞。內表面2 1 4也在晶圓2 0 6的外部邊緣內。 邊緣環2 0 8的外表面2 1 6延伸超過晶圓2 0 6的 外部邊緣。提高邊緣環2 0 8的內表面2 1 4的上方部份 包含一凹入區域2 1 8。晶圓2 0 6坐在凹入區域2 1 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I I I I I----1_ ----K---1 訂 — — — — — — — — (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -14- 經濟部智慧財產局員工消費合作社印製 46323 5 A7 _________B7___ 五、發明說明（12 ) 中’並且覆蓋內表面2 1 4的上方部份的一部份。提高邊 緣環2 0 8的頂部表面2 2 0在晶圓2 0 6的頂部表面上 方一預定距離D。預定距離d根據器具及正在實施的特別 處理而改變。典型上，預定距離D是在1至1 0毫米的數 量級。在蝕刻處理的情況中，晶圓處理室2 0 2內的若干 參數被嚴格控制以維持高容許度的蝕刻結果。支配蝕刻結 果的製程參數可能包括氣體成分，電漿激磁，晶圓2 0 6 上的電漿分佈等。因爲蝕刻容許度（以及所得的半導體裝 置性能）對於此種製程參數高度敏感，所以其必須被準確 控制。 晶圓2 0 6的表面被釋放至晶圓處理室2 0 2內的適 當的蝕刻劑來源氣體蝕刻。蝕刻劑來源氣體可經由一噴灑 頭2 1 0釋放。蝕刻劑來源氣體也可藉著其他機構釋放， 例如經由設置在晶圓處理室2 0 2內部的氣體環，或是經 由建構於晶圓處理室2 0 2的壁的通口。在離子輔助蝕刻 處理期間，供應至噴灑頭2 1 0的射頻（R F )電力點燃 蝕刻劑來源氣體，因而在蝕刻處理期間在晶圓2 0 6上方 形成電漿雲（「電漿」）。在離子輔助蝕刻處理中，夾頭 2 0 4典型上使用RF電源（未顯示）來供應以RF電力 0 在離子輔助蝕刻處理中，局部蝕刻率是由離子濃度來 支配。離子輔助蝕刻處理典型上被用來實施氧化物蝕刻或 聚矽蝕刻。換句話說，離子驅動/輔助蝕刻處理一般是指 主要藉著被加速的電漿離子（「離子」）與晶圓（基板） 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .^1 ^1 ί ί 1 D 11 n I / IJ n -^1 ^^1 I i請先閱讀背面之注意事項再填寫本頁) -15- A7 4632^0 ------Β7_ 五、發明說明（13 ) 的物理反應來便利蝕刻的蝕刻處理。離子輔助蝕刻應用包 括例如濺射，反應離子蝕刻（R I E )，化學濺射，化學 輔助物理濺射，以及物理輔助化學濺射。 以離子輔助蝕刻，對夾頭2 0 4 (以及噴灑頭2 1 0 )施加RF電力導致電場的形成，並且因而在晶圓2 0 6 上方形成外覆層2 1 2。與外覆層2 1 2相關聯的電場促 進離子朝向晶圓2 0 6的頂部表面加速。如上所述，提高 邊緣環2 0 8向上延伸超過晶圓2 0 6的頂部表面。藉著 延伸至晶圓2 0 6的頂部表面的上方，提高邊緣環2 0 8 對外覆層2 1 2實施校正作用。明確地說，在此實施例中 ，靠近晶圓2 0 6的周邊的外覆層2 1 2的厚度（或密度 )變成與晶圓2 0 6的中間部份大致相同的厚度（密度） 。注意使用提高邊緣環2 0 8使得所得的外覆層2 1 2成 爲橫越晶圓2 0 6大致均勻。因此，與圖1 A的外覆層 1 1 2相比，外覆層2 1 2顯著改善。由於外覆層2 1 2 的均勻厚度（密度），離子與晶圓2 0 6的表面的碰撞率 與傳統方式所得者相比橫越晶圓2 0 6的整個表面較爲均 勻。另外，離子與晶圓2 0 6的表面碰撞的角度不只是在 內部區域爲於法向，並且在晶圓2 0 6的周邊區域也是在 法向。因此，橫越晶圓2 0 6的整個表面的蝕刻率與傳統 所達成的相比較爲均勻，並且在周邊區域處的蝕刻特徵不 會有「傾斜」的問題。 圖3顯示根據本發明的第二方面的一實施例的電漿處 理設備3 0 0。電漿處理設備3 0 0包含具有靜電夾頭（ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .-------------裝----l·---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -16- 4 6323 5 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（14 ) ESC) 304的晶圓處理室302。夾頭304作用成 爲電極’並且在製造期間支撐晶圓3 〇 6 (亦即基板）。 有槽邊緣環3 0 8成爲夾頭3 0 4的邊緣的邊界。 有槽邊綠環3 0 8典型上爲電浮動（亦即未被供以 R F電力）的絕緣體材料。有槽邊緣環3 〇 8被用來例如 在蝕刻處理期間屏蔽夾頭3 0 4的邊緣以使其不受離子轟 擊。如圖3所示，夾頭3 0 4被邊緣環3 0 8的內表面 3 1 0環繞。內表面3 1 0也在晶圓3 0 6的外部邊緣內 。有槽邊緣環3 0 8的外表面3 1 2延伸超過晶圓3 ◦ 6 的外部邊緣。在一實施例中，有槽邊緣環3 〇 8的上表面 3 1 4是在與晶圓3 0 6的上表面3 1 6大約相同的高度 。但是，相鄰於晶圓3 0 6的邊緣的有槽邊緣環3 0 8的 上表面具有有槽區域3 1 8。如圖3所示，有槽區域 3 1 8是由第一傾斜部份3 2 0，第二傾斜部份3 2 2， 以及連接第一及第二傾斜部份3 2 0及3 2 2的底部缺口 3 2 4所界定。傾斜部份（表面）3 2 0將上表面3 1 4 連接於被部份覆蓋的部份（區域）3 2 2。 如先前所討論，對夾頭3 0 4施加RF電力導致電場 的形成，並且因而在晶圓3 0 6上方形成外覆層。與外覆 層相關的電場促進離子朝向晶圓3 0 6的頂部表面加速。 有槽邊緣環3 0 8提供基本上在晶圓3 0 6的邊緣的下方 的有槽區域3 1 8。如圖3所示，有槽區域3 1 8也可在 晶圓3 0 6的邊緣處進一步延伸至晶圓3 0 6的底部表面 的更下方。在另一實施例中’有槽區域可只向下延伸至大 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------------^---1 訂·-------- (請先閱讀背面之注意事項再填寫本頁) -17- 經濟部智慧財產局具工消費合作社印製 4 63 23 5 a? -------B7_ 五、發明說明〇5 ) 約晶圓306的底部表面處。 藉著提供有槽區域，有槽邊緣環3 0 8對晶圓3 0 6 上方的外覆層實施校正作用。明確地說，在一實施例中， 靠近晶圓的周邊（邊緣）的外覆層的厚度（或密度）變成 接近在夾頭304正上方的外覆層的厚度（密度）。此處 猜測是有槽邊緣環3 0 8的有槽區域將外覆層有效地向外 拉伸’使得外覆層在晶圓3 0 6的邊緣上向外變平坦。 由於晶圓3 0 6上方的外覆層的增進的厚度（密度） 均勻性，離子與晶圓3 0 6的表面的碰撞率與傳統方式所 得者相比橫越晶圓3 0 6的整個表面較爲均勻。另外，離 子與晶圓3 0 6的表面碰撞的角度與圖1 A的電漿處理設 備1 0 0所獲得者相比在晶圓3 0 6的邊緣區域處較爲正 交。因此，橫越晶圓3 0 6的整個表面的蝕刻率與傳統所 達成的相比較爲均勻，並且在周邊區域處的蝕刻特徵不會 有「傾斜」的問題。 圖4顯示根據本發明的第三方面的一實施例的電漿處 理設備4 0 0。電漿處理設備4 0 〇包含具有靜電夾頭（ ESC)404的晶圓處理室402。夾頭404作用成 爲電極，並且在製造期間支撐晶圓406 (亦即基板）。 內部RF稱合邊緣環4 0 8成爲夾頭4 0 4的缺口 4 1 0 的邊界，並且提供延伸超過晶圓4 0 6的邊緣的RF親合 區域。外部邊緣環4 1 2成爲內部RF耦合邊緣環4 〇 8 及夾頭4 0 4的外部邊緣的邊界。 內部R F賴合邊緣環4 0 8被用來例如在鈾刻處理期 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------I----Ϊ --I--^---1 訂---------*5^ <請先閱讀背面之注意事項再填寫本頁) •18- 4 6 3 2 1 。' A7 _____ B7 五、發明說明（Ιό ) (請先閱讀背面之注意事項再填寫本頁) 間屏蔽夾頭4 0 4的缺D4 1 0以使其不受離子轟擊。如 圖4所示，夾頭4 0 4的缺口 4 1 0相鄰於內部RF耦合 邊綠環4 0 8的內表面4 1 4及底部表面4 1 6。內表面 4 1 4也在晶圓4 0 6的外部邊緣內。內部RF稱合邊緣 環4 0 8的外表面4 1 8延伸超過晶圓4 0 6的外部邊緣 ，並且超過夾頭4 0 4的外部邊緣4 2 0。RF耦合邊緣 環4 0 8的內表面4 1 4的上方部份包含一凹入區域 4 1 4。晶圓4 0 6坐在凹入區域4 1 4中，並且覆蓋在 內部RF耦合邊緣環4 0 8的內表面4 1 4與相鄰於內部 RF耦合邊緣環4 0 8的夾頭4 0 4的外表面之間的縫隙 。內部RF耦合邊緣環4 0 8的頂部表面4 2 2是在與晶 圓4 0 6的頂部表面大致相同的高度處。內部RF耦合邊 緣環4 0 8的外表面4 1 8是在離開晶圓4 0 6的邊緣一 預定距離X處。預定距離X可根據器具及正在實施的特別 處理來改變。典型上，對於大部份的處理’ 1至2公分爲 合適的預定距離X。 經濟部智慧財產局員工消費合作社印製 外部邊緣環4 1 2被用來屏蔽夾頭4 0 4的外表面 418。外部邊緣環412及內部RF耦合邊緣環408 的配置也防止對夾頭4 0 4有任何打開的縫隙。外部邊緣 環4 1 2所用的材料爲絕緣體或介電材料（例如陶瓷，石 英，及聚合物）。在一實施例中’外部邊緣環4 12的材 料不從夾頭4 ◦ 4提供任何顯著的R F稱合。因此’外部 邊緣環4 1 2不應在_刻處理期間顯著'消耗。在另一實施 例中，由介電（或絕緣體）材料構成的塡料層可被設置在 本紙張尺度適用中國國家楳準（asfS)A4規格（210 X 297公釐） -19- 經濟部智慧財產局員工消費合作社印製 463c' 〇 A7 -------B7__ 五、發明說明〇7 ) 夾頭4 0 4與外部邊緣環4 1 2之間，以確保外部邊緣環 4 1 2不RF耦合於夾頭4 〇 4。舉例而言，塡料層的材 料可以從多種不同的適當材料選擇，包括陶瓷，石英，聚 四氟乙嫌，或聚合物。 對夾頭4 0 4施加RF電力導致電場的形成，並且因 .而在晶圓406上方形成外覆層424。與外覆層424 相關聯的電場促進離子朝向晶圓4 0 6的頂部表面加速。 內部R F耦合邊緣環4 0 8是由具有合適性質的材料製成 ’使得提供至夾頭4 0 4的R F能量的一部份R F耦合通 過內部RF耦合邊緣環4 0 8。RF耦合邊緣環4 0 8可 由不會污染電漿處理的多種不同材料製成。合適的材料的 例子包括半導體材料（例如碳化矽）或介電材料，其中材 料的導電係數可經由摻雜及類似者來控制。內部RF耦合 _邊緣環408的材料及其導電係數是根據所想要的RF耦 合程度來選擇。典型上，R F耦合可藉著使用較薄的內部 R F耦合邊緣環4 0 8或增加使用成爲內部R F耦合邊緣 環4 0 8的材料的導電係數來增進。由於內部R F耦合邊 緣環4 0 8會如同晶圓4 0 6被蝕刻般地被蝕刻，因此其 不應產生污染物，並且也不應由太昂貴的材料製成，因爲 其必須週期性地更換。另一方面，在一實施例中，外部邊 緣環4 1 2的材料不提供來自夾頭4 0 4的任何顯著的 R F耦合，因而一般不須週期性更換。 有利地，R F耦合邊緣環4 0 8提供延伸超過晶圓 4 0 6的邊緣的RF耦合區域，使得所得的外覆層4 2 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -----I--------裝·--— l·! — 訂·--------線 <請先閱讀背面之注意事項再填寫本頁) -20- 6 3 A7 6 3 A7 經濟部智慧財產局員工消費合作社印製 B7 五 '發明說明〇8 ) 在晶圓4 0 6的整個表面上（包括晶圓4 0 6的邊緣上） 有均勻的厚度。藉著提供延伸的R F耦合區域，R F耦合 邊緣環4 0 8對晶圓4 0 6上方的外覆層4 2 4實施校正 作用。明確地說|在一實施例中，接近晶圓周邊（邊緣） 的外覆層4 2 4的厚度（或密度）變成與在夾頭4 0 4的 正上方的外覆層4 2 4的厚度（密度）相同。注意所得的 外覆層4 2 4的厚度（密度）顯著增進橫越晶圓4 0 6的 外覆層4 2 4的均勻性。因此，與圖1 A的外覆層1 1 2 相比，晶圓4 0 6上方的外覆層4 2 4顯著增進。 由於晶圓4 0 6上方的外覆層4 2 4的均勻厚度（密 度），離子與晶圓4 0 6的表面的碰撞率與傳統方式所得 者相比橫越晶圓4 0 6的整個表面較爲均勻。另外，離子 與晶圓4 0 6的表面碰撞的角度不只是在內部區域爲於法 向，並且在晶圓4 0 6的周邊區域也是在法向。因此，橫 越晶圓4 0 6的整個表面的蝕刻率與傳統所達成的相比較 爲均勻，並且在周邊區域處的蝕刻特徵不會有「傾斜」的 問題。 圖5顯示根據本發明的第三方面的另一實施例的電獎 處理設備5 0 0。電漿處理設備5 0 0包含具有靜電夾頭 (ESC) 504的晶圓處理室502。夾頭5〇4作用 成爲電極，並且在製造期間支撐晶圓5 0 6 (亦即基板） 。內部RF耦合邊緣環5 0 8成爲夾頭5 0 4的邊緣 5 1 0的邊界’並且提供延伸超過晶圓5 Q 6的邊緣的 RF稱合區域。外部邊緣環5 1 2成爲內部R jr稱a邊緣 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） „--------------裝----K----訂---------M (請先間讀背面之注意事項再填寫本頁) -21 - f 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（19 ) 環5 〇 8及夾頭5 Ο 4的.外部邊緣的邊界。如圖5所示， 外部邊緣環512也成爲RF耦合器514的邊界。 RF耦合器514的頂部表面位在內部RF耦合邊緣 環5 〇 8的底部表面的正下方。內部RF耦合邊緣環 5 0 8屏蔽RF耦合器5 1 4以使其不受蝕刻處理（亦即 離子轟擊）。內部RF耦合邊緣環508及RF耦合器 5 1 4被用來屏蔽夾頭5 0 4的缺口 5 1 6以使其不受離 子轟擊。 ‘ 如圖5所示，RF耦合器5 1 4被定位成使得夾頭 5 0 4的缺口 5 1 6相鄰於RF耦合器5 1 4的內表面 518及底部表面520。內表面518也在晶圓406 的外部邊緣內。類似於內部RF耦合邊緣環5 0 8，RF 耦合器5 1 4的外部邊緣5 2 2延伸超過晶圓5 0 6的外 部邊緣以及超過夾頭5 0 4的外部邊緣5 2 2。 RF耦合器5 1 4是由具有合適性質的材料製成，使 得提供至夾頭5 0 4的RF能量的一部份rf耦合於內部 RF親合邊緣環5 0 8。RF稱合器可由多種不同的材料 製成。合適的材料的例子包括導電材料（例如金屬），半 導體材料（例如碳化砂），或介電材料，其中材料的導電; 係數可經由摻雜及類似者來控制。有利地，R F親合器 5 1 4對於修訂延伸超過晶圓5 0 6的邊緣的r ρ顆合能 量的量提供更大的彈性。此可藉著與所選擇的用於夾頭 5 0 4及內部RF耦合邊緣環5 0 8的材料相關地選擇用 於RF耦合器514的材料來達成。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------I------裝-----：---—訂---------線 (請先閱讀背面之注意事項再填寫本頁) -22- 經濟部智慧財產局員工洧費合作社印製 4 63 23 5 A7 ______B7 五、發明說明（2〇 ) 另外’由於RF耦合器5 1 4被屏蔽而不受離子轟擊 ’因此如果想要，RF耦合器5 1 4可由高導電材料製成 ，以增加耦合的R F能量的量。在一實施例中，R F耦合 器可由被介電材料（例如陽極化的鋁）的塗覆層（或層） 環繞的高導電金屬（例如鋁）製成。因此，R F耦合可藉 著使用較薄的塗覆層或增加使用成爲RF耦合器5 1 4的 材料的導電係數而增進。 另外，如圖5所示，外部邊緣環5 1 2具有延伸在內 部RF耦合邊緣環5 0 8的頂部表面上方的重疊部份 5' 2 4。重疊部份5 2 4屏蔽可能存在的任何打開縫隙= 此導致對夾頭5 0 4的外表面以及RF耦合器5 1 4的外 表面5 2 2有較佳的保護。 如先前所討論，對夾頭5 0 4施加R F電力導致電場 的形成，並且因而在晶圓5 0 6上方形成外覆層。與外覆 層相關的電場促進離子朝向晶圓的頂部表面加速。有利地 ，內部RF耦合邊緣環5 0 8提供延伸超過晶圓5 0 6的 邊緣的RF耦合區域，使得所得的外覆層在晶圓5 0 6的 整個表面上（包括晶圓5 0 6的邊緣上）有均勻的厚度。 藉著提供延伸的RF耦合區域’ RF耦合邊緣環5 0 8對 晶圓5 0 6上方的外覆層實施校正作用。明確地說’在一 實施例中，接近晶圓周邊（邊緣）的外覆層的厚度（或密 度）變成與在夾頭的正上方的外覆層的厚度（密度）相同 。如先前所討論的’所得的外覆層的厚度（密度）顯著增 進橫越晶圓5 0 6的外覆層的均勻性。因此’與圖1八的 本紙張尺度適用中國國家標準（CNS)A4現格（21〇x 297公爱） -------------裝-----r ---訂---------線 (請先閱讀背面之注意事項再填寫本頁) -23- 46323 5 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2!) 外覆層1 1 2相比，晶圓5 0 6上方的外覆層顯著增進。 由於晶圓5 0 6上方的外覆層的均勻厚度（密度）， 離子與晶圓5 0 6的表面的碰撞率與傳統方式所得者相比 橫越晶圓5 0 6的整個表面較爲均勻。另外，離子與晶圓 5 0 6的表面碰撞的角度不只是在內部區域爲於法向，並 且在晶圓5 0 6的周邊區域也是在法向。因此，橫越晶圓 5 0 6的整個表面的蝕刻率與傳統所達成的相比較爲均勻 ，並且在周邊區域處的蝕刻特徵不會有「傾斜」的問題= 圖6顯示根據本發明的第三方面的另一實施例的電漿 處理設備6 0 0。電漿處理設備6 0 0包含具有靜電夾頭 (ESC) 604的晶圓處理室602 (只顯示截面的一 側）。夾頭6 0 4作用成爲電極，並且在製造期間支撐晶 圓606 (亦即基板）》內部RF耦合邊緣環608成爲 夾頭6 0 4的邊緣的邊界，並且提供延伸超過晶圓6 0 6 的邊緣的RF耦合區域。外部邊緣環610成爲內部RF 耦合邊緣環6 0 8的邊緣的邊界。RF耦合器6 1 2定位 在內部RF耦合邊緣環6 0 8的下方，並且成爲夾頭 6 0 4的邊緣的邊界。介電塡料6 1 4位在內部RF耦合 邊緣環6 0 8的下方，並且成爲RF耦合器6 1 2的邊界 。介電塡料6 1 4的底部表面相鄰於夾頭6 0 4的上方邊 緣。 有利地，介電塡料6 1 4對於集中RF耦合的RF電 能的量提供更大的彈性。介電塡料6 1 4可將相關於外部 邊緣環6 1 0的任何耦合減至最小。舉例而言，介電塡料 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------------：---—訂---I----1^. (請先閱讀背面之注意事項再填寫本頁) -24- 3 2 3 6 Λα ------— R7___ 五、發明說明（22 ) δ 1 4可由適當的絕緣體材料製成，例如陶瓷，石英，聚 四氟乙稀’及聚合物。絕緣量也可藉著選擇所選擇的用於 介電塡料614的材料的厚度來控制。 介電塡料616位在外部邊緣環61〇的下方。介電 塡料6 1 6成爲夾頭6 0 4的外部邊緣的邊界。有利地， 介電塡料6 1 6被定位來將rf供電夾頭6 0 4與外部接 地環6 1 8的接地區域隔離。典型上，外部接地環6 1 8 被定位在晶圓處理室6 0 2的壁的附近。 如相關於圖4及5所討論的，藉著提供延伸超過晶圓 6 0 6的邊緣的延伸的RF耦合區域，可對在晶圓6 〇 6 上方的外覆層實施校正作用。因此，橫越晶圓6 〇 6的整 個表面的蝕刻率與傳統上所達成者相比較爲均勻，並且在 周邊區域處的蝕刻特徵不會有Γ傾斜」的問題。另外，藉 著重疊可能存在在系統中的間隙，介電塡料6 1 4及 6 1 6可對夾頭6 0 4提供更好的保護。 以上所討論的各種不同的邊緣環可用相當便宜的材料 製成，並且易於製造及/或更換。此材料可選擇自與特別 的蝕刻處理相容的多種不同的材料。 本發明具有無數有利處。本發明的一有利處在於顯著 地增進橫越基板表面的蝕刻率均勻性。本發明的另一有利 處爲在沒有污染處理室的危險下達成蝕刻率均勻性的增進 。另一有利處則爲可消除蝕刻特徵的傾斜。 雖然只是詳細敘述了本發明的一些實施例，但是應瞭 解在不離開本發明的精神或範圍下，本發明可以用許多其 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------------裝—— <請先閱讀背面之注意事項再填寫本頁) 訂-_ 線- 經濟部智慧財產局員工消費合作社印製 -25- ___B7_ 五、發明說明（23 ) 他的特定形式來實施。因此，以上的例子應被視爲舉例說 明而非限制性，並且本發明不受限於此處所給的細節，而 可在附隨的申請專利範圍的範圍內修改。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -26 ~

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1 . 一種電漿處理室，用來蝕刻一基板，該基板具胃 一頂部表面，一底部表面，及一邊緣，該電漿處理室包含 一射頻（R F )俟電夾頭，該RF供電夾頭支撐該基 板的該底部表面的至少一部份；及 一內部R F耦合邊緣環，放置在該RF供電夾頭的一 部份的上方，且相鄰於該基板的邊緣， 其中由該R F供電夾頭所提供的R F能量的一部份锅 合於該內部R F耦合邊緣環。 2 .如申請專利範圍第1項所述的電漿處理室’其中 該內部R F耦合邊緣環環繞該基板。 3·如申請專利範圍第1項所述的電漿處理室，其中 該基板爲晶圓。 4 .如申請專利範圍第1項所述的電漿處理室，其中 該內部R F耦合邊緣環基本上包含一半導體.材料。 5.如申請專利範圍第1項所述的電漿處理室，其中 該內部RF耦合邊緣環基本上包含一碳化矽。 6 如申請專利範圍第1項所述的電漿處理室，其中 該電漿處理室另外包含： 一外部邊緣環，其環繞該內部R F耦合邊緣環。 7 .如申請專利範圍第6項所述的電漿處理室，其中 該外部邊緣環進一步環繞該R F供電夾頭的一部份。 8 .如申請專利範圍第1項所述的電漿處理室，其中 該電漿處理室另外包含： 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------I I I 1 I -------- 1 ^ « I I I 1 ---- C請先蘭讀背面之注意事項再填寓本頁) -97- 經濟部智慧財產局員工消費合作社印製 46323 5 頜 C8 ___ D8 六、申請專利範圍 一 RF耦合器，設置在該內部RF耦合邊緣環與所述 的該R F供電夾頭的一部份之間， 其中由該R F供電夾頭所提供的所述的R F的能量的 一部份經由該R F耦合器而耦合於該內部R F耦合邊緣環 〇 9 .如申請專利範圍第8項所述的電漿處理室，其中 該內部R F耦合邊緣環及該R F耦合器從該基板的該邊緣 延伸一預定距離。 1 〇 .如申請專利範圍第8項所述的電漿處理室，其 中該內部R F耦合邊緣環環繞該基板。 1 1 .如申請專利範圍第8項所述的電漿處理室，其 中該基板爲晶圓。 1 2 .如申請專利範圍第8項所述的電漿處理室，其 中該內部R F耦合邊緣環基本上包含一半導體材料。 1 3 .如申請專利範圍第8項所述的電漿處理室，其 中該電漿處理室另外包含： 一外部邊緣環，其環繞該內部11 F耦合邊緣環。 14.如申請專利範圍第13項所述的電漿處理室’ 其中該外部邊緣環進一歩環繞該R F供電夾頭的一部份。 1 5 .如申請專利範圍第8項所述的電漿處理室，其 中該電漿處理室另外包含： 一介電塡料，其瓌繞該R F供電夾頭的一部份。 1 6，如申請專利範圍第1 5項所述的電獎處理室， 其中該介電塡料基本上包含陶瓷，石英，聚合物，及聚四 ________________ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） --------------裝--------訂-------•線 (請先閱讀背面之注意事項再填寫本頁) -28 - A8 B8 C8 D8 a 6323 5 六、申請專利範圍 氟乙烯的至少之一。 17.如申請專利範圍第15項所述的電漿處理室， 其中該電漿處理室另外包含： >接地環，其環繞該介電塡料。 1 8 如申請專利範圍第8項所述的電漿處理室，其 中該R F耦合器爲具有介電塗覆層的金屬。 19.如申請專利範圍第18項所述的電漿處理室， 其中從該R F供電夾頭經由該R F耦合器至該內部r f耦 合邊緣環的R F能量的量與該介電塗覆層的厚度直接成比 例。 2 0 . —種電槳處理室，用來蝕刻一基板，該基板具 有一頂部表面，一底部表面，及一邊緣，該電漿處理室包 含： 一射頻（RF )供電夾頭，該RF供電夾頭支撐該基 板的該底部表面的至少一部份；及 一提高邊緣環，具有一內表面及一上表面，該內表面 被放置在該R F供電夾頭的一部份的上方且相鄰於該基板 的邊緣，該上表面具有離開該基板的該頂部表面的一預定 提高距離。 2 1 ·如申請專利範圍第2 0項所述的電漿處理室， 其中該提高邊緣環環繞該基板。 2 2 .如申請專利範圍第2 0項所述的電漿處理室， 其中該基板爲晶圓。 2 3 .如申請專利範圍第2 0項所述的電漿處理室， 本紙張疋度適用令國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂--I ------線 <請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -29- 46323 5 Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 其中該提高邊緣環基本上包含一介電材料。 2 4 .如申請專利範圍第2 0項所述的電漿處理室， 其中該預定提高距離是在1與1 〇毫米之間。 2 5 . —種電漿處理室，用來蝕刻一基板，該基板具 有一頂部表面’一底部表面，及一邊緣，該電漿處理室包 含： 一射頻（RF )供電夾頭，該RF供電夾頭支撐該基 板的該底部表面的至少一部份：及 一有槽邊緣環’具有放置在該R F供電夾頭的一部份 上且相鄰於該基板的邊緣的一內表面， 其中該有槽邊綠環在該基板的該邊緣的附近提供一有 槽區域。 2 6 .如申請專利範圍第2 5項所述的電漿處理室， 其中該有槽邊緣環的該有槽區域環繞該基板。 2 7 .如申請專利範圍第2 5項所述的電漿處理室， 其中該基板爲晶圓。 2 8 .如申請專利範圍第2 5項所述的電槳處理室， 其中該有槽邊緣環基本上包含一介電材料。 2 9 .如申請專利範圍第2 5項所述的電漿處理室， 其中該有槽區域的一底部表面在該基板的該底部表面下方 一預定距離。 3 0 .如申請專利範圍第2 5項所述的電漿處理室， 其中該有槽區域是由一第一傾斜表面及由該基板的該底部 表面部份覆蓋的一第二部份被覆蓋傾斜表面所界定，該第 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------装----1---訂---------線 (請先閲讀背面之注意事項再填寫本頁) -30- 經濟部智慧財產局員工消費合作杜印製 46323 5 as C8 D8 六、申請專利範圍 一傾斜表面將上表面與該部份被覆蓋傾斜表面連接。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -31 -
TW089112761A 1999-06-30 2000-06-28 Techniques for improving etch rate uniformity TW463235B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/345,639 US6344105B1 (en) 1999-06-30 1999-06-30 Techniques for improving etch rate uniformity

Publications (1)

Publication Number Publication Date
TW463235B true TW463235B (en) 2001-11-11

Family

ID=23355856

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089112761A TW463235B (en) 1999-06-30 2000-06-28 Techniques for improving etch rate uniformity

Country Status (9)

Country Link
US (1) US6344105B1 (zh)
EP (2) EP1898444B1 (zh)
JP (2) JP4792185B2 (zh)
KR (1) KR100743872B1 (zh)
CN (2) CN100392791C (zh)
AU (1) AU5908600A (zh)
DE (2) DE60044958D1 (zh)
TW (1) TW463235B (zh)
WO (1) WO2001001445A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI747837B (zh) * 2015-08-18 2021-12-01 美商蘭姆研究公司 用於電漿處理腔室的邊緣環組件及用於電漿處理的系統

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5662770A (en) * 1993-04-16 1997-09-02 Micron Technology, Inc. Method and apparatus for improving etch uniformity in remote source plasma reactors with powered wafer chucks
US6334960B1 (en) * 1999-03-11 2002-01-01 Board Of Regents, The University Of Texas System Step and flash imprint lithography
KR100315088B1 (ko) * 1999-09-29 2001-11-24 윤종용 포커스 링을 갖는 반도체 웨이퍼 제조 장치
US6489249B1 (en) * 2000-06-20 2002-12-03 Infineon Technologies Ag Elimination/reduction of black silicon in DT etch
TW506234B (en) * 2000-09-18 2002-10-11 Tokyo Electron Ltd Tunable focus ring for plasma processing
US6475336B1 (en) * 2000-10-06 2002-11-05 Lam Research Corporation Electrostatically clamped edge ring for plasma processing
US6554954B2 (en) * 2001-04-03 2003-04-29 Applied Materials Inc. Conductive collar surrounding semiconductor workpiece in plasma chamber
TWI246873B (en) * 2001-07-10 2006-01-01 Tokyo Electron Ltd Plasma processing device
DE10143718A1 (de) * 2001-08-31 2003-03-27 Infineon Technologies Ag Lagerungsvorrichtung für einen Wafer in einer Plasmaätzanlage
US7041201B2 (en) * 2001-11-14 2006-05-09 Applied Materials, Inc. Sidewall magnet improving uniformity of inductively coupled plasma and shields used therewith
TWI272877B (en) * 2001-12-13 2007-02-01 Tokyo Electron Ltd Ring mechanism, and plasma processing device using the ring mechanism
US20030159778A1 (en) * 2002-02-27 2003-08-28 Kunihiko Koroyasu Plasma processing apparatus, protecting layer therefor and installation of protecting layer
US20040000375A1 (en) * 2002-06-27 2004-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etch chamber equipped with multi-layer insert ring
US20040040663A1 (en) * 2002-08-29 2004-03-04 Ryujiro Udo Plasma processing apparatus
US20040112862A1 (en) * 2002-12-12 2004-06-17 Molecular Imprints, Inc. Planarization composition and method of patterning a substrate using the same
DE10260645B3 (de) * 2002-12-23 2004-09-16 Infineon Technologies Ag Kompensationsrahmen zur Aufnahme eines Substrats
US20040168613A1 (en) * 2003-02-27 2004-09-02 Molecular Imprints, Inc. Composition and method to form a release layer
US7540935B2 (en) * 2003-03-14 2009-06-02 Lam Research Corporation Plasma oxidation and removal of oxidized material
US8382942B2 (en) * 2003-03-21 2013-02-26 Tokyo Electron Limited Method and apparatus for reducing substrate backside deposition during processing
US7049052B2 (en) * 2003-05-09 2006-05-23 Lam Research Corporation Method providing an improved bi-layer photoresist pattern
US20040226516A1 (en) * 2003-05-13 2004-11-18 Daniel Timothy J. Wafer pedestal cover
CN100463112C (zh) * 2003-05-30 2009-02-18 周星工程股份有限公司 一种用于半导体装置的设备
US7157036B2 (en) * 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
US20050160934A1 (en) * 2004-01-23 2005-07-28 Molecular Imprints, Inc. Materials and methods for imprint lithography
US20060108710A1 (en) * 2004-11-24 2006-05-25 Molecular Imprints, Inc. Method to reduce adhesion between a conformable region and a mold
US7307118B2 (en) * 2004-11-24 2007-12-11 Molecular Imprints, Inc. Composition to reduce adhesion between a conformable region and a mold
US7658816B2 (en) 2003-09-05 2010-02-09 Tokyo Electron Limited Focus ring and plasma processing apparatus
US7024105B2 (en) * 2003-10-10 2006-04-04 Applied Materials Inc. Substrate heater assembly
US7122482B2 (en) 2003-10-27 2006-10-17 Molecular Imprints, Inc. Methods for fabricating patterned features utilizing imprint lithography
US7244336B2 (en) * 2003-12-17 2007-07-17 Lam Research Corporation Temperature controlled hot edge ring assembly for reducing plasma reactor etch rate drift
US7338578B2 (en) * 2004-01-20 2008-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Step edge insert ring for etch chamber
US8076386B2 (en) * 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US20050189068A1 (en) * 2004-02-27 2005-09-01 Kawasaki Microelectronics, Inc. Plasma processing apparatus and method of plasma processing
JP3981091B2 (ja) * 2004-03-01 2007-09-26 株式会社東芝 成膜用リングおよび半導体装置の製造装置
US20050193951A1 (en) * 2004-03-08 2005-09-08 Muneo Furuse Plasma processing apparatus
JP2005303099A (ja) 2004-04-14 2005-10-27 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US7282550B2 (en) * 2004-08-16 2007-10-16 Molecular Imprints, Inc. Composition to provide a layer with uniform etch characteristics
US7939131B2 (en) 2004-08-16 2011-05-10 Molecular Imprints, Inc. Method to provide a layer with uniform etch characteristics
US20060062922A1 (en) * 2004-09-23 2006-03-23 Molecular Imprints, Inc. Polymerization technique to attenuate oxygen inhibition of solidification of liquids and composition therefor
US7138067B2 (en) * 2004-09-27 2006-11-21 Lam Research Corporation Methods and apparatus for tuning a set of plasma processing steps
US7578945B2 (en) * 2004-09-27 2009-08-25 Lam Research Corporation Method and apparatus for tuning a set of plasma processing steps
US7244311B2 (en) * 2004-10-13 2007-07-17 Lam Research Corporation Heat transfer system for improved semiconductor processing uniformity
US20060081557A1 (en) * 2004-10-18 2006-04-20 Molecular Imprints, Inc. Low-k dielectric functional imprinting materials
GB0424371D0 (en) * 2004-11-04 2004-12-08 Trikon Technologies Ltd Shielding design for backside metal deposition
JP4336320B2 (ja) * 2005-02-25 2009-09-30 キヤノンアネルバ株式会社 ウエハホルダ
US9659758B2 (en) * 2005-03-22 2017-05-23 Honeywell International Inc. Coils utilized in vapor deposition applications and methods of production
US20060219172A1 (en) * 2005-04-05 2006-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. PVD equipment and electrode and deposition ring thereof
KR100714896B1 (ko) * 2005-06-08 2007-05-04 삼성전자주식회사 건식 식각 장치의 포커스 링
US20060278520A1 (en) * 2005-06-13 2006-12-14 Lee Eal H Use of DC magnetron sputtering systems
KR100688747B1 (ko) 2005-06-27 2007-03-02 동부일렉트로닉스 주식회사 웨이퍼 에지 식각 장치 및 방법
US8557351B2 (en) * 2005-07-22 2013-10-15 Molecular Imprints, Inc. Method for adhering materials together
US8808808B2 (en) 2005-07-22 2014-08-19 Molecular Imprints, Inc. Method for imprint lithography utilizing an adhesion primer layer
US7759407B2 (en) * 2005-07-22 2010-07-20 Molecular Imprints, Inc. Composition for adhering materials together
CN101258784B (zh) * 2005-09-22 2011-03-30 积水化学工业株式会社 等离子加工设备
KR101153118B1 (ko) * 2005-10-12 2012-06-07 파나소닉 주식회사 플라즈마 처리장치 및 플라즈마 처리방법
US7651571B2 (en) * 2005-12-22 2010-01-26 Kyocera Corporation Susceptor
JP2007250967A (ja) * 2006-03-17 2007-09-27 Tokyo Electron Ltd プラズマ処理装置および方法とフォーカスリング
US8635971B2 (en) * 2006-03-31 2014-01-28 Lam Research Corporation Tunable uniformity in a plasma processing system
US20080194113A1 (en) * 2006-09-20 2008-08-14 Samsung Electronics Co., Ltd. Methods and apparatus for semiconductor etching including an electro static chuck
KR100809957B1 (ko) * 2006-09-20 2008-03-07 삼성전자주식회사 반도체 식각장치
US20080110557A1 (en) * 2006-11-15 2008-05-15 Molecular Imprints, Inc. Methods and Compositions for Providing Preferential Adhesion and Release of Adjacent Surfaces
US20080296261A1 (en) * 2007-06-01 2008-12-04 Nordson Corporation Apparatus and methods for improving treatment uniformity in a plasma process
US7837827B2 (en) * 2007-06-28 2010-11-23 Lam Research Corporation Edge ring arrangements for substrate processing
US8999106B2 (en) * 2007-12-19 2015-04-07 Applied Materials, Inc. Apparatus and method for controlling edge performance in an inductively coupled plasma chamber
US20090194414A1 (en) * 2008-01-31 2009-08-06 Nolander Ira G Modified sputtering target and deposition components, methods of production and uses thereof
US8409355B2 (en) * 2008-04-24 2013-04-02 Applied Materials, Inc. Low profile process kit
US20100101729A1 (en) * 2008-10-28 2010-04-29 Applied Materials, Inc. Process kit having reduced erosion sensitivity
KR101063588B1 (ko) * 2008-11-05 2011-09-07 주식회사 디엠에스 커버 링의 수명을 연장하고 플라즈마 반응기의 식각 성능을향상시키기 위한 구조를 가지는 정전 척 어셈블리
KR101540609B1 (ko) * 2009-02-24 2015-07-31 삼성전자 주식회사 웨이퍼 에지 식각 장치
KR101343502B1 (ko) * 2009-07-24 2013-12-19 엘지디스플레이 주식회사 코팅장비의 코터 척
WO2011058851A1 (ja) * 2009-11-16 2011-05-19 シャープ株式会社 ドライエッチング装置およびドライエッチング方法
JP6285620B2 (ja) * 2011-08-26 2018-02-28 新光電気工業株式会社 静電チャック及び半導体・液晶製造装置
US9376752B2 (en) 2012-04-06 2016-06-28 Applied Materials, Inc. Edge ring for a deposition chamber
KR20140101996A (ko) * 2013-02-13 2014-08-21 삼성전자주식회사 기판 지지유닛 및 이를 구비한 플라즈마 식각장치
US9997381B2 (en) * 2013-02-18 2018-06-12 Lam Research Corporation Hybrid edge ring for plasma wafer processing
WO2015116245A1 (en) * 2014-01-30 2015-08-06 Applied Materials, Inc. Gas confiner assembly for eliminating shadow frame
US10242848B2 (en) * 2014-12-12 2019-03-26 Lam Research Corporation Carrier ring structure and chamber systems including the same
JP2016184610A (ja) * 2015-03-25 2016-10-20 株式会社東芝 上部電極、エッジリングおよびプラズマ処理装置
US10903055B2 (en) 2015-04-17 2021-01-26 Applied Materials, Inc. Edge ring for bevel polymer reduction
KR102424818B1 (ko) * 2015-05-27 2022-07-25 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 포커스 링
JP6570971B2 (ja) * 2015-05-27 2019-09-04 東京エレクトロン株式会社 プラズマ処理装置およびフォーカスリング
KR101722382B1 (ko) * 2016-01-08 2017-04-03 주식회사 윈텔 플라즈마 처리 장치
CN116110846A (zh) * 2016-01-26 2023-05-12 应用材料公司 晶片边缘环升降解决方案
CN107316795B (zh) * 2016-04-26 2020-01-03 北京北方华创微电子装备有限公司 一种聚焦环和等离子体处理装置
US10163642B2 (en) * 2016-06-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method and tool of manufacture
JP2018006299A (ja) 2016-07-08 2018-01-11 東芝メモリ株式会社 プラズマ処理装置用処理対象支持台、プラズマ処理装置及びプラズマ処理方法
US20180122670A1 (en) * 2016-11-01 2018-05-03 Varian Semiconductor Equipment Associates, Inc. Removable substrate plane structure ring
US10032661B2 (en) 2016-11-18 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method, and tool of manufacture
WO2018183245A1 (en) * 2017-03-31 2018-10-04 Mattson Technology, Inc. Material deposition prevention on a workpiece in a process chamber
KR101966793B1 (ko) * 2017-05-17 2019-04-09 세메스 주식회사 기판 지지 유닛 및 그를 포함하는 기판 처리 장치
US11183373B2 (en) 2017-10-11 2021-11-23 Honeywell International Inc. Multi-patterned sputter traps and methods of making
JP6966286B2 (ja) * 2017-10-11 2021-11-10 東京エレクトロン株式会社 プラズマ処理装置、フォーカスリングの昇降制御方法およびフォーカスリングの昇降制御プログラム
KR102089949B1 (ko) * 2017-10-20 2020-03-19 세메스 주식회사 기판 처리 장치 및 기판 처리 장치의 부품
CN112913000A (zh) * 2018-10-18 2021-06-04 朗姆研究公司 用于斜面蚀刻器的下等离子体排除区域环
JP7117734B2 (ja) * 2018-12-06 2022-08-15 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11551965B2 (en) * 2018-12-07 2023-01-10 Applied Materials, Inc. Apparatus to reduce polymers deposition
KR102647177B1 (ko) * 2019-02-11 2024-03-15 삼성전자주식회사 플라즈마 처리 장치
CN118507324A (zh) * 2019-06-18 2024-08-16 朗姆研究公司 用于衬底处理系统的缩小直径承载环硬件
US11302563B2 (en) * 2019-06-20 2022-04-12 Corning Incorporated Carrier for back end of line processing
KR102214333B1 (ko) 2019-06-27 2021-02-10 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
CN112885690B (zh) * 2019-11-29 2023-10-20 中微半导体设备(上海)股份有限公司 一种等离子体处理装置
CN112992631B (zh) * 2019-12-16 2023-09-29 中微半导体设备(上海)股份有限公司 一种下电极组件，其安装方法及等离子体处理装置
CN111312630A (zh) * 2020-03-05 2020-06-19 锐捷光电科技（江苏）有限公司 一种单一密封皮圈对于蚀刻均匀性的改善方法
JP7398988B2 (ja) * 2020-03-13 2023-12-15 東京エレクトロン株式会社 スパッタ装置
KR102177146B1 (ko) * 2020-04-10 2020-11-10 비씨엔씨 주식회사 플라즈마 공정 챔버용 엣지링
US11380575B2 (en) * 2020-07-27 2022-07-05 Applied Materials, Inc. Film thickness uniformity improvement using edge ring and bias electrode geometry
USD1034491S1 (en) 2020-07-27 2024-07-09 Applied Materials, Inc. Edge ring
US12106943B2 (en) 2021-05-25 2024-10-01 Applied Materials, Inc. Substrate halo arrangement for improved process uniformity
US20230066418A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Focus ring for a plasma-based semiconductor processing tool
CN113921365B (zh) * 2021-09-29 2024-03-26 北京北方华创微电子装备有限公司 半导体工艺设备及其边缘保护机构
KR20230094576A (ko) 2021-12-21 2023-06-28 삼성전자주식회사 링 어셈블리, 기판 지지 장치 및 이를 포함하는 플라즈마 처리 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2501948B2 (ja) * 1990-10-26 1996-05-29 三菱電機株式会社 プラズマ処理方法及びプラズマ処理装置
KR100297358B1 (ko) * 1991-07-23 2001-11-30 히가시 데쓰로 플라즈마에칭장치
US5411624A (en) * 1991-07-23 1995-05-02 Tokyo Electron Limited Magnetron plasma processing apparatus
JPH0529270A (ja) * 1991-07-23 1993-02-05 Tokyo Electron Ltd マグネトロンプラズマ処理装置
US5662770A (en) 1993-04-16 1997-09-02 Micron Technology, Inc. Method and apparatus for improving etch uniformity in remote source plasma reactors with powered wafer chucks
JP2638443B2 (ja) 1993-08-31 1997-08-06 日本電気株式会社 ドライエッチング方法およびドライエッチング装置
KR100264445B1 (ko) * 1993-10-04 2000-11-01 히가시 데쓰로 플라즈마처리장치
US5463525A (en) 1993-12-20 1995-10-31 International Business Machines Corporation Guard ring electrostatic chuck
JP3257741B2 (ja) * 1994-03-03 2002-02-18 東京エレクトロン株式会社 プラズマエッチング装置及び方法
JP2659919B2 (ja) 1994-01-13 1997-09-30 インターナショナル・ビジネス・マシーンズ・コーポレイション プラズマの不均一性を補正するプラズマ装置
US5891348A (en) 1996-01-26 1999-04-06 Applied Materials, Inc. Process gas focusing apparatus and method
JPH09213683A (ja) * 1996-02-07 1997-08-15 Sony Corp プラズマエッチング装置
US6113731A (en) * 1997-01-02 2000-09-05 Applied Materials, Inc. Magnetically-enhanced plasma chamber with non-uniform magnetic field
WO1999014788A1 (en) 1997-09-16 1999-03-25 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
US6074488A (en) 1997-09-16 2000-06-13 Applied Materials, Inc Plasma chamber support having an electrically coupled collar ring
US6039836A (en) 1997-12-19 2000-03-21 Lam Research Corporation Focus rings
KR100258984B1 (ko) * 1997-12-24 2000-08-01 윤종용 건식 식각 장치
US6117349A (en) * 1998-08-28 2000-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Composite shadow ring equipped with a sacrificial inner ring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI747837B (zh) * 2015-08-18 2021-12-01 美商蘭姆研究公司 用於電漿處理腔室的邊緣環組件及用於電漿處理的系統

Also Published As

Publication number Publication date
JP4792185B2 (ja) 2011-10-12
CN101241846A (zh) 2008-08-13
US6344105B1 (en) 2002-02-05
EP1198821B1 (en) 2008-02-27
WO2001001445A1 (en) 2001-01-04
EP1198821A1 (en) 2002-04-24
CN1373899A (zh) 2002-10-09
CN100392791C (zh) 2008-06-04
AU5908600A (en) 2001-01-31
KR20020041340A (ko) 2002-06-01
DE60038175D1 (de) 2008-04-10
DE60044958D1 (de) 2010-10-21
CN101241846B (zh) 2010-08-11
EP1898444B1 (en) 2010-09-08
EP1898444A1 (en) 2008-03-12
JP2003503841A (ja) 2003-01-28
JP2011014943A (ja) 2011-01-20
KR100743872B1 (ko) 2007-07-30
DE60038175T2 (de) 2009-03-12

Similar Documents

Publication Publication Date Title
TW463235B (en) Techniques for improving etch rate uniformity
KR101124938B1 (ko) 플라즈마 처리 장치
KR101342319B1 (ko) 플라즈마 에칭 챔버를 위한 통합된 용량성 전원과 유도성 전원
TW480531B (en) Lower electrode design for higher uniformity
TWI272877B (en) Ring mechanism, and plasma processing device using the ring mechanism
TWI435406B (zh) 基板處理方法
TW564495B (en) Plasma treatment apparatus
TWI455201B (zh) 晶圓緣部處理方法及設備
JP4970434B2 (ja) プラズマリアクタ及びプラズマリアクタの使用方法
KR20080094794A (ko) 다수의 용량 및 유도 전원을 갖는 플라즈마 처리 반응기
JP2008135739A (ja) プラズマ放射分布の磁気コントロール増強のためのプラズマ閉じ込めバッフルおよび流量平衡器
TW495821B (en) Elimination/reduction of black silicon in DT etch
TWI250550B (en) Plasma processing method and plasma processor
TWI581328B (zh) Inductively Coupled Plasma Paste Processing Device and Plasma Etch Etching Method
JPS6136589B2 (zh)
CN105789008B (zh) 等离子体处理装置及等离子体刻蚀方法
JP4074168B2 (ja) プラズマ処理装置
TW396451B (en) Apparatus for improving etch uniformity and methods therefor
JP3989127B2 (ja) ドライエッチング装置および方法
KR101200743B1 (ko) 다중 유도결합 플라즈마 처리장치 및 방법
JP2003264172A (ja) プラズマ処理装置
KR100603286B1 (ko) 다중심축을 가지는 안테나와, 이를 채용한 유도 결합형플라즈마 발생 장치
JPH0794480A (ja) プラズマ処理方法及びプラズマ処理装置
JPH06120170A (ja) プラズマエッチング処理方法
JPH11186227A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees