JP3981091B2 - 成膜用リングおよび半導体装置の製造装置 - Google Patents

成膜用リングおよび半導体装置の製造装置 Download PDF

Info

Publication number
JP3981091B2
JP3981091B2 JP2004056453A JP2004056453A JP3981091B2 JP 3981091 B2 JP3981091 B2 JP 3981091B2 JP 2004056453 A JP2004056453 A JP 2004056453A JP 2004056453 A JP2004056453 A JP 2004056453A JP 3981091 B2 JP3981091 B2 JP 3981091B2
Authority
JP
Japan
Prior art keywords
ring
film
wafer
recess
inner edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004056453A
Other languages
English (en)
Other versions
JP2005251800A (ja
Inventor
博隆 荻原
幸男 西山
明生 宇井
毅 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004056453A priority Critical patent/JP3981091B2/ja
Priority to US11/067,640 priority patent/US7247888B2/en
Publication of JP2005251800A publication Critical patent/JP2005251800A/ja
Application granted granted Critical
Publication of JP3981091B2 publication Critical patent/JP3981091B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5093—Coaxial electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32633—Baffles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体装置の製造工程における薄膜の形成技術に係り、特に、微細でアスペクト比の高い凹部を薄膜により埋め込む際の埋め込み特性の向上を図り得る成膜用リング、半導体装置の製造装置、および半導体装置の製造方法に関する。
近年、半導体素子の微細化や高密度化などに伴って、微細でアスペクト比の高い凹部をその内部に空孔（ボイド）を作らずに薄膜で埋め込むことができる、優れた埋め込み特性を有する埋め込み技術（薄膜形成技術）が要求されている。このような要求を満たすために、例えばいわゆるプラズマＣＶＤ装置が用いられつつある（例えば、特許文献１〜４参照）。プラズマＣＶＤ装置は、成膜原料（原料ガス）の各成分をプラズマ状態にしてイオン化させることができるとともに、半導体基板にバイアスを印可することができる。これにより、イオン化されたプラズマ状態の成膜原料の各成分を基板に積極的に引き寄せて、酸化シリコン系絶縁膜などの薄膜を基板上に形成することができる。具体的には、基板に素子分離（shallow trench isolation：ＳＴＩ）領域を形成する場合、高密度プラズマ（high density plasma：ＨＤＰ）型のＣＶＤ装置を用いて、基板の表層部に形成された凹部内にシリコン酸化膜（ＳｉＯ2膜）の薄膜を成膜する。
プラズマＣＶＤ装置により基板の表層部あるいは基板の上方に形成された凹部内に薄膜を埋め込む場合、基板縁部の凹部では埋め込み途中に次のような現象が観察される。凹部の上部、例えば凹部の開口部付近において凹部の内側壁のある箇所に一旦堆積したＳｉＯ2膜の多くがプラズマＣＶＤ装置のスパッタリング作用により剥がされた後、凹部の内側壁の前記箇所とは反対側の箇所に再付着する。すなわち、プラズマＣＶＤ装置を用いてＳｉＯ2膜を成膜すると、ＳｉＯ2膜の堆積とスパッタリングとが平行して起こる。これにより、埋め込み中の凹部の開口部付近にＳｉＯ2膜からなるオーバーハング部が形成される。このオーバーハング部は、ＳｉＯ2薄膜の成膜工程、すなわち凹部の埋め込み工程が進むにつれて成長し、やがて凹部の開口部を塞ぐ。このように、凹部の開口部付近に形成されるオーバーハング部は、凹部内にボイドが発生する要因となる。すなわち、凹部の開口部付近のオーバーハング部は、基板縁部の凹部の埋め込み特性が低下する原因となる。
また、基板の縁部では、凹部の埋め込み終了後に凹部内に発生したボイドの殆どは、それらの縦断面視において凹部の径方向に対して非対称な形状になっている。これは、基板の縁部では、原料ガスが凹部内に入射する向きが基板の中央部と異なっているためである。詳しく述べると、基板の縁部では、イオン化されたプラズマ状態の原料ガスの各成分が基板の中央側から基板の径方向外側に向かって、凹部内にその斜め上方から入射するためである。このような凹部内への斜め上方からの原料ガスの入射は、基板の縁部において凹部の開口部付近にオーバーハング部が形成され易い原因となっている。ひいては、基板縁部において凹部の埋め込み特性が低下する要因の一つでもある。なお、基板の中央部では、原料ガスが凹部内にその略真上から入射するため、そのような問題は起こり難い。このように、基板あるいは基板の上方に形成された凹部をプラズマＣＶＤ装置により薄膜を形成して埋め込む場合、基板の縁部は基板の中央部に比べて埋め込み特性が一般的に劣る。
さらに、凹部内にボイドが生じると、半導体基板の品質、性能、および歩留まりなどが低下し、製造コストが高騰する。ひいては、そのような半導体基板を備えた半導体装置の品質、性能、および歩留まりなどが低下し、製造コストが高騰する。
特開平７−１０６３１６号公報 特開２００１−７０９０号公報 特開２００２−２４１９４６号公報 特開２００２−１１０６４６号公報
本発明の目的とするところは、基板あるいは基板の上方に形成された微細でアスペクト比の高い凹部を、その形成された位置に拘らず、殆ど隙間なく、かつ、容易に埋め込むことができる成膜用リング、半導体装置の製造装置、および半導体装置の製造方法を提供することにある。
本発明の一態様に係る成膜用リングは、絶縁性を有する材料により、プラズマ状態の原料ガスを用いる成膜処理が施される基板の縁部に沿う環形状で、かつ、内縁部がその外側の部分よりも６ｍｍ以上高く形成されているとともに、前記内縁部の上面が前記基板の前記成膜処理が施される側の主面と同等以下の高さに配置されるリング本体、を具備することを特徴とするものである。
また、本発明の他の態様に係る成膜用リングは、絶縁性を有する材料により、プラズマ状態の原料ガスを用いる成膜処理が施される基板の縁部に沿う環形状で、かつ、内縁部がその外側の部分よりも高く形成されているとともに、前記内縁部の上面が前記基板の前記成膜処理が施される側の主面と同等以下の高さに配置されるリング本体、を具備してなり、前記リング本体の前記内縁部の外側の部分に、前記リング本体の上面から凹まされて第１の凹部が形成されているとともに、前記第１の凹部から前記リング本体の径方向外側に向けて前記第１の凹部に連通する第２の凹部が形成されていることを特徴とするものである。
本発明の他の態様に係る半導体装置の製造装置は、本発明に係る成膜用リングと、成膜処理が施される半導体基板が収容されるとともに、前記成膜処理に用いられる原料ガスが内部に供給される処理容器と、この処理容器内に供給された前記原料ガスに電圧を印可して前記処理容器内に前記原料ガスのプラズマ状態を生成するプラズマ生成用電源と、前記処理容器内に設けられて前記半導体基板を支持するとともに、前記成膜用リングの前記リング本体の内縁部が前記半導体基板の縁部に沿って、かつ、前記内縁部の上面が前記半導体基板の前記成膜処理が施される側の主面と同等以下の高さに位置して、前記成膜用リングが取り付けられる基板支持具と、を具備することを特徴とするものである。
本発明のさらに他の態様に係る半導体装置の製造方法は、プラズマ状態の原料ガスを用いる成膜処理が施される半導体基板の縁部付近に、前記半導体基板の表面に沿って前記半導体基板の前記成膜処理が施される側の主面の上方から前記主面の下方に向かって下がるように電界を形成しつつ、前記原料ガスを前記主面に向けて供給する工程、を含むことを特徴とするものである。
本発明に係る成膜用リング、半導体装置の製造装置、および半導体装置の製造方法によれば、基板あるいは基板の上方に形成された微細でアスペクト比の高い凹部を、その形成された位置に拘らず、殆ど隙間なく、かつ、容易に埋め込むことができる。
以下、本発明の詳細を図示の実施形態によって説明する。
（第１の実施の形態）
先ず、本発明に係る第１実施形態を図１〜図３を参照しつつ説明する。図１は、本実施形態に係る半導体装置の製造装置を簡略化して示す断面図である。図２は、図１に示す半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図である。図３（ａ）は、本実施形態に係る成膜用リングをその上方から臨んで示す平面図であり、図３（ｂ）は、図３（ａ）中破断線Ａ−Ａ’に沿って示す断面図である。
本実施形態は、基板もしくは基板上に形成された微細でアスペクト比の高い凹部（溝、段差）を、その内部に空孔（ボイド）を殆ど発生させずに所定の膜を用いて埋め込む成膜技術に係る。例えば、素子分離（ＳＴＩ）領域となる溝内に、高密度プラズマ（ＨＤＰ）型のＣＶＤ装置を用いてＳｉＯ2膜を殆ど隙間無く埋め込む成膜技術に関する。具体的には、半導体基板を支持する基板支持具に半導体基板を囲むように取り付けられる成膜用リングを、プラズマ状態の原料ガス（成膜原料）が半導体基板の縁部付近において半導体基板に向かって斜めに入射するのを抑制できる形状に形成する。より詳しくは、イオン化されたプラズマ状態の原料ガス（成膜原料）の各成分が、半導体基板の縁部付近において半導体基板に向かって略垂直に入射するように電界を生じさせることができる空間を、成膜用リングの周囲に設ける。これにより、半導体基板の成膜処理が施される側の主面に対する原料ガスの入射方向のうち、その主面の法線方向に沿った垂直成分を半導体基板の縁部付近で増加させて、埋め込み特性を向上させる。以下、詳しく説明する。なお、以下の説明において、イオン化されたプラズマ状態の原料ガスの各成分のことを、単にプラズマ状態の原料ガスと称することとする。
先ず、図１を参照しつつ、本実施形態に係る半導体装置の製造装置１について説明する。この半導体装置の製造装置１は、具体的には、成膜装置の一種であるＩＣＰ（induction coupled plasma）方式のＨＤＰ−ＣＶＤ装置を指す。本実施形態では、このＩＣＰ方式のＨＤＰ−ＣＶＤ装置１を用いて、半導体基板２上にシリコン酸化膜（ＳｉＯ2膜）を成膜する。
図１に示すように、ＣＶＤ装置１は、成膜処理が施される半導体基板（Ｓｉウェーハ）２が収容されるとともに、成膜処理に用いられる原料ガスが供給される処理容器３を具備している。この処理容器（反応容器）３は、容器上部としてのセラミックドーム部３ａと、容器下部としてのメタルチャンバー部３ｂとから構成されている。セラミックドーム部３ａには、アンテナ４が巻かれている。アンテナ４は、その端子をプラズマ生成用電源としての第１のＲＦ電源５に接続されている。この第１ＲＦ電源５を作動させることにより、アンテナ４を介して処理容器３内の空間（処理室６）に電力が供給され、処理室６内に供給された原料ガスに電圧が印可される。これにより、処理室６内の原料ガスの各成分がインダクション（induction）結合を起こして、プラズマ状態の原料ガスが生成される。なお、アンテナ４は、第１ＲＦ電源５を介して接地されている。
また、メタルチャンバー部３ｂには、処理室６内の原料ガスなどを処理室６外に排気したり、処理室６内の圧力を所定の大きさに設定したりするための雰囲気設定装置７が設けられている。本実施形態の雰囲気設定装置７は、メタルチャンバー部３ｂの下端部に接続されたターボ分子ポンプ７ａ、このターボ分子ポンプ７ａに接続されたドライポンプ７ｂ、およびターボ分子ポンプ７ａとドライポンプ７ｂとの間に設けられた排気バルブ７ｃなどから構成されている。図１中白抜き矢印で示すように、雰囲気設定装置７を作動させることにより、処理室６内の原料ガスなどを処理室６外に排気して、処理室６内を例えば真空状態に設定することができる。
さらに、処理容器３には、処理室６内に原料ガスなどを導入するための、ガス導入部としてのガス導入ノズル８が複数個設けられている。原料ガスとしてのＳｉＨ4ガスやＯ2ガス、あるいはパージガスとしてのＡｒガスなどは、各ガス導入ノズル８を介して処理室６内に導入される。具体的には、成膜処理に用いられる原料ガスやパージガスは、図１中実線矢印で示すように、処理室６内に収容されたＳｉウェーハ２の成膜処理が施される側の主面（被処理面）２ａ上に向けて、各ガス導入ノズル８を介して供給される。
処理室６内には、Ｓｉウェーハ２を支持する基板支持具９が設けられている。本実施形態の基板支持具９は、いわゆる静電チャック（Ｅ−チャック、Ｅ−chuck）であり、静電気力によりＳｉウェーハ９を吸着する。また、この静電チャック９には、Ｓｉウェーハ２を冷却するための冷却孔１０が複数個設けられている。図１中破線矢印で示すように、各冷却孔１０からは、冷却媒体として例えばＨｅガスが、静電チャック９が吸着したＳｉウェーハ２と静電チャック９の吸着面９ａとの間に導入される。これにより、静電チャック９が吸着したＳｉウェーハ２を処理室６内の雰囲気に拘らず効率良く冷却して、ＣＶＤ装置１の成膜能力を向上させることができる。すなわち、ＣＶＤ装置１による凹部（溝、段差）の埋め込み特性を向上させることができる。
また、静電チャック９には、セルフバイアス（self bias）を印可するための第２のＲＦ電源１１が接続されている。この第２ＲＦ電源１１は、静電チャック９の外周部に設けられた電極１２を介して、静電チャック９に接続されている。電極１２は、第２ＲＦ電源１１を介して接地されており、基板接地電極とも称される。電極１２は、例えばアルミニウムにより形成されている。
さらに、静電チャック９には、図１および図２に示すように、後述する成膜用リング１３が設けられる。成膜用リング１３は、静電チャック９に吸着されたＳｉウェーハ２をその外側から囲むように静電チャック９に取り付けられる。成膜用リング１３は、絶縁性を有する材料により形成されている。このため、処理室６内にプラズマが生成されると成膜用リング１３はマイナスに帯電し、その表面に沿うように電界（等電位面）が生じる。これにより、処理室６内で生成されたプラズマ状態の原料ガスを、成膜用リング１３の内側に位置するＳｉウェーハ２の上面２ａに向けて収束させることができる。すなわち、プラズマ状態の原料ガスを、Ｓｉウェーハ２の被処理面（上面）２ａに向けて収束させることができる。この成膜用リング１３は、フォーカスリングとも称される。以下、本実施形態の成膜用リング１３について詳しく説明する。
図３（ａ）に示すように、本実施形態の成膜用リング１３は、Ｓｉウェーハ２の縁部に沿う環形状に形成されている。具体的には、成膜用リング１３は、Ｓｉウェーハ２の縁部に沿うように略円環形状に形成されたリング本体１４のみから構成されている。図１、図２、および図３（ｂ）に示すように、リング本体１４は、その断面視において、内縁部（内側壁部）１４ａがその外側の部分よりも高い略Ｌ字形状に形成されている。より具体的には、リング本体１４は、図２および図３（ｂ）中ｈ１で示す、その内縁部１４ａの上面と内縁部１４ａの外側の部分の上面との高さの差が約３．５ｍｍに形成されている。それとともに、リング本体１４は、図２および図３（ａ）中ｗ１で示す、その内縁部１４ａの外側面からリング本体１４の外縁（外周側面）までの幅が約３８ｍｍに形成されている。すなわち、リング本体１４の内縁部１４ａの高さｈ１は、内縁部１４ａの外側の部分のリング本体１４の径方向に沿った幅ｗ１の１／１１以上の大きさに設定されている。
このように、成膜用リング１３のうち、Ｓｉウェーハ２の被処理面２ａに平行な部分の殆どは、リング本体１４の内縁部１４ａの上面から約３．５ｍｍ低く下げられた位置において、成膜用リング１３の径方向外側に向けて張り出されて形成されている。また、リング本体１４は、図３（ａ）中Ｒで示す、その内径（内縁部１４ａの内径）が約１９８ｍｍに形成されている。また、リング本体１４の内縁部１４ａの厚さは、リング本体１４の内縁部１４ａの高さｈ１に比べて十分に薄く設定されている。さらに、本実施形態のリング本体１４は、絶縁性を有する材料であるセラミックを用いて形成されている。したがって、本実施形態の成膜用リング１３は、セラミックリングとも称される。
リング本体１４は、その内縁部１４ａがＳｉウェーハ２の縁部に沿って、かつ、内縁部１４ａの上面がＳｉウェーハ２の被処理面２ａと同等以下の高さに位置して、静電チャック９に取り付けられる。本実施形態では、図１および図２に示すように、リング本体１４は、その内縁部１４ａの上面が静電チャック９の吸着面９ａと略同じ高さに位置して静電チャック９に取り付けられる。すなわち、リング本体１４は、その内縁部１４ａがＳｉウェーハ２の縁部に沿って、かつ、内縁部１４ａの上面がＳｉウェーハ２の被処理面２ａの裏面と略同じ高さに位置して、静電チャック９に取り付けられる。
背景技術において説明したように、高密度プラズマＣＶＤ装置を用いてシリコン酸化膜を成膜する場合、シリコン酸化膜の堆積とスパッタリングとが平行して起こる。これにより、基板の表層部もしくは基板の上方に形成された凹部や溝の開口部、あるいは段差などの上部に一旦堆積したシリコン酸化膜がスパッタリングされ、堆積していた箇所とは反対側の側壁などに再付着する。この結果、凹部や溝の開口部、あるいは段差などの上部に、シリコン酸化膜からなるオーバーハング部が形成される。特に、ウェーハの縁部（ウェーハエッジ部）では、ウェーハの中央部（ウェーハセンター部）と異なり、プラズマ状態の原料ガスがウェーハの中央側から径方向外側に向かって、ウェーハの被処理面にその斜め上方から入射する。このため、ウェーハエッジ部においては、凹部や段差などのウェーハの径方向外側の箇所に形成されるオーバーハング部が、その他の箇所に形成されるオーバーハング部よりも大きくなる。そして、そのような環境下で成膜処理を続けると、ウェーハエッジ部では、オーバーハング部により凹部や溝の開口部（間口）が容易に塞がれてしまう。すなわち、ウェーハエッジ部では、凹部や溝の内部にボイド（空孔）が容易に生じてしまう。
また、前述したように、処理室内にプラズマが生成されると絶縁体からなるフォーカスリングに電子が帯電し、その表面に沿うように電界（等電位面）が生じる。図示は省略するが、従来のフォーカスリングは、前述した本実施形態のセラミックリング１３と異なり、表面に段差や凹部の無い平坦な円環形状に形成されている。あるいは、従来のフォーカスリングは、本実施形態のセラミックリング１３とは反対に、内縁部がその外側の部分よりも低く下げられて形成されている。したがって、従来のフォーカスリングを用いると、ウェーハおよびフォーカスリングの周囲では、ウェーハの被処理面と略同等以上の高さに電界が発生する。これにより、ウェーハのエッジ部付近においては、プラズマ状態の原料ガスがウェーハの中央側から径方向外側に向かって被処理面に対して斜め上方から引き寄せられる。この結果、ウェーハエッジ部において、凹部や段差などのウェーハの径方向外側の箇所に形成されるオーバーハング部が、その他の箇所に形成されるオーバーハング部よりも大きくなる傾向がさらに助長される。
この結果、ウェーハエッジ部において、オーバーハング部により凹部や溝の開口部が極めて容易に塞がれて、それらの内部にボイドが極めて容易に生じてしまう。すなわち、従来のフォーカスリングを用いると、ウェーハエッジ部における凹部などの埋め込み特性が、ウェーハセンター部における凹部などの埋め込み特性に比べてさらに劣化する。そして、凹部などの埋め込み特性が劣化して凹部などの内部にボイドが生じると、ウェーハ（半導体基板）の品質、性能、および歩留まりなどが低下するとともに、ウェーハの製造コストが高騰する。ひいては、そのようなウェーハを備えた半導体装置の品質、性能、および歩留まりなどが低下するとともに、製造コストが高騰する。
これに対して、本実施形態の成膜用リング１３（リング本体１４）は、前述したように、内縁部１４ａがその外側よりも約３．５ｍｍ高く形成されている。そして、成膜用リング１３は、その内縁部１４ａの上面がＳｉウェーハ２の被処理面２ａの裏面と略同じ高さに位置して静電チャック９に取り付けられる。すなわち、静電チャック９に取り付けられた成膜用リング１３の内縁部１４ａは、図２に示すように、ウェーハ２の縁部に近接しつつ、ウェーハ２の被処理面２ａと直交する方向に沿って被処理面２ａから約３．５ｍｍ以上下方に向けて延ばされている。それとともに、静電チャック９に取り付けられた成膜用リング１３のうち、Ｓｉウェーハ２の被処理面２ａに平行な部分の殆どは、ウェーハ２の被処理面２ａから約３．５ｍｍ以上低く下げられた位置において、Ｓｉウェーハ２および成膜用リング１３の径方向外側に向けて張り出されている。このような構造からなる成膜用リング１３をＨＤＰ−ＣＶＤ装置１に適用すると、次に述べるような現象が生じる。
先ず、処理室６内にプラズマが生成されると、図２に示すように、成膜用リング１３に電子が帯電する。これにより、Ｓｉウェーハ２の被処理面２ａ付近、ならびに成膜用リング１３の表面付近およびその内部を通過するように、図示しない電界（等電位面）が発生する。前述したように、成膜用リング１３の内縁部１４ａは、Ｓｉウェーハ２の被処理面２ａに対して略垂直かつ下向きに延びる垂直部として、Ｓｉウェーハ２の縁部近傍においてその表面積を広げられて設けられている。このため、Ｓｉウェーハ２の縁部近傍においては、Ｓｉウェーハ２の被処理面２ａおよび外側面、ならびに成膜用リング１３の内縁部１４ａの上面および外側面に沿って曲がるように電界が発生する。すなわち、等電位面は、Ｓｉウェーハ２の被処理面２ａおよび成膜用リング１３の内縁部１４ａの双方に対して斜め下向きの勾配（傾き）を付けられるようにＳｉウェーハ２の縁部近傍を通過する。また、等電位面は、Ｓｉウェーハ２の縁部近傍においてＳｉウェーハ２の被処理面２ａの上方から被処理面２ａの下方に向かって延びるように発生する。さらに、等電位面は、Ｓｉウェーハ２の被処理面２ａ付近から被処理面２ａよりも低い位置に下がる際に、Ｓｉウェーハ２の縁部近傍を収束しつつ通過する。すなわち、Ｓｉウェーハ２の被処理面２ａ付近には、Ｓｉウェーハ２の縁部付近において等電位面同士の間隔が密になる電界が形成される。
このように、Ｓｉウェーハ２の被処理面２ａに対して略垂直下向きに延ばされた成膜用リング１３の内縁部１４ａに電子が帯電すると、Ｓｉウェーハ２の縁部付近には、Ｓｉウェーハ２の表面に沿ってＳｉウェーハ２の被処理面２ａの上方から被処理面２ａの下方に向かって下がるように電界が形成される。プラズマ状態の原料ガスは、電界（等電位面）に対して略垂直な方向から入射する。それとともに、プラズマ状態の原料ガスは、等電位面同士の間隔が疎な領域よりも密な領域に向けてより強く引き寄せられる。したがって、成膜用リング１３を用いることにより、プラズマ状態の原料ガスは、Ｓｉウェーハ２の縁部付近においてＳｉウェーハ２の径方向外側（縁部側）からＳｉウェーハ２の径方向内側（中央部側）へ向けて引き寄せられる。以下、プラズマ状態の原料ガスをＳｉウェーハ２の径方向外側から径方向内側へ向けて引き寄せる電界の成分（力）を、例えば内向き成分と称することとする。また、プラズマ状態の原料ガスをＳｉウェーハ２の径方向内側から径方向外側へ向けて引き寄せる電界の成分（力）を、例えば外向き成分と称することとする。
成膜用リング１３を用いることによりＳｉウェーハ２の縁部付近に発生する電界の内向き成分は、例えば前述した従来のフォーカスリングを用いる場合などにＳｉウェーハ２の縁部付近に発生する電界の外向き成分に対して逆向きである。したがって、電界の内向き成分を発生させることにより、電界の外向き成分を実質的に抑制（緩和）することができる。すなわち、成膜用リング１３を用いることにより、プラズマ状態の原料ガスをＳｉウェーハ２の径方向内側へ向けて引き寄せる力が、Ｓｉウェーハ２の縁部近傍において実質的に増大された電界を発生させることができる。これにより、Ｓｉウェーハ２の縁部近傍において、プラズマ状態の原料ガスをＳｉウェーハ２の中央部側から縁部側へ向けて被処理面２ａに対して斜め上方から入射させる力を低減することができる。この結果、Ｓｉウェーハ２の縁部において、Ｓｉウェーハ２の被処理面２ａに対してその上方から被処理面２ａの法線方向に略沿うように、プラズマ状態の原料ガスを供給することができる。ひいては、Ｓｉウェーハ２の被処理面２ａ上の位置に拘らず、被処理面２ａに対してその上方から被処理面２ａの法線方向に略沿うように、プラズマ状態の原料ガスを供給することができる。
また、電界の内向き成分を増大させるにつれて、電界の外向き成分をより低減することができる。好ましくは、電界の外向き成分と互いに相殺し合う大きさの電界の内向き成分をＳｉウェーハ２の縁部付近に発生させることができる形状に、成膜用リング１３を形成するとよい。これにより、Ｓｉウェーハ２の縁部付近において電界の内向き成分と外向き成分とを互いに打ち消し合わせて、プラズマ状態の原料ガスをＳｉウェーハ２の径方向に沿って引き寄せる電界の成分を殆ど消滅させることができる。この結果、Ｓｉウェーハ２の被処理面２ａ上の位置に拘らず、Ｓｉウェーハ２の表層部あるいはＳｉウェーハ２の上方に設けられた図示しない凹部等の中に、被処理面２ａの法線方向に略沿った方向からプラズマ状態の原料ガスを入射させることができる。具体的には、図２中実線矢印で示すように、Ｓｉウェーハ２の縁部付近において、図示しないイオン化されたプラズマ状態のＳｉＯ2薄膜の原料ガス（成分）を、被処理面２ａに対して略垂直な方向から凹部等の底部まで到達させることができる。
以上説明したように、この第１実施形態によれば、ウェーハ（半導体基板）２の縁部付近に、ウェーハ２の被処理面２ａに平行な方向から垂直な方向に向かうように、ウェーハ２の被処理面２ａより低い位置に向う電界を生じさせることができる。これにより、ウェーハ２上の位置に拘らず、イオン化されたプラズマ状態の原料ガス（成膜原料）の各成分をウェーハ２の被処理面２ａに対して略垂直な方向からウェーハ２に向けて供給して、成膜処理の埋め込み特性を向上させることができる。この結果、従来のＨＤＰ成膜では埋め込み不可能であった微細でアスペクト比の高いＳＴＩ（凹部）を、ボイドを殆ど作ること無く薄膜を用いて埋め込むことが出来る。すなわち、ウェーハ２あるいはウェーハ２の上方に形成された微細でアスペクト比の高い凹部を、その形成された位置に拘らず、殆ど隙間なく、かつ、容易に埋め込むことができる。また、本実施形態に係る成膜用リング１３、半導体装置の製造装置１、または本発明に係る半導体装置の製造方法を用いて製造される図示しない半導体装置は、成膜処理の埋め込み特性が向上されたプラズマ状態の原料ガスを用いる成膜処理が施された半導体基板を具備している。したがって、本実施形態に係る半導体装置は、その品質、性能、および歩留まりが向上されている。
（第２の実施の形態）
次に、本発明に係る第２実施形態を図４を参照しつつ説明する。図４は、本実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。
本実施形態は、成膜用リングの形状が前述した第１実施形態の成膜用リング１３の形状と異なっている。以下、具体的に説明する。
図４に示すように、本実施形態の成膜用リング（リング本体）２１は、その外縁部２１ｂの上面が内縁部２１ａの上面よりも若干低く位置して形成されている。それとともに、リング本体２１の内縁部２１ａと外縁部２１ｂとの間に、実質的にリング本体２１の上面から凹まされて、高さがｈ２、幅がｗ２からなる第１の凹部２２が形成されている。例えば、第１の凹部２２の高さｈ２は約６ｍｍに、また幅ｗ２は約１２ｍｍに設定される。このような形状からなる成膜用リング２１を、ＨＤＰ−ＣＶＤ装置とともに使用する。これにより、図４中実線矢印で示すように、イオン化されたプラズマ状態のシリコン酸化膜（ＳｉＯ2薄膜）の原料ガスを、Ｓｉウェーハ２の被処理面２ａに対して略垂直な方向から供給することができる。
なお、本実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置は、前述した第１実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置と同様なので、それらの説明を省略する。
以上説明したように、この第２実施形態によれば、図４中実線矢印で示すように、前述した第１実施形態と同様の効果を得ることができる。すなわち、Ｓｉウェーハ２上の凹部をＨＤＰ−ＣＶＤ装置によりＳｉＯ2薄膜を成膜して埋め込む際に、成膜用リング２１を用いることにより、プラズマ状態の原料ガスをＳｉウェーハ２の中央部側から縁部側へ向けて被処理面２ａに対して斜め上方から入射させる力（イオンの斜め成分）を抑制することができる。これにより、Ｓｉウェーハ２上の位置に拘らず、プラズマ状態の原料ガスをＳｉウェーハ２の被処理面２ａに対して略垂直な方向からＳｉウェーハ２に向けて供給して、成膜処理の埋め込み特性をより向上させることができる。この結果、ウェーハ２の表層部あるいはＳｉウェーハ２の上方に形成された微細でアスペクト比の高い凹部を、その形成された位置に拘らず、ＳｉＯ2薄膜により殆ど隙間なく、かつ、容易に埋め込むことができる。
（第３の実施の形態）
次に、本発明に係る第３実施形態を図５〜図７を参照しつつ説明する。図５は、本実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図である。図６は、第１〜第３の各実施形態に係る半導体装置の製造装置による凹部の埋め込み特性をグラフを用いて示す図である。図７は、本実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の付近に発生する電界をシミュレーションした結果を簡略化して示す断面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。
本実施形態は、成膜用リングの形状が前述した第１実施形態の成膜用リング１３の形状と異なっている。以下、具体的に説明する。
図５に示すように、本実施形態の成膜用リング（リング本体）３１は、その外縁部３１ｂの上面が内縁部３１ａの上面と同等以下の高さに形成されている。それとともに、外縁部３１ｂの上部は、成膜用リング３１の径方向外側から径方向内側に向けて延ばされて形成されている。ただし、外縁部３１ｂの上部は、内縁部３１ａに接触していない。なお、以下の説明において、成膜用リング３１の外縁部３１ｂの上部をオーバーハング部３１ｃと称することとする。
また、リング本体３１の内縁部３１ａの外側には、前述した第２実施形態の成膜用リング２１と同様に、実質的にリング本体３１の上面から凹まされて、高さがｈ３の第１の凹部３２ａが形成されている。それとともに、リング本体３１の内縁部３１ａの外側には、第１の凹部３２ａの底部に連通する幅（奥行き）がｗ３の第２の凹部３２ｂが、リング本体３１の径方向外側（外縁部３１ｂ）に向けて形成されている。例えば、第１の凹部３２ａの高さｈ２は約６ｍｍに、また第２の凹部３２ｂの幅ｗ２は約２４ｍｍに設定される。
図７に、本実施形態の成膜用リング３１をＨＤＰ−ＣＶＤ装置３３とともに使用する場合に成膜用リング３１およびＳｉウェーハ２の付近に発生する電界をシミュレーションした結果を示す。この図７によれば、本実施形態の成膜用リング３１を用いることにより、第１実施形態の成膜用リング１３および第２実施形態の成膜用リング２１を用いる場合と同様に、Ｓｉウェーハ２の被処理面２ａ付近、ならびに成膜用リング３１の内縁部３１ａの表面付近および内部を通過するように等電位面を発生させることができることが分かる。また、成膜用リング３１を用いる場合、図７中実線矢印で示す部分に電界（等電位面）が密集することが分かる。本実施形態では、第１および第２の各実施形態と異なり、第１の凹部３２ａ内および第２の凹部３２ｂ内に等電位面が集まることが分かる。すなわち、等電位面が、誘電率の低い空間に集まることが分かる。このため、等電位面は、図７中実線の円で囲んで示すように、成膜用リング３１の内縁部３１ａ付近においてＳｉウェーハ２の被処理面２ａの上方から第１の凹部３２ａの底部に向かうように、斜め下向きの勾配を付けられてＳｉウェーハ２の縁部近傍を通過する。この際、等電位面は、Ｓｉウェーハ２の縁部近傍を収束しつつ通過する。
このように、Ｓｉウェーハ２および成膜用リング３１の近傍に発生する等電位面は、第１の凹部３２ａによりＳｉウェーハ２の被処理面２ａより下側に下げられる。そして、第１の凹部３２ａで被処理面２ａより低い位置に下げられた等電位面は、その高さを、第２の凹部３２ｂによって第１および第２の各実施形態よりも成膜用リング３１の内縁部３１ａから遠い位置まで保持される。具体的には、第１の凹部３２ａの底部付近に収束された等電位面は、第２の凹部３２ｂを通過するまで第２の凹部３２ｂの高さと同等以下の高さに保持される。それとともに、少なくとも第１の凹部３２ａの中央部から第２の凹部３２ｂの入り口付近にかけては、成膜用リング３１のオーバーハング部３１ｃの下面から図７中実線矢印で挟んで示す間隔（高さ）Ｄだけ、等電位面がさらに下げられる。このため、Ｓｉウェーハ２の縁部付近には、等電位面同士の間隔が第１および第２の各実施形態の等電位面同士の間隔がよりも密な電界が形成される。すなわち、Ｓｉウェーハ２の縁部近傍に、電界の内向き成分がより増大された電界を発生させることができる。このように、Ｓｉウェーハ２の縁部付近において電界の内向き成分をより増大させることにより、電界の外向き成分をより低減させることができる。この結果、プラズマ状態の原料ガスをＳｉウェーハ２の中央部側から縁部側へ向けて被処理面２ａに対して斜め上方から入射させる力（イオンの斜め成分）を、より抑制することができる。
図６に、本発明者らが行った凹部の埋め込み特性の実験結果を示す。この実験は、前述した第１〜第３の各実施形態の成膜用リング１３，２１，３１をＨＤＰ−ＣＶＤ装置とともに用いた場合の、各成膜用リング１３，２１，３１の内縁部１４ａ，２１ａ，３１ａの高さｈと、埋め込み可能な凹部のアスペクト比との関係を調べたものである。すなわち、凹部（トレンチ）とＳｉ基板２の被処理面２ａとの距離に対する、各成膜用リング１３，２１，３１が取り付けられたＨＤＰ−ＣＶＤ装置により埋め込み可能な凹部のアスペクト比の依存性をグラフにより示すものである。図６によれば、各成膜用リング１３，２１，３１の内縁部１４ａ，２１ａ，３１ａの高さｈが、第１実施形態の成膜用リング１３の内縁部１４ａの高さｈ１と同じ約３．５ｍｍの場合、ボイドを殆ど作らずに埋め込むことができた凹部のアスペクト比は各成膜用リング１３，２１，３１とも全て約４．１５であった。
ところが、各成膜用リング１３，２１，３１の内縁部１４ａ，２１ａ，３１ａの高さｈを、第２および第３の各実施形態の成膜用リング１３，２１の内縁部１４ａ，２１ａの高さｈ１，ｈ２と同じ約６ｍｍにした場合、ボイドを殆ど作らずに埋め込むことができた凹部のアスペクト比は各成膜用リング１３，２１，３１で異なっていた。具体的には、第１実施形態の成膜用リング１３でボイドを殆ど作らずに埋め込むことができた凹部のアスペクト比は約４．２３であった。これに対して、第２実施形態の成膜用リング２１でボイドを殆ど作らずに埋め込むことができた凹部のアスペクト比は約４．２７であった。さらに、第３実施形態の成膜用リング３１でボイドを殆ど作らずに埋め込むことができた凹部のアスペクト比は約４．３７であった。このように、各成膜用リング１３，２１，３１の内縁部１４ａ，２１ａ，３１ａの高さｈを約６ｍｍに設定すると、従来では殆ど不可能であったアスペクト比が約４．２以上の凹部を、ボイドを殆ど作らずに埋め込むことができることが分かった。また、第１実施形態の成膜用リング１３に比べて、第２実施形態の成膜用リング２１の方が埋め込み特性が高いことが分かった。同様に、第２実施形態の成膜用リング２１に比べて、第３実施形態の成膜用リング３１の方が埋め込み特性が高いことが分かった。なお、この場合の第１実施形態の成膜用リング１３の内縁部１４ａの高さｈ１は、幅ｗ１の約１／７以上の大きさになっている。
また、第３実施形態の成膜用リング３１の内縁部３１ａの高さｈを約９ｍｍにした場合、ボイドを殆ど作らずに埋め込むことができた凹部のアスペクト比は約４．５５であった。すなわち、各成膜用リング１３，２１，３１の内縁部１４ａ，２１ａ，３１ａの高さｈを約３．５ｍｍに設定した場合に比べて、ボイドを殆ど作らずに埋め込むことができた凹部のアスペクト比を約１割も高めることができた。すなわち、第３実施形態の成膜用リング３１の内縁部３１ａの高さｈを約９ｍｍに設定すると、ボイドを殆ど作らずに埋め込み可能な凹部のアスペクト比は極めて高くなる。
なお、本実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置は、前述した第１実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置と同様なので、それらの説明を省略する。
以上説明したように、この第３実施形態によれば、図５中実線矢印で示すように、前述した第１および第２の各実施形態と同様の効果を得ることができる。また、成膜用リング３１の内縁部３１ａの高さｈを約６ｍｍ以上に設定することにより、埋め込み特性をさらに向上させて、アスペクト比が極めて高い凹部を埋め込むことができる。
（第４の実施の形態）
次に、本発明に係る第４実施形態を図８を参照しつつ説明する。図８は、本実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。
本実施形態は、成膜用リングの形状が前述した第１実施形態の成膜用リング１３の形状と異なっている。以下、具体的に説明する。
図８に示すように、本実施形態では、前述した第３実施形態の成膜用リング（リング本体）３１を用いる。ただし、第２の凹部３２ｂ内に、セラミックよりも誘電率が低い低誘電率物質４１を設ける。これにより、Ｓｉウェーハ２の周囲および成膜用リング３１の近傍に発生する電界を、低誘電率物質４１の内部、すなわち第２の凹部３２ｂ内に積極的に通すことができる。
なお、本実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置は、前述した第１実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置と同様なので、それらの説明を省略する。
以上説明したように、この第４実施形態によれば、図８中実線矢印で示すように、前述した第１〜第３の各実施形態と同様の効果を得ることができる。また、本実施形態では、成膜用リング３１に設けられた第１の凹部３２ａの外側に第２の凹部３２ｂを設けるとともに、この第２の凹部３２ｂ内に低誘電率物質４１を設ける。これにより、第１の凹部３２ａでウェーハ２の被処理面２ａより下側に下げられた等電位面を、セラミック材とセラミック材とで挟み込まれた低誘電率物質４１内に実質的に強制的に通過させる。この結果、イオンの斜め成分をさらに抑制して、埋め込み特性をさらに向上させることができる。すなわち、第３実施形態と同様に、アスペクト比が極めて高い凹部を埋め込むことができる。
（第５の実施の形態）
次に、本発明に係る第５実施形態を図９を参照しつつ説明する。図９は、本実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。
本実施形態は、成膜用リングの形状および構成が前述した第１実施形態の成膜用リング１３の形状と異なっている。以下、具体的に説明する。
図９に示すように、本実施形態の成膜用リング５１は、前述した第１実施形態の成膜用リング１３に補助リング５２を組み合わせて構成されている。補助リング５２は、絶縁性を有する材料によりリング本体１４の内縁部１４ａをその外側から囲む環形状に形成されている。補助リング５２は、リング本体１４の上面から離間され、かつ、リング本体１４の内縁部１４ａの上面と同等以下の高さに配置される。本実施形態では、補助リング５２は、リング本体１４と同様にセラミック製とする。また、少なくとも補助リング５２の外縁部の下面とリング本体１４の外縁部の上面との間に、セラミックよりも誘電率が低い低誘電率物質５３が設けられている。すなわち、成膜用リング５１の外縁部に、リング本体１４と補助リング５２との間に挟まれて低誘電率物質５３が設けられている。ただし、本実施形態では、低誘電率物質５３は補助リング５２の下面のうち径方向外側の一部を覆うように設けられている。この結果、前述した第３実施形態と同様に、成膜用リング５１には、リング本体１４、補助リング５２、および低誘電率物質５３により、実質的に第１の凹部３２ａおよび第２の凹部３２ｂが設けられている。
以上説明したように、この第５実施形態によれば、図９中実線矢印で示すように、前述した第１〜第４の各実施形態と同様の効果を得ることができる。また、低誘電率物質５３の厚さを変えることにより、補助リング５２および第２の凹部３２ｂの高さを適宜、適正な位置に容易に設定できる。それとともに、低誘電率物質５３の幅を変えることにより、第２の凹部３２ｂの奥行きを適宜、適正な位置に容易に設定できる。これにより、埋め込むべき凹部などの大きさや形状、およびアスペクト比などに応じて、埋め込み特性を適宜、適正な状態に容易に設定できる。この結果、埋め込み特性を向上できる。
（第６の実施の形態）
次に、本発明に係る第６実施形態を図１０を参照しつつ説明する。図１０は、本実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。
本実施形態は、成膜用リングの形状および構成が前述した第１実施形態の成膜用リング１３の形状と異なっている。以下、具体的に説明する。
図１０に示すように、本実施形態の成膜用リング６１は、前述した第１実施形態の成膜用リング１３および第５実施形態の補助リング５２を組み合わせて構成されている。ただし、補助リング５２の外縁部の下面とリング本体１４の外縁部の上面との間に、補助リング５２の下面を全面的に覆ってセラミックよりも誘電率が低い低誘電率物質６２が設けられている。この結果、成膜用リング６１には、前述した第５実施形態と異なり、図示しない第２の凹部が低誘電率物質６２により略完全に塞がれて、実質的に第１の凹部３２ａのみが設けられている。
なお、本実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置は、前述した第１実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置と同様なので、それらの説明を省略する。
以上説明したように、この第６実施形態によれば、図１０中実線矢印で示すように、前述した第１〜第５の各実施形態と同様の効果を得ることができる。また、補助リング５２の下面とリング本体１４の上面との間に低誘電率物質６２を全面的に設けることにより、第５実施形態よりもさらに積極的に電界を低誘電率物質６２の内部に通すことができる。この結果、埋め込み特性をさらに向上できる。
（第７の実施の形態）
次に、本発明に係る第７実施形態を図１１を参照しつつ説明する。図１１は、本実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。
本実施形態は、成膜用リングの形状および構成が前述した第１実施形態の成膜用リング１３の形状と異なっている。以下、具体的に説明する。
図１１に示すように、本実施形態の成膜用リング７１は、前述した第１実施形態の成膜用リング１３および第５実施形態の補助リング５２を組み合わせて構成されている。ただし、補助リング５２は、リング本体１４の上面上に設けられた補助リング支持具としての支柱７２により支持されている。これにより、リング本体１４の上面上から離間されて配置されている。
なお、本実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置は、前述した第１実施形態に係る半導体装置の製造装置および製造方法、ならびに半導体装置と同様なので、それらの説明を省略する。
以上説明したように、この第７実施形態によれば、図１１中実線矢印で示すように、前述した第１〜第６の各実施形態と同様の効果を得ることができる。すなわち、ウェーハ２の縁部から下げられた電界（等電位面）を補助リング５２とリング本体１４の上面との間を通過させるように導くことができる。また、支柱７２の高さを変えることにより、補助リング５２の高さを適宜、適正な位置に容易に設定できる。すなわち、リング本体１４の内縁部１４ａの外側におけるリング本体１４付近の空間の占有領域を適宜、適正な大きさに容易に設定できる。これにより、埋め込むべき凹部などの大きさや形状、およびアスペクト比などに応じて、埋め込み特性を適宜、適正な状態に容易に設定できる。この結果、埋め込み特性をさらに向上できる。
なお、本発明に係る成膜用リング、半導体装置の製造装置、および半導体装置の製造方法は、前述した第１〜第７の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは製造工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
例えば、成膜用リング１３（リング本体１４）および補助リング５２の形成材料は、セラミックには限られない。前述した第１〜第７の各実施形態と同様に、ウェーハ２の縁部付近において電界をウェーハ２の被処理面２ａよりも低い位置に向けて下げることができる材料であればよい。また、成膜用リング１３（リング本体１４）および補助リング５２の大きさや形状などは、ウェーハ２の大きさや形状、あるいは埋め込むべき凹部等の位置、大きさ、およびアスペクト比等に応じて適正な埋め込み特性が得られるように適宜、適正な大きさや形状に設定して構わない。同様に、低誘電率物質４１，５３，６２、および支柱７２の位置や形状等も、ウェーハ２の大きさや形状、あるいは埋め込むべき凹部等の位置、大きさ、およびアスペクト比等に応じて適正な埋め込み特性が得られるように適宜、適正な大きさや形状に設定して構わない。
また、前述した第１〜第７の各実施形態に係る成膜用リング１３，２１，３１，５１，６１，７１、半導体装置の製造装置１，３３、および半導体装置の製造方法によれば、本発明に係る成膜用リング、半導体装置の製造装置、および半導体装置の製造方法は、次に述べる構成や工程を備えることもできる。
成膜用リングの内縁部は、基板の成膜処理が施される側の主面に対して直交する方向に沿って延ばされて形成されている。
成膜用リングのリング本体は、セラミックにより形成されている。
成膜用リングのリング本体の内縁部の外側の部分に、第１の凹部からリング本体の径方向外側に向けて、第１の凹部に連通する第２の凹部が形成されている。
セラミックよりも誘電率が低い低誘電率物質が、第２の凹部内に設けられている。
成膜用リングの補助リングは、セラミックにより形成されている。
成膜用リングには、セラミックよりも誘電率が低い低誘電率物質が、少なくとも補助リングの外縁部の下面とリング本体の外縁部の上面との間に設けられている。
成膜用リングには、セラミックよりも誘電率が低い低誘電率物質が、補助リングの下面とリング本体の上面との間に全面的に設けられている。
成膜用リングの補助リングは、リング本体の上面上に設けられた補助リング支持具によりリング本体の上方に支持されている。
成膜用リングのリング本体の内縁部は、その外側の部分よりも６ｍｍ以上高く形成されている。
成膜用リングのリング本体の内縁部の高さは、内縁部の外側の部分のリング本体の径方向に沿った幅の１／７以上である。
成膜処理が施される半導体基板の縁部付近に形成される電界は、半導体基板の縁部付近において、半導体基板の主面に平行な方向および半導体基板の主面に垂直な方向に沿って半導体基板の主面の上方から半導体基板の主面よりも低い位置に向かうように形成される。
第１実施形態に係る半導体装置の製造装置を簡略化して示す断面図。 図１に示す半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図。 第１実施形態に係る成膜用リングをその上方から臨んで示す平面図および断面図。 第２実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図。 第３実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図。 第１〜第３の各実施形態に係る半導体装置の製造装置による凹部の埋め込み特性をグラフを用いて示す図。 第３実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の付近に発生する電界をシミュレーションした結果を簡略化して示す断面図。 第４実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図。 第５実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図。 第６実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図。 第７実施形態に係る半導体装置の製造装置の成膜用リングおよび半導体基板の縁部付近を拡大して示す断面図。
符号の説明
１，３３…ＨＤＰ−ＣＶＤ装置（半導体装置の製造装置）、２…ウェーハ（基板、半導体基板）、２ａ…ウェーハの被処理面（基板の成膜処理が施される側の主面）、３…処理容器、５…第１のＲＦ電源（プラズマ生成用電源）、６…ターボ分子ポンプ、７…ガスノズル、８…基板接地電極、９…静電チャック（基板支持具）、１３，２１，３１，５１，６１，７１…成膜用リング（セラミックリング、フォーカスリング）、１４…リング本体、１４ａ，３１ａ…リング本体の内縁部（成膜用リングの内縁部）、３２ａ…第１の凹部、３２ｂ…第２の凹部、４１，５３，６２…低誘電率物質、５２…補助リング、７２…支柱

Claims (5)

  1. 絶縁性を有する材料により、プラズマ状態の原料ガスを用いる成膜処理が施される基板の縁部に沿う環形状で、かつ、内縁部がその外側の部分よりも６ｍｍ以上高く形成されているとともに、前記内縁部の上面が前記基板の前記成膜処理が施される側の主面と同等以下の高さに配置されるリング本体、を具備することを特徴とする成膜用リング。
  2. 前記リング本体の前記内縁部の外側の部分に、前記リング本体の上面から凹まされて第１の凹部が形成されていることを特徴とする請求項１に記載の成膜用リング。
  3. 絶縁性を有する材料により、プラズマ状態の原料ガスを用いる成膜処理が施される基板の縁部に沿う環形状で、かつ、内縁部がその外側の部分よりも高く形成されているとともに、前記内縁部の上面が前記基板の前記成膜処理が施される側の主面と同等以下の高さに配置されるリング本体、を具備してなり、
    前記リング本体の前記内縁部の外側の部分に、前記リング本体の上面から凹まされて第１の凹部が形成されているとともに、前記第１の凹部から前記リング本体の径方向外側に向けて前記第１の凹部に連通する第２の凹部が形成されていることを特徴とする成膜用リング。
  4. 絶縁性を有する材料により前記リング本体の前記内縁部をその外側から囲む環形状に形成されているとともに、前記リング本体の上面から離間され、かつ、前記リング本体の前記内縁部の上面と同等以下の高さに配置される補助リングを、さらに具備することを特徴とする請求項１に記載の成膜用リング。
  5. 請求項１〜４のうちのいずれかに記載の成膜用リングと、
    成膜処理が施される半導体基板が収容されるとともに、前記成膜処理に用いられる原料ガスが内部に供給される処理容器と、
    この処理容器内に供給された前記原料ガスに電圧を印可して前記処理容器内に前記原料ガスのプラズマ状態を生成するプラズマ生成用電源と、
    前記処理容器内に設けられて前記半導体基板を支持するとともに、前記成膜用リングの前記リング本体の内縁部が前記半導体基板の縁部に沿って、かつ、前記内縁部の上面が前記半導体基板の前記成膜処理が施される側の主面と同等以下の高さに位置して、前記成膜用リングが取り付けられる基板支持具と、
    を具備することを特徴とする半導体装置の製造装置。
JP2004056453A 2004-03-01 2004-03-01 成膜用リングおよび半導体装置の製造装置 Expired - Fee Related JP3981091B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004056453A JP3981091B2 (ja) 2004-03-01 2004-03-01 成膜用リングおよび半導体装置の製造装置
US11/067,640 US7247888B2 (en) 2004-03-01 2005-02-28 Film forming ring and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004056453A JP3981091B2 (ja) 2004-03-01 2004-03-01 成膜用リングおよび半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JP2005251800A JP2005251800A (ja) 2005-09-15
JP3981091B2 true JP3981091B2 (ja) 2007-09-26

Family

ID=34879815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004056453A Expired - Fee Related JP3981091B2 (ja) 2004-03-01 2004-03-01 成膜用リングおよび半導体装置の製造装置

Country Status (2)

Country Link
US (1) US7247888B2 (ja)
JP (1) JP3981091B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659758B2 (en) * 2005-03-22 2017-05-23 Honeywell International Inc. Coils utilized in vapor deposition applications and methods of production
US20060278520A1 (en) * 2005-06-13 2006-12-14 Lee Eal H Use of DC magnetron sputtering systems
US9890455B2 (en) * 2010-10-29 2018-02-13 Applied Materials, Inc. Pre-heat ring designs to increase deposition uniformity and substrate throughput
JP6700118B2 (ja) 2016-06-24 2020-05-27 東京エレクトロン株式会社 プラズマ成膜装置および基板載置台
US11183373B2 (en) 2017-10-11 2021-11-23 Honeywell International Inc. Multi-patterned sputter traps and methods of making

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW277139B (ja) * 1993-09-16 1996-06-01 Hitachi Seisakusyo Kk
JP3173693B2 (ja) 1993-10-04 2001-06-04 東京エレクトロン株式会社 プラズマ処理装置及びその方法
KR100264445B1 (ko) * 1993-10-04 2000-11-01 히가시 데쓰로 플라즈마처리장치
JP3231202B2 (ja) 1994-12-09 2001-11-19 東京エレクトロン株式会社 プラズマ処理装置
JP3208044B2 (ja) * 1995-06-07 2001-09-10 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US6117349A (en) * 1998-08-28 2000-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Composite shadow ring equipped with a sacrificial inner ring
JP2001007090A (ja) 1999-06-25 2001-01-12 Mitsubishi Materials Corp プラズマエッチング装置用フォーカスリング
US6344105B1 (en) * 1999-06-30 2002-02-05 Lam Research Corporation Techniques for improving etch rate uniformity
JP4592916B2 (ja) * 2000-04-25 2010-12-08 東京エレクトロン株式会社 被処理体の載置装置
JP2002110646A (ja) 2000-09-29 2002-04-12 Tokyo Electron Ltd プラズマ処理装置
JP4686867B2 (ja) 2001-02-20 2011-05-25 東京エレクトロン株式会社 プラズマ処理装置

Also Published As

Publication number Publication date
US20050191811A1 (en) 2005-09-01
US7247888B2 (en) 2007-07-24
JP2005251800A (ja) 2005-09-15

Similar Documents

Publication Publication Date Title
JP5432338B2 (ja) プラズマエッチング装置
JP2005302848A (ja) 半導体製造装置および半導体製造方法
US8941210B2 (en) Semiconductor devices having a trench isolation layer and methods of fabricating the same
US20050105243A1 (en) Electrostatic chuck for supporting a substrate
KR20210044906A (ko) 내장형 rf 차폐부를 갖는 반도체 기판 지지부들
US9011635B2 (en) Plasma processing apparatus
JP2003110021A (ja) 半導体装置の製造方法及び層間絶縁膜の形成方法
TW201326458A (zh) 成膜裝置、成膜方法及記憶媒體
KR102096119B1 (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
US11289308B2 (en) Apparatus and method for processing substrate and method of manufacturing semiconductor device using the method
US10577689B2 (en) Sputtering showerhead
JP6709293B2 (ja) 成膜装置及び成膜方法
US7247888B2 (en) Film forming ring and method of manufacturing semiconductor device
US8673789B2 (en) Method for fabricating carbon hard mask and method for fabricating patterns of semiconductor device using the same
JP5808750B2 (ja) 傾斜側壁を備える静電チャック
JP2005328049A (ja) トレンチ素子分離膜を含む半導体素子及びその製造方法
US11450545B2 (en) Capacitively-coupled plasma substrate processing apparatus including a focus ring and a substrate processing method using the same
US7696108B2 (en) Method of forming shadow layer on the wafer bevel
US20160118229A1 (en) Plasma processing apparatus
US20240136159A1 (en) Metallic Shield For Stable Tape-Frame Substrate Processing
US20070082466A1 (en) High density plasma chemical vapor deposition apparatus, operating method thereof, and method of manufacturing semiconductor device
KR101408643B1 (ko) 플라즈마 처리장치
TW202339064A (zh) 用於高階封裝的處理腔室及處理套組
JP2007180340A (ja) 半導体装置の製造装置
US20040245935A1 (en) Plasma-processing apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070628

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees