JP4336320B2 - ウエハホルダ - Google Patents

ウエハホルダ Download PDF

Info

Publication number
JP4336320B2
JP4336320B2 JP2005050064A JP2005050064A JP4336320B2 JP 4336320 B2 JP4336320 B2 JP 4336320B2 JP 2005050064 A JP2005050064 A JP 2005050064A JP 2005050064 A JP2005050064 A JP 2005050064A JP 4336320 B2 JP4336320 B2 JP 4336320B2
Authority
JP
Japan
Prior art keywords
wafer
wafer stage
outer ring
stage
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005050064A
Other languages
English (en)
Other versions
JP2006233283A (ja
JP2006233283A5 (ja
Inventor
ウィクラマナヤカ スニル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2005050064A priority Critical patent/JP4336320B2/ja
Priority to US11/307,284 priority patent/US20060281314A1/en
Priority to TW095104424A priority patent/TWI316744B/zh
Priority to KR1020060013967A priority patent/KR101089766B1/ko
Priority to EP06290313A priority patent/EP1696470A3/en
Priority to CN2006100514176A priority patent/CN1825556B/zh
Publication of JP2006233283A publication Critical patent/JP2006233283A/ja
Publication of JP2006233283A5 publication Critical patent/JP2006233283A5/ja
Application granted granted Critical
Publication of JP4336320B2 publication Critical patent/JP4336320B2/ja
Priority to US13/169,831 priority patent/US8986522B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C23C14/505—Substrate holders for rotation of the substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3417—Arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Description

本発明はウエハホルダに関し、特に、本発明は、ウエハステージと、このウエハステージを取り囲むウエハステージ外側リングとを有するとともに、プラズマ処理チャンバ、例えば斜入射スパッタリングシステムのプラズマ処理チャンバ内に設けられるウエハホルダに関する。
集積回路の製造において、物理的気相成長法（ＰＶＤ）によってＳｉウエハ上に多くの様々な膜を形成することは、欠くことができないステップの１つである。現在、例えばイオン化ＰＶＤおよび遠距離スパッタリング等のＰＶＤプロセスを行なう多くの様々な構造および方法が存在する。
斜入射スパッタリングは、ターゲットとウエハとが平行ではなく所定の角度を成して配置されるＰＶＤ技術の１つである（特許文献１）。このスパッタリング技術の利点は、極めて均一な膜を生成するという点である。この技術の欠点は、ウエハ表面上に蒸着される膜におけるエッジエクスクルージョン（以下、「ＥＥ」と称する）がウエハ縁部周囲のフィルムラッピングに影響を及ぼすという点である。これについて図５〜図９を参照しながら詳しく説明する。
斜入射スパッタリングシステムおよびこの斜入射スパッタリングシステムで採用されている従来のウエハホルダ５０の一例の断面図が図５〜図８にそれぞれ示されている。この斜入射スパッタリングシステムの処理チャンバは、真空ポート６６およびウエハ搬入／搬出ポート６７を有している。ウエハホルダ５０は、ウエハステージ５１と、ウエハステージ５１を取り囲む絶縁シールド５２と、金属外側シールド５３と、金属外側シールド５３を支持するシャフト５４と、マスキング外側リング５５とから成る。マスキング外側リング５５を上下に移動させるため、マスキング外側リング５５は、幾つかの金属ピンまたは絶縁ピン５６、一般的には３個の金属ピンまたは絶縁ピンに対して取り付けられている。図５において、絶縁ピン５６は昇降ピンコントローラ６５によって上下に移動される。
ウエハ５７がウエハステージ５１上に装着される間、マスキング外側リング５５は押し上げられる。ウエハ５７がウエハステージ５１上に配置された後、ウエハ５７の上面とマスキング外側リング５５の裏面との間の間隙が１ｍｍ未満となるまでマスキング外側リング５５が下降される。通常、マスキング外側リング５５は、その裏面がウエハ５７と接触するまでは下降されない。これは、そこまで下降させてしまうと、フラクションによりウエハ５７の表面上に粒子が生じてしまうためである。マスキング外側リング５５は、ウエハ縁部６２上を、数ミリメートルにわたって、一般的には５ｍｍ未満にわたって覆っている（図７）。この覆われた領域が図７および図８にｘ（参照符号６３で示されている）で示されている。
従来の一般的に使用されているウエハホルダの構造が図９に示されている。この構造にはマスキング外側リングが存在しない。
特開２００２−Ａ−１９４５４０号公報 特開２００２−Ａ−１１５０５１号公報
図７および図８は、図５に示される斜入射スパッタリングシステムによって膜が蒸着される際の、ターゲット５８に対して最も近いウエハ５７上の位置および最も遠いウエハ５７上の位置における成膜特性を示している。これらの位置が図６にＡ（参照符号５９で示されている），Ｂ（参照符号６０で示されている）で示されている。位置Ａ（５９）においては、図７に示されるように、スパッタリングターゲット５８からの幾つかの原子６１がウエハ５７とマスキング外側リング５５との間の空間を通過してウエハ縁部６２に蒸着する。位置Ｂ（６０）においては、図８に示されるように、原子６１が所定の角度で入ってくるため、マスキング外側リング５５の存在に起因する影がｘ（６３）よりも大きい。この影となる領域が図８においてｙ（参照符号６４で示されている）で示されている。位置Ｂ（６０）におけるこの影となる領域ｙ（６４）には膜が蒸着されない。位置Ａ（５９）および位置Ｂ（６０）におけるこれらの異なる成膜特性により、ウエハ縁部６２において膜が非常に不均一となる。また、この不均一領域は、マスキング外側リング５５によって物理的に覆われた領域であるｘ（６３）よりも大きい。
この不均一領域はｙ（６４）まで延びている場合がある。例えば、ｘ（６３）が２ｍｍとなる場合、ｙ（６４）は１０ｍｍ程度の長さになる場合があり、それにより、エッジエクスクルージョン（ＥＥ）が１０ｍｍとなる。ｘ（６３）を短くすることによりＥＥを減少させることができるが、マスキング外側リング５５が使用される限り、少なくとも５ｍｍのＥＥを得ることは難しい。これは、エッジエクスクルージョン（ＥＥ）を小さくするという半導体産業の要件、例えば２ｍｍ未満のエッジエクスクルージョン（ＥＥ）を得るという要件と比べると、かなり大きい値である。
図９に示されるようにウエハホルダにマスキング外側リング５５が採用されていない場合には、ウエハ上の全てにわたって膜が蒸着し、その結果、ＥＥがほぼゼロとなる。しかしながら、この状況においては、膜がウエハの周囲を包み込んでウエハステージ５１上に蒸着する。これによりウエハ５７の裏面が汚染される。ウエハステージ５１上における膜蒸着は望ましくない特徴である。なぜなら、時間と共に膜が次第に厚くなるからである。これにより、処理時間が長くなるにつれて、ウエハ裏面の汚染が加速、増大する。
前述した本発明のウエハホルダにおいては、ウエハステージ外側リングの上側の内径がウエハステージ上に装着されたウエハの直径よりも僅かに大きく且つウエハステージがその上に載置されるウエハの直径よりも小さい直径を有しているため、ウエハの外周とウエハステージ外側リングの内周壁との間に狭い空間が形成される。したがって、エッジエクスクルージョン（ＥＥ）を減少させることができ、例えば、ウエハステージ外側リングの上側の前述した僅かに大きい内径により、エッジエクスクルージョン（ＥＥ）を２ｍｍ未満に減らすことができる。また、ウエハの外周とウエハステージ外側リングの内周壁との間の前記狭い空間の存在により、ウエハの裏面が蒸着材料で汚染される可能性を減らすことができる。
また、ウエハステージ外側リングの上面が前記ウエハステージ上に載置されるウエハの上面よりも僅かに上側に位置しているため、図９に示されるようなウエハホルダが使用される場合に生じるウエハ裏面の汚染を防止することができる。
本発明の前述したウエハホルダにおいて、前記ウエハホルダ外側リングは異なる内径を下側に更に有していても良い。すなわち、前述した本発明のウエハホルダにおいて、ウエハステージ外側リングは２つの異なる内径を有するように変更されても良い。この場合、一方は、前記外側リングの上側にある内径であり、他方は、前記外側リングの下側にある内径である。前述したように、前記ウエハステージ外側リングの上側の前述した内径は、前記ウエハステージ上に載置されるウエハの直径よりも僅かに大きく、一方、前記ウエハステージ外側リングの下側の内径は、ウエハの直径よりも僅かに小さいが、前記ウエハステージの直径よりは僅かに大きい。
この構成において、ウエハの外周とウエハステージ外側リングの内周壁との間の前述した狭い空間は、ウエハステージの外周壁とウエハステージ外側リングの内周壁との間の狭い空間へと引き続いて延びている。
したがって、ウエハの外周とウエハステージ外側リングの内周壁との間の前記狭い空間およびウエハステージの外周壁とウエハステージ外側リングの内周壁との間の前記狭い空間の存在により、ウエハの裏面が蒸着材料によって汚染される可能性を効果的に減らすことができる。
ウエハステージ外側リングが２つの異なる内径を有し、その一方が前記外側リングの上側の内径であり、他方が前記外側リングの下側の内径である前述した本発明のウエハホルダにおいて、前記ウエハステージ外側リングは、外側リングの上側の内径を規定する一方の内周壁と外側リングの下側の内径を規定する他方の内周壁との間に形成された水平面を有するように改良されても良く、また、前記水平面は、前記ウエハステージ上に搭置されるウエハの裏面よりも下側に、ウエハの前記裏面と接触することなく位置する。
この構成においては、ウエハステージ上に搭置されるウエハの裏面と前述した水平面の上面との間の狭い隙間の存在により、ウエハの裏面が蒸着材料によって汚染される可能性を減らすことができる。
前述した本発明の任意のウエハホルダにおいて、前記ウエハステージは、その高さを調節するために２以上の別個の部分から成るように改良されても良く、それにより、前記ウエハステージの上面と前記ウエハステージ外側リングの上面との間の空間を調整できるようになっていても良い。
この構成においては、前記ウエハステージの上面と前記ウエハステージ外側リングの上面との間の空間を調整することにより、ウエハステージ外側リングの存在に起因してウエハ縁部に形成される影となる領域を調整して、エッジエクスクルージョン（ＥＥ）を減らすことが容易となる。
この構成は、ウエハステージ外側リングを上下に移動させることができるように改良されても良い。これによれば、ウエハステージ外側リングを上下に移動させることにより前記ウエハステージの上面と前記ウエハステージ外側リングの上面との間の空間を調整することで、ウエハステージ外側リングの存在に起因してウエハ縁部に形成される影となる領域を減らし、エッジエクスクルージョン（ＥＥ）を減らすことができる。
また、前記ウエハステージの高さを調整するためにウエハステージを２以上の別個の部分によって形成することもでき、上下に移動できるウエハステージ外側リングを形成することもできる。
本発明によれば、エッジエクスクルージョン（ＥＥ）を減らすことができるウエハホルダが提供される。例えば本発明のウエハホルダにおいては、エッジエクスクルージョン（ＥＥ）を２ｍｍエッジエクスクルージョン（ＥＥ）未満に減らすことができ、また、前記ウエハホルダ上に搭置されるウエハの裏面が蒸着材料で汚染される可能性を減らすことができる。
本発明のウエハホルダが斜入射スパッタ蒸着システム内に設けられる場合、ウエハ縁部でのフィルムラッピングを防止することができ、ウエハの裏面に膜が蒸着することも防止できるとともに、エッジエクスクルージョン（ＥＥ）を非常に小さく或いはゼロにすることができる。
以下に記載した実施例では、添付図面を用いて本発明の好ましい実施形態を詳細に説明する。
図１〜図３を参照しながら本発明の実施例１について説明する。図１は、本発明のウエハホルダ２５が採用される斜入射スパッタリングシステムの断面図を示している。
ウエハホルダ２５はプラズマ処理チャンバ内に配置されている。プラズマ処理チャンバにおいて、ターゲット１１およびウエハホルダ２５は互いに軸がずれており、また、図１に示されるように、ターゲット１１は、ウエハホルダ２５上に載置されるウエハ５表面に対して所定の角度を成して、処理チャンバの天井部に配置されている。ターゲット１１は処理チャンバの天井部に固定されていても良い。図示しないが、ターゲット１１は、ウエハホルダ２５上に配置されるウエハ５の表面と平行に配置されても良い。
処理チャンバは真空ポート１７およびウエハ搬入／搬出ポート１８を有している。
ウエハホルダ２５は、ウエハステージ１と、ウエハステージ１を取り囲むウエハステージ外側リング２と、絶縁ブロック３と、外側シールド４とから成る。この実施例において、絶縁ブロック３は、ウエハステージ１および外側リング２の下側に配置されてこれらを支持している。また、ウエハステージ１および外側リング２を支持している絶縁ブロック３は、円筒状の外側シールド４内に挿入されている。外側リング２はＯリング状のウエハステージ外側リングである。この実施形態において、ウエハステージ１およびウエハステージ外側リング２は、プラズマ処理チャンバ内に配置されたウエハホルダ２５の一体部分であり、ウエハホルダ２５はその中心軸を中心に回転することができる。
ウエハステージ１は、通常、例えばアルミニウム等の金属によって形成されている。ウエハステージ１の直径は、ウエハステージ１上に装着されるウエハ５の直径よりも数ミリメートル、例えば１０ｍｍ小さい。したがって、ウエハ５がウエハステージ１上に配置されると、図１〜図３に示されるようにウエハ５の外側領域がウエハステージ１の外側へと延出する。
外側リングの内径
ウエハステージ外側リング２は２つの異なる内径を有している。一方は外側リング２の上側にある内径であり、他方は外側リング２の下側にある内径である。外側リング２の上側の内径は、ウエハ５の直径よりも数ミリメートル、例えば４ｍｍ大きい。一方、外側リング２の下側の内径は、ウエハ５の直径よりも数ミリメートル、例えば３ｍｍ小さいが、ウエハステージ１の直径よりは数ミリメートル、例えば３ｍｍ大きい。すなわち、外側リング２の上側の内径はウエハ５の直径よりも大きく、一方、外側リング２の下側の内径は、ウエハ５の直径よりも小さいが、ウエハステージ１の直径よりは大きい。
外側リングの外径
ウエハステージ外側リング２の外径は、重要ではなく、一般にウエハ５の直径よりも１０〜３０ｍｍ大きい。
前述したように、外側リング２は２つの異なる内径を有しているため、外側リング２の上側の内径を規定する一方の内周壁と外側リング２の下側の内径を規定する他方の内周壁との間に水平面が存在する。この水平面の位置は、この水平面がウエハ５の裏面と物理的に接触しないように、ウエハ５の裏面よりも下側に僅かに離間して位置するように調整されることが好ましい。前記水平面とウエハ５の裏面との間の離間距離は、重要ではなく、０．２ｍｍ〜１０ｍｍの範囲にあれば良く、一般的には０．５ｍｍよりも大きい。
外側リングの上面の高さ
期待する結果を得るためには、外側リング２の上面の高さが重要となる。外側リング２の上面は、図１〜図３に示されるようにウエハ５の上面よりも僅かに上側になければならない。図２および図３に文字Ｈ（参照符号１４で示されている）で示される外側リング２の上面とウエハ５の上面との間の距離により、ウエハの縁部周囲のエッジエクスクルージョン（ＥＥ）およびラッピングフィルムが影響を受ける。この距離Ｈを１ｍｍ〜１０ｍｍの範囲内に維持することが好ましい。
外側リング２は、金属、一般的にはアルミニウムによって形成されている。外側リング２の表面には例えばＡｌ２Ｏ３等の誘電材料がコーティングされていても良い。通常、外側リング２は電気的に浮いた状態となるように構成される。しかしながら、この発明において、外側リング２の電気的状態はその意図する特性に影響を与えない。
ウエハステージ１は誘電ブロック等の絶縁ブロック３上に配置される。しかしながら、これは、この発明において意図する特性を得るための必須の要件ではない。絶縁ブロック３上にウエハステージ１を配置する唯一の理由は、必要に応じてウエハステージ１に電力を加えることにより蒸着（成膜）特性を制御するためである。
図１〜図３に示されるように、ウエハステージ１は電気的に浮いた状態にある。しかしながら、この発明において、ウエハステージ１の電気的に浮いた状態は、その意図する特性に影響を与えない。
代わりに、ウエハステージ１にＤＣ電力またはＲＦ電力を加えることにより蒸着プロセスを制御することができる。
また、蒸着（成膜）中にウエハステージ１上にウエハ５を固定するため、ウエハステージ１の表面上に静電チャック（ＥＳＣ）を設けることができる。これらの電源、ＥＳＣまたは任意の関連する電気回路は図示されていない。
ウエハステージ１の高さは、重要ではないが、１ｍｍ〜５０ｍｍの範囲で変えることができる。
さらに、ウエハステージ１を単一の材料によって形成する必要はなく、異なる材料から成る複合構成、例えば図４に示されるような金属と誘電体との組み合わせを用いることができる。図４において、ウエハステージ１は、金属ディスク２１と絶縁ディスク２０と金属ディスク１９とによって構成されている。すなわち、図４においては、ウエハステージ１が３つの別個の部分から成り、それにより、例えば絶縁ディスク２０を除去することによりウエハステージ１の高さを調整できるようになっている。また、ウエハステージ１の高さは、例えば更なる絶縁ディスクを挿入することにより調整することもできる。そのため、ウエハステージ１の上面とウエハステージ外側リング２の上面との間の空間を容易に調整することができる。
ウエハステージ１は蒸着中に加熱または冷却されても良く或いは加熱または冷却されなくても良い。ウエハステージ１の加熱または冷却機構は簡略化するため図示されていない。
外側シールド４は金属によって形成されている。外側シールド４の内径は外側リング２の外径よりも僅かに大きく、そのため、外側シールド４の内周壁と外側リング２の外周壁とが数ミリメートル離間している。また、図示しないが、絶縁ブロック３は外側シールド４の内壁まで延びていても良い。外側リング２が電気的に浮いた状態にある場合において外側リング２の電気的状態を維持するためには、外側シールド４と外側リング２との間の狭い空間６が重要である。
前述したハードウェアに加えて、ウエハホルダは３個または４個のウエハ昇降ピンを有していても良い。これらのウエハ昇降ピンは簡略化するため図示されていない。
図１〜図３に示され且つ前述したように本発明のウエハホルダ２５を採用して内部に設けられている斜入射スパッタリングシステムにおいては、ウエハ製造プロセスが例えば以下のように行なわれる。
図２および図３を参照しながら、この発明を用いて所望の特性を得るプロセスについて説明する。なお、図２および図３はそれぞれ、図１に示された位置Ａ（１５）および位置Ｂ（１６）を表わしている。
通常、このＰＶＤプロセスは、０．１Ｐａ未満の非常に低い圧力で行なわれる。これらの圧力では、スパッタ原子１２を含むガス種の平均自由行程が、ターゲット１１とウエハ５との間の距離に比べて非常に短くなる。したがって、殆ど全ての蒸着原子が図２および図３に示される角度でやってくると考えることができる。この場合、図２および図３に示される角度は、図１に示されるようにターゲット１１がウエハ５に対して配置されている角度である。
位置Ａ（１５）における蒸着
図２に示されるように、位置Ａ（１５）では、ウエハ縁部まで膜が堆積する。ターゲット１１から最も離れている位置Ａ（１５）における原子経路が矢印８で示されている。原子１２は、図１に示されるようにターゲット１１がウエハ５に対して配置されている角度でやってくる。
外側リング２の上側の内径はウエハ５の直径よりも大きいため、図２に示されるように影となる領域が全く生じない。そのため、膜をウエハの縁部に蒸着させることができるとともに、例えば２ｍｍ未満の非常に小さいエッジエクスクルージョン（ＥＥ）を位置Ａ（１５）において得ることができる。
圧力が低いと、気相衝突が非常に僅かであるため、参照符号９で示されるように気相衝突に起因して反対の角度で入ってくる原子は問題にならない。しかしながら、これを完全に排除することはできない。たとえこれらの散乱原子９の幾つかが外側リング２とウエハ５との間の狭い空間７に到達した場合であっても、これらの原子は外側リング２の内周壁上に蒸着する。
外側リング２の上側の内径を規定する一方の内周壁と外側リング２の下側の内径を規定する他方の内周壁との間にある水平面の上面と、ウエハ５の裏面との間には、間隙１０が存在する。この実施例において、間隙１０の高さは０．５ｍｍである。
この間隙１０の存在により、ウエハ５の裏面が蒸着材料で汚染されない。
また、外側リング２の上側の内径がウエハ５の直径よりも大きく且つ外側リング２の下側の内径がウエハ５の直径よりも小さいがウエハステージ１の直径よりも大きいため、図２に示されるように狭い空間７が絶縁ブロック３まで延びている。これは、外側リング２およびウエハステージ１を支持する絶縁ブロック３上に膜が蒸着されないようにするためである。その理由は、金属膜が蒸着して外側リング２とウエハステージ１とを接続してしまうと、ウエハステージ１および外側リング２の両方の電位が同じになってしまうためである。これは、蒸着を制御する手段としてウエハステージ１にＲＦまたはＤＣバイアスが与えられる場合に問題を引き起こす。
また、狭い空間７が絶縁ブロック３に至るまで延びているため、蒸着材料によってウエハ５の裏面が汚染される可能性が減る。
位置Ｂ（１６）における蒸着
位置Ｂ（１６）における蒸着プロセスが図３に示されている。
図３に示されるように、原子１２は、図１に示されるようにターゲット１１がウエハ５に対して配置されている角度でやってくる。そのため、外側リング２がウエハの縁部上に影を作る場合がある。
影の長さは、ウエハの上面に対する外側リング２の上面の高さと、外側リング２とウエハ5との間の狭い空間７の距離と、ウエハ5に対するターゲット１１の角度とによって決まる。
この実施形態において、外側リング２の上側の内径はウエハ５の直径よりも大きいので、外側リング２の存在によって生じる虞がある影の領域を減らすために図３においてＨ（参照符号１４で示されている）で示されるウエハ５の上面に対する外側リング２の上面の高さを選択することが容易となる。例えば、図３に示されるように影の部分が全く生じない高さ（Ｈ）を簡単に選択することができ、それにより、ウエハの縁部に膜を蒸着させることができ、例えば２ｍｍ未満の非常に小さいエッジエクスクルージョン（ＥＥ）を位置Ｂ（１６）において得ることができる。
圧力が低いと、気相衝突が非常に僅かであるため、参照符号９で示されるように気相衝突に起因して反対の角度で入ってくる原子は問題にならない。
たとえこれらの散乱原子９の幾つかが外側リング２とウエハ５との間の狭い空間７に到達した場合であっても、位置Ａ（１５）に関して前述したと同様に、図２に示される間隙１０の存在および絶縁ブロック３まで延びる狭い空間７の存在によりウエハ５の裏面が蒸着材料で汚染されることはなく、また、図３に示されるように狭い空間７が絶縁ブロック３まで延びているため、外側リング２およびウエハステージ１を支持する絶縁ブロック３上に膜が蒸着されることはない。
以上、添付図面を用いて本発明の好ましい実施形態および実施例を説明したが、本発明は、前述した実施形態および実施例に限定されず、添付の請求項によって規定される技術的範囲およびその均等な範囲内で様々な実施形態および実施例に変更することができる。
本発明のウエハホルダが採用されて内部に設けられている斜入射スパッタリングシステムの断面図を示している。 図１に表された位置Ａ（１５）を示す拡大断面図を示している。 図１に表された位置Ｂ（１６）を示す拡大断面図を示している。 本発明における他のウエハホルダの断面図を示している。 従来のウエハホルダが採用されて内部に設けられている斜入射スパッタリングシステムの断面図を示している。 図５に示される従来のウエハホルダの拡大断面図を示している。 図６に表された位置Ａ（５９）を示す拡大断面図を示している。 図６に表された位置Ｂ（６０）を示す拡大断面図を示している。 他の従来のウエハホルダの断面図を示している。
符号の説明
１ ウエハステージ
２ 外側リング
３ 絶縁ブロック
４ 外側シールド
５ ウエハ
６ 外側シールドと外側リングとの間の狭い空間
７ 外側リングとウエハステージとの間の狭い空間
８ 原子の経路
９ 気相衝突後に入ってくる原子の経路
１０ ウエハの裏面と外側リングとの間の間隙
１１ ターゲット
１２ 原子
１３ シャフト
１４ （高さ）Ｈ
１５ 位置Ａ
１６ 位置Ｂ
１７ 真空ポート
１８ ウエハ搬入／搬出ポート
１９ 金属ディスク
２０ 絶縁ディスク
２１ 金属ディスク
２５ ウエハホルダ
５１ ウエハステージ
５２ 絶縁誘電ブロック
５３ 金属外側シールド
５４ シャフト
５５ 金属ピンまたは絶縁ピン
５６ 昇降ピン
５７ ウエハ
５８ ターゲット
５９ 位置Ａ
６０ 位置Ｂ
６１ 原子
６２ ウエハ縁部
６３ ｘ
６４ ｙ
６５ 昇降ピンコントローラ
６６ 真空ポート
６７ ウエハ搬入／搬出ポート

Claims (7)

  1. ウエハを載置して回転可能なウエハホルダを備えると共に、ターゲットからのスパッタ原子を前記ウエハ表面に対して所定の角度を成して斜入射させるスパッタリング装置であって、
    前記ウエハホルダは、
    ウエハを載置して回転可能なウエハステージと、
    前記ウエハステージを取り囲み、前記ウエハステージと共に回転可能に構成されたウエハステージ外側リングと、を有し、
    前記ウエハステージは、その上に載置されるウエハの直径よりも小さい直径を有し、
    前記ウエハステージ外側リングは、
    前記ウエハステージ上に載置されるウエハの直径よりも大きい内径を有し、上面が前記ウエハステージ上に載置されるウエハの上面よりも上側に位置する上側部分と、
    前記ウエハの裏面よりも下側であって、当該ウエハの裏面に接触することなく位置し、前記ウエハの直径よりも小さいが前記ウエハステージの直径よりも大きい内径を有する下側部分とを有し、
    前記上側部分の上面が、前記ウエハステージに載置されるウエハの上面より高く、前記所定の角度をなして基板の径方向の外側から内側に向うスパッタ粒子の入射に対し前記上側部分の影が前記ウエハ表面に生じない高さに設定されていることを特徴とするスパッタリング装置。
  2. 前記ウエハステージ外側リングの下側部分と前記ウエハステージとの間に隙間を形成したことを特徴とする請求項１に記載のスパッタリング装置。
  3. 前記下側部分と前記ウエハの裏面との間隔は、０．２ｍｍ〜１０ｍｍの範囲であることを特徴とする請求項１に記載のスパッタリング装置。
  4. 前記ウエハステージは、その高さを調節するために２以上の別個の部分から成り、それにより、前記ウエハステージの上面と前記ウエハステージ外側リングの上面との間の空間を調整する請求項１に記載のスパッタリング装置。
  5. ターゲットからのスパッタ原子をウエハ表面に対して所定の角度を成して入射させ、ウエハを回転させた状態でスパッタリングを行う斜入射スパッタリング装置に用いられるウエハホルダであって、
    ウエハを載置して回転可能なウエハステージと、
    前記ウエハステージを取り囲み、前記ウエハステージと共に回転可能に構成されたウエハステージ外側リングと、を有し、
    前記ウエハステージは、その上に載置されるウエハの直径よりも小さい直径を有し、
    前記ウエハステージ外側リングは、
    前記ウエハステージ上に載置されるウエハの直径よりも大きい内径を有し、上面が前記ウエハステージ上に載置されるウエハの上面よりも上側に位置する上側部分と、
    前記ウエハの裏面よりも下側であって、当該ウエハの裏面に接触することなく位置し、前記ウエハの直径よりも小さいが前記ウエハステージの直径よりも大きい内径を有する下側部分とを有し、
    前記上側部分の上面が、前記ウエハステージに載置されるウエハの上面より高く、前記所定の角度をなして基板の径方向の外側から内側に向うスパッタ粒子の入射に対し前記上側部分の影が前記ウエハ表面に生じない高さに設定されていることを特徴とするウエハホルダー。
  6. ターゲットからのスパッタ原子をウエハ表面に対して所定の角度を成して入射させ、ウエハ上に膜を生成する斜入射スパッタリング方法であって、
    ウエハを載置したウエハステージを回転させ、そして
    前記ウエハステージを取り囲むウエハステージ外側リングを前記ウエハステージと共に回転させることからなり、
    前記ウエハステージは、その上に載置されるウエハの直径よりも小さい直径を有し、
    前記ウエハステージ外側リングは、
    前記ウエハステージ上に載置されるウエハの直径よりも大きい内径を有し、上面が前記ウエハステージ上に載置されるウエハの上面よりも上側に位置する上側部分と、
    前記ウエハの裏面よりも下側であって、当該ウエハの裏面に接触することなく位置し、前記ウエハの直径よりも小さいが前記ウエハステージの直径よりも大きい内径を有する下側部分とを有し、
    前記上側部分の上面が、前記ウエハステージに載置されるウエハの上面より高く、前記所定の角度をなして基板の径方向の外側から内側に向うスパッタ粒子の入射に対し前記上側部分の影が前記ウエハ表面に生じない高さに設定されていることを特徴とする斜め入射スパッタリング方法。
  7. 雰囲気の圧力を０．１Ｐａ未満として前記スパッタリングを行うことを特徴とする請求項６に記載の斜め入射スパッタリング方法。
JP2005050064A 2005-02-25 2005-02-25 ウエハホルダ Active JP4336320B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005050064A JP4336320B2 (ja) 2005-02-25 2005-02-25 ウエハホルダ
US11/307,284 US20060281314A1 (en) 2005-02-25 2006-01-30 Wafer Holder And Method Of Holding A Wafer
TW095104424A TWI316744B (en) 2005-02-25 2006-02-09 Wafer holder
KR1020060013967A KR101089766B1 (ko) 2005-02-25 2006-02-14 웨이퍼 홀더
EP06290313A EP1696470A3 (en) 2005-02-25 2006-02-24 Wafer holder and method of holding a wafer
CN2006100514176A CN1825556B (zh) 2005-02-25 2006-02-24 晶片支架
US13/169,831 US8986522B2 (en) 2005-02-25 2011-06-27 Angled sputtering physical vapor deposition apparatus with wafer holder and wafer holder for an angled sputtering physical vapor deposition apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005050064A JP4336320B2 (ja) 2005-02-25 2005-02-25 ウエハホルダ

Publications (3)

Publication Number Publication Date
JP2006233283A JP2006233283A (ja) 2006-09-07
JP2006233283A5 JP2006233283A5 (ja) 2008-09-11
JP4336320B2 true JP4336320B2 (ja) 2009-09-30

Family

ID=36190762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005050064A Active JP4336320B2 (ja) 2005-02-25 2005-02-25 ウエハホルダ

Country Status (6)

Country Link
US (2) US20060281314A1 (ja)
EP (1) EP1696470A3 (ja)
JP (1) JP4336320B2 (ja)
KR (1) KR101089766B1 (ja)
CN (1) CN1825556B (ja)
TW (1) TWI316744B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210116245A (ko) 2020-03-13 2021-09-27 도쿄엘렉트론가부시키가이샤 스퍼터 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8382942B2 (en) * 2003-03-21 2013-02-26 Tokyo Electron Limited Method and apparatus for reducing substrate backside deposition during processing
JP4705816B2 (ja) 2005-07-27 2011-06-22 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP2009260041A (ja) * 2008-04-17 2009-11-05 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および成膜装置
WO2009157341A1 (ja) 2008-06-25 2009-12-30 キヤノンアネルバ株式会社 スパッタリング装置及びその制御用プログラムを記録した記録媒体
JP6088780B2 (ja) * 2012-10-02 2017-03-01 株式会社アルバック プラズマ処理方法及びプラズマ処理装置
US20140179108A1 (en) * 2012-12-21 2014-06-26 Applied Materials, Inc. Wafer Edge Protection and Efficiency Using Inert Gas and Ring
CN105185732A (zh) * 2015-08-24 2015-12-23 沈阳拓荆科技有限公司 一种可改变晶圆表面薄膜形貌的陶瓷环
WO2020257095A1 (en) * 2019-06-18 2020-12-24 Lam Research Corporation Reduced diameter carrier ring hardware for substrate processing systems

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
JP2737961B2 (ja) 1988-11-29 1998-04-08 日本電気株式会社 スパッタ成膜装置
TW277139B (ja) * 1993-09-16 1996-06-01 Hitachi Seisakusyo Kk
US6544379B2 (en) * 1993-09-16 2003-04-08 Hitachi, Ltd. Method of holding substrate and substrate holding system
US5529657A (en) * 1993-10-04 1996-06-25 Tokyo Electron Limited Plasma processing apparatus
TW254030B (en) * 1994-03-18 1995-08-11 Anelva Corp Mechanic escape mechanism for substrate
JPH10116964A (ja) * 1996-10-09 1998-05-06 Oki Electric Ind Co Ltd 半導体装置とその製造方法およびスパッタリング装置
US6146504A (en) * 1998-05-21 2000-11-14 Applied Materials, Inc. Substrate support and lift apparatus and method
US6159299A (en) * 1999-02-09 2000-12-12 Applied Materials, Inc. Wafer pedestal with a purge ring
US6344105B1 (en) * 1999-06-30 2002-02-05 Lam Research Corporation Techniques for improving etch rate uniformity
JP4559595B2 (ja) * 2000-07-17 2010-10-06 東京エレクトロン株式会社 被処理体の載置装置及びプラズマ処理装置
JP4673478B2 (ja) 2000-10-05 2011-04-20 キヤノンアネルバ株式会社 バイアススパッタリング装置及びバイアススパッタリング方法
JP4583591B2 (ja) * 2000-12-15 2010-11-17 東京エレクトロン株式会社 処理方法及び処理装置
JP4509369B2 (ja) * 2000-12-26 2010-07-21 キヤノンアネルバ株式会社 プラズマ支援スパッタ成膜装置
US6620736B2 (en) * 2001-07-24 2003-09-16 Tokyo Electron Limited Electrostatic control of deposition of, and etching by, ionized materials in semiconductor processing
US6776849B2 (en) * 2002-03-15 2004-08-17 Asm America, Inc. Wafer holder with peripheral lift ring
US7175737B2 (en) * 2002-04-16 2007-02-13 Canon Anelva Corporation Electrostatic chucking stage and substrate processing apparatus
US7850174B2 (en) * 2003-01-07 2010-12-14 Tokyo Electron Limited Plasma processing apparatus and focus ring
US20040261946A1 (en) * 2003-04-24 2004-12-30 Tokyo Electron Limited Plasma processing apparatus, focus ring, and susceptor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210116245A (ko) 2020-03-13 2021-09-27 도쿄엘렉트론가부시키가이샤 스퍼터 장치
US11608555B2 (en) 2020-03-13 2023-03-21 Tokyo Electron Limited Sputtering apparatus

Also Published As

Publication number Publication date
JP2006233283A (ja) 2006-09-07
TWI316744B (en) 2009-11-01
CN1825556A (zh) 2006-08-30
KR20060094869A (ko) 2006-08-30
US8986522B2 (en) 2015-03-24
KR101089766B1 (ko) 2011-12-08
US20110253048A1 (en) 2011-10-20
EP1696470A3 (en) 2008-09-10
CN1825556B (zh) 2010-10-13
EP1696470A2 (en) 2006-08-30
TW200723429A (en) 2007-06-16
US20060281314A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
JP4336320B2 (ja) ウエハホルダ
US10580628B2 (en) Differentially pumped reactive gas injector
JP7061918B2 (ja) プラズマエッチング方法及びプラズマ処理装置
JP4879738B2 (ja) 温度を制御したチャンバシールドの使用によるパーティクルの低減化
US9099513B2 (en) Substrate processing apparatus, and substrate processing method
US9490166B2 (en) Apparatus and method for depositing a layer onto a substrate
US8592712B2 (en) Mounting table structure and plasma film forming apparatus
US7510634B1 (en) Apparatus and methods for deposition and/or etch selectivity
US20030066484A1 (en) Electrode cover, plasma apparatus utilizing the cover, and method of fitting the cover onto the plasma electrode
US11935728B2 (en) Apparatus and method of manufacturing a semiconductor device
JP2010027860A (ja) フォーカスリング及び基板載置台、並びにそれらを備えたプラズマ処理装置
KR20120004508A (ko) Ｐｖｄ 챔버용 스퍼터링 타겟
US6676812B2 (en) Alignment mark shielding ring without arcing defect and method for using
US6743296B2 (en) Apparatus and method for self-centering a wafer in a sputter chamber
US6176931B1 (en) Wafer clamp ring for use in an ionized physical vapor deposition apparatus
JP2001073135A (ja) 基板を処理するための装置
US20220344133A1 (en) Method for forming layer
JP7404268B2 (ja) 自己センタリング特徴を有するツーピースシャッタディスクアセンブリ
JP2005264177A (ja) スパッタリング装置およびスパッタリング装置のアッパシールド位置調整方法
CN111118457A (zh) 用于物理气相沉积的设备以及形成膜层的方法
JPH10176267A (ja) スパッタ装置
US11443925B2 (en) Substrate support and plasma processing apparatus
KR20220092963A (ko) 기판을 프로세싱하기 위한 방법들 및 장치
TW202405208A (zh) 用於減少濺鍍靶材與屏蔽之間的未對準之裝置

Legal Events

Date Code Title Description
A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20070417

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080724

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20080725

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090122

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090122

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090626

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4336320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250