CN111118457A - 用于物理气相沉积的设备以及形成膜层的方法 - Google Patents

用于物理气相沉积的设备以及形成膜层的方法 Download PDF

Info

Publication number
CN111118457A
CN111118457A CN201911043735.1A CN201911043735A CN111118457A CN 111118457 A CN111118457 A CN 111118457A CN 201911043735 A CN201911043735 A CN 201911043735A CN 111118457 A CN111118457 A CN 111118457A
Authority
CN
China
Prior art keywords
top surface
barrier structure
ring
wafer
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911043735.1A
Other languages
English (en)
Inventor
陈信良
王文志
廖家宏
陈振杰
叶奕铭
林泓霆
李永尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/653,339 external-priority patent/US20200161100A1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111118457A publication Critical patent/CN111118457A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明实施例涉及用于物理气相沉积的设备以及形成膜层的方法。本发明实施例提供一种用于PVD的设备。所述设备包含：腔室；基座，其安置于所述腔室中以容纳晶片；及环。所述环包含：环主体，其具有第一顶表面及第二顶表面；及屏障结构，其安置于所述第一顶表面与所述第二顶表面之间。所述屏障结构可进一步包含彼此分离的至少第一部分及第二部分。第二垂直距离等于或大于第一垂直距离。

Description

用于物理气相沉积的设备以及形成膜层的方法
技术领域
本发明实施例涉及物理气相沉积的设备以及形成膜层的方法。
背景技术
物理气相沉积(PVD)为用于在衬底上沉积材料薄膜的熟知工艺且通常用于制造半导体装置。PVD工艺是在高真空下在接纳衬底(例如，晶片)且含有待沉积于衬底上的固体源或材料板的腔室中实行。因此，固体源或材料板被称为PVD标靶。在PVD工艺中，PVD标靶从固体物理地转化为蒸气。标靶材料的蒸气从PVD标靶输送到衬底，其在所述处作为薄膜凝结于衬底上。
存在完成PVD的许多方法，包含蒸镀、电子束蒸镀、等离子体喷涂沉积及溅镀。目前，溅镀为完成PVD的最常用方法。在溅镀期间，在腔室中产生等离子体且将其引导到PVD标靶。由于与等离子体的高能粒子(离子)碰撞，等离子体物理地使原子或分子从PVD标靶的反应表面位移或侵蚀(溅镀)到标靶材料的蒸气中。标靶材料的经溅镀原子或分子的蒸气经由减压区输送到衬底且凝结于衬底上，而形成标靶材料的薄膜。
发明内容
本发明实施例涉及一种环，其包括：环主体，其具有第一顶表面及第二顶表面；及屏障结构，其安置于所述第一顶表面与所述第二顶表面之间，其中所述屏障结构与所述第一顶表面分离达水平距离，第一垂直距离界定于所述屏障结构与所述第一顶表面之间，第二垂直距离界定于所述屏障结构与所述第二顶表面之间，且所述第二垂直距离等于或大于所述第一垂直距离。
本发明实施例涉及一种环，其包括：环主体，其具有第一顶表面及第二顶表面；及屏障结构，其安置于所述第一顶表面与所述第二顶表面之间，其中所述屏障结构包括至少第一部分及第二部分，所述第一部分与所述第二部分分离达第一水平距离，且第一垂直距离界定于所述第一部分与所述第二部分之间。
本发明实施例涉及一种用于形成膜层的方法，其包括：在沉积设备中接纳工件，其中所述沉积设备包含腔室、安置于所述腔室中以容纳所述工件的基座及安置于所述基座上的环；溅镀安置于所述沉积设备中的标靶；及将经溅镀材料沉积到所述工件的顶表面上以形成膜层，其中所述环包括：环主体，其具有第一顶表面及第二顶表面；及屏障结构，其安置于所述第一顶表面与所述第二顶表面之间，垂直距离由所述屏障结构的顶表面及所述工件的顶表面界定，所述垂直距离介于大约0mm与大约50mm之间，且所述屏障结构在所述沉积所述溅镀材料期间更改电密度分布。
附图说明
当结合附图阅读时，从下文具体实施方式最好地理解本公开的方面。应注意，根据工业中的标准实践，各种构件不一定按比例绘制。事实上，为清楚论述起见，可任意增大或减小各种构件的尺寸。
图1是绘示根据本公开的一或多个实施例的方面的PVD设备的示意图。
图2是绘示根据本公开的一或多个实施例的方面的沉积环的示意图。
图3是绘示根据本公开的一或多个实施例的方面的沉积环的示意图。
图4是绘示根据本公开的一或多个实施例的方面的沉积环的示意图。
图5是绘示根据本公开的一或多个实施例的方面的沉积环的示意图。
图6是绘示根据本公开的一或多个实施例的方面的沉积环的示意图。
图7是绘示根据本公开的一或多个实施例的方面的沉积环的示意图。
图8是绘示根据本公开的一或多个实施例的方面的沉积环的示意图。
图9是绘示根据本公开的一或多个实施例的方面的沉积环的示意图。
图10是绘示根据本公开的一或多个实施例的方面的沉积环的示意图。
图11是根据本公开的一些实施例的用于形成膜层的方法的流程图。
图12A及12B是根据本公开的一些实施例的用于形成膜层的方法中的不同阶段的示意性视图。
图13是图12B的部分放大视图。
图14是绘示根据本公开的一或多个实施例的方面的在设备中的PVD操作期间的电子密度分布的图表。
图15是绘示根据本公开的一或多个实施例的方面的在设备中的PVD操作期间的电子密度分布的图表。
图16是绘示根据本公开的一或多个实施例的方面的在设备中的PVD操作期间的电子密度分布的图表。
具体实施方式
下文公开内容提供实施所提供标的物的不同特征的不同实施例或实例。下文描述元件及布置的特定实例以简化本公开。当然，这些仅为实例且并不意欲为限制性的。例如，在下文描述中，第一构件形成于第二构件上方或上可包含其中第一构件及第二构件经形成而直接接触的实施例，且还可包含其中额外构件可形成于第一构件与第二构件之间使得第一构件及第二构件可不直接接触的实施例。另外，本公开可在各项实例中重复元件符号及/或字母。此重复用于简化及清楚的目的，且本身并不指示所论述的各项实施例及/或配置之间的关系。
此外，为便于描述，本文中可使用空间相对术语(例如“在…下面”、“在…下方”、“下”、“在…上方”、“上”、“在…上”及类似者)来描述一个元件或构件与另一(些)元件或构件的关系，如图中绘示。除图中描绘的定向以外，空间相对术语还意欲涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转100度或成其它定向)且因此可同样解释本文中所使用的空间相对描述词。
如本文中所使用，例如“第一”、“第二”及“第三”的术语描述各种元件、组件、区、膜层及/或区段，但这些元件、组件、区、膜层及/或区段应不受这些术语限制。这些术语可仅用于区分一个元件、组件、区、膜层或区段与另一元件、组件、区、膜层或区段。除非上下文清楚指示，否则例如“第一”、“第二”及“第三”的术语在本文中使用时并不暗示序列或顺序。
PVD为用于在衬底(即，晶片)上形成薄膜的适当的且广泛使用的工艺。通常，执行PVD操作的设备包含腔室及工艺套件。腔室可包含腔室壁及基座，且工艺套件可放置于腔室内以防止腔室组件(例如腔室壁及基座)上的非期望材料沉积。
通常，工艺套件包含沉积环。沉积环安置于基座上。晶片可被安置于基座上，且晶片的边缘可在沉积环的至少一部分上方。在于晶片上形成(例如但不限于)膜层的PVD工艺期间，可能发生被辨识为电弧的问题。电弧可能是由例如晶片的表面上方的污染物或残留物的因素引起。发现污染物或残留物可能引起局部电荷累积，且因此用作潜在电弧源。当经由等离子体中的电子或离子建立从晶片(即，存在残留物的处)到标靶的路径时，产生电弧。PVD期间的电弧可能引起晶片上的标靶材料的局部较厚沉积。例如，不想要的局部较厚膜层可形成于晶片边缘上方。
在一些对照实施例中，可执行额外清洁操作以在PVD操作之前移除充当潜在电弧源的残留物。此方法可减轻电弧问题，但降低总生产量且增大工艺成本。在其它对照实施例中，延长PVD操作期间的脱气时间或提高PVD操作期间的脱气温度以减轻电弧问题，但降低PVD操作生产量且增大能量消耗。在其它对照实施例中，降低放电功率以减少电荷累积，但此方法遭受降低的PVD生产量。总的来说，尽管设备设计者已试图通过进行上述修改来防止PVD操作期间的电弧问题，但这些方法皆无法在不增大工艺时间、能量消耗及成本或不降低总生产量的情况下有效地减少电弧。
因此，本公开提供一种用于在不降低PVD生产量、增大工艺成本或增大能量消耗的情况下减轻电弧问题的PVD设备。在一些实施例中，提供包含屏障结构的沉积环。沉积环的屏障结构能够更改电子密度分布，使得可未经由等离子体中的电子或离子来形成从晶片(例如，存在残留物的处或晶片边缘)到标靶的路径。因此，即使晶片上方存在残留物，仍可减轻电弧。
图1是绘示根据本公开的一或多个实施例的方面的PVD设备100的示意图。将明白，尽管设备被绘示为具有特定于PVD工艺的组件，但所揭示设备的方面可应用于利用等离子体的任何类型的处理操作。例如，所揭示方面可应用于等离子体辅助化学气相沉积(PECVD)操作或但等离子体蚀刻操作。
参考图1，PVD设备100包含腔室壁102、安置于腔室壁102内的等离子体源104、基座110、标靶130及工艺套件140。腔室壁102可为真空密闭的不锈钢腔室主体，且腔室106围封于腔室壁102内。等离子体源104经配置以将等离子体提供到腔室106。在一些实施例中，等离子体源104可包含定位于腔室106外部的上游源，如图1中展示。在一些替代实施例中，等离子体源104可定位于腔室106内。基座110(也称为晶片载物台或衬底支撑件)安置于腔室壁102内用于支撑及容纳待处理工件，例如晶片。在一些实施例中，基座110可包含静电卡盘(ESC)112及/或加热器(未展示)。在一些实施例中，RF偏压电源114可耦合到基座110以诱发工件上的负DC偏压。在其它实施例中，基座110可接地或保持电浮动。在一些实施例中，PVD设备100进一步包含展示当前沉积操作的所需操作参数的通信接口(未展示)，例如监测器。
参考图1，标靶130可具有溅镀表面。电力供应器132可电连接到标靶130。在本公开的各项实施例中，电力供应器132为DC供应器、RF电力供应器或DC-RF电力供应器。标靶130由预先确定沉积到晶片120上的金属或金属合金构成。标靶130可由任何适合且适当源材料组成，包含例如但不限于镍(Ni)、镍铂(Ni Pt)合金、镍钛(Ni Ti)合金、钴(Co)、铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、氧化铟锡(ITO)、硫化锌-二氧化硅(ZnS-SiO2)、金(Au)、银(Ag)及其它贵金属。
仍参考图1，工艺套件140可放置于腔室壁102内以防止材料沉积于腔室组件(例如腔室壁102及基座110)上。明确地说，工艺套件140包含第一环150或151、第二环160及壁罩170。在一些实施例中，第一环150或151可为沉积环150/151，且可包含围绕基座110的环形带。第二环160(例如盖环160，也称为夹环)可至少部分覆盖沉积环150。在一些实施例中，当在加热器与基座110之间施加正气压使得热可有效率地从加热器传导到晶片120时，盖环160将晶片120保持于基座110上的适当位置。盖环160所伺服的另一功能是容许预定氩气流从晶片120下方泄漏到腔室106中。盖环160经构造具有具定向切口的环形形状以匹配晶片的平坦侧。如图1中展示，壁罩170在盖环160与腔室壁102之间形成密封以减少由从标靶130溅镀的颗粒造成的腔室壁102的污染物。
壁罩170有助于防止或最小化标靶材料膜沉积于腔室壁102的内表面上。壁罩170可包含：环形附接部分，其安装到腔室壁102；环形垂直部分，其从附接部分向下延伸；环形水平部分，其从垂直部分向内延伸。
如图1中展示，沉积环150或151可安置于基座110上且可至少部分由盖环160覆盖。
请参考图2到5，其为绘示根据本公开的一或多个实施例的方面的沉积环的示意图。如图2及3中展示，沉积环150包含：环主体152，其具有第一顶表面154a及第二顶表面154b；及屏障结构156，其安置于第一顶表面154a与第二顶表面154b之间。在一些实施例中，环主体152的最内表面153(其为环形表面)可与静电卡盘(ESC)112或基座110接触，但本公开不限于此。在一些实施例中，第一顶表面154a为耦合到最内表面153的环形表面，屏障结构156为围绕第一顶表面154a的环形结构，且第二顶表面154b为围绕第一顶表面154a及屏障结构156的环形表面。在一些实施例中，环主体152及屏障结构156为单片的。在一些实施例中，环主体152与屏障结构156包含相同材料，例如导电材料。环主体152及屏障结构156可包含例如但不限于不锈钢，但本公开不限于此。在一些实施例中，绝缘膜158安置于屏障结构156上方，如图3中展示。在一些实施例中，绝缘膜158包含氧化铝(AlXOY)或氮化铝(AlXNY)，但本公开不限于此。另外，环主体152的底部可具有阶梯高度(如图2中展示)以有助于将环主体152固定于基座110上方，但本公开不限于此。在其它实施例中，尽管未展示，但环主体152的底部可具有平坦表面。
屏障结构156与第一顶表面154a分离达水平距离DH，水平距离DH界定于屏障结构156的面向第一顶表面154a的垂直侧壁与环主体152的耦合到第一顶表面154a且面向屏障结构156的垂直壁之间，如图2中展示。在其它实施例中，当屏障结构156包含绝缘膜158时，水平距离DH界定于绝缘膜158的面向第一顶表面154a的垂直表面与环主体152的耦合到第一顶表面154a且面向屏障结构156的垂直壁之间，如图3到5中展示。在一些实施例中，水平距离DH大于0。
如图2到5中展示，在一些实施例中，第一垂直距离DV1界定于屏障结构156的顶表面与环主体152的第一顶表面154a之间，且第二垂直距离DV2界定于屏障结构156的顶表面与环主体152的第二顶表面154b之间，如图2中展示。在一些实施例中，当屏障结构156包含绝缘膜158时，顶表面为绝缘膜158的表面。因此，第一垂直距离DV1界定于屏障结构156的绝缘膜158的顶表面与环主体152的第一顶表面154a之间，且第二垂直距离DV2界定于屏障结构156的绝缘膜158的顶表面与环主体152的第二顶表面154b之间，如图3到5中展示。
在一些实施例中，环主体152的第一顶表面154a与第二顶表面154b彼此不共面。例如，第一顶表面154a高于第二顶表面154b，如图2及3中展示。在一些实施例中，第一垂直距离DV1与第二垂直距离DV2彼此不同，如图2及3中展示。在一些实施例中，第一垂直距离DV1及第二垂直距离DV2两者大于0，且第二垂直距离DV2大于第一垂直距离DV1，如图2及3中展示。另外，凹槽159可安置于屏障结构156与第一顶表面154a之间。可修改屏障结构156或凹槽159的形状。经修改形状也包含于本公开的范围内。
在一些实施例中，环主体152的第一顶表面154a与第二顶表面154b彼此共面，如图4中展示。在一些实施例中，第一垂直距离DV1与第二垂直距离DV2是相同的，如图4中展示。在这些实施例中，第一垂直距离DV1及第二垂直距离DV2两者大于0。另外，凹槽159可安置于屏障结构156与第一顶表面154a之间。可修改屏障结构156或凹槽159的形状。经修改形状也包含于本公开的范围内。
参考图5，在一些实施例中，环主体152的第一顶表面154a与第二顶表面154b彼此不共面。例如，第一顶表面154a高于第二顶表面154b，如图5中展示。在一些实施例中，屏障结构156的顶表面或绝缘膜158的顶表面与环主体152的第一顶表面154a共面。因此，第一垂直距离DV1等于0。在这些实施例中，第一垂直距离DV1与第二垂直距离DV2彼此不同。如图5中展示，第二垂直距离DV2大于第一垂直距离DV1。
参考图6到10，在一些实施例中，工艺套件140可包含沉积环151。如图6到10中展示，沉积环151包含：环主体152，其具有第一顶表面154a及第二顶表面154b；及屏障结构156a、156b，其安置于第一顶表面154a与第二顶表面154b之间。在一些实施例中，屏障结构包含至少第一部分156a及第二部分156b。在其它实施例中，屏障结构156a、156b可包含两个以上部分。在一些实施例中，第一顶表面154a为环形表面，且屏障结构的第一部分156a为围绕第一顶表面154a的环形部分，屏障结构的第二部分156b为围绕第一部分156a的环形部分，且第二顶表面154b为围绕第一顶表面154a及屏障结构156a、156b的环形表面。在一些实施例中，环主体152及屏障结构156a、156b为单片的。在一些实施例中，环主体152与屏障结构156a、156b包含相同材料，例如导电材料。环主体152及屏障结构156a、156b可包含(例如但不限于)不锈钢(如图6到10中展示)，但本公开不限于此。在一些实施例中，绝缘膜158安置于屏障结构的第一部分156a及第二部分156b上，如图7到10中展示。在一些实施例中，绝缘膜158包含AlXOY或AlXNY，但本公开不限于此。应注意，在一些实施例中，绝缘膜158安置或涂覆于第一部分156a及第二部分156b两者上，如图7到10中展示。在其它实施例中，绝缘膜158可仅安置于第一部分156a上。在其它实施例中，绝缘膜158可仅安置于第二部分156b上。
在一些实施例中，第一部分156a与第二部分156b彼此分离达第一水平距离DHa，第一水平距离DHa是由第一部分156a的面向第二部分156b的垂直侧壁及第二部分156b的面向第一部分156a的垂直侧壁界定，如图6中展示。此外，环主体152的第一顶表面154a与屏障结构的第一部分156a分离达第二水平距离DHb，第二水平距离DHb界定于第一部分156a的面向第一顶表面154a的垂直侧壁与环主体152的经耦合到第一顶表面154a且面向第一部分156a的垂直壁之间，如图6中展示。在一些实施例中，当第一部分156a及第二部分156b包含绝缘膜158时，第一水平距离DHa界定于第一部分156a上的绝缘膜158的面向第二部分156b的垂直表面与第二部分156b上的绝缘膜158的面向第一部分156a的垂直表面之间，如图7到10中展示。此外，第二水平距离DHb界定于在第一部分156a上(且面向第一顶表面154a)的绝缘膜158中的垂直表面与环形主体152的耦合到第一顶表面154a(且面向第一部分156a)的垂直壁之间，如图7到10中展示。第一水平距离DHa及第二水平距离DHb两者大于0。在一些实施例中，第一水平距离DHa与第二水平距离DHb相同。
如图6中展示，在一些实施例中，第一垂直距离DVa界定于第一部分156a的顶表面与第二部分156b的顶表面之间，第二垂直距离DVb界定于环主体152的第一顶表面154a与屏障材料的第一部分156a的顶表面之间，且第三垂直距离DVc界定于环主体152的第一顶表面154a与屏障材料的第二部分156b的顶表面之间。第三垂直距离DVc可为第一垂直距离DVa与第二垂直距离DVb的总和。在一些实施例中，当屏障结构156的第一部分156a及第二部分156b包含绝缘膜158时，顶表面为绝缘膜158的表面，如图7到10中展示。因此，第一垂直距离DVa界定于第一部分156a上的绝缘膜158的顶表面与第二部分156b上的绝缘膜158的顶表面之间，第二垂直距离DVb界定于第一部分156a上的绝缘膜158的顶表面与环主体152的第一顶表面154a之间，且第三垂直距离DVc界定于屏障结构的第二部分156b上的绝缘膜158与环主体152的第一顶表面154a之间，如图7到10中展示。
在一些实施例中，第一顶表面154a与第二顶表面154b彼此不共面。例如，第一顶表面154a高于第二顶表面154b，如图6到8中展示。在一些实施例中，第一垂直距离DVa与第二垂直距离DVb相同，如图6及7中展示。在其它实施例中，第一垂直距离DVa与第二垂直距离DVb彼此不同。例如，第二垂直距离DVb大于第一垂直距离DVa，如图8中展示。在其它实施例中，第二垂直距离DVb可小于第一垂直距离DVa，但未展示此布置。在一些实施例中，第一垂直距离DVa及第二垂直距离DVb两者大于0，如图6到8中展示。另外，凹槽159a可安置于第一部分156a与第二部分156b之间，且凹槽159b可安置于第一部分156a与第一顶表面154a之间。可修改屏障结构的第一部分156a及第二部分156b或凹槽159a及159b的形状。经修改形状也包含于本公开的范围内。
在一些实施例中，第一顶表面154a与第二顶表面154b彼此齐平，如图9及10中展示。在一些实施例中，第一垂直距离DVa与第二垂直距离DVb相同，如图9中展示。在其它实施例中，第一垂直距离DVa大于第二垂直距离DVb，如图10中展示。在其它实施例中，第二垂直距离DVb可大于第一垂直距离DVa，但未展示此布置。
请参考图11到13，其中图11是根据本公开的一些实施例的用于形成膜层的方法的流程图。图12A及12B是根据本公开的一些实施例的用于形成膜层的方法中的不同阶段的示意性视图，且图13是图12B的部分放大视图。在一些实施例中，提供用于形成膜层的方法20。方法20可包含操作202、204及206。
参考图12A，在一些实施例中，在操作202中，在沉积设备(例如上述PVD设备100)中接纳工件，例如晶片120。晶片120可经由晶片端口(未展示)定位于腔室106中。在一些实施例中，将放置于基座110上的晶片120升高到操作位置，其中加热器触碰工艺套件140的盖环160，如图12B中展示。在一些实施例中，晶片120的底表面可与沉积环150的环主体152的第一顶表面154a接触，如图13中展示。应注意，尽管在图12A、图12B及图13中绘示沉积环150，但所属领域的技术人员将容易认识到，可在一些实施例中使用沉积环151(尽管未展示)。
参考图12B及13，在操作204中，溅镀标靶130。如上所述，标靶130由预先确定沉积到晶片120上的金属或金属合金构成。在一些实施例中，可引入等离子体以撞击标靶130的表面，标靶130的表面可通过电力供应器132电偏压。可从标靶130产生原子、分子及/或离子。在一些实施例中，将腔室106内的压力调整到所要压力。将反应气体(例如氩气(Ar)或氮气(Ni))引入到腔室106中，直到达到点燃等离子体的最佳条件，且可开启等离子体源104以点燃等离子体。等离子体中的离子(例如Ar或N离子)加速且离子撞击标靶130。因此，溅镀标靶130且在操作206中将经溅镀材料沉积到晶片120的顶表面上以形成膜层。在操作204及206中，屏障结构156可在沉积溅镀材料期间更改电子密度分布，如图14到16中将描述。
仍参考13，在一些实施例中，由晶片120的边缘及屏障结构156界定的水平距离DHW介于大约0.01mm与大约10mm之间。在一些对照实施例中，当水平距离DHW小于0.01mm时，屏障结构156可能过于靠近晶片120的边缘而无法更改电子密度分布。在一些对照实施例中，当水平距离DHW大于10mm时，由屏障结构156提供的更改可能过于远离晶片120而无法产生足够差异。在一些实施例中，由屏障结构156的顶表面及晶片120的顶表面界定的垂直距离DVW介于大约0mm与大约50mm之间。在一些实施例中，屏障结构156的顶表面可高于晶片120的顶表面。在其它实施例中，屏障结构156的顶表面可低于晶片120的顶表面。因此，屏障结构156的顶表面与晶片120的顶表面之间的垂直距离DVW可介于大约0mm与大约50mm之间。在一些对照实施例中，当屏障结构156的顶表面与晶片120的顶表面之间的垂直距离大于50mm时，屏障结构156可能无法更改电子密度分布。在一些对照实施例中，当屏障结构156的顶表面与晶片120的顶表面之间的垂直距离大于50mm时，屏障结构156可能阻碍材料沉积。在一些实施例中，当绝缘膜158涂覆于屏障结构156(包含第一部分156a及/或第二部分156b)上时，垂直距离DVW可由绝缘膜158的顶表面及晶片120的顶表面界定，且绝缘膜158的顶表面与晶片120的顶表面之间的距离可介于大约-50mm与大约50mm之间，但本公开不限于此。
图14是绘示根据本公开的一或多个实施例的方面的在设备100中的PVD操作期间的电子密度分布的图表。应注意，为清楚的目的，从图14省略绝缘膜158。在其中未采用屏障结构156的一些对照实施例中，晶片边缘周围的电子密度可大于0.5x 1015m-3。在其中采用具有与环主体152的第一顶表面154a共面的顶表面的屏障结构156的一些实施例中，更改等离子体中的电子密度分布。另外，屏障结构156的顶表面低于晶片120的顶表面。例如，晶片边缘周围的电子密度可从0.5x 1015m-3减小到小于0.3x 1015m-3，但本公开不限于此。在一些实施例中，晶片边缘周围的电子密度减小超过20％，但本公开不限于此。显然，因为电子密度减小，电弧的发生率降低。
图15是绘示根据本公开的一或多个实施例的方面的在设备100中的PVD操作期间的电子密度分布的图表。应注意，为清楚的目的，从图15省略绝缘膜158。在其中未采用屏障结构156的一些对照实施例中，晶片边缘周围的电子密度可大于0.5x 1015m-3。在其中采用具有高于第一顶表面154a的顶表面的屏障结构156的一些实施例中，更改等离子体中的电子密度分布。另外，屏障结构156的顶表面高于晶片120的顶表面。例如，晶片边缘周围的电子密度可从0.5x 1015m-3减小到小于0.3x 1015m-3，但本公开不限于此。可发现，具有较大电子密度(例如，大于0.3x 1015m-3的电子密度)的等离子体的一部分被推离晶片边缘。在一些实施例中，晶片边缘周围的电子密度减小超过30％，但本公开不限于此。显然，因为电子密度减小，电弧的发生率降低。
图16是绘示根据本公开的一或多个实施例的方面的在设备100中的PVD操作期间的电子密度分布的图表。应注意，为清楚的目的，从图16省略绝缘膜158。如上所述，在其中未采用屏障结构的一些对照实施例中，晶片边缘周围的电子密度可大于0.5x 1015m-3。在一些实施例中，当采用包含第一部分156a及第二部分156b的屏障结构时，更改等离子体中的电子密度分布。例如，晶片边缘周围的电子密度可从0.5x 1015m-3减小到小于0.3x 1015m-3，但本公开不限于此。可发现，具有较大电子密度(例如，大于3x 1015m-3的电子密度)的等离子体的一部分被第一部分156a及第二部分156b推离晶片边缘。在一些实施例中，晶片边缘周围的电子密度减小超过30％，但本公开不限于此。显然，因为电子密度减小，电弧的发生率降低。
如图14到16中展示，因为通过沉积环150的屏障结构156或沉积环151的屏障结构(即，第一部分156a及第二部分156b)更改等离子体的电子密度分布，所以晶片边缘周围的电子密度减小且因此电弧的发生率降低。因此，减轻电弧问题。
因此，不需要调整PVD操作或参数以便避免电弧问题。换句话说，操作得以简化。此外，可在未降低PVD生产量或增大能量消耗的情况下减轻电弧问题。在一些实施例中，因为沉积环150及151有效地减轻电弧问题，所以可省略移除晶片120上方的残留物的额外清洁工艺，且因此可增大总生产量且可降低工艺成本。
本公开提供一种用于在不降低PVD生产量、增大工艺成本或增大能量消耗的情况下减轻电弧问题的PVD设备。在一些实施例中，提供包含屏障结构的沉积环。沉积环的屏障结构能够更改电子密度分布且因此降低晶片边缘周围的等离子体的电子密度。因此，可降低电弧的发生率。换句话说，尽管晶片边缘上方仍存在残留物，但电弧问题得以缓解。
在一些实施例中，提供一种环。所述环包含：环主体，其具有第一顶表面及第二顶表面；及屏障结构，其安置于所述第一顶表面与所述第二顶表面之间。在一些实施例中，所述屏障结构与所述第一顶表面分离达水平距离。第一垂直距离界定于所述屏障结构与所述第一顶表面之间，且第二垂直距离界定于所述屏障结构与所述第二顶表面之间。在一些实施例中，所述第二垂直距离等于或大于所述第一垂直距离。
在一些实施例中，提供一种PVD设备。所述设备包含腔室、安置于所述腔室中以容纳晶片的基座及环。所述环包含：环主体，其具有第一顶表面及第二顶表面；及屏障结构，其安置于所述第一顶表面与所述第二顶表面之间。
在一些实施例中，提供一种用于形成膜层的方法。所述方法包含以下操作。在沉积设备中接纳工件。在一些实施例中，所述沉积设备包含腔室、安置于所述腔室中以容纳所述工件的基座及安置于所述基座上的环。所述环包含：环主体，其具有第一顶表面及第二顶表面；及屏障结构，其安置于所述第一顶表面与所述第二顶表面之间。垂直距离由所述屏障结构的顶表面及所述工件的顶表面界定。在一些实施例中，所述垂直距离介于大约0mm与大约50mm之间。溅镀安置于所述沉积设备中的标靶。将经溅镀材料沉积到所述工件的顶表面上以形成膜层。在一些实施例中，所述屏障结构在沉积所述溅镀材料期间更改电密度分布。
前文概述数种实施例的特征以使得所属领域的技术人员可更好地理解本公开的方面。所属领域的技术人员应明白，其可容易使用本公开作为设计或修改其它工艺及结构的基础以实行本文中所介绍的实施例的相同目的及/或实现相同优点。所属领域的技术人员还应认识到，这些等效构造不背离本公开的精神及范围，且其可在不背离本公开的精神及范围的情况下在本文中进行各种改变、置换及更改。
符号说明
20 方法
100 物理气相沉积(PVD)设备
102 腔室壁
104 等离子体源
106 腔室
110 基座
112 静电卡盘(ESC)
114 RF偏压电源
120 晶片
130 标靶
132 电力供应器
140 工艺套件
150 第一环/沉积环
151 第一环/沉积环
152 环主体
153 最内表面
154a 第一顶表面
154b 第二顶表面
156 屏障结构
156a 屏障结构/第一部分
156b 屏障结构/第二部分
158 绝缘膜
159 凹槽
159a 凹槽
159b 凹槽
160 第二环/盖环
170 壁罩
202 操作
204 操作
206 操作
DH 水平距离
DHa 第一水平距离
DHb 第二水平距离
DHW 水平距离
DV1 第一垂直距离
DV2 第二垂直距离
DVa 第一垂直距离
DVb 第二垂直距离
DVc 第三垂直距离
DVW 垂直距离

Claims (1)

1.一种环，其包括：
环主体，其具有第一顶表面及第二顶表面；及
屏障结构，其安置于所述第一顶表面与所述第二顶表面之间，
其中所述屏障结构与所述第一顶表面分离达水平距离，第一垂直距离界定于所述屏障结构与所述第一顶表面之间，第二垂直距离界定于所述屏障结构与所述第二顶表面之间，且所述第二垂直距离等于或大于所述第一垂直距离。
CN201911043735.1A 2018-10-31 2019-10-30 用于物理气相沉积的设备以及形成膜层的方法 Pending CN111118457A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753519P 2018-10-31 2018-10-31
US62/753,519 2018-10-31
US16/653,339 US20200161100A1 (en) 2018-10-31 2019-10-15 Apparatus for physical vapor deposition and method for forming a layer
US16/653,339 2019-10-15

Publications (1)

Publication Number Publication Date
CN111118457A true CN111118457A (zh) 2020-05-08

Family

ID=70495477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911043735.1A Pending CN111118457A (zh) 2018-10-31 2019-10-30 用于物理气相沉积的设备以及形成膜层的方法

Country Status (1)

Country Link
CN (1) CN111118457A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115074679A (zh) * 2021-03-11 2022-09-20 台湾积体电路制造股份有限公司 形成半导体结构的方法和物理气相沉积装置及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115074679A (zh) * 2021-03-11 2022-09-20 台湾积体电路制造股份有限公司 形成半导体结构的方法和物理气相沉积装置及方法

Similar Documents

Publication Publication Date Title
KR100517474B1 (ko) 플라즈마리액터에서의전기적플로팅실드
US20220344133A1 (en) Method for forming layer
US6416634B1 (en) Method and apparatus for reducing target arcing during sputter deposition
EP0859070B1 (en) Coating of inside of vacuum chambers
US8986522B2 (en) Angled sputtering physical vapor deposition apparatus with wafer holder and wafer holder for an angled sputtering physical vapor deposition apparatus
US9224582B2 (en) Apparatus and method for depositing electrically conductive pasting material
US10113228B2 (en) Method for controlling semiconductor deposition operation
JP3737363B2 (ja) 不均一性補償を伴う表面の物理的気相処理
US6676812B2 (en) Alignment mark shielding ring without arcing defect and method for using
US5705042A (en) Electrically isolated collimator and method
JPH10212573A (ja) 均一な低粒子堆積を生成するイオン化ｐｖｄソース
US20210351024A1 (en) Tilted magnetron in a pvd sputtering deposition chamber
TW202016333A (zh) 具改善底部覆蓋率之鎢膜的高功率脈衝磁控管濺射物理氣相沉積
CN111118457A (zh) 用于物理气相沉积的设备以及形成膜层的方法
US6258219B1 (en) Two-step deposition process for preventing arcs
JPH06136527A (ja) スパッタリング用ターゲットおよびそれを用いたスパッタリング装置とスパッタリング法
US10566177B2 (en) Pulse shape controller for sputter sources
JP6871067B2 (ja) スパッタリング装置
US20140110248A1 (en) Chamber pasting method in a pvd chamber for reactive re-sputtering dielectric material
JP2013147711A (ja) 気相成長装置
US10597785B2 (en) Single oxide metal deposition chamber
TWI417407B (zh) 通氣槽改良之濺鍍靶材組成件及含有此濺鍍靶材組成件之裝置
US20240105425A1 (en) Substrate processing apparatus and method of processing substrate by using the same
US20240203683A1 (en) Grid surface conditioning for ion beam system
KR20210118157A (ko) 성막 장치 및 성막 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200508

WD01 Invention patent application deemed withdrawn after publication