CN115074679A - 形成半导体结构的方法和物理气相沉积装置及方法 - Google Patents
形成半导体结构的方法和物理气相沉积装置及方法 Download PDFInfo
- Publication number
- CN115074679A CN115074679A CN202110263026.5A CN202110263026A CN115074679A CN 115074679 A CN115074679 A CN 115074679A CN 202110263026 A CN202110263026 A CN 202110263026A CN 115074679 A CN115074679 A CN 115074679A
- Authority
- CN
- China
- Prior art keywords
- vapor deposition
- cover ring
- physical vapor
- vertical portion
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
一种形成半导体结构的方法和物理气相沉积装置及方法,物理气相沉积装置包含腔室、基座、盖环以及屏障。基座设置于腔室的底部。盖环环绕基座并与基座电性绝缘。屏障环绕物理气相沉积装置的腔室壁。屏障包含第一垂直部分、第二垂直部分以及水平部分。第一垂直部分与物理气相沉积装置的腔室壁平行,盖环位于第一垂直部分与基座之间,其中第一垂直部分与盖环的外侧壁间隔约2.3毫米至约2.7毫米之间。第二垂直部分位于盖环下方,其中第二垂直部分的顶端实质上接触盖环。水平部分位于该盖环下方并连接第一垂直部分的第一底端和第二垂直部分的第二底端。
Description
技术领域
本揭露是有关于一种物理气相沉积装置、沉积薄膜的方法以及形成半导体结构的方法。
背景技术
物理气相沉积(physical vapor deposition,PVD)是用于在基板上沉积材料薄膜的熟知制程且通常用于制造半导体器件。物理气相沉积制程是在高真空下在接纳基板(例如,晶圆)且含有待沉积于基板上的一固体源或材料板的腔室中实行。因此,固体源或材料板被称为物理气相沉积靶材。在物理气相沉积制程中,物理气相沉积靶材从固体物理性地转化为气体。靶材的气体自物理气相沉积靶材输送至基板,其在此处作为一薄膜沉积于基板上。
实现物理气相沉积的许多方法,包含蒸镀、电子束蒸镀、电浆喷涂沉积及溅镀。目前,溅镀为实现物理气相沉积的最常用方法。在溅镀期间,在腔室中产生电浆且将其引导至物理气相沉积靶材。由于与电浆的高能粒子(离子)碰撞,电浆物理性地使原子或分子自物理气相沉积靶材的反应表面位移或侵蚀(溅镀)至靶材的气体中。靶材的经溅镀原子或分子的气体透过一减压区输送至基板且沉积于基板上,而形成含有靶材的薄膜。
发明内容
本揭露的一态样是提供一种物理气相沉积装置包含腔室、基座、盖环以及屏障。基座设置于腔室内的底部。盖环环绕基座并与基座电性绝缘。屏障环绕物理气相沉积装置的腔室壁。屏障包含第一垂直部分、第二垂直部分以及水平部分。第一垂直部分与物理气相沉积装置的腔室壁平行,盖环位于第一垂直部分与基座之间,其中第一垂直部分与盖环的外侧壁侧壁间隔第一距离,第一距离介于2.3毫米至2.7毫米之间。第二垂直部分位于盖环下方,其中第二垂直部分的顶端接触盖环。水平部分位于该盖环下方并连接第一垂直部分的第一底端和第二垂直部分的第二底端。
本揭露的另一态样是提供一种沉积薄膜的方法,包含以下操作。在物理气相沉积装置中接纳一晶圆。通过气体通道引入制程气体,且制程气体由基座下方流经盖环的凹口并通过屏障与盖环的外侧壁之间的一通道,而向上流入腔室。输送能量至腔室中以使制程气体形成电浆,其中所述能量是由射频源和直流源提供。使电浆轰击物理气相沉积装置内的靶材。沉积一薄膜至晶圆的表面上。
本揭露的又一态样是提供一种形成半导体结构的方法,包含以下操作。沉积介电层于下层结构上。形成开口贯穿介电层。形成功函数层于开口中。在物理气相沉积装置中沉积第一钴薄膜层于开口中,且第一钴薄膜层位于功函数层上,其中沉积第一钴薄膜层包含使一制程气体流经屏障与盖环间的空隙的一流量介于400sccm至450sccm之间。形成第二钴薄膜层覆盖第一钴薄膜层及开口的侧壁。形成第三钴薄膜覆盖第二钴薄膜层。
附图说明
当结合随附附图进行阅读时,本揭露发明实施例的详细描述将能被充分地理解。应注意,根据业界标准实务,各特征并非按比例绘制且仅用于图示目的。事实上,出于论述清晰的目的,可任意增加或减小各特征的尺寸。在说明书及附图中以相同的标号表示相似的特征。
图1绘示根据本揭露某些实施例的物理气相沉积装置的示意图;
图2A绘示根据本揭露某些实施例的屏障与盖环的立体示意图;
图2B绘示图2A沿剖线A-A’的剖面示意图;
图2C绘示图2B区域R的局部放大图;
图2D、图2E及图2F绘示根据本揭露各种实施例的第一距离与电荷的分布关系图;
图2G绘示根据本揭露另一实施例的图2B中区域R的局部放大图;
图3绘示根据本揭露某些实施例的物理气相沉积装置在制程期间的示意图;
图4绘示根据本揭露某些实施方式的沉积薄膜的方法的流程图;
图5、图6、图7及图8绘示根据本揭露某些实施方式的沉积薄膜的方法中不同阶段的剖面示意图;
图9绘示根据本揭露某些实施方式的形成半导体结构的方法的流程图;
图10、图11、图12、图13、图14、图15及图16绘示根据本揭露某些实施方式的形成半导体结构的方法中不同阶段的剖面示意图。
【符号说明】
100:物理气相沉积装置
102:腔室壁
104:腔室
110:基座
112:支撑柱
120:盖环
122:凹口
124:底角
130:屏障
132:第一垂直部分
134:第二垂直部分
136:水平部分
138:附接部分
140:接地圈
150:沉积环
160:靶材
170:电源供应器
180:泵
190:气体通道
210:电弧侦测元件
30:方法
310:操作
320:操作
330:操作
340:操作
350:操作
410:晶圆
420:薄膜
510:电浆
60:方法
610:操作
620:操作
630:操作
640:操作
650:操作
660:操作
710:下层结构
720:介电层
730:开口
740:功函数层
750:第一钴薄膜层
760:第二钴薄膜层
770:第三钴薄膜层
810:金属栅极
A-A’:剖线
D1:第一距离
R:区域
W1:第一宽度
W2:第二宽度
W3:第三宽度
具体实施方式
为了使本揭示内容的叙述更加详尽与完备,下文针对了本揭露的实施态样与具体实施例提出了说明性的描述;但这并非实施或运用本揭露具体实施例的唯一形式。以下所揭露的各实施例,在有益的情形下可相互组合或取代,也可在一实施例中附加其他的实施例,而无须进一步的记载或说明。
以下的揭露内容提供许多不同的实施例或范例以实施本揭露多个实施例的不同特征。以下的内容叙述各个构件及其排列方式的特定范例,以简化说明。当然,这些特定的范例并非用以限定。例如,在下文描述中,第一构件形成于第二构件上方或上可包含其中第一构件及第二构件经形成而直接接触的实施例,且亦可包含其中额外构件可形成于第一构件与第二构件之间使得第一构件及第二构件可未直接接触的实施例。另外,本揭露可在各项实例中重复元件符号及/或字母。此重复用于简化及清楚的目的且本身并不指示所论述的各项实施例及/或组态之间之一关系。
此外,为便于描述,本文中可使用空间相对术语(诸如“在…下面”、“在…下方”、“下”、“在…上方”、“上”、“在…上”及类似者)来描述一个元件或构件与另一(些)元件或构件的关系,如图中绘示。除图中描绘的定向以外,空间相对术语亦意欲涵盖器件在使用或操作中的不同定向。装置可以其他方式定向(旋转100度或成其他定向)且因此可同样解释本文中所使用的空间相对描述词。
如本文中所使用,诸如“第一”、“第二”及“第三”的术语描述各种元件、组件、区、膜层及/或区段,但此等元件、组件、区、膜层及/或区段应不受此等术语限制。此等术语可仅用于区分一个元件、组件、区、膜层或区段与另一元件、组件、区、膜层或区段。除非上下文清楚指示,否则诸如“第一”、“第二”及“第三”的术语在本文中使用时并不暗示一序列或顺序。
物理气相沉积用于在基板(即,晶圆)上形成一薄膜的一适当且广泛使用的制程。通常,执行物理气相沉积操作的装置包含腔室及制程套件。腔室可包含腔室壁及基座,且制程套件可放置于腔室内,用以避免腔室组件(诸如腔室壁及基座)上的非期望材料沉积。
通常,制程套件包含沉积环(deposition ring)、盖环(cover ring)以及屏障(shield),但不限于此。沉积环安置于基座上。盖环设置以环绕沉积环和基座,且可至少部分覆盖沉积环。晶圆可以被安置在基座上,且晶圆的边缘可与沉积环至少一部分重叠。屏障在盖环与腔室壁之间形成一封闭空间。于晶圆上形成一膜层(例如但不限于)的物理气相沉积制程期间,可能发生电弧(electric arcing)的问题。电弧可能是由于电场过强,气体发生电击穿而持续形成电浆体,其中导致电场过强的原因为电荷累积超越临界值。在此,须说明的是,临界值会因靶材阻抗或制程套件间的距离而有所差异。举例来说,相较于常见的金属材料(例如,钛(Ti)或铝(Al)),钴材料具有较大的电阻,在PVD制程期间,其电荷的累积也相对较大,进而容易发生电弧现象。一般而言,电弧通常发生于盖环与屏障交界处。物理气相沉积期间所产生的电弧可能引起晶圆上的含有靶材薄膜的局部发生较厚沉积或不期望的污染物残留。举例来说,在晶圆边缘上方会形成不期望的局部较厚的膜层。
在一些对照实施例中,可额外执行清洁操作以在物理气相沉积操作之前移除充当潜在电弧源的残留物。这种方法可减轻电弧问题,但降低总生产量且增加制程成本。在其他对照实施例中,延长物理气相沉积操作期间的排气时间或提高物理气相沉积操作期间的排气温度以减轻电弧问题,但降低物理气相沉积操作生产量且增加能量消耗。在其他对照实施例中,降低放电功率以减少电荷累积,但此方法会降低物理气相沉积的生产量。总而言之,尽管装置设计者已试图通过进行上述修改来防止物理气相沉积操作期间的电弧问题,然而,这些方法皆无法在不增加制程时间、能量消耗及成本或不降低总生产量的情况下有效地减少电弧。
因此,本揭露提供一种用于在不降低物理气相沉积生产量、不增加制程成本或不增加能量消耗的情况下减轻电弧问题的物理气相沉积装置。在一些实施例中,通过调整物理气相沉积装置中盖环与屏障之间的距离,能够变更电子密度分布,进而调降电场强度以避免电弧产生。
图1绘示根据本揭露某些实施例的物理气相沉积装置100的示意图。应理解,尽管一装置被绘示为具有特定于一物理气相沉积制程的组件,但是所揭示装置的态样可应用于利用电浆的任何类型的处理操作。例如,所揭示的态样可应用于一电浆辅助化学气相沉积(PECVD)操作或电浆蚀刻操作。
如图1所示,物理气相沉积装置100包含腔室壁102。在一些实施例中,腔室壁102可为真空密闭的不锈钢腔室主体,且形成一腔室104(或称处理区)于腔室壁102内。物理气相沉积装置100还包含基座110、盖环120以及屏障130。具体的说,基座110(亦可称为晶圆载物台或基板支撑件)设置于腔室104内的底部。基座110用以支撑及容纳一待处理加工物件,例如晶圆。在一些实施例中,基座110可包含一加热器(图未示)和/或一静电吸盘(electrostatic chuck,ESC)(图未示)。
如图1所示,盖环120环绕基座110,并与基座110电性绝缘。在一些实施例中,盖环120包含铝、不锈钢或铜。在一些实施例中,当在加热器与基座110之间施加一正气压使得热可有效率地自加热器传导至晶圆时,盖环120将晶圆保持在基座110上的适当位置。在一些实施例中,盖环120包含一凹口122,其由盖环120的下表面朝盖环120的上表面凹陷。因此,盖环120的另一功能为容许一制程气流(例如氩气)自基座110下方流通至腔室104中。在一实施例中,凹口122的底角124不为直角。在一些实施例中,凹口122的底角124可以是倒角(chamfering)。一般来说,倒角是使具有较锐利棱角或边缘的物件的棱角变得和缓的工艺,常见的作法为将一个直角棱加工成一个约45度角的面。在其他替代实施例中,凹口122的底角124可通过加工而形成具有其他角度(例如,约30度至约60度)的面。当凹口122的底角124经加工而形成倒角时,凹口122的底面会缩小。详细的说,凹口122的邻近开口部分具有第一宽度W1,远离开口部分具有第二宽度W2,且第一宽度W1大于第二宽度W2。
在一些实施例中,物理气相沉积装置100还包含沉积环150位于基座110与盖环之间120。在一些实施例中,如图1所示,沉积环150位于基座110上并环绕基座110的外围。沉积环150可至少部分地被盖环120覆盖。在一些实施例中,沉积环150包含绝缘材料,例如氧化铝(AlXOY)或氮化铝(AlXNY),但不限于此。沉积环150用以将基座110与盖环120电性绝缘。
如图1所示,屏障130环绕物理气相沉积装置100的腔室壁102。具体的说,屏障130设置于盖环120与腔室壁102之间以形成腔室104。屏障130有助于防止或最小化自靶材溅镀出的颗粒沉积于腔室壁102的内表面上。在一些实施例中,屏障130包含铝、不锈钢或铜。
如图1所示,屏障130可包含第一垂直部分132、第二垂直部分134、水平部分136以及附接部分138。更详细的说,盖环120位于第一垂直部分132与基座110之间。在一些实施例中,附接部分138安装至腔室壁102的顶部。第一垂直部分132自附接部分138向下延伸,且与腔室壁102实质上平行。水平部分136连接第一垂直部分132的底端,并向内延伸。在一些实施例中,水平部分136与第一垂直部分132之间的夹角实质上呈现直角。第二垂直部分134连接水平部分136的一端并向上延伸。水平部分136的两端各自连接第一垂直部分132的底端和第二垂直部分134的底端,且位于盖环120下方。在一些实施例中,第二垂直部分134实质上与第一垂直部分132平行。在一些实施例中,第二垂直部分134小于第一垂直部分132。在一实施例中,屏障130的第一垂直部分132、第二垂直部分134、水平部分136以及附接部分138可以为一体成形。在另一实施例中,屏障130的第一垂直部分132、第二垂直部分134、水平部分136以及附接部分138可以经焊接后组装而成。
图2A绘示根据本揭露某些实施例的屏障130与盖环120的立体示意图。图2B绘示图2A沿剖线A-A’的剖面示意图。图2C绘示图2B区域R的局部放大图。可同时参阅图1、图2A、图2B及图2C。应注意,第一垂直部分132与盖环120的外侧壁间隔第一距离D1,且第一距离D1介于约2.3毫米至约2.7毫米之间。在一些实施例中,第一距离D1可以为介于约2.4毫米至约2.6毫米之间、介于约2.4毫米至约2.5毫米之间或介于约2.5毫米至约2.6毫米之间。
图2D、图2E及图2F绘示根据本揭露各种实施例的第一距离与电荷的分布关系图。图2D是绘示第一距离D1介于约2.3毫米至约2.7毫米之间时,电荷的分布。由图2D可看出,当第一距离D1介于约2.3毫米至约2.7毫米之间时,电荷呈现均匀性地分布。图2E是绘示第一距离D1小于约2.3毫米时,电荷的分布。由图2E可看出,当第一距离D1小于约2.3毫米时,电荷大部分会集中并累积在第一垂直部分132与盖环120的外侧壁之间,从而致使电弧发生。图2F是绘示第一距离D1大于约2.7毫米时,电荷的分布。由图2F可看出,当第一距离D1大于约2.7毫米时,在第一垂直部分132与盖环120的外侧壁之间电荷呈现较为疏松分布,使得电浆不易生成或需增大施加功率才能产生所需的电浆量。据此,第一距离D1过大或过小皆会影响电荷分布的均匀性或电场强度,而导致电浆量不足或致使电弧产生。
继续参阅图1、图2A、图2B及图2C。第二垂直部分134位于盖环120下方。在一些实施例中,第二垂直部分134的顶端延伸进入盖环120的凹口122并实质上接触凹口122的底面。应注意,虽然第二垂直部分134的顶端大致接触凹口122的底面,但不会阻挡制程气流(例如氩气)的流进腔室104内。在物理气相沉积的制程期间,高能粒子(离子)在腔室内相互高速地碰撞,可能撞击腔室内的制程套件(例如,屏障130),使得制程套件间的距离生微小的位移。通过将盖环120的凹口122的底角124加工成倒角,进一步限制在物理气相沉积的制程期间,屏障130的第二垂直部分134的位移程度,进而能够将第一距离D1控制在约2.3毫米至约2.7毫米之间。在一实施例中,凹口122的底面具有一第二宽度W2,第二垂直部分具有第三宽度W3,且第二宽度W2实质上大于或等于第三宽度W3。更详细的说,第二宽度W2大于第三宽度W3约0.1毫米至约0.4毫米,例如约0.2毫米至约0.3毫米。
图2G绘示根据本揭露另一实施例的图2B中区域R的局部放大图。在一些实施例中,第二垂直部分134的顶端延伸进入盖环120的凹口122且并未接触凹口122的底面。
请回到图1,在一些实施例中,物理气相沉积装置100可以进一步包含环型的接地圈140环绕并安装在基座110的支撑柱112。具体的说,接地圈140的直径大于基座110的承载台的直径。更详细的说,接地圈140横向延伸至屏障130的水平部分136的下方。在一些实施例中,支撑柱112包含铝、不锈钢或铜。在一些实施例中,接地圈140包含铝、不锈钢或铜。接地圈140可以将累积在基座110上多余的电荷导出。
在一些实施例中,物理气相沉积装置100还包含靶材160和电源供应器170。电源供应器170可电性连接至靶材160。在一些实施例中,电源供应器170为直流(direct current,DC)供应器、射频(radio frequency,RF)供应器或直流-射频(DC-RF)供应器。靶材160包含待沉积至晶圆上的材料。在多个实施例中,靶材160可包含铜(Cu)、钛(Ti)、镍(Ni)、铝(Al)、钴(Co)、钨(W)、钽(Ta)、银(Ag)、金(Au)、镍铂合金(Ni-Pt)、镍钛合金(Ni-Ti)或其他适当的金属或金属合金。电源供应器170可对靶材160施加偏压,通过所施加的电压在腔室104内产生的电场激发溅镀气体以形成电浆,此电浆积极地撞击并轰击靶材160以从靶材160溅镀出材料并沉积至晶圆上。
在一些实施例中,物理气相沉积装置100还包含一或多个泵(pump)180以自腔室104排气。在多个实施例中,泵180可以受控制器(图未示)控制,且可被用来将腔室104中的压力维持在预期的压力值。此外,在完成处理制程后,可使用泵180来抽除腔室104内的气体以准备将晶圆自腔室104移出。在多个实施例中,泵180可包含低温泵(cryopump)、涡轮分子泵(turbomolecular pump)、机械泵或其他合适的泵。
在一些实施例中,物理气相沉积装置100还包含气体通道190。气体通道190具有诸如质量流量控制器等气流控制阀(图未示)以使制程气体以一设定流速通过。制程气体可包含能够碰撞靶材160并从靶材160溅镀出材料的非活性气体,诸如氩气(Ar)或氙气(Xe)。图1仅绘示出一个气体通道190,但不以此为限,可视需求增加气体通道190的数量,例如为2个、3个或4个。
在一些实施例中,物理气相沉积装置100还包含电弧侦测元件210。电弧侦测元件210连接至腔室104,并通过设置在腔室104内的感测元件(图未示)将信号传送至电弧侦测元件210。在一些实施例中,电弧侦测元件210包含磁场感测器(图未示)以及电弧分析电路系统(图未示)。磁场感测器可包括由例如铜、铝、镍或其他金属或合金等导电材料制成的线圈。在一些实施例中,所述线圈是闭合导电路径(closed conductive path)。磁场感测器配置以产生例如呈电流或电压形式的磁场信号,其中所述磁场信号的量值与通过磁场感测器的闭合导电路径的磁通量成比例。电弧分析电路系统配置以评估所述磁场信号并判断在腔室104内是否已发生电弧。若侦测到电弧,则可移除晶圆并评估晶圆的缺陷,且可立即关闭电源供应器170直至腔室104可得到测试及/或修复为止。
在一些实施例中,物理气相沉积装置100可通过一系统控制器(图未示)协助控制及自动化。一般而言,系统控制器包含中央处理单元(图未示)、支持电路(图未示)或记忆体(图未示)。中央处理单元可为任一型式的计算机处理器,其用于控制各种系统功能、晶圆移动、支持硬件(例如,感应器、机械手臂、马达等)以及监控制程(例如,基座温度、电源供应器变数、制程时间、支持电路信号等)。记忆体连接中央处理单元,且为一种容易取得的记忆体,例如随机存取记忆体(Random Access Memory,RAM)、只读记忆体(Read-Only Memory,ROM)、硬盘、软盘或任何其他近端或远端的数字存储器。软件指令与数据可加以编码及存入记忆体,用以指示中央处理单元。支持电路连接中央处理单元。支持电路包含电源供应器、时钟电路、输出/输入电路、高速缓冲存储器、次系统等。
图3绘示根据本揭露某些实施例的物理气相沉积装置100在制程期间的示意图。在物理气相沉积的制程期间,支撑柱112会将基座110和接地圈140升高至一操作高度,此时,接地圈140会碰触到屏障130,进而使整体的电荷回路呈现均匀的接地(grounding)状态。同时,沉积环150也会碰触到盖环120,而沉积环150用以将基座110与盖环120电性绝缘。另一方面,制程气体(诸如氩气(Ar)或氙气(Xe))通过气体通道190从基座110下方流经盖环120的凹口122并通过第一垂直部分132与盖环120外侧壁之间的第一距离D1而向上进入腔室104中,如图3中箭号方向所示。由于制程气体会流经第一垂直部分132与盖环120外侧壁之间的通道或空隙(即第一距离D1),因此,制程气体的流量的多寡会影响电浆的形成和/或电弧的产生。在一些实施例中,制程气体流经通道或空隙(即第一距离D1)的流量可介于约400sccm至约450sccm的范围。举例来说,制程气体流经通道或空隙(即第一距离D1)的流量可介于约410sccm至约440sccm的范围或可介于约420sccm至约430sccm的范围。当制程气体的流量小于约400sccm时,进入腔室104内的制程气体量不足,进而影响电浆生成的量。相反地,当制程气体的流量大于约450sccm时,形成电浆后容易有大量的电荷积聚在第一垂直部分132与盖环120的外侧壁之间(即第一距离D1),进而容易产生电弧。
图4绘示根据本揭露某些实施方式的沉积薄膜的方法30的流程图。图5、图6、图7图8绘示根据本揭露某些实施方式的沉积薄膜的方法中不同阶段的剖面示意图。需理解的是,可在方法30之前、之中与之后,执行额外的操作,而对于方法30的额外实施例而言,操作的一些可被取代、排除或移动。沉积钴薄膜的方法30仅为一示范的实施例,其包含操作310、操作320、操作330、操作340及操作350。
参阅图5,在操作310中,在一物理气相沉积装置(诸如上述物理气相沉积装置100)中接纳一晶圆410。在一些实施例中,将放置于基座110上的晶圆410升高至一操作位置,使得沉积环150触碰盖环120。
在操作320中,通过气体通道190引入一制程气体,此制程气体由基座110下方流经盖环120的底部的凹口122并通过屏障130(即第一垂直部分132)与盖环120的外侧壁之间的通道(即第一距离D1)后,流入腔室104,如图3所示。
参阅图6,在操作330中,输送一能量至物理气相沉积装置100中以形成一电浆510。具体的说,所述能量是由电源供应器170所提供,其中电源供应器170为一直流-射频供应器。在一些实施例中,可通过泵180将腔室104内的压力调整至一预期压力。再通过气体通道190将一制程气体(诸如氩气(Ar)或氙气(Xe))引入至腔室104中,直至达到点燃电浆510的最佳条件。
参阅图7,在操作340中,使电浆510轰击物理气相沉积装置100内的靶材160。具体的说,所述靶材160可为一钴靶材。在一些实施例中,电源供应器170可对靶材160施加偏压,进而可自靶材160产生原子、分子和/或离子。电浆510中的离子(诸如Ar离子或Xe离子)加速并撞击靶材160。须说明的是,相较于常见的金属材料(例如,钛(Ti)或铝(Al)),钴材料具有较大的电阻,在PVD制程期间,其电荷的累积也相对较大,进而容易发生电弧现象。因此,有必要限制物理气相沉积装置100中屏障130的第一垂直部分132与盖环120外侧壁之间的第一距离D1(参阅图1)。
参阅图8,在操作350中,沉积一薄膜420至晶圆410的表面上。具体的说,所述薄膜420可为一钴薄膜。
图9绘示根据本揭露某些实施方式的形成半导体结构的方法60的流程图。图10、图11、图12、图13、图14、图15及图16绘示根据本揭露某些实施方式的形成半导体结构的方法60中不同阶段的剖面示意图。需理解的是,可在方法60之前、之中与之后,执行额外的操作,而对于方法60的额外实施例而言,操作的一些可被取代、排除或移动。形成半导体结构的方法60仅为一示范的实施例,其包含操作610、操作620、操作630、操作640、操作650及操作660。
参阅图10,在操作610中,沉积一介电层720于一下层结构710上。在多个实施例中,介电层720包含一或多层介电材料,诸如氧化硅、氮化硅、氮化钛、其他适宜介电材料、及/或其组合。高介电常数介电材料的实例包括HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化锆、氧化铝、氧化钛、二氧化铪-氧化铝(HfO2-Al2O3)合金、其他适宜的高介电常数介电材料、及/或其组合。在多个实施例中,介电层720可通过化学气相沉积(chemical vapordeposition,CVD)、原子层沉积(atomic layer deposition,ALD)或任何适宜的方法形成。
在一些实施例中,下层结构710为一典型且具有各种沉积预备金属层或形成在其各别分离的介电层的半导体基板。例如,下层结构710可以为具活性特征的硅基板,其中所述活性特征例如为一层或多层的多晶硅层、场效隔离氧化层、栅极氧化层、氮化硅层、以及金属化层。
在一些实施例中,为了形成下层结构710,首先将极纯的单晶硅晶片暴露于高温蒸气并在其上形成一层氮化硅。接着于氮化硅层表面通过CVD沉积反应气体,例如盐水和氨。值得注意的是,其他沉积步骤例如,常压下CVD(Atmospheric Pressure CVD,APCVD)、低压下CVD(Low Pressure CVD,LPCVD)、电浆增强CVD(Plasma Enhanced CVD,PECVD)、有机金属CVD(Metal Organic CVD,MOCVD)、PVD、ALD、化学溶液沉积、溅射、以及其组合皆可以使用。将此结构涂布上一光阻层,并通过微影技术图案化以及干式蚀刻流程蚀刻导孔以形成浅沟槽隔离(shallow trench isolation,STI)结构。下层结构710包含多种结构以及在金属层前的层别于图10至图16中简化地标示为一个单层。
参阅图11,在操作620中,形成一开口730贯穿介电层720。更详细的说,开口730暴露出下层结构710的一部分。在多个实施例中,首先,可以先在介电层720上涂布一光阻层(图未示),接着通过微影技术完成图案化制程。在图案化制程中,所述光阻层可选择性地暴露于紫外线辐射下且显影后在光阻光罩中形成孔洞图案(图未示)。然后,可以通过使用反应气体例如氟化物,氧,氯,三氯化硼的干式蚀刻形成开口730贯穿介电层720。在其他实施例中,有时亦可添加氮气,氩气,氦气以及其他气体于反应气体中。
参阅图12,在操作630中,形成一功函数层740于开口730的底部。功函数层740为由导电材料制成,诸如TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi、或TiAlC的单层,或者两种或多种此等材料的多层。对于n通道场效晶体管(field-effect transistor,FET),TaN、TaAlC、TiN、TiC、Co、TiAl、HfTi、TiSi及TaSi中的一或多个用作功函数层740,并且对于p通道FET,TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC及Co中的一或多个用作功函数层740。功函数层740可通过ALD、PVD、CVD、电子束蒸发、或其他合适的制程来形成。另外,功函数层740可单独地针对n通道FET及p通道FET形成,此等FET可使用不同的金属层。
参阅图13,在操作640中,在一物理气相沉积装置(诸如上述物理气相沉积装置100)中沉积一第一钴薄膜层750于开口730内,且第一钴薄膜层750位于功函数层740上。应注意,沉积第一钴薄膜层包含使一制程气体流经屏障与盖环间的空隙的流量介于约400sccm至约450sccm之间。
参阅图14,在操作650中,形成一第二钴薄膜层760覆盖第一钴薄膜层750及开口730的一侧壁。在一些实施例中,第二钴薄膜层760是通过CVD制程共型地沉积在第一钴薄膜层750及开口730的侧壁上。
参阅图15,在操作660中,形成一第三钴薄膜层770覆盖第二钴薄膜层760。在一些实施例中,第三钴薄膜层770是通过电化学电镀(electrochemical plating,ECP)法来将剩余的开口730填满。
在一些实施例中,在操作660之后,可以通过平坦化第二钴薄膜层760及第三钴薄膜层770来形成金属栅极810,如图16所示。由于第一钴薄膜层750、第二钴薄膜层760和第三钴薄膜层770的材料皆为钴,因此,实际上金属栅极810并不存在如图16绘示的明显的界面。可以使用例如化学机械平坦化(chemical-mechanical planarization,CMP)制程,使得金属栅极810的顶表面与介电层720的顶表面平坦化。
本揭露的一态样是提供一种物理气相沉积装置包含腔室、基座、盖环以及屏障。基座设置于腔室内的底部。盖环环绕基座并与基座电性绝缘。屏障环绕物理气相沉积装置的腔室壁。屏障包含第一垂直部分、第二垂直部分以及水平部分。第一垂直部分与物理气相沉积装置的腔室壁实质上平行,盖环位于第一垂直部分与基座之间,其中第一垂直部分与盖环的外侧壁侧壁间隔第一距离,第一距离介于2.3毫米至2.7毫米之间。第二垂直部分位于盖环下方,其中第二垂直部分的顶端实质上接触盖环。水平部分位于该盖环下方并连接第一垂直部分的第一底端和第二垂直部分的第二底端。
根据本揭露多个实施例,物理气相沉积装置还包含一沉积环位于基座与盖环之间,沉积环配置以将基座与盖环电性绝缘。根据本揭露多个实施例,盖环具有一凹口,由盖环的下表面朝盖环的上表面凹陷。根据本揭露多个实施例,凹口的一底角为倒角。根据本揭露多个实施例,第二垂直部分的顶端延伸进入凹口。根据本揭露多个实施例,凹口的底面具有第一宽度,第二垂直部分具有第二宽度,且第一宽度实质上大于或等于第二宽度。根据本揭露多个实施例,物理气相沉积装置还包含一接地圈环绕基座的支撑柱,且接地圈的直径大于基座的承载台的直径。根据本揭露多个实施例,接地圈横向延伸至水平部分的下方。
本揭露的另一态样是提供一种沉积薄膜的方法,包含以下操作。在物理气相沉积装置中接纳一晶圆。通过气体通道引入制程气体,且制程气体由基座下方流经盖环的凹口并通过屏障与盖环的外侧壁之间的一通道,而向上流入腔室。输送能量至腔室中以使制程气体形成电浆,其中所述能量是由射频源和直流源提供。使电浆轰击物理气相沉积装置内的靶材。沉积一薄膜至晶圆的表面上。
本揭露的又一态样是提供一种形成半导体结构的方法,包含以下操作。沉积介电层于下层结构上。形成开口贯穿介电层。形成功函数层于开口中。在物理气相沉积装置中沉积第一钴薄膜层于开口中,且第一钴薄膜层位于功函数层上,其中沉积第一钴薄膜层包含使一制程气体流经屏障与盖环间的空隙的流量介于约400sccm至约450sccm之间。形成第二钴薄膜层覆盖第一钴薄膜层及开口的侧壁。形成第三钴薄膜覆盖第二钴薄膜层。
前述内文概述了许多实施例的特征,使本技术领域中具有通常知识者可以从各个方面更佳地了解本揭露多个实施例。本技术领域中具有通常知识者应可理解,且可轻易地以本揭露多个实施例为基础来设计或修饰其他制程及结构,并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中具有通常知识者也应了解这些相等的结构并未背离本揭露多个实施例的发明精神与范围。在不背离本揭露多个实施例的发明精神与范围的前提下,可对本揭露多个实施例进行各种改变、置换或修改。
Claims (10)
1.一种物理气相沉积装置,其特征在于,包含:
一腔室;
一基座,设置于该腔室内的一底部;
一盖环,环绕该基座并与该基座电性绝缘;以及
一屏障,环绕该物理气相沉积装置的一腔室壁,该屏障包含:
一第一垂直部分,与该物理气相沉积装置的该腔室壁平行,该盖环位于该第一垂直部分与该基座之间,其中该第一垂直部分与该盖环的一外侧壁间隔一第一距离,该第一距离介于2.3毫米至2.7毫米之间;
一第二垂直部分,位于该盖环下方,该第二垂直部分的一顶端接触该盖环;以及
一水平部分,位于该盖环下方并连接该第一垂直部分的一第一底端和该第二垂直部分的一第二底端。
2.如权利要求1所述的物理气相沉积装置,其特征在于,还包含一沉积环位于该基座与该盖环之间,该沉积环配置以将该基座与该盖环电性绝缘。
3.如权利要求1所述的物理气相沉积装置,其特征在于,该盖环具有一凹口,由该盖环的一下表面朝该盖环的一上表面凹陷。
4.如权利要求3所述的物理气相沉积装置,其特征在于,该凹口的一底角为倒角。
5.如权利要求3所述的物理气相沉积装置,其特征在于,该第二垂直部分的该顶端延伸进入该凹口。
6.如权利要求3所述的物理气相沉积装置,其特征在于,该凹口的一底面具有一第一宽度,该第二垂直部分具有一第二宽度,且该第一宽度大于或等于该第二宽度。
7.如权利要求1所述的物理气相沉积装置,其特征在于,还包含一接地圈环绕该基座的一支撑柱,且该接地圈的一直径大于该基座的一承载台的一直径。
8.如权利要求7所述的物理气相沉积装置,其特征在于,该接地圈横向延伸至该水平部分的下方。
9.一种沉积薄膜的方法,其特征在于,包含:
在一物理气相沉积装置中接纳一晶圆;
通过一气体通道引入一制程气体,该制程气体由一基座下方流经一盖环的一凹口并通过一屏障与该盖环的一外侧壁之间的一通道,而向上流入一腔室;
输送一能量至该腔室中以使该制程气体形成一电浆,其中该能量是由一直流-射频供应器所提供;
使该电浆轰击该物理气相沉积装置内的一靶材;以及
沉积一薄膜至该晶圆的一表面上。
10.一种形成一半导体结构的方法,其特征在于,包含:
沉积一介电层于一下层结构上;
形成一开口贯穿该介电层;
形成一功函数层于该开口中;
在一物理气相沉积装置中沉积一第一钴薄膜层于该开口中,且该第一钴薄膜层位于该功函数层上,其中沉积该第一钴薄膜层包含使一制程气体流经一屏障与一盖环间的一空隙的一流量介于400sccm至450sccm之间;
形成一第二钴薄膜层覆盖该第一钴薄膜层及该开口的一侧壁;以及
形成一第三钴薄膜层覆盖该第二钴薄膜层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110263026.5A CN115074679A (zh) | 2021-03-11 | 2021-03-11 | 形成半导体结构的方法和物理气相沉积装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110263026.5A CN115074679A (zh) | 2021-03-11 | 2021-03-11 | 形成半导体结构的方法和物理气相沉积装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115074679A true CN115074679A (zh) | 2022-09-20 |
Family
ID=83240838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110263026.5A Pending CN115074679A (zh) | 2021-03-11 | 2021-03-11 | 形成半导体结构的方法和物理气相沉积装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115074679A (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6296747B1 (en) * | 2000-06-22 | 2001-10-02 | Applied Materials, Inc. | Baffled perforated shield in a plasma sputtering reactor |
CN101083223A (zh) * | 2006-05-30 | 2007-12-05 | 应用材料股份有限公司 | 用于衬底处理腔的环组件 |
WO2011019566A2 (en) * | 2009-08-11 | 2011-02-17 | Applied Materials, Inc. | Process kit for rf physical vapor deposition |
CN102017077A (zh) * | 2008-05-02 | 2011-04-13 | 应用材料公司 | 用于射频物理气相沉积的处理套组 |
US20110186426A1 (en) * | 2010-01-29 | 2011-08-04 | Applied Materials, Inc. | Adjustable process spacing, centering, and improved gas conductance |
US20110303960A1 (en) * | 2010-06-10 | 2011-12-15 | Applied Materials, Inc. | Low resistivity tungsten pvd with enhanced ionization and rf power coupling |
US20130256128A1 (en) * | 2012-03-30 | 2013-10-03 | Applied Materials, Inc. | Process kit with plasma-limiting gap |
CN105177519A (zh) * | 2010-10-29 | 2015-12-23 | 应用材料公司 | 用于物理气相沉积腔室的沉积环及静电夹盘 |
CN109735822A (zh) * | 2018-11-14 | 2019-05-10 | 北京北方华创微电子装备有限公司 | 反应腔室和半导体设备 |
CN111118457A (zh) * | 2018-10-31 | 2020-05-08 | 台湾积体电路制造股份有限公司 | 用于物理气相沉积的设备以及形成膜层的方法 |
TW202022147A (zh) * | 2018-10-31 | 2020-06-16 | 台灣積體電路製造股份有限公司 | 物理氣相沉積之裝置以及形成膜層之方法 |
-
2021
- 2021-03-11 CN CN202110263026.5A patent/CN115074679A/zh active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6296747B1 (en) * | 2000-06-22 | 2001-10-02 | Applied Materials, Inc. | Baffled perforated shield in a plasma sputtering reactor |
CN101083223A (zh) * | 2006-05-30 | 2007-12-05 | 应用材料股份有限公司 | 用于衬底处理腔的环组件 |
CN102017077A (zh) * | 2008-05-02 | 2011-04-13 | 应用材料公司 | 用于射频物理气相沉积的处理套组 |
WO2011019566A2 (en) * | 2009-08-11 | 2011-02-17 | Applied Materials, Inc. | Process kit for rf physical vapor deposition |
US20110186426A1 (en) * | 2010-01-29 | 2011-08-04 | Applied Materials, Inc. | Adjustable process spacing, centering, and improved gas conductance |
US20110303960A1 (en) * | 2010-06-10 | 2011-12-15 | Applied Materials, Inc. | Low resistivity tungsten pvd with enhanced ionization and rf power coupling |
CN105177519A (zh) * | 2010-10-29 | 2015-12-23 | 应用材料公司 | 用于物理气相沉积腔室的沉积环及静电夹盘 |
US20130256128A1 (en) * | 2012-03-30 | 2013-10-03 | Applied Materials, Inc. | Process kit with plasma-limiting gap |
CN104204285A (zh) * | 2012-03-30 | 2014-12-10 | 应用材料公司 | 具有等离子体限制间隙的处理配件 |
CN111118457A (zh) * | 2018-10-31 | 2020-05-08 | 台湾积体电路制造股份有限公司 | 用于物理气相沉积的设备以及形成膜层的方法 |
TW202022147A (zh) * | 2018-10-31 | 2020-06-16 | 台灣積體電路製造股份有限公司 | 物理氣相沉積之裝置以及形成膜層之方法 |
CN109735822A (zh) * | 2018-11-14 | 2019-05-10 | 北京北方华创微电子装备有限公司 | 反应腔室和半导体设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6187682B1 (en) | Inert plasma gas surface cleaning process performed insitu with physical vapor deposition (PVD) of a layer of material | |
KR101841236B1 (ko) | 고압 rf-dc 스퍼터링과 이 프로세스의 단차 도포성 및 막 균일성을 개선하기 위한 방법 | |
KR101760846B1 (ko) | 고 종횡비 피처들에서 금속을 증착하는 방법 | |
US6132564A (en) | In-situ pre-metallization clean and metallization of semiconductor wafers | |
US6096160A (en) | Helicon wave plasma processing apparatus | |
US7510634B1 (en) | Apparatus and methods for deposition and/or etch selectivity | |
US9633839B2 (en) | Methods for depositing dielectric films via physical vapor deposition processes | |
KR20000062671A (ko) | 구리 상호연결부에서 사용될 장벽층을 형성하는 방법 | |
US10113228B2 (en) | Method for controlling semiconductor deposition operation | |
WO2003008659A2 (en) | Collimated sputtering of cobalt | |
KR20010099597A (ko) | 비균일성을 보상하면서 표면을 물리적 기상 프로세싱하는장치 | |
JP2022522419A (ja) | 側壁洗浄によるイオンビームエッチング | |
US20220344133A1 (en) | Method for forming layer | |
US20090321247A1 (en) | IONIZED PHYSICAL VAPOR DEPOSITION (iPVD) PROCESS | |
US11462394B2 (en) | Physical vapor deposition apparatus and method thereof | |
US10242873B2 (en) | RF power compensation to control film stress, density, resistivity, and/or uniformity through target life | |
TWI834028B (zh) | 物理氣相沉積裝置、沉積薄膜的方法和形成半導體結構的方法 | |
US20040140196A1 (en) | Shaping features in sputter deposition | |
CN115074679A (zh) | 形成半导体结构的方法和物理气相沉积装置及方法 | |
US7829456B2 (en) | Method to modulate coverage of barrier and seed layer using titanium nitride | |
US20210305501A1 (en) | Additive patterning of semiconductor film stacks | |
US20140262749A1 (en) | Methods of Plasma Surface Treatment in a PVD Chamber | |
US11913107B2 (en) | Methods and apparatus for processing a substrate | |
EP4207245A1 (en) | Method of operating a pvd apparatus | |
CN115161613B (zh) | 沉积室的清洁方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |