TW462112B - Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide - Google Patents

Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide Download PDF

Info

Publication number
TW462112B
TW462112B TW087109645A TW87109645A TW462112B TW 462112 B TW462112 B TW 462112B TW 087109645 A TW087109645 A TW 087109645A TW 87109645 A TW87109645 A TW 87109645A TW 462112 B TW462112 B TW 462112B
Authority
TW
Taiwan
Prior art keywords
trench
layer
flowable oxide
scope
patent application
Prior art date
Application number
TW087109645A
Other languages
English (en)
Inventor
Klaus Feldner
Virinder-Singh Grewal
Bernd Vollmer
Rainer Florian Schnabel
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW462112B publication Critical patent/TW462112B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

A7 d 6 2 1 12 ___B7____ 五、發明說明(丨) 發明背景 (請先閱讀背面之注意事項再填寫本頁) 本發明關係半導體裝置,更特定而言,關係利用雙鑲嵌 法以犧牲性可流動氧化物形成多層級共平面之金屬/絕緣 體薄膜之改良方法。 半導體製造廠商必須不斷改善半導體裝置之動力與功能 而又保持裝置之大小爲最小。在盡力保持小型裝置之大小 方面,大部份半導體廠商將裝置之個別另件尺寸減至最小 。另外,廠商也於垂直方向積集更多此等另件,與僅利用 程度方向之集積不同,以減少各另件耗用裝置的面積。通 常垂直集積是利用若干導電層於裝置中,例如以業者習用 之通孔或通孔互連,作層級間之接觸而互相連接各個層級 經濟郃智慧財產局員工消費合作社印製 假如個別另件之尺寸變得更小,各個導電層之互連亦將 更加困難。新近解決各個導電層互連問題之途徑涉及一般 所謂鑲嵌(D a m a s c e n e )技術之蝕刻和光罩順序。鑲嵌技術涉 及在絕緣體層中形成多數溝槽而後用金屬塡入|然後拋光 及至溝槽表面而形成所需之金屬圖紋。在一種通常稱雙鑲 嵌之方法中,如前所述之金屬溝槽和通孔互連兩者,在前 述金屬圖紋與各個其他導電層作電性連接時,通常實質上 是同時塡入。在習見之雙鑲嵌技術中,通孔連接通常實質 上是同時與加複金屬化形成。此項技術需要穿過絕緣體的 孔(這些孔最後被金屬或其他導電性物質回塡而形成通孔) 是在隨後加複金屬化中用光光罩層澱積之前形成。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 A7 4621 12 B7_______ 五、發明說明(> ) 舉例而言,第1 A圖是以剖面表示一半導體基材1 1 8 ’底 導電層1 1 6,上複具有通孔1丨5之絕緣物層1 〇 8 °在習見鑲 嵌技術中,待形成之加複金屬化層線紋’是在通孔1 1 5巳 被触刻之後進行°參考第1 B圖’在金屬層之佈線中所用光 阻層102澱積之前,通常以一抗反射塗層]13(下文依業者 所稱以A R C表示)依習知方法澱積於絕緣物層1 〇 8之上表面 上。ARC改善印刷解析度。ARC之澱積操作在通孔1 1 5中造 成一 ARC殘留層1 I 4,高出導電層1 1 6至大約爲” t/_之高度 。繼ARC層I 1 3形成之後,—光阻層1 〇2以習知方法澱積於 ARC層Η 3上。然後光阻用一光罩之圖紋作選擇性曝光。依 所用者爲止或負之光阻1在顯像當中除去已曝光或未曝光 部份而成區域Π 0和1 1 2。然而’在第1 Β圖可見,ARC 1 1 4 實質上未受光阻剝除操作所影響。 爲形成多數個溝槽,ARC層1 1 3和絕緣體1 08兩部份在未 被光阻保護之110和112區中被除去。此項淸除是將晶圓曝 光於第一次蝕刻程序,突破有機的ARC層I 1 3,繼而以第二 次蝕刻構成在絕緣體108中所需之溝槽。然而,在通孔115 中殘留之ARC與蝕刻副產物作用而形成在通孔1 1 5中之邊 牆。此種在通孔1 1 5中之邊牆抑制ARC的作用和氧化物蝕刻 操作,並造成業中稱爲圍籬(Fence)者的形成(第1C圖中之 218)。圍籬218通常實質上與上述ARC殘留物有相同高度__ t '1 =第1 C圖是·橫截面表示半導體基材Π 8,底金屬化層1 1 6 ,用習知鑲嵌技術於加複金屬印刷阻帶之後複上一絕緣物 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------I I ---I L--I I ---I---- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 62112 A7 ____ B7 五、發明說明(夕) 層】0 8,顯示圍籬2 1 8之存在。 如業者所已知,適當的金屬回流是高度依賴澱積金屬之 表面之幾何形狀。圍籬2 1 8之存在阻斷金屬和流動,防礙金 屬平順流人盲溝2 1 2 »此種金屬流入盲溝2 1 2之阻斷可能造 成通孔1 1 5中有空涧之形成,其存在實質上增加所形成通孔 之接觸電咀。因爲所有流經通孔之電流必須由通孔之無空 洞部份負擔,所以空間也可能造成不合格的可靠度問題。 在此情形中1通過通孔之無空洞部份之高電流密度可能造 成通孔金屬的電潛移。長時間的通孔金屬電潛移可能造成 不合格的單位時間失效率(F I T )。在某些情況中,圍籬2 U 可能企使形成電斷路,這是由於阻止充份的金屬流動進入 通孔1 1 5成盲溝2 2 2,以供與下複之導電層Π 6形成電接觸 所致。 爲了解決此項問題,另一先前技術涉及在形成通孔之前 先在絕緣層表面形成溝槽。然而,絕緣層表面未被整平以 共通孔之蝕刻。換言之,無犧牲性物質被澱積於溝槽上以 供整平絕緣物表面而行通孔之蝕刻方因此,被澱積形成通 孔光罩以供通孔蝕刻用之arc或光阻材料須澱積入溝槽之 中’而且通常吻合絕緣物表面的不規則性。在不規則絕緣 物表面的凹入和突起,使ARC和光阻材料難以在通孔蝕刻之 後被除去。此外’也已發現在不規則絕緣物表面之凹陷和 突起’造成光阻解析小的表面幾何形狀上的困難。 因此需要消除習用雙鑲嵌技術所造成的圍離,同時建立 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) — II I 1 - I I I l·---^ ---II - I I (請先閱讀背面之注意事項再填寫本頁) 4 6 2 1 12 a? B7 五、發明說明(十) 實質上平坦的表面,使適合於小的表面幾何形狀的解析度 0 發明槪述 廣泛而言,本發明關於半導體裝置’而更特別昇之’關 係經過澱積於基材上之層疊進行雙鑲嵌蝕刻之改良方法。 根據本發明之…具體例’此層疊包括在底導電層,以及在 底導電層上被澱積的加複絕緣層°此方法包括如下之操作 步驟。首先,在絕緣層頂面形成一溝槽,使溝槽定位於底 導電層上,並於溝槽底部以絕緣材料使之分隔。其次,澱 積可流動之氧化物於絕緣層頂面並進入溝槽,繼而整平可 流動之氧化物低至約爲絕緣層頂面之程度。最後,飩穿在 溝槽中之可流動性氧化物,並穿過溝槽底部之絕緣材料, 低至於底導電層而形成一通孔。 在另一具體例中’揭示一種方法,形成一通孔,使其構 形在層疊中連接底裝置層和加複之導電物。在所揭示之具 體例中,加複之導電物是以澱積構成於一溝槽.Ψ ,此 '溝槽 是形成於絕緣層中而與底裝置層用絕緣材料@ P彳曹底部_ 開。此方法所包括之步驟爲:殿積可流動性氧化物[P絕緣 層頂面上並進入溝槽之中:整平可流動性氧化物至少低至 約爲絕緣層頂面之程度;蝕穿溝槽內的可流動氧化物,並 穿過在溝槽底部之絕緣材料至少至於底裝蔺層而形成通孔
Q 本發明之其他各項標的與優點將自下列詳細說明,配合 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 閱 讀 背 面 之 ;主 項 再 |裝 本 · 頁 訂 經濟部智慧財產局員工消費合作社印製 4 621 12 A7 B7 五、發明說明(c) 附圖’以實例證明本發明原理,而得顯彰。 圖式之簡單說明 本發明以附__形中之實例舉例說明1但非月j丨乍丨狼制。 在下列各圖形中,對類似元件採用相同參考編號,以便瞭 解。 第1 A圖爲一橫截面圖’表示利用習知雙鑲嵌技術,於底 導m層之半導體基材上加複一絕緣物層 > 而後形成通孔^ 第I B圖爲一橫截面圖,表示如第1 A圖所示在有底金屬化 之半導體基材上加複一絕緣層,隨後顯現金屬印刷光阻。 第1C圖爲一橫截面圖,表示如第1B圖所示在有底金屬化 之半導體基材上加複一絕緣層,隨後以金屬印刷光阻條。 第2 A圖表示根據本發明之一具體例,形成一半導體結構 ,在第一階段之橫截面圖。 第2 B圖表示根據本發明之一具體例,如第2 A圖所示半導 體結構,在可流動氧化物已被蝕刻返回實質上與絕緣層上 表面共在一平面之橫截面。 第2C圖表示根據本發明之一具體例,如第2B圖所示半導 體結構,隨後形成一通孔之橫截面。 裝----..----訂------I--線 (請先閲讀背面之注$項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 嵌书術· 第2D圖衷示根據本發明之一具體例,如第2C圖所示半導 體結構橫截面備供金屬澱積之橫^面。 —流.發-
.-勝-之-一孤繼肩一 \層級共平金屬絕緣 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消费合作社印製 澱 一―1行T旨円- 流動氧化物,並穿過溝槽底部之絕緣材料而本卜 科_至底裝匿層 本發明各具體例將參考第2A - 3圖討論如後 然而,孰 此技藝者將易藉在此等爲解釋本發明所用各ρι ®之祥細說 而衍伸至此等有限具體例之外。 10 21 12 A7 _ B7 五、發明說明(έ ) 較佳具體例詳細說明 本發明將以參考若干列舉之具體例提供附圖作詳細說明 «在如下之說明中,許多特定細節將予閫釋以提供對本發 明有澈底瞭解。然而’對於熟諳此技藝者,本發明可以無 須此等特定細節之一部或全部而能實施。其他事項,已爲 熟知之程序步驟將不作詳細解釋以免不必耍而模糊+發明 〇 本發明關於一種用於形成多層級共平面金屬/絕緣體萍 膜之改良方法。根據本發明,用犧牲性可流動氧化物作隹隹 鑲嵌以形成一種複金屬化層,且實質上同時對底裝置層作 電性互連。 在本發明之一具體例中,用以可流動氧化物作雙鑛嵌貪虫 刻,穿過一絕緣層而至一底裝置層,形成通孔。α 1 L 仕所述之
具體例中,一適於金屬澱積之溝槽被形成於絕緣睹TE t稼層頂面之 中,該層定位於底裝置層上。然後以一層可流齡h ㈣勤與化物複 於絕緣層之頂面,再後予以整平以至於約逵紹雄h 遂絶綠層頂之程 度。其優點爲可流動氧化物之整平形成—嘗皆 ' 買頁上爲平坦之 表面,其爲對小的表面幾何形狀的影印解析_ w祈度和隨it _ 積影印材料兩者皆得以改善。然後通孔飾@ > 战穿溝槽內之 本紙張尺度適用中國圉家標準(CNS)A4規格(210 * 297公爱〉 -I-------1--I * I-------訂-----I--- (請先閱讀背面之注意事項再填寫本頁} A7 4 621 12 B7______ 五、發明說明(/ ) (請先閱讀背面之注意事項再填寫本頁) 第2 A圖舉例說明根據本發明之一具體例之結構4 〇 〇之橫 截面。如所表示’結構包含一基材4 ] 2,其如矽晶圓。其他 半_體基材如砷化鎵、鍺、絕緣體上加砂(S 〇 I - S 1 Π c ο η ο η i n s u 1 a t o r )、或其他半導體材料均所合用。基材可以例如 或輕或重用有預定導電性之摻雜物摻雜以達成預期之電性 。在結構上,例如代尜一種結構,用於製作諸如包括nFET 或pFET (場效電晶體)之裝置和其他包括電容器與電阻等之 裝置等。如此之各種裝置,例如被互連以形成一積體電路 (I C )。如此之I C包括隨機存取儲存器(R AM )。動態隨機存取 儲存器(DRAM),同步DRAM ( SDRAM),和唯讀儲存器(ROM )。 所形成之其他1C包括特殊應用積體電路(AS IC-Application spec丨fic 1C)或任何邏輯電路。通常,多個 I C在晶圓上以並聯形成。在加工完成之後,晶圓被切割而 將各個I C分成個別晶片。然後晶片被封裝,成爲可用之最 後產品,例如,消費性產品如電腦系統,行動電話,個人 數位助理(P D A )’和其他產品。然而,本發明就I c之形成作 易予瞭解之說明。另外,I C可以於任何階段加工。 經濟部智慧財產局員工消費合作社印製 舉例而言,基材中含有形成基材之中/之上的各個配件( 未示)。各個配件相當於形成I c之各個裝置。包括於I c上 者爲先前界定之裝置層416’其中如所需要與另一導電層接 觸。通常,裝置層與其他裝置層或配件之間隔以…種介電 材料,被整平而得平坦表面4丨3。裝置層4 1 6,例如代表底 金屬化層之部份。或爲,使裝置層爲高度摻雜之砂,多 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 4 6 2112 A7 B7 五、發明說明(& ) 晶矽層,或如電晶體之源及汲區之有效裝置中任何式之 一部份。在一具體例中’裝置層4 1 6代表.·種DRAM丨c之位 (請先閱讀背面之注意事項再填寫本頁) 元線。 一絕緣層4 1 8被設於表面4 1 3之上。絕緣層含有如氧化石夕 之介電材料。其他材料如包括磷矽酸鹽玻璃(PScn、w @ _ 鹽玻璃(BSG ) ’或硼磷矽酸鹽玻璃(BPSG )等之摻雜的酸鹽f皮 璃。其他絕緣材料也包括例如聚醯亞胺之聚合物。,絕,緣M 可以用例如化學蒸鍍法(CVD )或其他澱積技術殿積於基丰才 上。在此具體例中,絕緣層4丨8可以具有約爲〇·9至2.0微 米範圍之厚度。爲提供平坦之頂面,絕緣層通常被整平 經濟部智慧財產局員工消費合作社印製 習用之平版印刷技術被用於絕緣層之佈線,使形成第一 溝槽4 0 4。此項技術,例如包括在晶圓面上分別澱積a R C和 光阻等層5 1 3和5 0 0,複於絕緣層上。用一包含線紋之光罩 ,光阻層被以選擇性曝於輻射光,其如深紫外線(DUV )或極 紫外線(EUV )發自曝光光源。其他曝光光源所產生射線之具 有DUV和EUV以外之波長者亦可使用。隨所用光阻之爲正或 負,光阻層之曝光或未曝光部份在顯像時被除去而曝露出 絕緣層上相當於溝槽404之部份。 然後晶圓在蝕刻室中被以各向異性蝕刻成爲溝槽。各向 異性蝕刻法包括例如反應離子蝕刻法(R I E 通常’第一各 向異性蝕刻法被用於突破有機的A R C層。如N 2之触刻劑可 被用於蝕刻A R C層。其後,第二各向異性蝕刻依預期之量除 -1 0 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f ) 462112 A7 B7 五、發明説明(1 ) 去絕緣材料而構成溝槽。例如Cj| F 8和〇 2被用作蝕刻劑氣源 以蝕刻絕緣層。 如所农示’溝揹4 0 4代表一種複之金屬化者,將與底裝 置層4 1 6接觸。加複之金屬化層例如爲一導線。此導線隨後 與裝置4 1 6作電性連接而形成通孔,將討論如後’導電層將 與4丨6區接觸。如此’則溝槽4 1 〇之位置在4 1 6區之上。其 他溝槽,其如溝槽4 1 0 ’代表各導線,依所預期之電性接觸 設於其他被界定之區域之上。各溝槽之深度和寬度依設計 之因數而定’其如片料電阻和所用材料。通常,蝕刻是以 計時以求達到預期之深度。在有些具體例中,第二絕緣層( 未不)被源積於絕緣層4丨8之上。第二絕緣層包括例如一與 第一絕綠層材料不同而可被選擇性蝕刻之介電層。如此使 得第一絕緣材料被當作_•種阻蝕物,因此界定溝槽之深度 。若此’第一絕緣材料不須很厚,而第二絕緣層之厚度約 等於各溝槽所界定之導線厚度。在溝槽404和410形成之後 ’一層可流動氧化物400 ,稱爲玻璃上旋塗(Spitl on glass-SOG),被澱積於絕緣體418之上表面406上。所述之 具體例中’可流動氧化物爲形成S i 0 2之聚合化合物。可流 動氧化物例如由C ο I. η 1 n g所製之F 0 x。其他可流動氧化物和 各種S 0 G也合使用。在一具體例中,F 〇 χ被用於塡入溝槽。 F0X是以旋塗方法或任何其他習用澱積技術澱積。舉例而言 ’可流動氧化物可以用習用S0G旋塗品將Hydr〇gen silesquioxane層塗於基材上。在一例中,塗複材料可以在 本紙張尺度適用中國S家標準(CNS > A4思格(210X297公嫠) (請先閲讀背面之注意事項再铲烏本頁) -絮· -'β. 經濟部智慧財產局員工消費合作社印製 /1 〇2112 A7 B7 經濟部智慧財產局員工消費合作社印製 五 '發明説明(丨0 ) 1000-5000RPM(每分鐘轉數)旋塗,同時烘烤基材於一順序 中,爲約1 5 0 °C約1分鐘,約2 5 0 °C約1分鐘,及約3 5 0 °C 約丨分鐘。在某些情形屮,因爲可流動氧化物足一種犧牲性 層,因而可以免去熟化步驟。4 00層有充足厚度塡於各溝槽 中。可流動氧化物在絕緣體4 1 8之卜.表面4 0 6上伸長出至少 約爲"h ”之厚度。通常h隨控制程序之因數而定 < 例如,4 0 〇 層在某些情形中可爲約5 0 0 n m (微毫米)厚。 如第2B圖所示,可流動氧化物層400然後被蝕回至實質 上與絕緣體418之上表面406共在一平面。在所述具體例中 ,絕緣體4 1 8上表面4 0 6被用作阻蝕物。以此情形,實質上 爲平坦之表面402被形成而實質上蓋過溝槽404,同時以實 質上爲平坦之表面4 0 8蓋過溝槽4 1 0。其優點爲絕緣體4 1 8 之上表面4 0 6倂同4 0 2和4 0 8等表面呈現一個實質上平坦之 表面,適合於採用影印時對小的表面幾何形狀之解析。 參考第2C圖,形成一通孔,適合於穿過絕緣層而互連上 複之金屬化層和底裝置層,可以包括如下各項操作。首先 澱積一 ARC層513(通常爲有機物)和光阻層500於絕緣體 418和402與40δ兩表面之上。其次’光阻層500被用業者 習知方法顯影以備蝕刻先C存在於溝槽404屮之「α流動氧 化物,和先前存在於溝槽4 0 4底部之絕緣物4 1 8,川以形成 通孔5 0 8。有機物ARC層5 1 3可以在將晶圓置入一個氧化物 蝕刻室中而被蝕刻,在其中第-飩刻程序爲業者習知之R 1 E ,利用N2蝕刻劑源氣體突破有機ARC層5 1 3於被顯影之光 -1 2 - 本紙張尺度適用中國國家標準(CNS ) A4規格(2[0X297公釐) ---------夢------ir------^ (請先聞讀背之注意事項存填寫本買) 經濟部智慧財產局員工消費合作社印製 462112 A7 B7 五、發明説明(ll ) 阻之曝出部份。一旦ARC層5 1 3被蝕刻,通孔5 0 8被形成, 是用C4 Hs蝕刻劑源氣體和〇2蝕刻劑源氣體之第一用最|虫φ 巳先存在溝糟4 0 4之可流動氧化物5 0 6,繼而用C 4 Η 8触刻 劑源氣體和02蝕刻劑源氣體之第二用量蝕穿絕緣體4 I 8 , 而利用裝置層4 1 6作爲阻蝕物而形成。在所述具體例中,〇2 蝕刻劑源氣體之第·用量大於〇2蝕刻劑源鉍體之第二用量 〇 在原先存在溝槽4 1 0屮之可流動氧化物可以用絕緣體 5 1 8作阻蝕物而以相似狀況除去。在一具體例中,可流動氧 化物可以用例如A 1·、C 4 Η 8、C 0及/或0 2以R I Ε触法纟虫刻 基材而予除去。 第2 D圖舉例說明根據本發明之一具體例在完成通孔5 0 8 之形成後,其半導體結構400之橫截面。在第2D圖中,在 410和404兩溝槽中之可流動氧化物已被除去,與ARC層和 通孔之蝕刻光光罩亦同。 各種金屬可用習知技術如化學蒸鍍(CVD ),物理蒸鍍(PVD ) ,或低壓化學蒸鍍(LPCVD )等技術澱積。用於CVD、PVD、 和LPCVD之特別裝備和方法因數之選擇爲熟諳半導體加工 技術者能力範圍之內。金屬之澱積(通常以掩蓋形式蓋過半 導體結構之整個表面)塡入溝槽4 I 0和通孔5 0 8,因此實質 上同時形成加複之金屬化並聯合通孔互連至底裝置層4 1 6 用雙鑲嵌技術以犧牲性可流動氣化物形成多層級共平面 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0X297公釐} ---------对衣------1T------線 (請先閱讀背面之注意事項再>寫本頁) 4621 12 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(丨>) f t 正益 薄膜,m 3 μ 在本發明是一具體例中 ,可以包括如下各操作步驟I用f 在步驟8 1 0中,提供有澱積之基材。此層*包括 底裝置層和澱積於該底裝置層上面之絕緣層。參考第2 A圖 ,此基材以基材4 1 2丧示,而底裝置層以裝置層4 I 6表示u 絕緣層4 1 8被表示爲澱積於基材和底裝置層4 1 6之上。 在步驟8 1 5中,在絕緣層頂面中形成一溝槽。在此具體 例中,溝槽被定位於底裝置層之上而以絕緣層澱積於溝槽 底部和底裝置層之間。參考第2A圖,此溝槽以溝槽404表 不 。 在步驟8 2 0中,可流動氧化物層被澱積於絕緣層頂面之 上。此可流動氧化物在第2 A圖中是以可流動氧化物4 0 0表 示。在所述具體例中,可流動氧化物爲一種形成S i 02之聚 合化合物。如所已說明,澱積可用旋塗法或用業者習知之 任何其他習用方法。 在步驟8 2 5中,可流動氧化物被整平至於低及約爲絕緣 層頂面之高度,如第2 B圖所示。然而,在若干情形中 > 允 許進一步整平,例如越過絕緣層頂面原先存在之程度。 第2C圖舉例說明在步驟8 3 0中通孔5 08如何以蝕穿在溝 槽4 0 4中之可流動氧化物和在溝槽4 0 4底部之絕緣屑4 1 8以 至低及底裝置層418而形成。 若千優點可顯示於利用上述方法進行本發明雙鑲嵌蝕刻 以形成通孔。一項如此之優點爲依所述以流動氧化物作雙 -1 4 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------I---^ — — — —--I--- (請先閱讀背面之注意事項再填寫本頁) A7 4 621 12 -__B7 五、發明説明(丨夕) 鑲嵌技術’因爲通孔是在絕緣層頂面溝槽形成之後所形成 ’因而不會造成園籬之車實。在此情形屮,在絕緣屑表面 所澱積之ARC材料因爲尙未形成而不致被陷入於通孔之中 u如此無圍籬形成將使隨後之金屬澱積得以讓金屬平順流 入通孔。在此情形中,流入通孔和溝槽的金屬實質上爲均 勻而無因圍籬之發生而出現空洞。如此在金屬澱積中之均 勻性因爲通孔中金屬空洞所造成局部電潛移被減少或實質 上被消除,故而得以改善長期之可靠度》 * 本發明之另一優點是關於可流動氧化物表面是在ARC層 之澱積以前被整平。因爲影印對適當解析小的幾何形狀之 能力關係ARC澱積所發生之表面平坦度,故而盡可能穫得平 坦之表面較爲有利。如所已說明,可流動氧化物可使所成 表面平坦,與習用雙鑲嵌技術相反,可以得到小的幾何形 狀解析度而無須爲最佳光學或電子束印刷設備之取得而投 資。 本發明之若干特點和優點已自所載說明顯示,因此’將 以所附申請專利範圍涵蓋所有如此之特點與優點°另外’ 因爲許多修改和變更將易在熟諳此技之中發生,因而不應 將本發明限制於如所列舉例和所敘述之確切構造和_ $ ° 因此,所有適當之修改和相對事物可以歸入發明範® t 0 ο 參考符號說明 102,(500).....光阻層 本紙張尺度適用中國國家標牟{ CNS ) Α4規格(210Χ297公釐) ---------装------1Τ------0 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 6 21 12 A7 B7 五、發明説明(丨十) 108,(418),(518)......絕緣體(層) 110,(112).....光阻被除去區域 113,(114).....抗反射塗層 115,(508).....通孔 116........底導電層 118........半導體基材 2 1 2,( 2 2 2 )....盲溝槽 218........圍籬 400 ........結構;或,可流動氧化物 4 0 2,( 4 0 8 ),( 4 1 3 )....平坦表面 4 0 4,( 4 1 0 )....溝槽 406 ........絕緣層上表面 412........基材 4 1 6........底裝置層 506 .......可流動氧化物 ---------^------1T------0— , {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐}

Claims (1)

  1. 462112 A8 B8 C8 D8 六、申請專利範圍
    解猜委£η太"^"-""众變更原實質灼宠 經濟部皙总財4局§工消費合作社印製 第8 7 1 0 9 6 4 5「使用雙鑲嵌犧牲性可流動氧化物來形成多 層級共平面金屬/絕緣膜之方法」專利案 (89年11月修正) A申請專利範圍: . 1 . 一種進行雙鑲嵌蝕刻以穿透澱積於基材上層疊之方法 ,該層疊係包括一底裝置層、以及一被澱植於該底裝 置層上之絕緣層 > 該方法包含: 在該絕緣層之頂面上形成溝槽’該溝槽係位於該底 裝置層上,並且藉由絕緣材料而與該溝槽之底部隔開 將可流動氧化物澱積在該絕緣層之頂而上,並將之 澱積到溝槽中; 將可流動之氧化物予以整平到約達該絕綠層頂面之 程度; 蝕穿在該溝槽內之可流動氧化物,並且穿透在胃_ 槽底部之絕緣材料而到達該底裝置層上,以形成與_ 槽相連之通孔;以及 在該可流動氧化物上殿積一抗反射層,以促使該倉虫 刻能穿透該可流動氧化物和該絕緣材料。 2 .如申請專利範圍第1項之方法,另含: 在該蝕刻穿過該可流動氧化物和該絕緣材料之前, 實施該抗反射層之突破蝕刻。 3 .如申請專利範圍第2項之方法,其中該項突破触刻採用 本紙法尺度適用申國國家標準(CNS ) Α4現格(2丨0Χ297公釐) -----------皮------訂------線— . (請先閱讀背面之注意事項再填寫本頁) 462112 A8 B8 C8 D8 六、申請專利範圍 _ 包括N 2之蝕刻劑源氣體》 4 .如中請專利範圍第2項之方法,其中該項飽穿該可流動 氧化物和該絕緣材料之作用包括: 蝕刻作用根據第一蝕刻因數穿過在該溝槽内之該可 流動氧化物;及 蝕刻作用根據第二蝕刻因數穿過在該溝槽之該.底部 之絕綠材料。 5 .如申請專利範圍第4項之方法,其中至少該兔一因數 及該第二因數中之一包括採用含C 2 F 3之蝕刻劑源氣體 〇 6 .如申請專利範圍第5項之方法,其中該第一因數所含 〇2蝕刻劑源氣體之量大於該第二因數之02蝕刻劑源 氣體之量。 7 .如申請專利範圍第1項之方法,其中該基材代表矽晶 圓。 8 .如申請專利範圍第1項之方法,其中該可流動氧化物 代表在玻璃上旋塗之物(S0G )。 -II - - ί-------- n —ii —.1* 1 - (I (請先閣讀背面之注意事項再填寫本頁) 線丨 經濟部智总財是局员工消費合作杜印製 法 之 項 。 丨成 第達 圍法 ¥ 亥 利蝕 專子 請離 申性 如應 9 反 用 用 作 平 整 該 中 其 1 1 之 第 第器 圍 。圍 存 範造範儲 利製利取 專之專存 請路請機 申 電申隨 如體如態 法 方 之 項 法 方。 之 造 項製 積 於 用 被 材 基 該 中 其 ι-τΐΐ- 33 於 用 被 材 基 該 中 其 本紙乐尺度適用中國國家標準(CNS ) A4現格(210X297公釐) A8 B8 C8 D8 4 6 2112 六、申請專利範園 (請先閱讀背面之注意事項再填寫本頁) 1 2 . —種形成通孔之方法’其構成用於連接底裝置層和 層疊之覆蓋導體,該被構成之覆蓋導體被澱積於絕緣 層中所形成之溝糟中’並被在該溝槽底部之絕緣材料 從該底裝置層隔開,該方法包含: 將可流動氧化物澱積於該絕緣層之頂面上,並將之 澱積到該溝槽中; . 將可流動氧化物予以整平到至少約達該絕緣層頂面 之程度; ‘ 蝕刻穿過在該溝槽內之可流動氧化物,並且穿透在 該溝槽底部之絕緣材料,至少到達該底裝置層上,以 形成該與溝槽相連之通孔;以及 於該可流動氧化物上澱積一抗反射層,以便該蝕刻 作用能穿透該可流動氧化物和該絕緣材料。 1 3 .如申請專利範圍第1 2項之方法,其中該蝕刻穿過該可 流動氧化物和該絕緣材料之作用包括: 線丨 經濟部智慧財4局員工消費合作社印製 根據第一蝕刻因數之蝕刻作用實質穿過在該溝槽內 之該可流動氧化物;而且根據第二蝕刻因數之蝕刻作 用穿過在該溝槽底部之該絕緣材料。 ]4 .如申請專利範圍第1 2項之方法,另含: 在穿過該可流動氧化物和該絕緣材料之蝕刻作用之 前,先形成-光光罩於該抗反:射層之上》 1 5 .如申請專利範圍第1 4項之方法’另含: 在使用該光光罩蝕刻穿過該可流動氧化物和該絕緣 本紙悵尺度適用中國國家標準(CNS > A4現格(210X29?公釐) 2 6 4 2 ABICD 六、申請專利範園 材料之前’從事突破該抗反射層之蝕刻。 1 6 .如中請專利範圍第1 5項之方法,其中該突破蝕刻採用 含N2之蝕刻劑源氣體。 1 7 .如申請專利範圍第1 3項之方法,其中該第—因數與該 第—因數至少有一者包含使用含有C4 F3之蝕刻劑源氣 體《 1 8 .如申請專利範圍第1 3項之方法,另含澱積導電材料進 入該通孔和3溝槽以形成該覆蓋的導電體,金電性偶 合該覆蓋導電體與該底裝匱層。 !9.如申請專利範圍第U項之方法,其中該基材被用於動 態隨機存取儲存器之製造。 20 . —種實質上減少在通孔之內形成圍籬之方法,所構成 之通孔用於連接底裝置層和層疊上覆蓋之導電體所構 型之,該覆蓋之導電體被澱積於形成於絕緣層中之溝 槽,並由在該溝槽底部之絕緣材料與該底裝置層間隔 ,該方法包含: 殿積足量之可ilL動氧化物進入該溝槽,使完全覆蓋 該溝槽,並蓋過該絕緣層頂面: 整平該可流動氧化物使至少低至約爲該絕緣層頂面 之程度’以形成實質平坦之表面;並蝕刻穿過在該溝 槽內之b亥可流動¥1化物’且穿過在該溝槽底部之該絕 緣材料,至少低至該底裝置層以形成該通孔。 21.如申請專利範圍第20項之方法,其中該基材被用於動 本紙張尺度適用中國國家標準(CNS ) A4規格U丨〇X 297公釐) (請先閔讀背面之注意事項再填寫本頁) 訂 線- 經濟部智葸財是兑:^工消費合作社印製 6 4 2 2 ABCD 六、申請專利範圍 態隨機存取儲存器之製造》 2 2 .如申請專利範圍第2 0項之方法,其中該裝置層代表一 導電層。 2 3 .如申請專利範圍第2 0項之方法,其中該裝置層代表-摻雜之矽層。 -----------士K------1T------^ I - (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧5r/t/»;:ac工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW087109645A 1997-06-30 1998-06-17 Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide TW462112B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/884,861 US6300235B1 (en) 1997-06-30 1997-06-30 Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide

Publications (1)

Publication Number Publication Date
TW462112B true TW462112B (en) 2001-11-01

Family

ID=25385585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087109645A TW462112B (en) 1997-06-30 1998-06-17 Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide

Country Status (7)

Country Link
US (1) US6300235B1 (zh)
EP (1) EP0895283B1 (zh)
JP (1) JPH1187352A (zh)
KR (1) KR100494955B1 (zh)
CN (1) CN1146956C (zh)
DE (1) DE69837313T2 (zh)
TW (1) TW462112B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215025B1 (en) * 1998-03-20 2007-05-08 Mcsp, Llc Wafer scale semiconductor structure
US6982475B1 (en) 1998-03-20 2006-01-03 Mcsp, Llc Hermetic wafer scale integrated circuit structure
US7205181B1 (en) 1998-03-20 2007-04-17 Mcsp, Llc Method of forming hermetic wafer scale integrated circuit structure
JP3214475B2 (ja) * 1998-12-21 2001-10-02 日本電気株式会社 デュアルダマシン配線の形成方法
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6727143B1 (en) * 1999-11-30 2004-04-27 Advanced Micro Devices, Inc. Method and system for reducing charge gain and charge loss when using an ARC layer in interlayer dielectric formation
JP2001332621A (ja) * 2000-03-13 2001-11-30 Toshiba Corp 半導体装置及びその製造方法
US6521542B1 (en) * 2000-06-14 2003-02-18 International Business Machines Corp. Method for forming dual damascene structure
US6576550B1 (en) * 2000-06-30 2003-06-10 Infineon, Ag ‘Via first’ dual damascene process for copper metallization
JP3704030B2 (ja) * 2000-07-24 2005-10-05 シャープ株式会社 半導体装置の製造方法
US6465358B1 (en) * 2000-10-06 2002-10-15 Intel Corporation Post etch clean sequence for making a semiconductor device
US6514860B1 (en) * 2001-01-31 2003-02-04 Advanced Micro Devices, Inc. Integration of organic fill for dual damascene process
US6372635B1 (en) 2001-02-06 2002-04-16 Advanced Micro Devices, Inc. Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer
TW478133B (en) * 2001-02-27 2002-03-01 Nanya Technology Corp Manufacturing method of the bit line contact plug of semiconductor memory cell
KR100405934B1 (ko) * 2001-12-26 2003-11-14 주식회사 하이닉스반도체 반도체 소자의 콘택홀 제조 방법
KR100428791B1 (ko) * 2002-04-17 2004-04-28 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법
TW546771B (en) * 2002-05-13 2003-08-11 Nanya Technology Corp Manufacturing method of dual damascene structure
KR100454130B1 (ko) * 2002-05-28 2004-10-26 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법
TW544857B (en) * 2002-07-30 2003-08-01 Promos Technologies Inc Manufacturing method of dual damascene structure
KR100442147B1 (ko) * 2002-08-09 2004-07-27 동부전자 주식회사 이중 다마신 패턴 형성 방법
US7538025B2 (en) * 2003-11-14 2009-05-26 Taiwan Semiconductor Manufacturing Company Dual damascene process flow for porous low-k materials
US6955926B2 (en) * 2004-02-25 2005-10-18 International Business Machines Corporation Method of fabricating data tracks for use in a magnetic shift register memory device
KR100624098B1 (ko) 2005-06-16 2006-09-15 삼성전자주식회사 박막 구조물 및 이의 형성 방법
KR100703560B1 (ko) * 2005-12-28 2007-04-03 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
US8062971B2 (en) 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process
US7618874B1 (en) * 2008-05-02 2009-11-17 Micron Technology, Inc. Methods of forming capacitors
US7696056B2 (en) * 2008-05-02 2010-04-13 Micron Technology, Inc. Methods of forming capacitors
CN102592989B (zh) * 2011-01-07 2015-04-08 中国科学院微电子研究所 层间电介质的近界面平坦化回刻方法
US8629037B2 (en) * 2011-09-24 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Forming a protective film on a back side of a silicon wafer in a III-V family fabrication process
CN108538839B (zh) * 2017-03-01 2019-08-23 联华电子股份有限公司 半导体结构、用于存储器元件的半导体结构及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010197A (ko) 1992-10-13 1994-05-24 김광호 반도체 장치의 제조방법
US5449644A (en) * 1994-01-13 1995-09-12 United Microelectronics Corporation Process for contact hole formation using a sacrificial SOG layer
JP3778299B2 (ja) 1995-02-07 2006-05-24 東京エレクトロン株式会社 プラズマエッチング方法
TW388083B (en) * 1995-02-20 2000-04-21 Hitachi Ltd Resist pattern-forming method using anti-reflective layer, resist pattern formed, and method of etching using resist pattern and product formed
US5614765A (en) * 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
US5935877A (en) 1995-09-01 1999-08-10 Applied Materials, Inc. Etch process for forming contacts over titanium silicide
ATE333281T1 (de) * 1998-12-18 2006-08-15 Scios Inc Agonisten und antagonisten von benzodiazepinrezeptoren des peripheren typs

Also Published As

Publication number Publication date
KR19990007191A (ko) 1999-01-25
EP0895283A2 (en) 1999-02-03
CN1208949A (zh) 1999-02-24
DE69837313T2 (de) 2007-12-20
CN1146956C (zh) 2004-04-21
EP0895283A3 (en) 2000-05-03
EP0895283B1 (en) 2007-03-14
US6300235B1 (en) 2001-10-09
KR100494955B1 (ko) 2005-09-09
DE69837313D1 (de) 2007-04-26
JPH1187352A (ja) 1999-03-30

Similar Documents

Publication Publication Date Title
TW462112B (en) Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide
US5989997A (en) Method for forming dual damascene structure
US6156485A (en) Film scheme to solve high aspect ratio metal etch masking layer selectivity and improve photo I-line PR resolution capability in quarter-micron technology
TW402799B (en) The method of forming multiple layer wiring
JP4757909B2 (ja) フラッシュメモリ装置のポリシリコン−1を規定する方法
JP2008034842A (ja) 半導体メモリ素子の金属配線形成方法
TW512516B (en) Method for fabricating a semiconductor memory device and the structure thereof
TW480662B (en) Method for forming dual damascene
JP2001185614A (ja) 半導体装置およびその製造方法
KR100256057B1 (ko) 초미세 선폭의 비트라인 캡핑을 위한 반도체 소자 제조방법
US7977797B2 (en) Integrated circuit with contact region and multiple etch stop insulation layer
KR20070008118A (ko) 반도체소자의 금속 콘택 형성방법
KR100242434B1 (ko) 반도체 장치의 콘택 형성방법
JPH10223897A (ja) 半導体装置及びその製造方法
TW415032B (en) Dual damascene process
TWI324373B (en) Semiconductor fabrication method
TW425666B (en) Manufacturing method for borderless via on semiconductor device
TW507328B (en) Opening structure and forming method
TW444352B (en) Manufacturing method of the interconnect connected to contact via
TW413859B (en) Planarization method of DRAM memory cell
TW523863B (en) Manufacturing method of dual-metal damascene structure
TW594925B (en) Method of fabricating metal interconnects and method of filling openings
TW451406B (en) Manufacturing method of metal damascene
TW569388B (en) Method to eliminate Cu corrosion
TWI290355B (en) Manufacturing method used to improve the contour of a contact window

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees