TW461184B - Tristate sensing circuit and signal generating circuit including the same - Google Patents

Tristate sensing circuit and signal generating circuit including the same Download PDF

Info

Publication number
TW461184B
TW461184B TW088100052A TW88100052A TW461184B TW 461184 B TW461184 B TW 461184B TW 088100052 A TW088100052 A TW 088100052A TW 88100052 A TW88100052 A TW 88100052A TW 461184 B TW461184 B TW 461184B
Authority
TW
Taiwan
Prior art keywords
signal
voltage
output signal
sensing
response
Prior art date
Application number
TW088100052A
Other languages
English (en)
Inventor
Chang-Hyun Kim
Ki-Whan Song
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW461184B publication Critical patent/TW461184B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

46118 4 年月曰 _案號88100052 尸0年夕月纟曰 修正補充_ 五、發明說明（1) 發明背景 1 .發明範圍 本發明有關於一半導體裝置，特別是關於一三態感測電 路以供感測一三態位準的電壓及一包括該感測電路之訊號 產生電路。 2 .相關技藝說明 一般而言，一半導體裝置包括一多元電路以供產生一 CMOS (互補式金氧半導體）位準的輸出訊號。範例包括一類 比-至_數位轉換器、一資料輸入缓衝器、一資料輸出緩衝 器及一位址輸入缓衝器。當一類比訊號被輸入時，該等用 以產生一輸出訊號的電路接收不完全屬於高位準或低位準 的輸入訊號，以輸出一完全屬於高位準或低位準之訊號。 該半導體裝置包括電路以供比較二輸入訊號的電壓並產 生一 CMOS(互補式金氧半導體）位準之輸出訊號。該等電路 包括一比較器、一感測放大器、一差動放大器、一參考電 壓產生電路及一用以產生一選擇性電壓的内部電路。 當該半導體裝置所接收的二輸入訊號具有幾乎相同之電 壓時，該輸出訊號的電壓可呈現一三態位準。 例如，假設該差動放大器所接收的二輸入訊號之電壓相 同，假設該差動放大器沒有位移，且假設用以緩衝該差動 放大器之輸出訊號的變流器（invertors)之拉高（pull-up) 及拉低（pull-down)作業是對稱的，則最後輸出是處於一 三態位準，而非完全處於”高"或"低11位準。 當一三態位準的訊號被輸入於各種包括一反向器之數位 電路時，該輸出訊號被衰減為雜訊並消耗大量電流。
O:\56\56668.ptc 第6頁
4 6 118 4 /} L _案號88100052 年7月汐曰 修正_ 五、發明說明（2) 發明概述 為解決上述問題，本發明的一目標是提供一三態感測電 路。 本發明的另一目標是提供一訊號產生電路以防一輸出訊 號呈現一三態位準。 因此，為達成第一目標而提供一半導體裝置的一訊號產 生電路之三態感測電路以供產生一輸出訊號，其中包括一 第一交換單元以用於在該輸出訊號之電壓高於一預定第一 參考電壓時產生一激發的第一回應訊號、一第二交換單元 以用於在該輸出訊號之電壓高於一大於該第一參考電壓的 預定第二參考電壓時產生一激發之第二回應訊號、及一感 測訊號產生器以用於在該輸出訊號具有一高於該第一參考 電壓且低於該第二參考電壓的電壓時產生一藉由該第一與 第二回應訊號激發之感測訊號。 較佳的是，該三態感測電路進而包括一電容儲存單元以 供儲存該感測訊號。 為達成第二目標而提供一半導體裝置的一訊號產生電 路，其中包括一主要電路以供比較至少二輸入訊號之電壓 並產生一輸出訊號及一三態補償電路以供接收該輸出訊號 並提供一控制訊號給該主要電路以在該輸出訊號的電壓處 於一三態位準時將該輸出訊號改變為一CMOS(互補式金氧 半導體）位準。 根據本發明的三態感測電路可藉由感測何時該輸出訊號 呈現一三態電壓位準以防止根據本發明之訊號產生電路的 輸出訊號呈現一三態位準。因此，利用根據本發明的訊號
O:\56\56668.ptc 第7頁 ^ b 1 1 8 4 _案號 88100052 年夕月6 曰__ 五、發明說明（3) ' 產生電路之半導體裝置可反抗雜訊並減少電流消耗。 較佳具體範例說明 為能完全了解本發明、根據本發明的作業優點及藉由執 行本發明而達成之目標，請參考該等顯示本發明一較佳具 體實施例的附圖與下列說明。 請參考圖1 ，根據本發明的訊號產生電路包括一主要電 路1 0及一三態補償電路2 0。 該主要電路10比較二輸入訊號ΡΙΝΙ及PIN2之電壓。亦 即，該主要電路可為一比較器、一感測放大器、一差動放 大器、一固定電壓產生器及一内部電壓產生電路以用於比 較二輸入訊號之電壓並產生一預定位準的電壓。 然而，該主要電路1 0可接收一類比訊號並輸出一 CMOS(互補式金氧半導體）位準的輸出訊號。亦即，該主要 電路1 0可為一資料輸入缓衝器、一位址輸入緩衝器、一資 料輸出緩衝器或一類比-至-數位轉換器。 該三態補償電路2 0接收該輸出訊號（P 0 U T )並決定該輸出 訊號（POUT)是否處於一 CMOS(互補式金氧半導體）位準。當 該輸出訊號（POUT)不是處於一 CMOS(互補式金氧半導體）位 準但處於一三態位準時，該三態補償電路2 0提供一控制訊 號P C 0 N給該主要電路1 0以使該輸出訊號P 0 ϋ T維持於一 CMOS(互補式金氧半導體）位準。 圖2顯示一根據本發明的訊號產生電路之具體實施例。 在根據本具體實施例的訊號產生電路中，一用以感測二輸 入訊號ΡΙΝΙ及PIN2之間的電壓差異並將該電壓差異放大之 差動放大器被用以當作圖1的主要電路1 0。本具體實施例
O:\56\56668.ptc 第8頁 4 6' Μ 8 4 月 修正 曰 _案號 88100052 五、發明說明（4) 的差，放大器^括一差動放大單元η及一缓衝單元13 ^ 該差動放大單元1 1包括二個”〇3電晶體ρΐ及？2與三個 NMOS電晶體ΝΙ 、Ν2及Ν3。哕淫你Μ 加*他 衝器Π、12及13。 ㈣衝早心包括二個串聯的緩 因此，當該主要電路1〇的二輸入訊號^…及^”具 乎相同之電壓Ϊ，該主要電路10的輸出訊號POUT處於一 ί 癌位準，而不凡全屬於邏輯高位準或邏輯低位準。 請參考圖2，該三態補償電路2〇包括一感測單元21 、— 保存單元2 3及一補償單元2 5。 當該輸出訊號Ρ 0 U Τ具有該三態位準時，感測單元2 1產生 一激發感測訊號PDICB。該保存單元23產生一用以回應該 感測訊號PDICB的三態指示訊號PDS及一主要電路控制訊號 PDN。該主要電路控制訊號PDN是一脈衝訊號，並在該主要 電路1 0發動一類比-至-數位轉換或比較作業之前激發一 段預定時間。該主要電路控制訊號PDN的一反向PDNB在該 段預定時間激發成為一低位準。此時，一PM0S電晶體Ml 被打開且該差動放大單元U的輸出被預先充電至一高位 準。 亦即，該主要電路控制訊號P D N在該類比-至-數位轉換 或比較作業發動之前及使該三態指示訊號PDS無效而變成 該低位準之前’有一段預定時間處於一高位準◊當該主要 電路作業時，該主要電路控制訊號PDN的反向PMB處於一 高位準，而當該主要電路不作業時是處於一低位準，因此 防止該控制訊號PC0N的漂浮不定。
該三態指示訊號PDS被輪流切換以回應該感.測訊號pdicB
O:\56\56668.ptc 第9頁 -ο 1 ί 8 4 _案號 88100052 戶0 年？ η ^ Β_ί±ί._ 圖式簡單說明 圖式簡單說明 藉由詳述其中一較佳具體實施例加上參考下列附圖，本 發明的上述目標及優點將更為明顯： 圖1是一根據本發明的訊號產生電路之方塊圖； 圖2是一根據本發明的訊號產生電路之具體實施例的詳 細電路圖； 圖3顯示圖2的一感測器： 圖4顯示圖2的一保存器；及 圖5顯示根據一輸出訊號（POUT)的電壓之主要訊號電 壓。
O:\56\56668.ptc 第14頁

Claims (1)

  1. 461184 案號 88100052 年月日W : 修正 六、申請專利範圍 種用以產生一輸出訊號之一半導體裝置之一訊號產 生電路的三態感測電路，包括： 元，用以在該輸出訊號之電壓高於一預 產生一激活的第一回應訊號； 元，用以在該輸出訊號之電壓高於一大 的預定第二參考電壓時產生一激活之第 一第一 定第一參考 一第二 於該第一參 二回應訊號 一感測 考電 與第 申請 路尚 第一參 該第一 2.如 感測電 交換單 電壓時 交換單 考電壓 ；以及 訊號產 壓且低 二回應 專利範 包括一 申請專利範 該第一交換單元包 一拉高單元， 時，該拉高單元被 一拉低單元， 該拉低單元 申請專利範 元包括： 拉高單元， ，該拉高單 一拉低單元， 電壓值時，該拉低 .如 值時， 4.如 交換單 電壓時 生器，用以在該輸出訊號具有一高於該 於該第二參考電壓的電壓時，產生一由 訊號激發之感測訊號。 圍第1項的三態感測電路，其中該三態 電容儲存單元以供儲存該感測訊號。 圍第1項或第2項的三態感測電路，其中 括： 當該輸出訊號不是大於該第一參考電壓 打開：及 當該輸出訊號不是小於該第一參考電壓 被打開。 圍第1項的三態感測電路，其中該第二 當該輸出訊號的電壓是低於該第 元被打開；及 當該輸出訊號的電壓是高於該第 單元被打開。 參 O:\56\56668.ptc 第15頁 461184 _案號88100052 年7月（$曰 修正_ 六、申請專利範圍 5. —種半導體裝置的訊號產生電路，包括： 一主要電路，用以接收一預定輸入訊號並產生一輸出 訊號；以及 一個三態補償電路，用以接收該輸出訊號，並提供一 控制訊號給該主要電路以在該輸出訊號的電壓處於一個三 態位準時，將該輸出訊號改變成一 CMOS (互補式金屬氧化 物半導體）位準° 6 .如申請專利範圍第5項的訊號產生電路，其中該三態 補償電路包括： 一感測器以供感測到該輸出訊號的電壓是處於一三態 位準並產生一激發感測訊號； 一保存器以供產生一三態指示訊號以被輪流切換以回 應該感測訊號之激活且亦被輪流切換以回應一主要電路控 制訊號；及 一補償單元以在該輸出訊號的電壓處於該三態位準時 產生一CMOS(互補式金屬氧化物半導體）位準之輸出訊號以 回應該三態指示訊號。 7.如申請專利範圍第6項的訊號產生電路，其中該感測 器包括： 一第一交換單元以用於在該輸出訊號之電壓高於一預 定第一參考電壓時產生一激發的第一回應訊號； 一第二交換單元以用於在該輸出訊號之電壓低於一大 於該第一參考電壓的預定第二參考電壓時產生一激發之第 二回應訊號；及
    O:\56\56668.ptc 第16頁 4 6丨彳8 4 案號88100052 夕〇年7月厶曰 修正 六、申請專利範圍 一感測訊號產生器以供產生一感測訊號，當該輸出訊 號具有一高於該第一參考電壓且低於該第二參考電壓的電 壓時，該第一及第二回應訊號將該感測訊號激發。 8 .如申請專利範圍第6項的訊號產生電路，其中該保存 器包括： 一三態回應單元以供產生一輸出訊號以被輪流切換以 回應該感測訊號之激活且亦被輪流切換以回應一主要電路 控制訊號；及 一閂鎖單元以供閂鎖該三態回應單元之輸出訊號。 9. 如申請專利範圍第5項的·訊號產生電路，其中該主要 電路是選自於包括一輸入緩衝器、一輸出緩衝器、一類比 -至-數位轉換器、一參考電壓產生器及一用以產生一預定 内部電壓之内部電壓產生電路的群組其中之一。 10. —種半導體裝置的訊號產生電路，包括： 一主要電路，用以比較至少二輸入訊號之電壓並產生 一輸出訊號；及 一個三態補償電路，用以接收該輸出訊號，並提供一 控制訊號給該主要電路以在該輸出訊號的電壓處於一個三 態位準時，將該輸出訊號改變為一 CM0S (互補式金屬氧化 物半導體）位準。 1 1 .如申請專利範圍第1 0項的訊號產生電路，其中該三 態補償電路包括： 一感測單元以供感測到該輸出訊號的電壓是處於一三 態位準並產生一激發感測訊號；
    O:\56\56668.ptc 第17頁 461184 _案號 88100052 /6 年 / 月 6 曰__ 六、申請專利範圍 一保存單元以供產生一三態指示訊號以被輪流切換以 回應該感測訊號之激活且亦被輪流切換以回應一主要電路 控制訊號；及 一CMOS(互補式金屬氧化物半導體）電壓產生器以在該 輸出訊號的電壓處於一三態位準時產生一CMOS(互補式金 屬氧化物半導體）電壓位準之輸出訊號以回應該三態指示 訊號。 1 2 .如申請專利範圍第1 1項的訊號產生電路，其中該感 測單元包括： 一第一交換單元以用於在該輸出訊號之電壓高於一預 定第一參考電壓時產生一激發的第一回應訊號； 一第二交換單元以用於在該輸出訊號之電壓低於一大 於該第一參考電壓的預定第二參考電壓時產生一激發之第 二回應訊號；及 一感測訊號產生單元以供產生一感測訊號，當該輸出 訊號具有一高於該第一參考電壓且低於該第二參考電壓的 電壓時，該第一及第二回應訊號將該感測訊號激發。 1 3.如申請專利範圍第1 1項的訊號產生電路，其中該保 存單元包括： 一三態回應單元以供產生一輸出訊號以被輪流切換以 回應該感測訊號之激發且亦被輪流切換以回應一主要電路 控制訊號；及 一閂鎖單元以供閂鎖該三態回應單元之輸出訊號。 1 4.如申請專利範圍第1 0項的訊號產生電路，其中該主
    O:\56\56668.ptc 第18頁 461184 案號88100052 ^ &年夕月 < 曰 修正 ' \ ~~ ··'· 六、申請專利範圍 要電路是選自包括一比較器、一差動放大器、一感測放大· 器、一參考電壓產生器及一用以比較二輸入訊號的電壓並 產生一預定電壓之内部電壓產生電路的群組其中之一。 15. —種半導體裝置的訊號產生電路，包括： 一主要電路，用以接收一預定輸入訊號並產生一輸出 訊號；以及 一個三態補償電路，用以補償該輸出訊號的三態位準 並提供一控制訊號給該主要電路，以將該輸出訊號改變為 一高位準” 1 ”或一低位準κ 0"。 1 6.如申請專利範圍第1 5項的訊號產生電路，其中該三 態補償電路包括： 一感測單元以供感測到該輸出訊號具有一三態位準並 產生一激活感測訊號； 一保存單元以供產生一三態指.示訊號以被輪流切換以 回應該感測訊號之激發且亦被輪流切換以回應一主要電路 控制訊號；及 一補償單元以在該輸出訊號的電壓處於一三態位準時 產生一CMOS(互補式金屬氧化物半導體）位準之輸出訊號以 回應該三態指示訊號。 1 7.如申請專利範圍第1 6項的訊號產生電路，其中該感 測單元包括： 一第一交換單元以用於在該輸出訊號之電壓高於一預 定第一參考電壓時產生一激活的第一回應訊號； 一第二交換單元以用於在該輸出訊號不是大於一高於
    O:\56\56668.ptc 第19頁 461184 案號88100052 笋σ年9月 < 曰 修正 ( ^ . 々、申請專利範圍 該第一參考電壓的預定第二參考電壓時產生一激發之第二 · 回應訊號；及 一感測訊號產生器以供產生一感測訊號，當該輸出訊 號具有一高於該第一參考電壓且低於該第二參考電壓的電 壓時，該第一及第二回應訊號將該感測訊號激發。 1 8.如申請專利範圍第1 6項的訊號產生電路，其中該保 存單元包括： 一三態回應單元以供產生一輸出訊號以被輪流切換以 回應該感測訊號之激發且亦被輪流切換以回應一主要電路 控制訊號；及 一閂鎖單元以供閂鎖該三態回應單元之輸出訊號。 1 9 .如申請專利範圍第1 5項的訊號產生電路，其中該主 要電路是選自包括一輸入緩衝器、一輸出緩衝器、一類比 -至-數位轉換器、一參考電壓產生器及一用以產生一預定 内部電壓之内部電壓產生電路群組的其中之一。
    O:\56\56668.ptc 第20頁
TW088100052A 1998-05-29 1999-01-05 Tristate sensing circuit and signal generating circuit including the same TW461184B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019805A KR100304691B1 (ko) 1998-05-29 1998-05-29 트라이스테이트 보상회로를구비하는 출력신호 발생회로

Publications (1)

Publication Number Publication Date
TW461184B true TW461184B (en) 2001-10-21

Family

ID=19537907

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088100052A TW461184B (en) 1998-05-29 1999-01-05 Tristate sensing circuit and signal generating circuit including the same

Country Status (6)

Country Link
US (2) US6184701B1 (zh)
EP (1) EP0961410B1 (zh)
JP (1) JP3795685B2 (zh)
KR (1) KR100304691B1 (zh)
DE (1) DE69909375T2 (zh)
TW (1) TW461184B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304691B1 (ko) 1998-05-29 2001-09-29 윤종용 트라이스테이트 보상회로를구비하는 출력신호 발생회로
US6515517B1 (en) * 2001-06-07 2003-02-04 Cypress Semiconductor Corp. Discriminator circuit
US6498513B1 (en) 2001-06-07 2002-12-24 Cypress Semiconductor Corp. Metastability recovery circuit
US6826642B1 (en) 2001-06-07 2004-11-30 Cypress Semiconductor Corp. Method and apparatus for the use of discriminators for priority arbitration
US6674306B1 (en) * 2001-06-07 2004-01-06 Cypress Semiconductor Corp. Multiport arbitration using phased locking arbiters
US6611154B2 (en) * 2001-07-02 2003-08-26 International Rectifier Corporation Circuit for improving noise immunity by DV/DT boosting
US6798185B2 (en) * 2002-06-28 2004-09-28 International Business Machines Corporation Method and apparatus for testing analog to digital converters
US6927604B2 (en) * 2003-08-21 2005-08-09 International Business Machines Corporation Clock signal selector circuit with reduced probability of erroneous output due to metastability
FR2863420B1 (fr) * 2003-12-05 2006-04-07 St Microelectronics Sa Dispositif de neutralisation a la mise sous tension
US6998896B1 (en) 2004-04-21 2006-02-14 Lattice Semiconductor Corporation Dynamic gain adjustment systems and methods for metastability resistance
US7403052B1 (en) * 2006-10-02 2008-07-22 National Semiconductor Corporation Power-on detect by measuring thermal voltage
US9128632B2 (en) 2009-07-16 2015-09-08 Netlist, Inc. Memory module with distributed data buffers and method of operation
US7928768B1 (en) * 2009-09-28 2011-04-19 Altera Corporation Apparatus for metastability-hardened storage circuits and associated methods
US8289050B2 (en) * 2010-09-21 2012-10-16 Micron Technology, Inc. Switching circuits, latches and methods
US8482449B1 (en) 2012-07-30 2013-07-09 Lsi Corporation Analog-to-digital converter with metastability detector
US10324841B2 (en) 2013-07-27 2019-06-18 Netlist, Inc. Memory module with local synchronization
US9252751B2 (en) 2014-05-04 2016-02-02 Freescale Semiconductor, Inc. Apparatus and method for preventing multiple resets
US9329210B1 (en) 2014-11-29 2016-05-03 Freescale Semiocnductor, Inc. Voltage monitoring circuit
TWI554042B (zh) 2014-12-08 2016-10-11 財團法人工業技術研究院 訊號比較裝置及其控制方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282489A (en) * 1979-05-14 1981-08-04 Harris Data Communications Inc. Metastable detector
US5187385A (en) * 1986-08-29 1993-02-16 Kabushiki Kaisha Toshiba Latch circuit including filter for metastable prevention
JPH02100414A (ja) * 1988-10-06 1990-04-12 Nec Corp 中間レベル検出回路
US5036221A (en) * 1989-03-31 1991-07-30 Texas Instruments Incorporated Circuit for eliminating metastable events associated with a data signal asynchronous to a clock signal
US4982118A (en) * 1989-12-13 1991-01-01 Tektronix, Inc. Data acquisition system having a metastable sense feature
US5017814A (en) * 1989-12-13 1991-05-21 Tektronix, Inc. Metastable sense circuit
US5081377A (en) * 1990-09-21 1992-01-14 At&T Bell Laboratories Latch circuit with reduced metastability
US5122694A (en) * 1990-12-26 1992-06-16 Tektronix, Inc. Method and electrical circuit for eliminating time jitter caused by metastable conditions in asynchronous logic circuits
US5166561A (en) * 1991-07-25 1992-11-24 Northern Telecom Limited Active intelligent termination
US5256914A (en) * 1991-10-03 1993-10-26 National Semiconductor Corporation Short circuit protection circuit and method for output buffers
US5489865A (en) * 1992-02-28 1996-02-06 Media Vision, Inc. Circuit for filtering asynchronous metastability of cross-coupled logic gates
US5510732A (en) * 1994-08-03 1996-04-23 Sun Microsystems, Inc. Synchronizer circuit and method for reducing the occurrence of metastability conditions in digital systems
US5598113A (en) * 1995-01-19 1997-01-28 Intel Corporation Fully asynchronous interface with programmable metastability settling time synchronizer
US5789945A (en) * 1996-02-27 1998-08-04 Philips Electronics North America Corporation Method and circuit for improving metastable resolving time in low-power multi-state devices
US5754070A (en) * 1996-11-19 1998-05-19 Vlsi Technology, Inc. Metastableproof flip-flop
KR100304691B1 (ko) 1998-05-29 2001-09-29 윤종용 트라이스테이트 보상회로를구비하는 출력신호 발생회로

Also Published As

Publication number Publication date
KR100304691B1 (ko) 2001-09-29
JP3795685B2 (ja) 2006-07-12
KR19990086693A (ko) 1999-12-15
EP0961410B1 (en) 2003-07-09
EP0961410A3 (en) 2001-02-07
DE69909375D1 (de) 2003-08-14
DE69909375T2 (de) 2004-05-27
US6384619B1 (en) 2002-05-07
JP2000013202A (ja) 2000-01-14
EP0961410A2 (en) 1999-12-01
US6184701B1 (en) 2001-02-06

Similar Documents

Publication Publication Date Title
TW461184B (en) Tristate sensing circuit and signal generating circuit including the same
TW385441B (en) Synchronous semiconductor memory device with less power consumed in a standby mode
US7274220B2 (en) Method and apparatus for amplifying a regulated differential signal to a higher voltage
US5594380A (en) Bootstrap circuit and data output buffer having the bootstrap circuit
TWI400883B (zh) 用以放大訊號時差之時間放大器及其方法
JP3810807B2 (ja) Ｓｒａｍ用センス増幅器およびラッチング回路
JP2003229758A (ja) 半導体装置
CN111092612A (zh) 包括感测放大器和锁存器的半导体集成电路
JP2000228621A (ja) Ｓｒラッチ、フリップフロップ、及びｓｒラッチの作動方法
JP3953691B2 (ja) 集積回路及び同期型半導体メモリ装置
KR940022561A (ko) 반도체 메모리의 출력회로
JP2004048757A (ja) 高速動作のためのフリップフロップ
US20060244502A1 (en) Sense amplifier-based flip-flop circuit
TW432455B (en) Complementary differential input buffer of semiconductor memory device
JP2013034040A (ja) 不揮発性フリップフロップおよび不揮発性ラッチ
US6972601B2 (en) Sense amplifier having synchronous reset or asynchronous reset capability
TW418400B (en) Circuit for controlling internal voltage for output buffer of semiconductor memory device and method therefor
JP3233911B2 (ja) 半導体集積回路装置
JP2004015434A (ja) 多数決回路
JPH1173775A (ja) 半導体記憶装置の出力回路
CN114337610A (zh) 电平转换使能锁存器
JPS62268211A (ja) 相補的入力回路
JP2009037690A (ja) 半導体回路
US20070188208A1 (en) Semiconductor integrated circuit
JP3989906B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees