TW455950B - Method for patterned copper etch for micron and submicron features, using enhanced physical bombardment - Google Patents

Method for patterned copper etch for micron and submicron features, using enhanced physical bombardment Download PDF

Info

Publication number
TW455950B
TW455950B TW087108011A TW87108011A TW455950B TW 455950 B TW455950 B TW 455950B TW 087108011 A TW087108011 A TW 087108011A TW 87108011 A TW87108011 A TW 87108011A TW 455950 B TW455950 B TW 455950B
Authority
TW
Taiwan
Prior art keywords
copper
item
etching
patent application
substrate
Prior art date
Application number
TW087108011A
Other languages
English (en)
Inventor
Yan Ye
Diana Xiaobing Ma
Gerald Zheyao Yin
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW455950B publication Critical patent/TW455950B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12229—Intermediate article [e.g., blank, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
    • Y10T428/12826—Group VIB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

經濟部智慧財產局員工消費合作社印製 4^595(} A7 B7 五、發明說明（） _明領域： 本發明係關於一種將在一半導體裝置基材上的銅廣 蝕刻成圖案的方法。 發明背景： 在現今的半導體裝置上之多層金屬架構中，鋁通常被 用作為互連接線及接點結構的材料。雖然鋁在製造上提供 了多種優點，但當積體電路設計者專注於電晶體閘極速度 及互連接線的傳輸時間時，铜很明顯將會是下一代之互連 接線及接點材料的較佳選擇。 在過去銅未被使用的主因為其製造上的問題，特別是 銅很難蝕刻的問題，因此其元件的圖案化也是格外具難度 的。在銅圖案蝕刻的習知技藝中，選擇性及蝕刻率的課題 特別受到阻礙。藉由純粹的物理轟擊所得到的蝕刻率典型 上約為每分鐘300埃- 500埃或更少，如分別由Schwartz 及 Schaible 於 J.五/ecfroc/iem. Soc., Vol. Π0，No. 8, p.1 777( 1 983)中及由 H. Hiyazaki 等人於 /. Fcrc. 5W. TecAno/, B 15(2) p.239 (1997)中所描述者。為了要改善蚀 刻率，不同的化學反應物於蝕刻處理期間被使用。這些化 學反應物與銅起反應以產生揮發物質，該揮發物質稍後可 藉由施加真空於該處理室而被去除。然而，當此等化學反 應物被使用時，腐蝕機會會是製造期間形成的一個主要問 題，因為銅並不會像鋁一樣能形成各種自身的鈍態層》詳 言之，銅的氧化提高了電阻；甚者，在銅的互連接線的情 第5頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I I------- ----裝 --------訂·！---- (請先Μ讀背面之注意事項/心寫本頁) ο 5 9 5 5 4 A7B7 五、發明說明（） 形中’整個接線會—路腐蝕下去而造成元件的失效〃與銅 有關的另一個問題為進入到相鄰材料内的擴散問題。就典 型上來說’ 一阻障層常被使用於銅與相鄰的材料之間，因 為鋼的擴散至該等材料中會減損該等材料的性能。 相對銘而言，銅提供了較佳的電遷移性能，如此多少 抵消了其在擴散問題上的缺點。事實上，在為了要決定一 互連電線的壽命的試驗中，一銅質電線的電遷移壽命約是 紹質電線的10倍長。此外，當半導體裝置的速度及功能 提升時’互連電線的速度即變得很重要，尤於該設計者知 道銅可用來達成較佳的互連電線傳輸率，因此他們都將铜 視作改善傳輸速度之選擇材料。 目前有兩種主要的技術在材料及製程的研究者中被 評估用以讓銅能夠使用。第一種技術稱為鑲嵌（damascene) 技術。在此技術中，用來製造一具有特徵區尺寸（feature size)為0.5微米或更小的多層結構的典型製程包括：毯覆 式沉積一介電材料；在該介電材料上形成囷案以形成開 口；沉積擴散阻障層及選擇性沉積一潤濕層提升開口的覆 蓋效果；沉積一層銅於該基材之上，直至銅的沉積厚度足 以填滿該開口為止；及使用化學機械研磨（CMP)技術，將 多餘的導電材料從該基材表面去除。鑲嵌（damascene)製程 在 C. Steinbruchel 發表於 Applied Surface Science 91 (1995)139-146 的” Patterning of copper for multilevel materialization： reactive ion etching and chemical· mechanical polishing”論文中有其詳細說明。 第6頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） - --------裝 i I (請先間讀背面之注意事項/ ‘寫本頁)
'SJ •線 經濟部智.¾財產局員工消費合作社印數 Α7 4 5 Ο __—____Β7 五、發明說明（） 另一具競力的技術為一種銅膜的圖案蝕刻技術。在此 蚀刻技術中’一典型的製程包括在一待處理的基材（典型 上為一具有一阻障層於表面上之介電材料）上沉積—銅 層；將一經圈案化的硬質罩或光罩加於該銅層上；使用 渴或乾蝕刻技術來進行該銅層之圖案蝕刻：及沉積一介 電材料菸該經圖案化的銅層上，用以提供積體電路中諸導 電接線及接觸洞間的絕緣。該圖樣的触刻處理的一個優點 為該銅層可使用在此技藝中所習知的濺射技術來施加。銅 的錢鍍與被典型地使用在鎮嵌（damascene)製程之CVD處 理比起來，可提供高很多之沉積率，並可提供比CVD更 乾淨、品質更高的銅膜》再者’比起使用阻障材料，然後 讓銅流入在一經圖案化之絕緣膜上的小特徵區（feature)開 口中來說，其能夠更容易將細微的圖案蝕刻於铜的表面 上，然後沉積一絕緣層於這些圖案上。 上述兩個具競爭力的技術在欲進入商業製造階段上 仍面臨一些待解決的問題。在鑲嵌（damascene)製程中，因 為填入在該介電層上之0.25微米及更小之的元件特徵區 尺寸中具有難度（特別是那些具有比1大之深寬比者），所 以用來沉積铜的方法只能選擇蒸鍍（其特別慢且昂貴）或化 學氣相沉積（CVD)法（其會產生包含所不想要之污染物的 銅層，且同樣是一慢且昂貴的製程）。再者，被用來在沉 積之後從該介電表面上將過多的銅去除的CMP技術同樣 會產生問題，因為銅為一軟質材料’其在研磨期間有滲過 底下層的趨勢。銅表面的”碟形現象（dish丨ng)”會在研磨期 第7頁 1衣紙張尺度適用中國國家標準（CNS)A4说格（210^297公釐)^'' ' -----------:! I--------訂---------線 (請先閱讀背面之注意事項广填寫本頁) 經濟部智慧財產局負工消費合作社印製 455950 A7 B7 五、發明說明（） 間發生。碟形現象的結果為，導電特徵區之關鍵尺寸會有 所改變β來自於在化學機械研磨處理期間所使用之研磨聚 的粒子會被埋入到銅的表面中，而其它的物質也會包圍在 銅線及接點位置的周圍。存在於該研磨衆内之化學物質會 腐蝕銅，導致電阻的提高，且甚至可能腐蝕穿透整個電線 的厚度。雖然在鑲嵌（damascene)製程中有著許多需要被解 決的問題’但此製程因為下列的原因而被業界視為比銅的 圖案蝕刻技術更有可能成功》 -該圖案蝕刻處理特別地將铜暴露於腐蝕中。雖然在該 經蝕刻的銅上提供一會保護銅免於在圖案形成之後的氧 化現象及其它形式的腐蝕之保護層是可能的，但保護銅於 触刻處理期間免於非揮發腐姓化合物累積於經姓刻之銅 特徵區上是非常重要的。這些非揮發腐姓化合物造成銅持 續性的腐蝕’甚至在經蝕刻的特徵區之上施加了保護看亦 然。 濃蝕刻處理已被嘗試’然而在特徵區外形的蝕刻控制 上有所困難；特別是’當被蝕刻之薄膜的厚度相當於最小 的圖案尺寸時’這是因為等向蝕刻的底切（undercutting) 經濟部智慧时產局員工消f合作社印製 -— I! — —— — — — — ) — — - I I ί請先閲讀背面之迮意事項广埃寫本頁) -線 是一般所無法容忍的。此外，在蝕刻處理期間存在有相當 之銅腐蚀現象。 電襞蚀刻技術提供了另一種選擇。—種有用的電衆姓 刻處理應具有下列的特徵：其對於蝕刻光罩層材料應有高 度的選擇性；其對於蝕刻在該將被蝕刻的薄膜底下之材料 應有南度的選擇性’其應提供所需要之特徵區外形（例如 第8頁
五、發明說明（ 被蝕刻的特徵區的侧壁應具有所需要之特定的角度）；及 蝕刻率應很快，以將該設備的產出率達至最大•典型上來 說，一含氯之氣體被使用在銅的反應性離子蝕刻處理中。 雖然氣提供了可被接受的蝕刻率，但其會造成銅的快速腐 蝕現象。氣之反應非常地快，但其產生的反應副產物卻是 非揮發性的。這些副產物保持於銅的表面上，因此對整個 經蚀刻的表面造成腐蚀。該等副產物可藉由在钱刻步驟之 後用化學物質來加以處理而變成揮發性，但是到那個時候 腐蝕已經很嚴重了。 對一導電層蝕刻後留下之氯或氟進行去除處理的一 個例子可見於1987年5月26日授予Mockler等人之美國 專利第4,668,335號中的說明内容。在該專利中，工件（晶 圓）被浸入到強酸溶液中，然後在一鋁銅合金蝕刻之後浸 入一弱鹼溶液中，用以去除蝕刻後殘留在表面上之氣及 氟。另一個例子可見於1993年4月6日授予Lauhford等 人之美國專利第5,200,031號中的說明，在該專利中描述 了一種用以去除在一或多金屬蝕刻步驟之後留下來之光 阻的方法’其同時也能用以移除含氯殘留物或使含氣殘留 物不具作用，以使剩下的金屬在至少24小時内不致受到 腐触。更特定說來’其做法是使NH3氣體流經—微波電號 產生器進入一容納該工件的表面清除室中，接著通入的是 氣氣（也可選擇性為NH3)，並保持一電漿於該電漿產生器 中。 將额外的氣體於蝕刻處理期間導入以降低腐蝕的作 第9頁 ------------裝 i I (請先閲讀背面之注意事瓊广墘寫本頁) -5j. 經濟部智慧財產局具工消費合作社印製 4 ^ S9 5 Q A7 __B7_______ 五、發明說明（） 法已被嘗試。此外，會起反應以在被蝕刻的特徵區的侧壁 上形成保護膜之氣體化合物在蝕刻處理期間及在蝕刻處 理之後被加入。然而，殘餘的腐触仍然是一個問題，且用 來防止未來與腐蝕物質接觸之該保護膜會將已經存在該 .特徵區表面上之腐蝕性物質保存在其中。 形成一鈍態層於一圖案側壁上的一個例子被描述於 91(1 995)112-123 中，該論文為由 J· Torres 所發表之’’Advanced copper interconnections for silieon CMOS technology”。其它的例子為：在 1994 年於 Yokohama 所舉行之 International Conference on Solid State Device and Materials 中在第 943-945 頁由 Igarashi 等人所撰的”High Reliability Copper Interconnects through Dry Etching Process”一文、在 dp〆，Vol.33 (1994)Pt. 1, No. IB"Thermal Stability of Interconnect of TiN/CuTiN Multilayered Structure”一文及在 1 995 年 3 月 出版之 J.丑i?oc.，VoL142, Νο·3 的’’Dry Etching Technique for Subquarter-Micron Copper Interconnects’’一 文。 ---------I -裝！！ —訂---------線 (請先M讀背面之注意事現/挲寫本頁) 經濟部智慧財產局貝工消費合作社印製 點方的 接刻蝕 、 蝕腐 線種來 接一未 铜到一 有找生 具須產 造必或 製則蝕 來，腐 用時生 被體產 要導不 是半間 術的期 技區理 -^5 徵處 蝕特刻 案電蝕 圖導在 果的使 如般以 - ’ 及法 源 來 須案 必圖 是膜 形銅 外之 的性 案向 圖方 之度 刻合间 蝕及 被率 制刻 控蝕 ’ 高 外一 之得 蚀獲 腐來 制用 控被 了種 除一 0 *!>的
OH 21 -/{一格 一規 14 )A Ns 準 標 家 困 國 中 用 適15一紙 本 ¥ I公 一97 2 4 5 5 9 5 0 A7 B7 五、發明說明（） 之反應蝕刻的技術的一個例予為由〇hn〇等人在年I2 月所出版之 J. Electrochem. Soc·， Vo\. 143, No. 12”Heactive Ion Etching of Copper Films in a SiCl4，N2，Cl2 及NH3 Mixture”文中所述及者。特別是，銅蝕刻率的提高 可藉由提高處在比280°C還高的溫度下之Ch流率而達成 之。然而，Cl2的增加會造成所不想要之銅圖案的側壁蝕 刻"添加NH3於氣體混合物中用以形成一 SiN式之可防止 側蝕刻的保護層，其中原本包含SiCl4及n2之氣體混合物 被改變為包含SiCl4,N2，CU及NH3。因此，姓刻期間所形 成的保護膜被某些熟悉該項技藝者用來降低腐蝕之發生 (如上所述）’並為其他人用來控制圓案表面之方向性蝕 刻。 在上述例子中，被假設的是使用一化學反應物在内之 銅的反應性離子蚀刻是乾蚀刻所必須達成之技術，而目前 相當多的努力被放在用來在蝕刻之後從該經圖案化之銅 的表面上去除反應性離子蝕刻副產物上。再者，在所被建 議之用於蝕刻處理之化學反應性離子的濃度下，存在著控 制銅膜的方向性蝕刻的問題。 -------- ------裝--- <請先閱讀背面之注意事攻V.Ji寫本頁)
V -線 經濟部智慧財產局WK工消費合作社印製 述 概 及 的 0. 明 發 吾人已發現銅可藉由使用一蚀刻處理而在可接受的 蚀刻率下被圖案蝕刻、且對於相鄰的材料a μ针具有選擇性，該 蚀刻處理應用純粹的物理基礎，如離予J舞擊，而不需要化 學相關物質之蝕刻成分。吾人將該等處，上 思壞万式取名為”加 1Sml 本紙張又度適用中舀國家標準（CNS)A4規格（210 X 297公釐） ^^59 ^^59 經濟部智慧財產局Ρ'工消费合作社印製 A7 B7 五、發明說明（） 強式物理轟擊大致上有四種產生増強的物理轟擊的技 術。 第一個較佳之增強的物理轟擊技術需要在離子密度 上的提鬲及/或在被離子化之用來撞擊該基材表面的物質 之離子能量上的提高。在離子密度上的提高最好是藉由將 一裝置放在該蝕刻室内的基材表面之上來達成，該裝置容 許撞擊該基材表面之離子化粒子數目的提高。此一裝置的 一個例子為一感應線圈’其被用來提高被離子化物質之數 目、’或被用來保持由另一來源所提供之被離子化物質的數 目，然後就有較多數目之離子化物質來撞擊該基材表面。 第二種用來提高被離子化物質數目之較佳方法是將 在處理室外產生之微波產生的電漿送入該處理室中。 藉由提高送至一外部地電感耦合的線圈的射頻能 量、或提高送至一電容地耦合的離子物質產生源的直流電 能量亦可用以增加離子化物質的數目。然而，後兩種技術 對於提高離子密度而言並不是較佳的，因為在蝕刻期間所 產生之銅（及合金金屬）原子會影響外部線圏的性能，且電 容式耦合的物質產生並不是非常有效率。 所謂離子能量，其表示在離子撞擊該基材表面時之該 離子的能量。第二種較佳之增強式物理轟擊技術為提高 (至基材被不利地影響的極限）能量.離子能量可藉由提高 在該基材上之補償偏整（offset bias)而提升之，如此能吸引 離子化物質朝向該基材，該補償偏壓的提高典型上是藉由 提高送至該基材所置放的平台的射頻能量而達成之《偏壓 第12頁 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公t ) ----- ------裝 if----—訂.J 1 I---1線 (請先閲讀背面之注意事項π'^ν寫本頁) 經濟部智慧財產局員工消費合作社印製 d 5 b9 5 A7 B7 玉、發明說明（） 能量之提升的效率與射頻頻率及偏壓接地面積與基材表 面積之比有關。離子能量藉由在低壓下操作蝕刻處理室而 被進一步提高》 第三種較佳之增強式物理轟擊技術為離子密度或離 予能量的脈波化a 將離子能量加以脈波化的一較佳手段為將送至該裝 置會產生離子物質的能量或被用來提高或維持撞擊該基 材表面之離子化物質之數目的能量加以脈波化。此脈波化 最好是被施加於一位在一處理室内部的裝置上。該脈波化 可以視為送至該處理室中之一外部產生的電漿的饋送 率。較不佳的作法是，該脈波化可被施加於一用於電漿產 生之外部電感耦合的來源，或施加於用於電漿產生之電容 耦合的來源。 將該離子能量規律地脈動之一更佳的手段為藉由將 送至會被供應給基材之補償偏壓源的能量加以規律的脈 動。 離子能量的脈波化降低了在蝕刻期間離開銅表面之 受激勵銅離子重新黏附在該銅表面之一鄰近位置上的可 能性。 處理容器内之壓力亦可被加以脈波化，而被當作脈波 化該離子能量的一種手段。 第四種較佳之增強式物理轟擊技術為使用熱泳s熱泳 是在基材表面的溫度高於蝕刻室表面（壁）的溫度時發生 的’藉此使從較高溫之基材表面驅出的粒子被吸引至較低 第13頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------裝 - ------訂·！！ I 線 (請先間讀背面之注意事項-、寫本頁)
經濟部智慧財產局具工消費合作社印製 五、發明說明（） 连的室表面。 吾人亦發現物理性離子森擊加上〜化學反應性離子 成分的結合使用亦是可行的，只要該化學反應性離子成分 的濃度低至足夠使該敍刻為物理森擊所主单實施即可a較 佳地，此結合的技術是在高於150的溫度及在低於50mT 的壓力環境下實施。由於該物理轟擊所提供之額外的能量 會加強化學反應所產生的揮發性化合物的形成，所以銅的 去除率並不單受限於該揮發性化合物的形成速率及低處 理室壓力輔助將這類揮發性化合物移除的能力。當柏刻之 進行為物理性離子轟擊機制所主導時，該處理室内的壓力 可嗲以調整’以使離子轟擊之機制更強；當整體的協同效 應增強時，銅原子的移除速率得以提升。 較佳之化學反應性離子物質為一含由素的物質或具 有低分子重量的化合物’如Cl2，HCI，BCh，HBr，CHF3，CF4, s i C14及它們的組合。當進行經圖案化銅之蝕刻、且使用 之化學反應性離子物質為一含氯物質時，存在於送入該蝕 刻室内之氣體中的含氣化合物不應超過送入該蝕刻室内 之氣體的30%(體積百分比）。此外，一惰性劑（如n2,NH3, 及CH4)可與該化學反應性離子物質共同使用之。 圈式簡單說明= 第1圖為可被用來實施本發明之一習用電漿蝕刻反應器的 最佳設計之一的剖面示意圖。該電漿蝕刻反應器被 製作成包括至少一感應線圏天線，其位在該反應器 第14頁 本紙張尺度適用令國固家標準<CNS)A4規格（210x 297公餐） -------------裝 • i— ^-OJ n 1 n IB n _ 線 (請先閱讀背面之注t事項寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 至的内部，且經由—阻抗配接網路而連接至_射頻 (RF) 量產生器；—基材支撐晶座亦經由—阻抗 配接網路而連接至—RF頻率能量產生器；及一導 電室壁，其作為f士累積於該基材上之補償偏唇加以 在電性上接地之零件*其中該補償偏壓是由於連接 至該基材支撐晶座4 RF能量在基材上累積的結 果。 σ
第2圖為一圖表’其顯示一铜膜以埃/每分鐘為單位之蝕刻 率其中該姓刻率為施加於該基材支撐平台之RF 偏壓能量&函數（其與該基材之iA補償偏壓直接 相關）。 第3闺為一直條統計圖，其顯示不同薄膜材料（包括銅在 内）在使用氬氣作為送至蝕刻室内之氣體下的蝕刻 率比較圖（物理性離子森擊該薄膜表面以完成蝕 刻）。 第4圖為一直條統計圖，其顯示在第3圖中所示栢同材料 在除了氙氣被用作為送至該蝕刻室的氣體之外的 相同處理變數條件下的比較蚀刻率。 第5圖為-圖表’其顯示在圖案蝕刻期間該銅薄膜表面上 《氣雜玄間中之被缴勵之銅原子的強度，其中供應 至基材支撐平台的射頻偏壓能量（基材的補償偏壓） 於圖案蝕刻期間被加以脈波化。 第6A圓及⑼囷分別是沒有及有對送至基材支撺平台上之 射頻能量加以脈波化的結果，即一具有〇 5微米之 第15頁 本紙張尺度適用帽國家格(210 χ ---I---裝·----II 丨訂 ---------線 (請先Μ讀背面之注意事項寫本頁) B? 五、發明說明（） 第 同 ο 相 圖示 意所 示中 形圖 外 4 面及 剖 3 的第 案在 圖示 銅顯 刻其 蝕， 經圖 之計 隔統 間條 及直 線一 接為 圏 7 拜變 被理 氣處 氯同 了相 除的 在外 料之 材體 tuj- 亥 蝕 該 至 送 為 作 所為 為 率 刻 蝕 的 銅 之 示 係 us ϋ 白 蝕 腐 ύ ή 銅 下 件， 條 值 數負 蚀 較 比 氣中 一 圖 單 β 的β 室刻 因 * 。 的 刻低 蝕降 被非 有而 没加 銅增 為是 因度 ’ 厚 膜 薄 第
銅 刻 蝕 來 用 被 法 及刻 A
為 圖 B 圖 意 示 的 像 照 微 顯 在 中 其 且 蝕饋 子之 離室 性應 應反 反刻 中蝕 其至 送 腐 ,8··· 嚴 被 铜 使 會 力 壓 室 刻 蝕 及 度 濃 氣 之 内 體 氣 。 送姓 第9A及9B圖為一顯微照像的示意圖，其中反應性離子蝕 刻法在一物理性主導的蝕刻體系下被實施，此時铜 没有被腐蝕。 圈號對照說明： 10 蝕刻 室 12 感應線圈段 14 基材 16 基材支撐平台 18,22 射頻能量產生器 30 室壁 32 塗層 34 接地點 26 入口 管路 28 氣體出口管路 612,632 外形 614,634 上緣 616,636 底部 613,633 光阻 617,637 空間 812,832 接線 814,817,837 表面 816,836 島域 第16頁 本紙張尺度適用中囷國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之泫意事填/楱寫本頁) 4 Λ7 B7 五、 發明說明（） 813,833 空間 834 外圊周 913 空間 917 表面 8 18 中空的空間 912 接線 932 端部 經濟部智慧財產局員工消費合作杜印製 發明詳細說明： 吾人發現銅可藉由使用一蝕刻處理而在大於每分鐘 1 000埃之可接受的蝕刻率下被圖案蝕刻，更佳的是大於每 分鐘2500埃’並最好是大於每分鐘500埃，且對於相鄰 的材料具有約3 : 1的選擇性，該蝕刻處理應用純粹的物 理基礎，如物理性離子轟擊等，而不需要與化學相關的蝕 刻成分。吾人亦發現化學反應物質可以可控制的量來加以 使用（詳言之是約總饋送氣體的约30%體積比或更少）而不 會造成銅之所不想要的腐蝕，當蝕刻是在一物理性主導的 蝕刻體下實施時。 I.定義 作為詳細說明的序文，應被瞭解的是，在此說明書及 申請專利範圍中所使用的單數形式”一”、”一個’’及”該”包 括了複數的指稱物，除非内文中有另行說明。因此，例如” 一半導體”一詞包括了許多具有習知半導體特性之不同材 料，”電漿” 一詞包括被一白熱放電所激勵的氣體或氣體反 應物，而”銅” 一詞則包括它的合金在内。 對於描述本發而言，特別重要之特定的術語於下文中 第Π頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） - . " ---— — — — —-----. ― I -----訂---— — I — I -線 (請先閲讀贫面之注意事亨寫本買> 五、發明說明（ A7 被界定。 “非等方向蝕刻” 一詞表示蚀刻並不是在所有的方向 都是以相同的速率在進行。如果蝕刻僅在一個方向上進行 (如在垂直方向）的話，該蝕刻處理則被稱為完全的非等方 向。 “深寬比”一詞表示特定開口之深度對寬度的比例，該 等開口中被置入一電氣接點。例如’一介電孔（via)開口， 其典型地以圓管形狀延伸穿過多層’具有一高度及直徑， 則其深寬比為該管狀的深度除上其直徑。一溝槽的深寬比 為該溝槽的深度除上該溝槽在其底部之最小寬度》 “銅”一詞表示合金的銅含量至少為 8 0%的原子百分 比，其中該合金可包含至少兩種基本成分。 區 徵 特 它 其 及 口 開 及 線 接 之 。 上構 材結 基的 1 體 在形 示面 表表 詞之 一 面 ,表 材 基 該 成 構 熱熱 白 白 與該 為 ， 因出 予驅 原被 ， 面 制表 機一 Ac - 而 示撞 表相 詞子 ’一 粒 ， 量 能 高 的 生 產 所 電 放 射 濺 電 故 熱 白 能 以 加 被 是 以 可 子。 粒子 量分 能的 高量 。 能 漿以 電加 式被 持是 維以 我可 自 也 丨tyh 種 ， 1 子 為原 電的 放量 ----I-------!裝--------訂---------線 (琦先閱讀背面之注意事爭.埃寫本頁) 經濟部智慧財產局員工消費合作社印*JJf>. 蝕 擊 轟 子 離 的 子 原 之 在 存 時面 同表 子該 離從 與以 *【匕 ， 其擊 及轟 離理 被物 二 表i 詞質 一 物 j勵 除 去 的 子 原 到 達 來 用 被 換 轉 量 動 的 理 物 中 其 子 原 除。 去的 上目 蝕 向 方 等 的 有 所 在 率 的 同 相 以 可 刻 蝕 的 S 處 刻 蝕 D 示行 表進 詞上 ”一向 ^ 方 頁 8 本紙張尺度適用中國國家標準（CNS)A4規格（2ΐ〇χ297公釐 經濟部智慧財產局員工消費合作社印製 4^5950 A7 ----—___B7 —___ 五、發明說明（） “電漿”-詞表示-被部分離子化之含相等數目之正 電及負電何的氣體及某些其它數目之非離子化的氣體粒 子》 物理性轟擊主導的蝕刻”或”物理性轟擊主導的反應 性離子蚀刻”-詞表示在蚀刻是由薄膜表面的物理性森擊 所主導下的触I!條件。該辛蚀刻條件是被物理性主導’即 使是在一化學反應物質同時存在下亦然如一包含齒素的 物質。當含函素物質從蝕刻成分中被去除而蝕刻率下降或 上升50°/。或更少時’所有接下來的蝕刻都歸因於物理動量 施加於其上之故。 “基材’’一詞包括半導體材料、玻璃 '陶瓷、聚合材料 及其它使用於半導體工業中之材料a II.實施本發明的設備 本發明的方法可於其中實施的處理系統為Applied Materials 公司（Santa Clara，加州）所製之 Centura® Integrated Process System。該系統被顯示及說明於美國專 利第5，1 8 6，7 1 8號中，其内容藉由此參照而被併於本文 中。 乾蚀刻技術（如電漿姓刻）不論是純粹的物理式離子鼻 擊或物理式離予轟擊加上化學反應性離子物質的作法都 可於此設備中來實施，其中至少一反應室被裝備成供下文 所述之蝕刻處理之用。詳言之，參照第1圖，#刻室i 〇 必須包括至少一感應線圈段1 2，其係透過一阻抗配接網路 第19頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） . < ------------裝----- ---訂· I-------線 〈碕先閱靖背面^达急事項^^寫本頁) 經濟部智慧財產局員工消费合作社印製 45^95〇 A7 B7 五、發明說明（） 20而連接至一射頻（RF)能量產生器18，用以在該蝕刻室 内提供射頻能量’其中該能量是被用來藉由感應耦合而產 生電漿用。基材14(將被姓刻者）被置於一基材支樓平台16 上，其是位在與至少一感應線圈段12相鄰的位置，（第t 圖中所示介於基材14與感應線圏段12之間的空間並非顯 示實際的空間。事實上’該触刻室可以採用任何有利的形 狀、且介於該至少一感應線圈段與該將被蝕刻之基材表面 之間的空間可加以利用’以提供所需要能量沉積圖案之任 何亦利的構形）°該蝕刻室壁的材料為一導電材料（如銘）。 鋁藉由一塗層32而被保護，該塗層可為一絕緣鳢，如紹 氧化物；或可以是一導電的陶瓷材料，如硼碳化物。 基材支撐平台16是經由一阻抗配接網路24而與—射 頻能量產生器22連接’用以在該基材丨4的表面提供一直 流補償電壓。該蝕刻室壁30是作為該基材14直流補償電 壓的接地點3 4。 饋送至該由感應線圈段12所產生的電漿之氣體成分 是經由入口管路26進入該蝕刻室的，其中該管路26 接至一氣體入口歧管（未示出），其供應氣體至該感應器圈 段1 2的附近。此外，該蝕刻室内的壓力（真空）係由一連接 至氣體出口管路28之真空幫浦（未示出）來控制。 在蝕刻室1 0内的溫度典型上是利用含液體的導管（未 示出）來控制的’其係位於蝕刻室1 〇室壁3 0之内。
上文所描述蝕刻室被詳細描述於由Yan Ye等人於 1 997年提申，該案讓渡給本案的申請人，名稱為”RF 第20頁 表纸張尺度適用中國國豕標準（CNS)A4規格（210x 297公楚） — — — — — —--111 - i I -P — ---訂 ---- - C請先閱讀背面之注意事項 f寫本頁) 5 A7 B7 五、發明說明（）
Plasma Etch Reactor With Internal Inductive Coil Antenna
And Electrically Conductive Chamber Walls”的美國專利申 請案中 '此專利申請案的内容藉由此參照而被併於本文 中。 III.使用在物理體系下之技術達到銅圖案蝕刻的方法 在本文中所描述之蚀刻方法的較佳實施例係於一由 Applied Materials 公司（Santa Clara,加州）所生產的 Centura® Integrated Process System 中來實施。該蝕刻處 理室能夠處理一 8吋（200mm)直徑的矽晶圓。該基材為一 具有一氧化矽層表面之矽晶圓，其上覆蓋500埃厚的鈦阻 障層，5000埃厚的銅濺射層則被沉積於該阻障層上。一 250埃厚的鈦層被施加於該銅層上，而一 5〇〇〇埃厚之經蹰 案化的氧化矽硬質罩則被施加於該鈦層上。 一氬氣電漿藉由標準技術的使用而於該蚀刻室内被 實施。最好具有從I至3線圈（對於本文中之最佳的實施 例而言為單一個線圈）的一内部感應線圏被用來產生該氬 氣電漿（離子密度）。施加於此感應線圏之該射頻能量具有 從100kHz至13,56MHz的頻率範圍，及從約100W至約 18kW的功率範圍（最好是在i〇〇w至5kW之範圍内）。該 將被蝕刻之基材的表面被置於一離該感應線圏約2英吋 (5 cm)至约8英吋（20cm)的距離處。一基材的補償偏壓是藉 由在從100kHz至13.56MHz的頻率範圍及從約最好是在 1 00 W至5kW的瓦數範圍下施加射頻能量至該基材支撐平 第21頁 本紙張尺度適用中國國家標芈（CNS)A4規格（210 X 297公釐） -----------I— --------^-------1 'Ά (請先閱讀背面之泫意事項.^寫本頁) 經濟部智慧財產局員工消費合作社印製 4
4 經濟部智慧財產局員工消費合作社印！W A7 B7 五、發明說明（） 台而被產生的。最好是’施加於該基材支轉平台上的射頻 能量是在200 W至30 00 W的範圍内。典型上說來，該射 頻能量被設定用以提供一比1 〇〇ev還高的離子轟擊能量， 該射頻接地面積對該基材之面積的比例大於1.5: 1，且最 好是大於2: 1»在該蚀刻室内的壓力是在約〇.〇〇lmT至 5 0mT的範圍之内，最好是低於20 mT。在該基材表面上 的溫度範圍是在20°C至約40(TC之間，而一蝕刻室表面的 溫度最好是比該基材溫度低約3 0度。典型上來說，該蚀 刻室表面被保持在约80°C或更低的溫度。 對一銅層而言，一好的蝕刻處理至少應符合下列的要 求：必須可獲得一高的蝕刻率；在銅與被用來圖案化之光 阻材料之間必須要有高度的選擇性；被蝕刻過之特徵區的 外形必須是直的》 例一--姓刻率 銅膜可使用純由物理性離子轟擊所提供之動量在每 分鐘超過5000埃的蝕刻率下蝕刻之β第2圖顯示被濺射 沉積之銅膜以埃/分鐘為單位之蝕刻率資料圖形200，其為 施加於該基材支撐平台之偏壓能量的函數，以瓦特為單位 (頻率13·56ΜΗζ)»該蝕刻率資料是供蝕刻穿透該物理氣相 沉積（PVD)所沉積的銅膜到達在—空白晶圓上的一氧化矽 表面之用。送至該蚀刻室的氣體為l〇〇sccrn的氬氣。供應 至該被用來產生電漿的感應線圏的能量之頻率為2MHz， 而功率為1000W -在該蚀刻室被的壓力為1 〇mT，該基材 第22頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公g ) 1 ' ---— 丨------- 裝------ 訂-- ----線 (諳先閲讀背面之注意事項埃寫本頁) Γ A7 137 五、發明說明（） 表面的溫度約為4 5 C，袖刻室壁的溫度則約為8 〇 π β 根據圖形200所提供的資訊’一具有一鋼薄膜於其表 面上之典型晶圓在一约為800V/的偏壓能量下約可於1分 鐘内被蝕刻（對於大多數的特徵區而言）。對於需要長時間 來提供達到另人滿意的銅蝕刻率所需的高反應性離子濃 度之先前的技術而言，這是完全意想不到的。 圖形200只是代表一個頻率及該接地面積對該基材面 積的一個比例。這些變數亦可被調整以提供更快速的蝕刻 率，‘且熟悉此技藝者能將此變數的組合加以最佳化β 例二--選择性 第3圖顯示一可從上述方式加以圖案化之銅膜的蚀刻 率直條統計圖300，其與多個不同材料的蝕刻率作一比 較，而送至該蝕刻室的氣體為純粹的氬氣。蝕刻變數係如 例一中所述者’而施加於該基材支撐平台的偏壓能量固定 在400W。在每一柱狀條的頂端上的數字是以埃/分鐘為單 位的蚀刻率。標纪為3 1 0 ”的柱狀條代表銅；柱狀條，，3 1 2，’ 代表銘’柱狀條’’ 3丨4 ”代表二氧化妙；柱狀條” η 6 ”代表钽； 柱狀條”3 I 8”代表氮化钽；柱狀條”32〇”代表鎢：柱狀 條”322”代表氮化鈦；而柱狀條，，324”代表卜缘光阻（可從 Shipley公司獲得）。 從圈表300中可清楚看到，在銅與許多很可能會出現 在與該銅之相鄰層中的化合物及元素之間，在蝕刻率上存 在著很明顯的差異，這提供了銅與此等材料之間—絕佳 第23頁 --------—----裝-------'訂j -------線 (請先閲讀背面之注意事填填莴本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 4559 ... 五、發明說明（ 的選擇性。這與鋁（柱狀條”3 12”）（其提供與氧化矽（柱狀 條”3 14”）間最小的選擇性）及光阻（柱狀條”324”）與絕大多 數被評估的其它材料間是相當不同的。因此’很明顯的 是’一純粹物理性離子轟擊來實施鋁層圖案蝕刻是不可行 的。很明類地，熟悉此技藝者都假設銅之物理性離子森擊 蚀刻同樣是不可能的，或此一蝕刻技術在先前所評估的條 件下不像是會令人滿意的。 第4圖顯示一可獲得之一經圖案化銅膜之蝕刻率的直 條統計圈400 ’其與多種不同材料的蝕刻率作一比較而 送至該触刻室的氣體為純粹的氣氣。蝕刻變數係如例一中 所述者，除了送至蝕刻室的氣體為氙氣之外。此外，施加 於薇基材支撑平台的偏壓能量固定為400W »在每一柱狀 條的頂蜈上的數字是以埃/分鐘為單位的蝕刻率。標記 為4丨0的柱狀條代表銅；柱狀條，，4 1 2 ”代表鋁；柱狀 條414代表二氧化矽；柱狀條”4 16”代表鋰；柱狀條”418，， 代表氮化钽，柱狀條”420，，代表鎢；柱狀條”422”代表氮化 鈦；而柱狀條，，424”代表丨.線光阻。 從圖表4〇〇中可清楚看到，在銅與許多很可能會出現 在與該銅之相鄰層中的化合物及元棄之間，在蚀刻率上存 在著”的差異’這提供了銅與此等材料之間一絕佳 的選擇丨生冑然氙氣沒有能夠如氬氣一般在銅⑷〇)與光阻 (424)之間提供絕佳的選擇&，但在銅（41())與氧切（川） 之間的選擇性仍保持為絕佳，使得一硬質罩可與 蚀刻氣料作業。此外刻氣體在銅（41〇)與赵（418) 第24頁 本紙張义度適用中國國家標準 I- — —— — — — I II---t . — — — — ——— - — — — — III — (請先閲讀背面之沒意事項.i寫本頁) 經 濟 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7
五、發明說明（） 之間及在銅（41〇)與氮化钽（4丨8)之間提供較佳的選擇性a 因此，熟悉此技藝者可為物理性離予轟擊蝕刻選擇適當的 鈍氣蝕刻氣體》 例..士 “免.用練枰物理技術之增強式物琿存_ 雖然物理性離子轟擊提供了令人滿意的銅蝕刻率及 關於典型地使用於半導體製造中之其它薄膜材料所需的 選擇性’但典型上在一被蝕刻的接線外形上有稍微的斜 度，’即在接線的底部會變寬。傾斜的量對於特徵區尺寸為 0.5微米或更大者並不會造成問題。然而，對於特徵區尺 寸為0.35微米或更小者，該物理性離予轟擊技術就需要加 以協助’以使從形成該接線的表面被驅出的銅原子不會重 新附著至該接線表面的其它位置上β當銅原子沒有一條到 達被圖案蝕刻之銅薄膜的上表面的清晰路徑時，這些原子 會在能將它們帶離該基材表面之真空被施加於該蝕刻室 之前重新附著於接線的表面上。當接線形成時，銅離子所 必須移動以到達該銅膜的上表面之距離會增加，且上述重 新附著的問題會升高。其結果為，該接線的外形會與第6Α 圖中所示者相似，其顯示〇. 5微米接線及空間之經蝕刻的 銅圖案之剖面外形的示意圖。 第5圖顯示在銅的一圖案蝕刻期間從監視在覆蓋在該 基材表面上之氣體空間中之銅含量之光學發射光譜儀中 讀取之強度讀數的曲線 5 I 0 »(該光譜儀係包含於該 Centura®蝕刻系統中，作為一端點偵測器，且在3240埃 第25頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） , - - ---------- ) i I ------I — -----I--- (請先閱讀背面之注意事項-』寫本頁> 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 的波長下操作。該偵測觀窗约在該基材表面之上1英叶 (2‘5cm)處）。強度讀數512顯示為一時間5丨4的函數，而 施加於該基材支撐平台的射頻偏壓能量被加以脈波化。在 曲線510上的尖端516表示對應於射頻偏壓能量沒有被提 供之時間點上在該氣體空間令銅的一較高的強度測量 值。（該偏壓能量全開約8秒鐘，而全關約2秒鐘）。較高 的铜強度是因為從該被蚀刻的表面被釋放出的銅所造成 的。 '第6 A及6 B圖分別是沒有及有加以脈波化之射頻能量 送至位在該蝕刻室10(第1圖）内之基材支揮平台16上之 〇. 5微米接線及空間之經蝕刻的銅圖案的剖面外形的示意 圖。該被蚀刻的基封即為在本文中最初所述及者^ 一氮氣 電漿藉由使用標準的技術而被產生於該蝕刻室内·，約5〇〇 瓦特的射頻能量在約13.56MHz的頻率下被掩加於該基材 支撐平台上；該脈波化的形式為重複打開電源約8秒鐘， 然後關掉電源約2秒鐘。供應至單一線圏感應源用於電棠 產生的能量被設定在500瓦特及2MHZ的頻率（雖然可以將 偏壓能量與供應該感應線圈的能量脈波加以同步，但在此 特定的例子中並沒有這樣做）。該將被蚀刻之基材的表面 被置於離開該感應線圏約4英吋（1 0cm)的距離處。在該蚀 刻室内的壓力約為1 〇m τ，該基材表面的溫度约為斗5 · 而該蝕刻室壁的溫度約為8 0 °C。 第6A圖顯示在供應至該基材支撐平台的能量沒有被 加以脈波化時所製造之接線與空間的剖面外形示音圖 第26頁 本纸張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） • · - II I I I » . - I ---I - *--— — — — —i (琦先間讀背面之意事項寫本頁) ^ 5 ^ 5 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 610。該外形612在其上緣614的寬度（在上層氧化矽光阻 613底下）比該外形612在其底部616的寬度明顯窄了許 多°介於在底部616上之接線之間的空間617的寬度並非 所想要的0.5微米，因為接線外形612的底部616延伸進 入此所想要的空間中。介於接線外形612的垂直壁與接材 表面間的角度為90。^所獲得之實際的角度約為70。，其 中變動量約為20° ，圖中表示為α角。 第6Β圖顯示在供應至該基材支撐平台的能量被加以 脈波化時所製造之接線與空間的剖面外形示意圖630。該 外形632在其上緣634的寬度（在上層氧化矽光阻633底 下）更加接近該外形632在其底部636的寬度《介於在底 部636上之接線之間的空間637的寬度更接近所想要的 0.5微米是因較少銅原子重新附著於該接線外形632的底 部636上之故。在此例子中，介於接線外形632的垂直壁 與接材6 3 8間的角度為8 0 ° ，其中變動量約為2y ，在圖 中示為/3角。 例四--增強式物理蟲螌加上一化犖反應物皙_ 形成一改良的接線外形的另一個方法（不同於純粹的 物理性增強式物理轟擊）為使用增強式物理森擊結合一化 學的反應物。化學反應物質是在一遠低於習知的濃度下被 使用的’JL與一由增強式物理轟擊所提供之额外能量一起 工作，即如前文所述者》 一化學反應蝕刻劑的使用提供一個程度之該接線之 第27頁 本紙張尺度適用中國國家標準（CNS)A4規格（210χ297公t) ---------I I ί I 裝--------訂---------線 <琦先閱讀背面之注意事項.、寫木頁) Μ濟部智慧財產局員工消費合作社印製 _ B7 五、發明說明（） 側壁的非等方向性蝕刻。該非等方向性蝕刻有助於被物理 性離子轟擊之銅原子的去除，該等銅原子在離開該銅表面 時傾向於再沉積/再附著於該經蝕刻的外形上。此等銅原子 的一部分是以一角度離開，其造成此再沉積現象。有時候 這些銅原子會撞擊它們所累積於其上之該光阻或硬質光 罩及經蝕刻的特徵區。這會將經蝕刻的特徵區的一部分加 大，使得鄰近的銅沒有被蝕刻。為了要改善該經圖案蝕刻 的側壁外形’本案發明人尋找一（與铜反應之）化學反應材 料’’其能夠充分地為銅表面所吸引，以提供側壁某些非等 方向性蝕刻。 詳言之’本案發明人尋找一種化學反應物質，其在低 濃度下能發揮效力，並在物理性離子轟擊時可讓後者維持 主導蝕刻機制，而該化學反應物質則可幫助銅原子的移除 工作，要不然銅原子會再沉積於接線的側壁上或附著於蝕 刻光軍材料上。吾人發現低濃度的齒素（特別是氣）可被使 用’其中進入到蝕刻室内之含鹵素的氣體體積百分比約為 進入到蝕刻室内之氣體總體積的3 〇%。例如，氣有助於氛 化銅CuC 1χ的形成’其中X的範圍是從1到3。這些氣化 銅化合物是探發性的’且可被去除，以有助於外形的控 制。 第7圖提供了一可以上述方式獲得之一機同案化銅膜 之蝕刻率的直條統計圖7〇〇，其與多個不同材料的蝕刻率 作比較，而氯氣為唯一送至該蝕刻室的饋送氣體，飪刻 變數係如例一中所述者，而施加於該基材支撐平台的偏壓 第28頁 本紙張又度適用中國國家標準（CNS)A4規格（210 x 297公釐） --1 ----I I I I I « - I I I -----^ · I I I ---I I (請先閱讚背面之沒意事項寫本頁) 0 Α7 Β7 五、發明說明（ 能量固定為200W。I — n, & 母—柱狀條的頂端上的數字是以埃/分 鐘為單位的蚀刻車差+ J羊表市》標記為”710”的柱狀條代表铜； 柱狀條”7 12”代类紐. {埼先閲讀背面之注专爹項\ V寫本頁> ” ” 代表鋁，枉狀條”714”代表二氧化矽；柱狀 條,716”代表銓；柱狀條，’71 8’，代表氮化鋰；柱狀條”720” 代表鹤’柱狀條”722”代表氣化鈥；而柱狀條”以，，代表卜 線光阻》 從直條統計® 700中可清楚看在銅與許多很可能 會出現在與該鋼層相鄰層中之化合物及元素之間，在姓刻 率上存在著-很明顯的差異，這提供了錮與此等材料之間 一絕佳的選擇性。詳言之，被測得的銅蝕刻率為負值，因 為在触刻期間之鋼腐蝕會造成銅膜厚度的增加。 為了要提供銅腐蝕的對照例（其中銅腐蝕發生於反應 性離子與一含氣蝕刻氣體一起蚀刻時）’本案發明人在— 經濺射的銅膜表面上用一氧化矽硬質光罩蝕刻了 〇4微米 寬的銅接線及空間》銅層位於一钽阻障層上，而該阻障屠 則位於一氧化硬層上’即如前所述者3該锅膜利用第3圖 所示之方式以氣氣加以蝕刻，但接下來所使用的氣趙流率 則與該方式不同，其中氣氣流率為1 〇 〇 s c c m，氣氣流率為 25sccm，而氣氣流率為50sccm» 經濟部智慧財產局員工消費合作社印製 弟8 A圖及第8 B圖分別顯示一被反應性離子所蚀刻以 提供0.4微米寬的接線及空間之一銅薄膜的顯微照片《參 照第8 A圖，接線8 1 2被腐蝕使得接線8 I 2的表面8 1 4顯 得有泡沫及有屑片，其產生含銅化合物，特別是CuClx其 中X可從1至2。一島域816出現在該接線812的中央， 第29頁 本紙張尺度適用中國國家標準（CNS)A4規烙（210 X297公釐） 經濟郃智慧財產局員工消费合作杜印製 ^59 5 0 A7 ________B7___ 五、發明說明（） 且很明顯為尚未被腐蝕之剩下來的銅。介於接線812表面 814與該島域816之間者為一中空的空間818，其已完全 地被抽真空’因為氣與銅間之化學反應的關係。空間8 j 3 具有一表面817’其為在該銅膜底下的氧化矽表面層，其 被蝕刻以提供接線8 1 2及空間8 1 3。 參照第8 B圈，接線8 3 2及空間8 3 3基本上與第8 A 圖的接線8丨2及空間813相同，只是接線的前緣更加詳細 示出。一島域836出現在接線832的中央，具有一中空的 空問83 8 ’該空間83 8介於接線832的外圓周834與該中 夬島域836之間。再次地’中央島域被認為是尚未被反應 以產生一含鼠化合物的銅。空間833具有一表面837，該 表面837為在該銅膜底下的氧化梦表面潛，其被蚀刻以提 供接線832及空間833。 例| 使用一反應性離子蝕刻成分、俚為物理熝剎古導砧 銅圖案蝕刻 在一铜的圖案蝕刻中使用一反應性離子蝕刻成分而 不會產生如第8A及8B圖中所示的腐蝕是可能的。該非腐 蝕性蝕刻是在提供一物理轟擊主導的蝕刻條件下實施 的。第9圖為一顯微照像910的示意圖，其顯示一具有〇 5 微米寬的銅質接線9 1 2及空間9丨3之經蝕刻的銅。第9B 圖為一顯微照像9 3 0的示意圖，其詳細顯示顯微照像9 i 〇 之終端932的外形。銅質接線912及空間913被蝕刻於一 經濺射的銅膜表面上，並用—氧化矽硬質罩來作為遮罩構 第30頁 本紙張尺度適用令國國家標準（CNS)A4規格（210x297公笼i'*'---- -------------裝-------丨訂---------線 <諳先閱讀背面之注意事項V i寫本I)
A7 __B7_ 五、發明說明^一^) ~一~_ 阖，如前所述的其是以一薄的鈕膜為基礎。該銅層是在該
被 vW 汍積於該氧化矽表面上之鈦阻障層之上。送至該蝕刻室 體旬送速率為140sccm的氬氣，15sccin的氯氣及 5
Sccm的氮氣。供應該感應線圈的能量之頻率2MHz，而 力率為1500瓦特。供應至該基材支撐平台的偏壓能量之 牛為13.56MHz ’而功率為400瓦特.在該蝕刻室内的 I ii & J為1 0 m T ’而該基材表面的溫度約為1 9 0 °C。較佳的基 jUL , 過度是超過1 5 〇°C者’並.最好是小於3 5 Ot：，以避免損 裝置》在此範圍之内的基材溫度有助於防止反應性離 物質在薄膜表面上的吸抽，並有助於將這些物質如 (CuClx)h以探發，以讓這些物質離開該薄膜表面。此外， 細刻室壁的溫度約為8(TC » 在如上所述的氣體流率下，蝕刻室内之氣氣體的體積 分比約為1 0%。第9Α圖中所示之接線1 90表現出一直 的侧壁外形，且顯示沒有腐蝕發生的證據。接線9 1 2之中 # 93 2的外形（如第9Β圖中所示）顯示接線9 1 2之銅剖面 934為實心的，進一步證明沒有腐蝕的發生。空間91 3具 有~表面917，該表面917為在該銅膜底下之氧化矽層， 該鋼膜被蝕刻以提供接線9 1 2及空間9 1 3。 —物理轟擊主導的蝕刻處理可藉由降低該反應氣體 的内容到達一個程度而被維持，在該程度如果所維持的反 應氣體是整個從該蝕刻氣體中被移除’而所有其它的變數 都維除不變的話，則在蝕刻率上有5 0 %的提高或下降。熟 悉此技藝者能將反應氣體内容物及蝕刻室壓力卹以最佳 第31頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） ----- - - - - --裝---I----訂--------- (請先閱讀背面之lit事項.i离本頁) 蠖濟部智慧財產局員工消費合作杜印製 κι Β7 五、發明說明（ 最易特 之容型 要較小 需力在 所壓讓 形室夠 Lr ty bb 夕 亥 Afl 區蝕力 徵的壓 特低室 的較刻 刻， 經此 之 。 要性 需活 所子 生離 產性物 供應產 提反副 以的刻 ， 化蝕 化小讓 蝕 的 高 較 而 化 氣
延 間 時 驻 停 的 質 物 態 惰 之 間 期 刻 蝕 性 向 方 等 非 的 區 徵 I 長’因此此一變數亦需被最佳化。 確保一物理轟擊主導的蝕刻處理在一固定的反應氣 禮濃度（達到一正常的極限）的另一個方法為提高在該銅膜 表面的離子森擊作用。該離子轟擊作用可藉由提高供應給 該基材支撐平台的偏壓能量、藉由降低在一固定能量下的 頻率及藉由提面偏要接地面積對基材面積的比例而達成 (在後者的例子中（參照第丨圖），蝕刻室壁3 〇的内表面 積相對於該基材14的表面積上的提高可使該比例提高。 此外，藉由提高離子轟擊活性小量之會留在該基材14 表面積上的刺餘反應氣體成分（如氯）可被濺射離開該表 面a 不攸硐触之經蝕刻的特徵區 (請先閱讀背面之;i意事項 i寫本頁) 裝 -11. 經濟部智慧財產局員工消費合作杜印製 房可被施加㈣銅表面上，以防止未來的腐敍。較佳的蓋 廣包括氮切及具有-低介電常數之聚合物。這些蓋層^ 藉由添加氮及/或不同的碳氫化物而產生一鈍態載氣、形成 电漿並對一含氧化矽表面（如氧化矽硬質遮罩）加以電漿濺 射而產生之a 上述之較佳實施例並不是要限制本發明的範圍，熟弗 此技藝者在瞭解上述的說明之後，可將該等實施例加以擴 大仁如此擴大行為所形成之實施例皆屬於以下所附之申 表纸張义度適时國Θ家辟（CNS)A4驗C 297"i^~ -線 4Sh5u , B7 五、發明說明（ 請專利範圍 {請先閱讀背面之泫意事項.-寫本頁) 經濟部智慧財產局員工消費合作社印製 第33頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 455 455 經濟部智慧財產局員工消費合作社印製 C8 〇8 六、申請專利範圍 h—種在一半導體應用中所用之一基材表面上對該表面上 之-銅膜加以圖案化之方法，其中該圖案化動作係由電 漿蝕刻方式達成，該方法至少包括下列步驟： a) 提供一電漿蝕刻處理室以至少-氣體，該氣體不 會與銅起化學反應； b) 利用1¾至少-氣體形成電漿，其中該電漿提供的 離子密度足以使銅蝕刻時達到至少每分鐘1 000埃的蝕 刻速率，其中該離子密度值可利用下列裝置群組中之一 >得到，孩裝置群組包含一種内部電漿辅助生成裝置， 其位於該蝕刻處理室内，並位於該基材表面上，其中該 裝置之設置能因電感耦合而輔助電漿的產生；一種外部 提供電漿的裝置，能從外部電源處將電漿提供至該蝕刻 室之内；一種外部輔助電漿產生裝置，位於該蝕刻室之 外’能利用電感耦合而輔助電漿之生成：及一種電焚生 成輔助装置’利用電容之轉合而輔助電装之生成；及 C)藉由施加一補償偏壓至該基材的方式使該電裝中 的離子及受激原子往該基材方向吸引過去。 2.如申請專利範圍第1項所述之方法，其中該裝置為一内 部裝置位在該基材表面之上且是一具有至少一線阻之 感應線圈。 3 .如申請專利範圍第2項所述之方法’其中該銅蝕刻率至 少為每分鐘2500埃及其中該補償偏壓是藉由在一從約 第34寅 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公茇） Γ ΙΙ11ΙΙΙΓ1 * -----! — 訂-- - - ----- (請先M讀背面之注意事項r-'寫本頁) 5 955 4 8800 99 ACQCS 經濟部智慧財產局員工消費合作社印 /、、申請專利範圍 100kHz至13.56MHz的頻率範圍内及在—從約至 5k W的瓦數範圍内施加RF能量至該基材支撐平台而被 施加的。 4.如申請專利範圍第丨項所述之方法，其中該裝置為_可 從一外部來源供應電漿至該蝕刻室的裝置，其令該外部 來源為一微波產生的來源。 5 .如申請專利範圍第4項所述之方法，其中該銅蚀刻率至 少為每分鐘2500埃及其中該補償偏壓是藉由在一從約 100kHz至13·56ΜΗζ的頻率範圍内及在一從约100w至 5kW的瓦數範圍内施加RF能量至該基材支撐平台而被 施加的。 -如申請專利範圍第5項所述之方法，其中該偏壓接地面 積對該基材的面積的比例大於1.5: 1» 7 如申請專利範園第6項所述之方法，其t該比例大於2 : 8. 如申請專利範圍第1項、第2項、第3項 '第4項或第 5項所述之方法，其中該基材表面的溫度小於200°C。 9. 如申請專利範圍第9項所述之方法，其中該蝕刻室表面 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ297公釐） ------------Γ-裝--------訂· {請先閱讀背面之注意事項，^寫本頁) Α8 Β8 C8 D8 六、申請專利範圍 的溫度小於1 7 01。 (請先閱讀背面之注意事寫本頁) 丨〇.如申請專利範圍第1項、第2項、第3項、第4項或第 5項所述之方法，其中該蝕刻室的壓力範圍是從約 O.OOlmT 至約 5〇阳丁。 如申請專利範圍第丨項、第2項、第3項、第4項或第 5項所述之万法，其中產生該離予密度的裝置是以—種 可產生孩離子密度的規律脈動的方式被操作的。 12·如申請專利範圍帛i i項所述之方法，其中該施加該補 償偏壓的裝置是以一種可將該基材的補償偏壓加以脈 波化的方式被操作的。 13 ·如申請專利範圍第1項、第2項、第3項、第4項或第 5項所述之方法’其中該施加該補償偏壓的裝置是以一 種可使該基材補償偏壓脈波化的方式被操作的^ 經濟部智慧財產局員工消費合作社印製 14.如申請專利範圍第〗項、第2項、第3項、第4項或第 5項所述之方法，其中介於該基材溫度與該蝕刻室表面 的溫度間之溫度差至少為3 0 °C。 1 5 —種以蝕刻方式圖案化一銅膜的方法，該方法至少包括 下列步驟： 第36頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 9 A8 B8 C8 D8 申請專利範圍 a) 提供一銅膜，其I 再具有一準備好作圖案蝕刻之經遮 軍的表面： b) 用&含至少部分被離子化的氣體之電漿來離子 轟擊d 遮罩的表面，藉以蝕刻該銅膜’其中該氣體在 該形成圖案的處理体杜 王保件下不會與铜起化學反應，且其令 該銅膜的轴刻率至少為每分鐘1〇〇〇埃；及 c) 施加一補償偏壓至該經遮罩的銅膜表面，藉此轟 擊離子被吸引到該表面。 1 6.如申請專利範圍第丨5項所述之方法，其中將被蝕刻之 一圖案的特徵區尺寸約為1微米或更小。 1 7.如申請專利範圍第1 5項所述之方法’其中該電蒙為一 氣體所產生的，該氣體是從包‘氬氣、氮氣、氙氣、氪 氣、甲烷及上述物質之組合的'组群中選取的。 ΙΙΙΙΙΙΙΙ — — — —— -— — In--訂，ί — — — — — I — (請先閱讀背面之注意事項、Υ寫本頁) 第 園 範 請 如氣 法 方 之 述 所 項 氬 為 體 氣 該 中 其 蛵濟部智慧財產局員Η消費合作社印製 第 圍 範 利 專 請 如 法 方 之 述 所 項 為 體 氣 該 中 其 氣 第 圍 範 利 專 請 如氣 法 方 之 述 所 項 氮 為 體 氣 該 中 其 頁 37 第 本紙張尺度適用中國國家標準（CNS)A4规格（210 * 297公釐） 9 9 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 2 1.如申請專利範圍第1 4項所述之方法，其中該基材的溫 度範圍是從20。(：至1 5(TC a 2 2.如申請專利範圍第2 1項所述之方法，其中該基材的溫 度範圍是小於I 5 0 °C。 23.—種將一半導體應用中之一基材表面上之一銅膜加以 圖案化的方法，其中圖案化的形成是由電漿蚀刻達成 岛，該方法至少包括下列步騾： a) 提供一饋送氣體至一電漿蝕刻處理室’該饋运氣 體包括至少一氣體，該至少一氣體不會與銅起化學反 應：及至少一氣體，該至少一氣體會與銅起化學反應； b) 以一種可提供一足以讓銅的蝕刻率至少為每分鐘 1000埃的離子密度的方式從該等氣體產生一電漿；及 c) 藉由施加一補償偏壓至該基材來吸引離子及從該 電漿被激勵的原子朝向該基材，其中該蝕刻是在一物理 轟擊主導的蝕刻體系下被實施的。 2 4.如申請專利範圍第2 3項所述之方法，其中該化學反應 氣體包含不超過送至該蝕刻處理室的總氣體流的30% 體積百分比。 25.如申請專利範圍第23項所述之方法，其中該不會與銅 起化學反應之氣體是從包含氬氣、氮氣、氙氣'氪氣、 第38頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公茇） l·· I__111—__1" · , I — I ί ____I I i i I I I I · (請先閱讀背面之注意事項' w寫本頁) 0> 六 5 - 5 經濟部智慧財產局員工消費合作杜印製 4 A8 B8 C8 ------ 、申請專利範圍 甲烷及上述物質之組合的組群中選取的° 26·如申請專利範圍第23項所述之方法’其中該化學反應 氣禮包含一鹵素。 27. 如申請專利範圍第24項所述之方法’其中該化學反應 氣體包含一画素。 28. ΐ口申請專利範圍第26項所述之方法’其中該化學反應 氣體是從包含（：12，£[(：1，8(：13，]^1：，(：^^3,0?4,3丨<：14及上迷 物質之組合的組群十所選取的》 2 9 _如申請專利範圍第2 7項所述之方法，其中該化學反應 氣體是從包含 Cl2，HCi，BCl3，HBr，CHF3，CF4，SiCl4 及上迷 物質之組合的組群十所選取的。 30.如申請專利範圍第26項、第27項、第28項或第29 項所述之方法，其中送至該触刻處理室之馈送氣體包括 一如惰性劑般地作用的氣體。 3 1.如申請專利範圍第3 〇項所述之方法，其中该惰性劑是 從包含N2，NH3，CH4，CHF4及上述物質之組合的組群中 選取的。 第39頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A8 B8 C8 D8 5〇 六、申請專利範圍 -------------.—裝— ~請先«.讀背面之注意事項' 7寫本頁) 32·如申請專利範圍第第26項、第27項、第28項或第29 项所述之方法，其中該電漿蝕刻是在至少1 501的基材 溫度下實施的。 33. 如申請專利範圍第32項所述之方法，其中該電漿蝕刻 處理室具有一比該基材溫度低至少30乞的表面溫度β 34. 如申請專利範園第23項所述之方法，其中該銅触刻率 羞少為每分鐘2500埃’其中該補償偏壓是藉由在一從 約100kHz至13.5 6MHz的頻率範圍内，且在一從約 100W至5kW的瓦數範圍内施加R_f能量至該基材支撐 平台而被施加的> 3 5.如申請專利範圍第2項所述之方法，其中該rf接地面 積對該基枒的面積的比例大於2 : 1。 線. 36.如申請專利範圍第34項所述之方法，其中在該蝕刻處 理室内的離子密度被規律地脈動。 經濟部智慧財產局員工消費合作社印製 3 7.如申請專利範圍第36項所述之方法，其中該基材補償 偏壓被加以脈波化》 38.如申請專利範圍第1項或第15項所述之方法，其中該 基材補偾偏壓在其最大強度時，最少约為1 〇〇ev ^ 第40頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW087108011A 1997-07-09 1998-05-22 Method for patterned copper etch for micron and submicron features, using enhanced physical bombardment TW455950B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/891,410 US6010603A (en) 1997-07-09 1997-07-09 Patterned copper etch for micron and submicron features, using enhanced physical bombardment

Publications (1)

Publication Number Publication Date
TW455950B true TW455950B (en) 2001-09-21

Family

ID=25398138

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087108011A TW455950B (en) 1997-07-09 1998-05-22 Method for patterned copper etch for micron and submicron features, using enhanced physical bombardment

Country Status (6)

Country Link
US (2) US6010603A (zh)
EP (1) EP0996974A1 (zh)
JP (1) JP2002508117A (zh)
KR (1) KR20010014306A (zh)
TW (1) TW455950B (zh)
WO (1) WO1999003143A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0895278A3 (de) * 1997-08-01 2000-08-23 Siemens Aktiengesellschaft Strukturierungsverfahren
US6008140A (en) * 1997-08-13 1999-12-28 Applied Materials, Inc. Copper etch using HCI and HBr chemistry
KR100521120B1 (ko) * 1998-02-13 2005-10-12 가부시끼가이샤 히다치 세이사꾸쇼 반도체소자의 표면처리방법 및 장치
DE19911433B4 (de) 1999-03-04 2006-06-08 Infineon Technologies Ag Optische Sendeanordnung
US6156642A (en) * 1999-03-23 2000-12-05 United Microelectronics Corp. Method of fabricating a dual damascene structure in an integrated circuit
US7381638B1 (en) * 1999-06-09 2008-06-03 National Semiconductor Corporation Fabrication technique using sputter etch and vacuum transfer
US6548414B2 (en) * 1999-09-14 2003-04-15 Infineon Technologies Ag Method of plasma etching thin films of difficult to dry etch materials
US6296716B1 (en) 1999-10-01 2001-10-02 Saint-Gobain Ceramics And Plastics, Inc. Process for cleaning ceramic articles
US20020072228A1 (en) * 1999-12-15 2002-06-13 Texas A&M University System Semiconductor conductive pattern formation method
DE10011886A1 (de) * 2000-03-07 2001-09-20 Infineon Technologies Ag Verfahren zur Herstellung einer Leiterstruktur für einen integrierten Schaltkreis
DE10059143B4 (de) * 2000-11-29 2006-12-28 Advanced Micro Devices, Inc., Sunnyvale Oberflächenbehandlungs- und Deckschichtverfahren zur Herstellung einer Kupfergrenzfläche in einem Halbleiterbauteil
US7678705B2 (en) * 2001-07-05 2010-03-16 Tegal Corporation Plasma semiconductor processing system and method
US6972265B1 (en) * 2002-04-15 2005-12-06 Silicon Magnetic Systems Metal etch process selective to metallic insulating materials
KR20030082003A (ko) * 2002-04-15 2003-10-22 이정중 내부 삽입형 유도 결합 플라즈마 화학 기상 증착 시스템
US20030205822A1 (en) * 2002-05-02 2003-11-06 Taiwan Semiconductor Manufacturing Co. Ltd. Low-strength plasma treatment for interconnects
DE10237249B4 (de) * 2002-08-14 2014-12-18 Excelitas Technologies Singapore Pte Ltd Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats
US20070051471A1 (en) * 2002-10-04 2007-03-08 Applied Materials, Inc. Methods and apparatus for stripping
US7977390B2 (en) 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US6759339B1 (en) 2002-12-13 2004-07-06 Silicon Magnetic Systems Method for plasma etching a microelectronic topography using a pulse bias power
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7294580B2 (en) * 2003-04-09 2007-11-13 Lam Research Corporation Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
US7084014B2 (en) * 2003-10-07 2006-08-01 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate
US7465408B1 (en) 2003-12-03 2008-12-16 Advanced Micro Devices, Inc. Solutions for controlled, selective etching of copper
US7262139B2 (en) * 2004-06-02 2007-08-28 Avx Israel, Ltd. Method suitable for batch ion etching of copper
US20060158790A1 (en) * 2005-01-14 2006-07-20 Hitachi Global Storage Technologies Magnetoresistive sensor having a novel junction structure for improved track width definition and pinned layer stability
US7910489B2 (en) * 2006-02-17 2011-03-22 Lam Research Corporation Infinitely selective photoresist mask etch
EP2362411A1 (en) * 2010-02-26 2011-08-31 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for reactive ion etching
US8679359B2 (en) * 2010-05-10 2014-03-25 Georgia Tech Research Corporation Low temperature metal etching and patterning
US8692467B2 (en) 2011-07-06 2014-04-08 Lam Research Corporation Synchronized and shortened master-slave RF pulsing in a plasma processing chamber
US20130119018A1 (en) * 2011-11-15 2013-05-16 Keren Jacobs Kanarik Hybrid pulsing plasma processing systems
US8633117B1 (en) 2012-11-07 2014-01-21 International Business Machines Corporation Sputter and surface modification etch processing for metal patterning in integrated circuits
US10175199B2 (en) 2012-11-15 2019-01-08 Micro-Tracers, Inc. Tracer particles, and methods for making same
US8871107B2 (en) 2013-03-15 2014-10-28 International Business Machines Corporation Subtractive plasma etching of a blanket layer of metal or metal alloy
US11424134B2 (en) * 2019-09-19 2022-08-23 Applied Materials, Inc. Atomic layer etching of metals

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3654108A (en) * 1969-09-23 1972-04-04 Air Reduction Method for glow cleaning
JPS55158275A (en) * 1979-05-28 1980-12-09 Hitachi Ltd Corrosion preventing method for al and al alloy
US4351696A (en) * 1981-10-28 1982-09-28 Fairchild Camera & Instrument Corp. Corrosion inhibition of aluminum or aluminum alloy film utilizing bromine-containing plasma
JPS59123246A (ja) * 1982-12-28 1984-07-17 Fujitsu Ltd 微細パタ−ン形成方法
DE3376186D1 (en) * 1983-08-02 1988-05-05 Ibm Deutschland Dry-etching process and its use
JPH0746689B2 (ja) * 1984-11-27 1995-05-17 松下電器産業株式会社 アルミニウム−シリコン−銅合金のドライエツチング法
US4668335A (en) * 1985-08-30 1987-05-26 Advanced Micro Devices, Inc. Anti-corrosion treatment for patterning of metallic layers
US4838994A (en) * 1987-06-26 1989-06-13 Siemens Aktiengesellschaft Method for structuring a copper and/or permalloy layer by means of dry etching
US4919750A (en) * 1987-09-14 1990-04-24 International Business Machines Corporation Etching metal films with complexing chloride plasma
JPH0291940A (ja) * 1988-09-29 1990-03-30 Toshiba Corp 半導体装置の製造方法
JPH0787053B2 (ja) * 1989-02-06 1995-09-20 日本電信電話株式会社 銅薄膜パターニング方法
US5186718A (en) * 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
JPH0336723A (ja) * 1989-07-04 1991-02-18 Fujitsu Ltd 半導体装置の製造方法及び電子サイクロトロン共鳴エッチング装置
JP2926864B2 (ja) * 1990-04-12 1999-07-28 ソニー株式会社 銅系金属膜のエッチング方法
JPH04311033A (ja) * 1991-02-20 1992-11-02 Micron Technol Inc 半導体デバイスのエッチング後処理方法
JP3185150B2 (ja) * 1991-03-15 2001-07-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5200031A (en) * 1991-08-26 1993-04-06 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corrosion-forming materials remaining from one or more previous metal etch steps
US5248384A (en) * 1991-12-09 1993-09-28 Taiwan Semiconductor Manufacturing Company Rapid thermal treatment to eliminate metal void formation in VLSI manufacturing process
JP3203752B2 (ja) * 1992-03-24 2001-08-27 ソニー株式会社 ドライエッチング方法
US5462892A (en) * 1992-06-22 1995-10-31 Vlsi Technology, Inc. Semiconductor processing method for preventing corrosion of metal film connections
US5348619A (en) * 1992-09-03 1994-09-20 Texas Instruments Incorporated Metal selective polymer removal
US5387315A (en) * 1992-10-27 1995-02-07 Micron Technology, Inc. Process for deposition and etching of copper in multi-layer structures
US5387556A (en) * 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
JP2727909B2 (ja) * 1993-03-26 1998-03-18 松下電器産業株式会社 金属配線の形成方法
JPH06326059A (ja) * 1993-05-17 1994-11-25 Fujitsu Ltd 銅薄膜のエッチング方法
DE4317722C2 (de) * 1993-05-27 1996-12-05 Siemens Ag Verfahren zum anisotropen Ätzen einer aluminiumhaltigen Schicht und Verwendung einer hierzu geeigneten Ätzgasmischung
US5376235A (en) * 1993-07-15 1994-12-27 Micron Semiconductor, Inc. Method to eliminate corrosion in conductive elements
US5336363A (en) * 1993-09-24 1994-08-09 Applied Materials, Inc. Low temperature dry etch of copper
JPH07307326A (ja) * 1994-05-11 1995-11-21 Sony Corp プラズマエッチング装置およびプラズマエッチング方法

Also Published As

Publication number Publication date
US6488862B1 (en) 2002-12-03
JP2002508117A (ja) 2002-03-12
EP0996974A1 (en) 2000-05-03
KR20010014306A (ko) 2001-02-26
WO1999003143A1 (en) 1999-01-21
US6010603A (en) 2000-01-04

Similar Documents

Publication Publication Date Title
TW455950B (en) Method for patterned copper etch for micron and submicron features, using enhanced physical bombardment
TW402761B (en) Method of etching copper for semiconductor devices
TW505984B (en) Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
TW540114B (en) Substrate cleaning apparatus and method
TW552317B (en) Method for etching silicon oxynitride and dielectric antireflection coating
US6143476A (en) Method for high temperature etching of patterned layers using an organic mask stack
US6534416B1 (en) Control of patterned etching in semiconductor features
TW434717B (en) System and method for etching organic anti-reflective coating from a substrate
JP2001526461A (ja) 酸化窒化珪素と無機反射防止皮膜をエッチングするための方法
US5994235A (en) Methods for etching an aluminum-containing layer
JP2004247755A (ja) キセノンを用いたプラズマエッチング
CN101131927A (zh) 增强等离子体蚀刻性能的方法
JP2002510146A (ja) 異方性プラチナプロファイルのエッチング方法
KR101224747B1 (ko) 감소된 에칭률 마이크로-로딩을 갖는 텅스텐 실리사이드에칭 공정
US6649532B1 (en) Methods for etching an organic anti-reflective coating
TW538137B (en) Method of etching indium tin oxide
Chiu et al. Characterization of titanium nitride etch rate and selectivity to silicon dioxide in a Cl 2 helicon-wave plasma
TW200401946A (en) Process for etching photomasks
JP2646811B2 (ja) ドライエッチング方法
TW447038B (en) Methods and apparatus for improving microloading while etching a substrate
Mathad et al. Plasma processing for silicon-based integrated circuits
US6399509B1 (en) Defects reduction for a metal etcher
TW478064B (en) Method of plasma etching a polysilicon layer through a patterned SiO2 layer
JP2003529914A (ja) 高密度ｒａｍキャパシタの電極をパターン化する改良マスキング法及びエッチング配列
JPH0786249A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees