KR20010014306A - 향상된 물리적 타격을 이용한, 마이크론 및 서브마이크론특징부용 패턴된 구리 식각 - Google Patents

향상된 물리적 타격을 이용한, 마이크론 및 서브마이크론특징부용 패턴된 구리 식각 Download PDF

Info

Publication number
KR20010014306A
KR20010014306A KR1019997012443A KR19997012443A KR20010014306A KR 20010014306 A KR20010014306 A KR 20010014306A KR 1019997012443 A KR1019997012443 A KR 1019997012443A KR 19997012443 A KR19997012443 A KR 19997012443A KR 20010014306 A KR20010014306 A KR 20010014306A
Authority
KR
South Korea
Prior art keywords
copper
etching
substrate
gas
plasma
Prior art date
Application number
KR1019997012443A
Other languages
English (en)
Inventor
얀 예
다이아나 마
제럴드 인
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20010014306A publication Critical patent/KR20010014306A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12229—Intermediate article [e.g., blank, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
    • Y10T428/12826—Group VIB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

우리가 "향상된 물리적 타격"이라고 부르는 단일한 물리적 프로세스를 이용하는 식각 프로세스를 이용하여 구리가 바람직한 비율 및 인접 물질들과의 선택도를 갖도록 패턴 식각될 수 있다. 향상된 물리적 타격은 기판 표면을 타격하는 이온화된 종들의 이온 에너지의 증가 및/또는 이온 밀도의 증가를 요구한다. 식각되는 표면으로부터 여기된 구리 원자의 제거를 돕기 위해서, 이온 발생 소스 및/또는 기판 오프셋 바이어스 소스에 대한 파워가 펄스될 수 있다. 또한, 타격된 이온이 원거리 소스로부터 공급될 수 있는 경우에는, 이러한 이온들의 공급이 펄스될 수 있다. 또한, 열적 포어리시스(phoresis)가 식각 챔버 내의 표면 온도 보다 높은 기판 온도로 유지함에 의해 사용될 수 있다. 화학적 반응성 이온 성분의 농도가 식각이 물리적 타격이 지배적인 식각 체제에서 수행될 정도록 충분히 낮은 한, 구리 부식 문제를 야기하지 않으면서, 화학적 반응 종들과 물리적 이온 탸격을 결합하여 사용하는 것이 또한 가능하다.

Description

향상된 물리적 타격을 이용한, 마이크론 및 서브마이크론 특징부용 패턴된 구리 식각{PATTERNED COPPER ETCH FOR MICRON AND SUBMICRON FEATURES, USING ENHANCED PHYSICAL BOMBARDMENT}
근래 반도체 소자에서 사용되는 멀티-레벨 메탈리제이션(metallization) 구조에서, 인터커넥트 배선과 콘택트용 구성 물질로서 알루미늄이 일반적으로 사용되고 있다. 알루미늄은 제조 용이성에서 많은 장점을 제공해 주나, 집적회로 설계자들이 트랜지스터 게이트 속도 및 인터커넥트 배선 전송 시간에 촛점을 맞춤에 따라서, 구리가 차세대 인터커넥트 배선과 콘택트용 물질로 선택됨이 확실시 되고 있다.
구리는 주로 제조상의 문제로 과거에는 사용되지 않았었다. 특히, 구리는 식각이 곤란하며 따라서 소자 패터닝이 특히 어렵다. 구리 패턴 식각에 대한 공지 기술들은 선택도(selectivity)와 식각 비율 문제로 그 사용이 문제시되었다. 슈바르츠와 샤이블의 J. Electorchem. Soc., Vol. 130, No. 8, 1777쪽(1983)과, 에이치. 미야자키 등의 J. Vac. Sci. Technol. B 15(2) 239쪽(1997)에 각각 기재된 바와 같이, 순수한 물리적 타격(bombardment)에 의해 얻어진 식각 비율은 전형적으로는 분당 약 300Å-500Å 정도였었다. 식각 비율을 향상시키기 위해서, 다양한 화학 반응물들이 식각 프로세스 중에 사용되었다. 이들 화학 반응물들은 구리와 반응하여 휘발성 생성물을 만들고, 다음 프로세스 챔버에서 진공을 가함에 의해 제거될 수 있다. 그러나, 이러한 화학 반응물들이 사용되는 경우에, 구리는 알루미늄과 같이 스스로 보호(passivation) 층을 만들지 못하기 때문에 제조 공정 도중에 부식(corrosion)이 주요한 문제로 대두되게 된다. 특히, 산화된 구리는 비저항을 증가시키며 구리 인터커넥트 배선의 경우에는 전체 와이어 배선이 전체적으로 부식되어 소자의 오동작을 야기한다. 구리에 대한 다른 문제점은 인접 물질로 구리가 확산된다는 것이다. 구리의 이러한 물질들로의 확산이 물질 성능 특성을 저하시키므로, 전형적으로 구리와 인접 물질 사이에 베리어 층이 사용된다.
이러한 확산에 따른 문제점을 상쇄하는 장점으로서, 구리는 알루미늄에 비하여 우수한 전자 이동도 성능을 제공한다. 사실상, 인터커넥트 와이어의 수명을 결정하기 위한 테스트에서, 구리 배선의 전자 이동도 수명은 대략 알루미늄에서의 전자 이동도 수명에 비해 약 10 배 더 길다. 또한, 반도체 소자 속도와 기능이 증가됨에 따라서, 인터커넥트 속도가 중요한 문제가 되며, 구리를 통해 얻어질수 있는 향상된 인터커넥트 전송 비율이 이 문제에 대한 해결방안으로 구리를 주시하도록 회로 설계자들을 자극하였다.
구리를 사용가능하도록 하는 물질 및 프로세스 개발자에 의해 고려되고 있는 두개의 주요한 경쟁적 기술들이 있다. 첫번째 기술은 공지된 다마신(damascene) 기술이다. 이 기술에서는, 0.5 마이크로미터(㎛) 정도의 특징부(feature) 사이즈를 갖는 다층 구조 제조용의 전형적 프로세스가 포함된다. 이 프로세스는 절연 물질을 패터닝하여 개구를 형성하는 단계; 확산 베리어층을 증착하고, 선택적으로는, 상기 개구를 라이닝하기 위해 베리어층 및 웨팅(wetting) 층을 층착하는 단계; 상기 개구를 매입할 정도로 충분한 두께로 상기 기판 상에 구리층을 증착하는 단계; 및 화학적 기계적 연마(CMP) 기술을 이용하여 과도한 도전 물질을 상기 기판 표면에서 제거하는 단계로 이루어 진다. 이러한 다마신 프로세스는 Steinbruchel의 "반응성 이온 식각과 화학적 기계적 연마를 이용한 멀티레벨 메탈리제이션용의 구리 패터닝", Applied Surface Science 91(1995) 139-146에 상세히 설명되어 있다.
이와 경쟁이 되는 기술은 구리 층의 패턴 식각을 포함하는 기술이다. 이 기술에서, 전형적 프로세스에는 목적하는 기판(전형적으로는 베리어 층이 표면상에 형성된 절연 물질) 상에 구리 층을 증착하는 단계; 구리 층 위에 포토레지스트 또는 패턴된 경 마스크를 부착하는 단계; 습식 또는 건식 식각 기술을 이용하여 구리 층을 패턴 식각하는 단계; 및 패턴된 구리 층의 표면 상에 절연 물질을 증착하여 다양한 집적회로를 포함하는 도전성 배선 아이솔레이션과 콘택트를 제공하는 단계를 포함한다. 패턴 식각 프로세스의 장점은 구리 층이 공지의 스퍼터링 기술을 이용하여 부착될 수 있다는 것이다. 구리 스퍼터링은 다마신 프로세스에서 전형적으로 사용되는 이베포레이션(evaporation) 또는 CVD 프로세스에서 보다 높은 증착 비율을 제공한다. 또한, 미세 패턴을 구리 표면에 식각하고 다음 이들 패턴 위에 절연 층을 증착하는 것이 베리어 층 물질과 구리가 패턴된 절연막의 소형 특징부 개구로 흐르도록 하는 것보다 용이하다.
위에서 설명한 경쟁되는 기술 각각은 상업적으로 이용가능한 소자 제조용 프로세스를 제공하는데 해결되어야 하는 특정한 프로세스상의 문제점들을 가지고 있다. 다마신 프로세스에서, 절연층 표면 상에 0.25㎛ 및 그 보다 소형의 특징부 사이즈를 갖는 소자를 매입하는 것의 어려움으로 인해, 구리 증착을 선택하는 방법에는 이베포레이션(이는 특히 속도가 느리고 고가임) 또는 화학 기상 증착, CVD(이것은 바람직하지 않은 오염 입자를 함유하는 구리 층을 만들고 또한 비교적 증착 프로세스의 속도가 느림)가 있다. 또한, 증착 후에 절연 표면에서 과도한 구리를 제거하는데 사용되는 CMP 기술이 또한 문제를 야기한다. 구리는 연마 도중에 아래에 놓이는 표면을 손상시키는 연성 물질이다. 연마 도중에 구리 표면에 "디싱(dishing)"이 일어날 수 있다. 디싱의 결과로, 도전성 특징부의 임계 치수에 차이가 발생한다. 화학적 기계적 연마 프로세스 도중에 사용되는 슬러리로부터의 입자는 구리 표면과 구리 배선 및 콘택느 위치를 둘러싸는 다른 물질에 매입될 수 있다. 슬러리에 존재하는 화학 물질은 구리를 부식시킬 수 있으며, 이는 비저항을 증가시키고 전체 와이어 배선 두께에 걸쳐 부식을 야기할 수도 있다. 다마신 프로세스에 의해 해결될 수 있는 문제점들에도 불구하고, 이 프로세스는 다음의 이유로 패턴 구리 식각 프로세스보다 산업계에서 차세대 기술로 이용될 것으로 보인다.
패턴 식각 프로세스는 특히 구리를 부식되도록 노출시킨다. 산화 또는 패턴 형성 후의 부식에 의한 다른 형태로부터 구리를 보호하는 보호 층을 식각된 구리 상에 제공하는 것이 가능하나, 식각된 구리 특징부 표면 상에 비휘발성 부식 화합물이 축적되는 것을 방지하기 위해서 식각 프로세스 자체 도중에서 구리를 보호하는 것이 중요하다. 이러한 비휘발성 부식 화합물은 식각된 특징부 상에 보호층을 부착시킨 후에도 구리 부식이 계속 진행되게 한다.
습식 식각 프로세스가 시도되었으나, 특징부의 식각 프로파일을 제어하는 데에 어려움이 있다. 특히, 식각되는 막 두께가 최초 패턴 치수에 필적하게 되는 경우에, 등방성 식각에 의한 언더커팅(undercutting)이 허용 한도를 넘게 된다. 또한, 식각 프로세스 자체에서 구리의 최대 부식이 존재한다.
플라즈마 식각 기술은 대안을 제시한다. 유용한 플라즈마 식각 프로세스는 다음의 특성을 가져야 한다. 플라즈마 식각 프로세스는 마스크 층 물질을 식각하는데 있어서 고도의 선택성을 가져야 하며, 식각되는 막 하부 물질을 식각하는데 있어서 고도의 선택성을 가져야 하고, 또한 목적하는 특징부 프로파일(즉, 식각되는 특징부의 측벽은 소정의 특정 각도를 가져야 함)을 제공해야 한다. 식각 비율은 전체 장비를 통한 수율을 최대로 하기 위해서 고속이어야 한다. 전형적으로, 염소 함유 가스가 구리의 반응성 이온 식각 프로세스에서 사용된다. 염소가 사용할 만한 식각 비율을 제공하나, 구리를 급속히 부식되게 만든다. 염소는 매우 빠른 속도로 반응하나, 휘발성이 없는 반응 부산물을 생성한다. 이러한 부산물이 구리 표면에 남아서 전체 식각된 표면에 대해 부식을 일으킨다. 이러한 부산물이 휘발성 반응 생성물을 생성하는 화학 종으로 처리하는 차후의 식각 단계에 의해 휘발성이 되게 만들어 질수 있으나, 이 때 이미 부식이 전반적으로 퍼진다.
도전성 층을 식각한 후 남아 있는 염소 및 불소를 제거하는 처리의 예가 1987년 5월 26일 등록된 Mockler 등의 미국 특허 4,668,335호에 나타나 있다. 상기 특허에서, 워크피스(웨이퍼)가 강산 용액에 담궈지며, 다음, 식각 후에 표면상에 남아있는 잔존 염소 및 불소를 제거하기 위해서 알루미늄-구리 합금의 식각 후에 약한 베이스 용액에 담궈진다. 다른 예가 1993년 4월 6일 등록된 Latchford 등의 미국 특허 5,200,031호에 나타나 있다. 이 특허에서, 잔존 금속의 부식을 적어도 24시간 동안 방지하기 위해서 하나 이상의 금속 식각 단계 후에 남아있는 포토리지스트를 제거하거나 염소 함유 잔존물을 비반응성으로 만들기 위한 프로세스가 개시되어 있다. 구체적으로, NH3가스가 마이크로웨이브 플라즈마 발생기를 통해 워크피스를 수용하는 스트리핑(stripping) 챔버로 유입되고, 다음, 플라즈마 발생기 내에 플라즈마를 유지한 상태에서 O2가스(및 선택적으로 NH3가스)가 유입된다.
식각 프로세스 중에 부가적인 가스를 주입함으로써 부식을 감소시키는 것이 시도되었다(이 부가적인 가스는 식각 부산물이 형성됨에 따라서 부식물과 반응하여 식각 부산물을 야기할 수 있다). 또한, 반응한 후 형성되어 있는 식각된 특징부의 측벽 상에 보호막을 형성하는 기상 화합물이 식각 프로세스 도중과 식각 프로세스 후에 개입될 수 있다. 그러나, 잔존 부식이 여전히 문제가 되며 보호막이 장차 부식성 화학종과 접촉하는 것을 방지하나 이는 상기 특징부 표면 상에 이미 존재하는 부식성 화학종을 트랩할 수 있다.
패턴 측벽 상에 보호 막을 형성하는 예는 J. Torres의 "실리콘 CMOS 기술용 향상된 구리 인터커넥션", Applied Surface Science, 91(1995) 112-123에 설명되어 있다. 다른 예들은 Igarashi 등의 "건식 식각 프로세스에 의한 고 신뢰성 구리 인터커넥션", Solid State Devices and Materials의 1994 국제 회의 확대 요약집, 요코하마, 1994, 943-945쪽; "TiN/CuTiN 다층 구조 인터커넥트의 열적 안정성", Jpn. J.Appl. Phys. Vol.33(1994) Pt. 1,No. 1B; 및 "서브쿼터-마이크론 구리 인터커넥트용 건식 식각 기술", J. Electrochem. Soc., Vol. 142, No. 3, 1995년 3월에 설명되어 있다.
패턴 식각 기술이 구리 인터커넥트, 콘택트, 및 일반적인 도전성 특징부를 갖는 반도체 소자의 제조에 사용되는 경우에, 식각 프로세스 자체 중에 부식 또는 장래의 부식 소스를 만들지 않는 식각 방법을 찾는 것이 필요하다.
부식을 조절하는 것에 덧붙여, 식각된 패턴의 프로파일을 조절하는 것이 필요하다. 높은 식각 비율과 패턴된 구리 막 식각의 높은 방향성 반응성 식각을 얻기 위해 사용되는 것의 예들은 Ohno 등의 " SiCl4, N2, Cl2, 및 NH3혼합물에서의 구리막의 반응성 이온 식각", J. Electrochem. Soc., Vol. 143, No. 12, 1996년 12월에 설명되어 있다. 특히, 구리의 식각 비율은 280℃ 이상의 고온에서 Cl2흐름 비율을 증가시킴에 의해 증가된다. 그러나, 부가적인 Cl2는 구리 페턴의 바람직하지 않은 측면 식각을 야기하는 것으로 알려져 있다. NH3가 가스 혼합물에 부가되어 측면 식각을 방지하는 SiN과 같은 보호막을 형성한다. 처음에 SiCl4, N2를 함유하는 식각 가스 혼합물은 SiCl4, N2, Cl2, 및 NH3를 함유하도록 조정되었다. 이와같이, 식각 도중에 형성된 보호막이 당업자에 의해 또한 패턴된 표면에 대한 방향성 식각을 조절하기 위한 연구자들에 의해 부식을 감소시키는데(위에서 설명한 바와 같이)에 사용된다.
위의 예들에서, 구리에 대한 화학적 반응물을 사용하는 것을 포함하는 반응성 이온 식각은 이에 의해 건식 식각이 얻어지는 것으로 가정되었으며, 상당한 노력이 식각 후 구리 패턴 표면으로부터 반응성 이온 식각 부산물을 제거하기 위한 기술들에 부가되었다. 또한, 식각 프로세스에 대한 추천된 화학적 반응성 이온의 농도에서, 구리 막의 방향성 식각을 조절하는 문제가 존재한다.
본 발명은 반도체 소자 기판의 표면 상에 구리 층을 패턴 식각하는 방법에 관한 것이다.
도1은 본 발명을 실행하는데 이용될 수 있는 종래 기술에 따른 플라즈마 식각 반응기의 바람직한 디자인 중의 하나의 일반화된 개략 단면도이다. 플라즈마 식각 반응기는 반응기 챔버 내에 위치하고 임피던스 매칭 네트워크를 통해 라디오 주파수(RF) 파워 발생기에 접속된 적어도 하나의 유도 코일 안테나부; 임피던스 매칭 네트워크를 통해 RF 주파수 파워 발생기에 또한 접속된 기판 지지 패디스털; 및 상기 기판 지지 패디스털에 접속된 RF 파워에 의해 기판상에 축적된 오프셋 바이어스용 전기적 접지로 작용하는 도전성 챔버 벽을 포함하도록 구성된다.
도2는 기판 지지 판에 대한 RF 바이어스 파워(이들은 기판의 DC 오프셋 바이어스 전압과 서로 직접 관련되어 있음)의 함수로서 구리 막의 식각 비율을 Å/min의 단위로 나타낸 그래프이다.
도3은 식각 챔버에 대한 공급 가스로서 아르곤을 사용한(식각을 수행하기 위한 막 표면의 물리적 이온 타격) 다양한 막 물질(구리를 포함)의 식각 비율의 비교를 나타내는 블록 다이어그램이다.
도4는 크세논이 식각 챔버에 대한 공급 가스로서 사용된 점을 제외하고 동일한 프로세스 변수 조건 하에서, 도3에 도시된 것과 동일한 물질을 사용한 경우의 식각 비율의 비교를 나타내는 블록 다이어그램이다.
도5는 기판 지지 판에 대해 RF 바이어스(기판의 오프셋 바이어스)가 패턴 식각 중에 펄싱되는 패턴 식각 도중에 기상 공간 내의 구리 막 상의 여기된 구리 원자의 강도를 나타내는 다이어그램이다.
도6A 및 도6B는 기판 지지 판에 대한 RF 파워 펄스가 인가되지 않은 경우와 인가된 경우의 각각의 0.5 마이크로미터 배선 및 간격의 식각된 구리 패턴의 프로파일의 각각의 개략 단면도이다.
도7은 염소가 식각 챔버에 대한 유일한 공급 가스로 사용된 경우를 제외하고는 동일한 프로세스 변수 조건 하에서, 도3 및 도4에 도시된 것과 동일한 물질에 대한 식각 비율의 비교를 나타내는 블록 다이어그램이다. 구리가 식각되지 않았기 때문에 이 도면에서 도시된 구리의 식각 비율은 마이너스이다. 구리의 부식으로 인해, 막 두께가 감소되기 보다는 증가된다.
도8A 및 도8B는 각각 반응성 이온 식각이 구리 식각에 사용된 경우의 포토마이크로그래프(photomicrograph)의 개략 표현이며, 여기서 식각 챔버에 대한 공급 가스의 염소 농도와 식각 챔버 압력은 구리가 과도하게 부식되도록 하는 농도와 압력이다.
도9A 및 도9B는 각각 반응성 이온 식각이 물리적 식각이 지배적인 식각 체제에서 수행되고 구리가 부식되지 않은 상태의 포토마이크로그라크의 개략 표현이다.
우리는 화학적 베이스를 갖는 식각 성분을 이용할 필요 없이, 바람직한 비율과 이온 타격과 같은 단일의 물리적 베이스를 이용하여 구리가 패턴 식각될 수 있음을 발견하였다. 우리는 이 프로세스를 "향상된 물리적 타격(bombardment)"이라 명명했다. 일반적으로 향상된 물리적 타격을 발생시키는 데에는 네 개의 기술들이 있다.
첫번째 바람직한 향상된 물리적 타격 기술은 기판 표면을 타격하는 이온 밀도의 증가 및/또는 이온화된 종의 이온 에너지의 증가를 요구한다. 이온 밀도의 증가는 바람직하게는 기판 표면 상의 식각 챔버 내에 장치를 위치시킴에 의해 얻어지며, 이 장치는 기판 표면을 타격하는 이온화된 입자의 갯수의 증가를 가능하게 한다. 이러한 장치의 예에는 이온화된 종의 갯수를 증가시키거나 기판 표면을 타격하는 것이 가능한 이온화된 종의 증가된 갯수보다도 이온화된 종의 숫자를 증가시키거나 다른 소스에 의해 공급된 이온화된 종의 갯수를 유지시키는데 사용하는 유도성 코일이 있다.
이온화된 종의 갯수를 증가시키기 위한 두번째 바람직한 방법은 챔버 외부에서 발생된 마이크로파에 의해 발생된 플라즈마를 프로세스 챔버 내에 공급하는 것이다.
이것은 또한 외부에서 유도적으로 결합된 코일에 RF 파워를 증가시킴으로써 이온화된 종의 갯수를 증가시키거나 이온 종 발생을 위해서 용량적으로 결합된 DC 파워를 증가시키는 것이 가능하다. 그러나, 에칭 중에 발생한 구리(및 합금) 원자가 외부 코일의 성능에 영향을 미치고 용량적으로 결합된 종의 발생이 매우 비효과적이기 때문에, 이들 후자에서의 두가지 기술은 이온 밀도를 증가시키는 데에는 덜 바람직한 방법이다.
이온 에너지는, 이온이 기판 표면을 타격할 때의 이온의 에너지를 의미한다. 두번째 바람직한 향상된 물리적 타격 기술은 이온 에너지를 증가(기판에 악영향을 받는 것을 제한하기 위해서)시키는 것이다. 이온 에너지는 이온 종을 기판쪽으로 끌어당기는 기판 상의 오프셋 바이어스를 증가시킴에 의해 증가된다. 이것은 전형적으로 기판이 놓이는 판에 RF 파워를 증가시킴에 의해 수행된다. 바이어스 파워의 증가의 효과는 RF 주파수와 기판의 표면 면적에 대한 바이어스 접지 면적의 비에 달려있다. 이온 에너지는 저압에서 식각 프로세스 챔버를 동작시킴에 의해 더욱 증가된다.
세번째 향상된 물리적 타격 기술은 이온 밀도 또는 이온 에너지의 펄싱(pulsing)이다.
이온 에너지를 펄싱하는 하나의 바람직한 수단은 이온 종을 만들거나 기판 표면을 타격하는데 이용될 수 있는 이온화된 종의 갯수를 유지하거나 증가시키도록 장치에 파워를 펄싱하는 것이다. 이러한 펄싱은 바람직하게는 프로세스 챔버 내부에 위치하는 장치에 인가된다. 상기 펄싱은 외부에서 발생된 플라즈마의 프로세스 챔버 내로의 공급 비율이다. 플라즈마 발생을 위한 외부의 유도적으로 결합된 소스에 펄싱이 인가되거나 플라즈마 발생을 위한 용량적으로 결합된 소스에 펄싱이 인가될 수 있다.
이온 에너지를 펄싱하는 훨씬 바람직한 수단은 기판에 인가되는 오프셋 바이어스 소스에 파워를 펄싱함에 의해 이뤄진다.
이온 에너지의 펄싱은 식각 중에 구리 표면에서 떼어지는 여기된 구리 이온이 인접 위치에서 구리 표면에 재부착되는 것을 감소시킨다.
프로세스 용기 내의 압력이 또한 이온 에너지 펄싱 수단에 의해 펄싱될 수 있다.
네번째 향상된 물리적 타격 기술은 열 포어시스(phoresis)를 사용하는 것이다. 열 포어시스는 기판 표면의 온도가 식각 챔버 표면(벽)의 온도보다 높은 경우에 일어나며, 이에 의해 고온의 기판 표면으로부터 떨어져 나온 입자들이 보다 차가운 챔버 표면 쪽으로 당겨지게 된다.
우리는 또한, 화학적 반응성 이온 성분의 농도가 식각을 전체적으로 지배하는 물리적 타격에서 식각이 수행될 정도로 충분히 낮은 한, 화학적 반응성 이온 성분을 물리적 이온 타격과 결합하여 사용하는 것이 가능함을 발견하였다. 바람직하게는, 결합 기술은 약 150℃의 온도의 약 50mT 압력 이하에서 수행된다. 물리적 타격에 의해 제공된 부가적 에너지가 휘발성 화학-반응-생성 화합물의 형성에 더해지므로, 구리 제거 비율은 단지 휘발성 화합물의 형성 비율과 이러한 휘발성 화합물의 제거는 용이하게 할 수 있는 낮은 프로세스 챔버 압력의 능력에 의해서만 제한되지 않는다. 물리적 이온 타격이 시각 프로세스에서 지배적으로 나타나는 경우에, 프로세스 챔버 내의 압력은 이온 타격을 증가시키도록 수정될 수 있다. 구리 원자 제거 비율을 향상시키면서 전반적인 시너지 효과가 나타난다.
바람직한 화학적 반응성 이온 종은 할로겐 함유 이온 종 또는 Cl2, HCl, BCl, HBr, CHF3, CF4, SiCl4및 이들의 혼합과 같은 낮은 분자량을 갖는 물질이 있다. 염소 함유 이온 종이 사용되는 경우에, 식각 챔버에 공급되는 가스에 존재하는 염소 함유 성분은 구리 패턴 식각 중에 식각 챔버에 공급되는 가스들의 단지 30 부피 % 이어야 한다. N2, NH3, 및 CH4와 같은 보호제가 화학적 반응성 이온 종과 결합되어 사용될 수 있다.
우리는 화학 반응 식각 성분을 사용할 필요없이 물리적 이온 타격과 같은 단지 물리적 베이스만을 갖는 식각 프로세스를 이용하여, 인접 물질들과 약 3:1의 선택도(selectivity)를 가지면서 분당 약 1,000Å, 바람직하게는 분당 2,500Å, 더욱 바람직하게는 약 5,000Å 이상의 사용가능한 비율로 구리가 패턴 식각될 수 있다는 것을 발견하였다. 우리는 또한 물리적 식각이 지배적인 식각 체제에서 식각이 수행되는 경우에, 바람직하지 않은 구리 부식을 야기하지 않는 제어된 양으로(전형적으로는 전체 공급 가스 부피의 약 30%) 화학적 반응성 종들이 사용될 수 있다는 것을 발견하였다.
Ⅰ. 정의
상세한 설명에 대한 서문으로서, 상세한 설명 및 청구범위에서 사용되는 단수 형태들은 달리 언급되지 않는다면 복수 형태도 포함하는 것임이 주지되어야 한다. 예를들어, "반도체"라는 용어는 반도체의 동작 특성을 갖는 것으로 알려진 다양한 물질들이 포함되며, "플라즈마"라는 용어는 글로우 방전에 의해 활성화된 가스 또는 가스 반응물을 포함하며, "구리"에는 구리 합금이 포함된다.
본 발명에서 특히 설명하는 중요한 특정 용어들은 아래와 같다.
"이방성 식각"이라는 용어는 동일한 비율로 모든 방향으로 진행하는 것은 아닌 식각을 나타낸다. 식각이 일 방향으로 배타적으로 진행하는 경우(예를들어 수직방향으로만), 이러한 식각 프로세스를 완전 이방적이라고 한다.
"에스팩트 비율(aspect ratio)"이라는 용어는 전기적 콘택트가 위치할 특정 개구의 폭 치수에 대한 높이 치수의 비율을 나타낸다. 예를들어, 전형적으로 복수개 층들을 관통하여 관 형상으로 연장되는 비아 개구는 높이와 지름을 가지며, 에스팩트 비율은 관의 지름으로 나눈 관의 높이가 된다. 트랜치의 에스팩트 비률은 트랜치 하부의 최소 이동 폭으로 나눈 트랜치 높이가 된다.
"구리"라는 용어는 구리 및 그 합금을 나타내며, 합금에서의 구리 성분은 구리가 80 원자 % 이상이다. 합금은 두 개 이상의 전기적 성분을 포함한다.
"특징부(feature)"라는 용어는 기판 표면의 배치형태(topography)를 형성하는 기판상의 금속 배선 및 개구들 및 다른 구조들을 나타낸다.
"글로우 방전 스퍼터링"이란 용어는, 글로우 방전에 의해 발생한 고 에너지 입자의 충돌에 의해 원자들이 스퍼터링될 표면에서 떨어져 나오는 매커니즘을 나타내며, 여기서 글로우 방전은 자기-유지(self-sustaining)형 플라즈마이다. 고 에너지 입자들은 에너지를 띠는 원자들 및 분자들일 수 있다.
"이온 타격 식각"이라는 용어는 표면에서 원자들을 떼어 내기 위해서 이온들(및 이온들이 존재하는 다른 반응성화된 원자 종)로 물리적으로 타격하는 것을 말하며, 여기서 물리적 운동량 이동이 원자 제거를 달성하는데 이용된다.
"등방성 식각"이라는 용어는 동일한 비율로 모든 방향으로 식각이 진행될 수 있는 식각 프로세스를 나타낸다.
"플라즈마"라는 용어는 일부의 비-이온화된 가스 입자와 동일한 갯수의 양 및 음 전하를 함유하는 부분 이온화 가스를 나타낸다.
"물리적 타격 지배 식각" 또는 "물리적 타격 지배 반응성 이온 식각"이라는 용어는 막 표면의 물리적 타격에 의해 식각이 지배적으로 일어나는 식각 조건을 나타낸다. 모든 잔존 식각이 물리적 운동량에 기여하도록 식각 성분에서 제거되는 때에 할로겐 함유 화학종이 식각 비율이 50% 정도 떨어지거나 증가한다면, 할로겐 함유 화학종과 같은 화학적 반응성 이온이 존재하는 경우조차 식각 조건이 물리적으로 지배적이 된다.
"기판"이라는 용어는 반도체 물질, 유리, 세라믹스, 폴리머 물질, 및 반도체 산업에서 사용되는 다른 물질들을 포함한다.
Ⅱ. 본 발명을 구현하기 위한 장치
본 발명의 방법이 수행될 수 있는 프로세스 시스템은 Applied Materials, Inc.(산타클라라, 캘리포니아) Centura집적 프로세싱 시스템이다. 상기 시스템은 미국 특허 5,186,718호에 개시되어 있으며, 이는 참조문헌으로 결합된다.
물리적 이온 타격 또는 화학적 반응성 이온 종과 결합된 물리적 이온 타격 기술의 플라즈마 식각과 같은 건식 식각 기술이 이 장치에 의해 수행될 수 있으며, 적어도 하나의 반응 챔버가 여기서 설명되는 식각 프로세스를 위해 준비된다. 특히, 도1을 참조하면, 식각 챔버 10에는 유도 결합에 의해 플라즈마를 발생시키는데 이용되는 챔버 내의 RF 파워를 제공하기 위해 임피던스 매칭 네트워크를 통해 RF 파워 발생기 18에 접속되는 적어도 하나의 유도 코일부 12를 포함해야 한다. 기판 14(식각될)가 적어도 하나의 유도 코일부 12에 인접하게 배치된 기판 지지 판 16 상에 위치한다. (기판 14과 유도 코일부 12 사이의 도1의 간격은 실제 간격을 나타내는 것은 아니다. 사실상, 챔버는 이점을 제공하는 임의의 형상일 수 있으며 적어도 하나의 유도 코일부와 식각될 기판 표면 사이의 간격은 바람직한 파워 배치 패턴을 제공하는 임의의 구성을 가질 수 있다) 식각 챔버 10 벽 30의 구성 물질은 알루미늄과 같은 도전성 물질이다. 알루미늄은 산화알루미늄과 같은 절연체이거나 보론카바이드(boron carbide)와 같은 도전성 세라믹 물질일 수 있는 코팅 32에 의해 에천트(etchant) 종으로부터 보호된다.
기판 지지 판 16은 기판 14 표면 상에 DC 오프셋 전압을 제공하도록 임피던스 매칭 네트워크 24를 통해 RF 파워 발생기 22에 접속된다. 식각 챔버 10 벽 30은 기판 14 DC 오프셋 전압에 대한 접지 34로서 작용한다.
유도 코일부 12에 의해 만들어진 플라즈마에 대한 가스 성분이 유입 배관 26을 통해 식각 챔버 10으로 공급되고, 유도 코일부 12 근방에서 가스 11를 공급하는 가스 유입 메니폴드(미도시)로 인도된다. 식각 챔버 10의 내부 압력(진공)은 가스 배출 배관 28에 접속된 진공 펌프(미도시)를 이용하여 조절된다.
식각 챔버 10 내의 온도는 전형적으로는 식각 챔버 10의 벽 30에 위치하는 액체 포함 도관(미도시)에 의해 조절된다.
위에서 설명된 종류의 식각 챔버에 대해서는 발명의 명칭이 "내부 유도 코일 안테나와 전기전도성 챔버 벽을 갖는 RF 플라즈마 식각 반응기"로 주어졌으며 1997년 6월 5일 출원되어 본 출원의 출원인에 양도된 Yan Ye 등의 미국 특허 출원 08/689,798호에 상세히 설명되어 있으며 이 특허출원은 참고문헌으로 결합된다.
Ⅲ. 물리적 체제의 기술을 사용한 패턴된 구리 식각을 얻는 방법
여기서 설명된 식각 방법의 바람직한 실시예는 캘리포니아 산타클라라의 Applied Materials 로부터 구입가능한 Centura집적 프로세싱 시스템에 의해 수행되었다. 식각 프로세스 챔버는 8인치(200㎜) 지름 실리콘 웨이퍼를 이용할 수 있다. 기판은 500Å 두께의 탄탈 베리어 층으로 덮히고 베리어 층 상에 5,000Å 두께의 층이 구리 스퍼터 증착되어 있는 산화실리콘 표면 층을 갖는 실리콘 웨이퍼이다. 250Å 두께의 탄탈이 구리층 상에 부착되었으며, 5,000Å 두께의 패턴된 산화실리콘 경 마스크가 상기 탄탈 층 상에 부착되었다.
표준 기술을 이용하여 아르곤 플라즈마가 식각 챔버 내에서 생성되었다. 바람직하게는 1-3 개의 코일(및 위에서 설명한 바람직한 실시예의 경우에는 단일 코일) 내부 유도 코일이 아르곤 플라즈마(이온 농도)를 발생시키는데 사용되었다. 이러한 유도 코일에 인가되는 RF 파워는 약 100㎑ 에서 약 13.56㎒ 사이 범위의 주파수를 가졌으며, 파워는 약 100W 에서 약 18㎾ 범위를 가졌다. 식각될 기판 표면은 약 2인치(5㎝)에서 약 8인치(20㎝)의 거리로 유도 코일과 이격되어 위치한다. 기판 오프셋 바이어스가 약 100㎑에서 약 13.56㎒ 사이 범위의 RF 주파수를 인가하고 약 100W 에서 약 5㎾ 범위의 파워를 기판 지지 판에 인가함에 의해 발생되었다. 바람직하게는 지지 판에 대한 파워는 약 200W 에서 약 3,000W의 범위이다. 전형적으로 RF 파워는 약 100 eV 보다 높은 이온 타격 에너지를 제공하도록 설정되었다. 기판 면적에 대한 RF 접지 면적의 비율은 약 1.5:1 보다 크며 바람직하게는 약 2:1 보다 크다. 식각 챔버 내 압력은 약 0.001 mT 내지 50mT 사이였으며 바람직하게는 약 20mT 이하였다. 기판 표면 상의 온도는 약 20℃ 내지 약 400℃였으며, 반면에 식각 챔버 표면의 온도는 바람직하게는 기판 온도보다 적어도 130도 정도 낮다. 전형적으로 기판 챔버 표면은 약 80℃ 정도로 유지되었다.
구리 층 식각을 위한 우수한 식각 프로세스라면 적어도 다음의 요구조건으 만조시켜야 한다. 높은 식각 비율이 얻어져야 하며, 구리와 패터닝에 사용되는 레지스트 물질 사이에 높은 선택도가 있어야 하며, 식각된 특징부의 프로파일이 직선적이어야 한다.
실시예1--식각 비율
구리 막은 물리적 이온 타격에 의해 제공되는 운동량 만을 이용하여 분당 5,000Å를 초과하는 식각 비율로 식각될 수 있다. 도2는 기판 지지 판에 인가되는 바이어스 파워의 와트 단위의(13.56㎒) 함수로서, 스퍼터 증착 구리 막의 Å/min 단위의 식각 비율 데이타의 그래프 200를 나타낸다. 식각 비율 데이타는 공백(blank) 웨이퍼 상의 산화실리콘 표면을 통하여 물리 기상 증착된 구리 막의 식각에 대한 것이다. 식각 챔버에 대한 가스 공급은 100 sccm의 아르곤이 사용되었다. 플라즈마를 발생시키기 위해서 사용된 유도 코일에 대한 파워는 2㎒에서 1000W 였다. 식각 챔버 내의 압력은 10mT 였으며, 기판 표면 온도는 약 45℃ 였고 식각 챔버의 온도는 약 80℃였다.
그래프 200에 의해 제공된 정보에 따르면, 웨이퍼 상에 구리 막이 형성된 전형적인 웨이퍼가 약 800W의 바이어스 파워에서 약 1분 지나서 식각될 수 있었다(대부분의 특징부에 대해). 이것은 고농도 반응성 이온에서의 반응성 이온 식각이 만족스러운 구리 식각 비율을 얻는데 필요하다는 것을 제시하지 못하는 종래기술로부터는 전적으로 예상치 못한 것이다.
그래프 200는 단지 하나의 주파수를 나타내며 기판 면적에 대한 단지 하나의 바이어스 접지 면적을 나타낸다. 이들 변수들은 보다 신속한 식각 비율을 제공하도록 또한 수정될 수 있으며 이 분야의 당업자는 변수들의 이러한 조합을 최적화하는 것을 의도할 것이다.
실시예2--선택도
도3은 식각 챔버에 대한 공급 가스가 아르곤만이 존재하는 경우에 다양한 서로 다른 물질의 식각 비율의 비교예를 제시하는, 위에서 설명한 구리 막 패턴으로부터 얻을 수 있는 식각 비율의 블록 다이어그램 300을 나타낸다. 식각 변수들은 실시예1에서와 같이, 기판 지지 판에 인가되고 400W로 고정된 바이어스 파워를 갖는다. 개별 블록의 상부의 숫자는 측정된 Å/min 단위의 식각 비율을 나타낸다. "310"으로 표시된 블록은 구리를 나타내며, 블록 "312"는 알루미늄을, 블록 "314"는 이산화실리콘을, 블록 "316"은 탄탈을, 블록 "318"은 질화탄탈을, 블록 "320"은 텅스텐을, 블록 "322"는 질화티탄을, 블록 "324"는 i-라인 포토리지스트(Shipley Co.에서 구입가능)를 나타낸다.
블록 다이어그램 300으로부터 분명하듯이, 구리와 구리 층에 인접한 층에 존재할 수 있는 많은 성분 및 원소들 사이에 식각 비율에 있어서 현저한 차이가 존재하며 이는 구리와 다른 물질들 간에 우수한 선택도를 제공한다. 이것은 알루미늄(블록 "312")과는 매우 상이한 것이며, 알루미늄은 산화실리콘(블록 "314"), 포토레지스트(블록 "324") 및 대부분의 다른 평가된 물질과의 최소 선택도를 제공한다. 이것으로부터 패턴된 알루미늄 층을 식각하는데 순수한 물리적 이온 타격이 가능하지 않음이 분명하다. 당업자는 이러한 구리의 물리적 이온 타격이 비효과적일뿐만 아니라 이러한 식각 기술이 이전에 고려된 식각 조건 하에서 만족스럽지 않은 것으로 보인다는 것을 분명히 용이하게 알수 있다.
도4는 식각 챔버에 대한 공급 가스가 크세논만 존재하는 경우에 다수의 서로 다른 물질에 대한 식각 비율의 비교예를 갖는, 패턴된 구리 막에서 얻을 수 있는 식각 비율의 블록 다이어그램 400을 제공한다. 식각 변수들은 크세논이 식각 챔버에 대한 공급 가스인 점을 제외하고는 실시예1에서 특정된 변수들과 동일하였다. 또한, 기판 지지 판에 인가되는 바이어스 파워는 400W로 고정되었다. 개별 블록의 상부의 숫자는 Å/min 단위의 측정된 식각 비율을 나타낸다. "410"으로 표시된 블록은 구리를 나타내며, 블록 "412"는 알루미늄을, 블록 "414"는 이산화실리콘을, 블록 "416"은 탄탈을, 블록 "418"은 질화탄탈을, 블록 "420"은 텅스텐을, 블록 "422"는 질화티탄을, 블록 "424"는 i-라인 포토리지스트를 나타낸다.
블록 다이어그램 400으로부터 분명하듯이, 구리와 구리 층에 인접한 층에 존재할 수 있는 많은 성분 및 원소들 사이에 식각 비율에 있어서 현저한 차이가 존재하며 이는 구리와 다른 물질들 간에 우수한 선택도를 제공한다. 크세논이 아르곤에 의해 제공되는 구리(410)과 포토리지스트(424) 사이의 우수한 선택도를 제공하지는 않으나, 구리(410)와 이산화실리콘(414) 사이의 선택도는 여전히 우수하여 경 마스크가 크세논 식각 가스와 잘 작용한다. 또한, 크세논 식각 가스는 아르곤 식각 가스에 의해 제공되는 것보다 구리(410)과 탄탈(418) 사이와 구리(410)과 질화탄탈(418) 사이에 우수한 선택도를 제공한다. 이와같이, 당업자는 물리적 이온 타격 식각에 대해 적절한 불활성 식각 가스를 선택할 수 있다.
실시예3--물리적 기술만을 사용한 향상된 물리적 타격
물리적 이온 타격이 구리에 대해 만족스러운 식각 비율과 반도체 제조에 전형적으로 사용되는 다른 매입 물질에 대해 요구되는 선택도를 제공하나, 배선의 하부쪽으로 확대되는 식각 배선 프로파일에서 약간의 경사가 전형적으로 존재한다. 경사 정도는 약 0.5㎛ 보다 큰 특징부 사이즈에 대해서는 문제를 일으키지 않는다. 그러나, 약 0.35㎛ 정도 또는 그 이상의 특징부 크기를 갖는 경우에서는, 배선을 형성하는 표면으로부터 떨어져 나간 구리 원자가 배선 표면 상의 다른 위치에 다시 끌리도록 물리적 이온 타격 기술로 보완하는 것이 필요하다. 패턴 식각되는 구리 막의 상부 표면에 대한 구리 원자의 깨끗한 경로가 존재하지 않는 경우에, 이들 원자들은 식각 챔버에 가해진 진공이 이들을 기판 표면으로부터 떼어내기 전에 배선 표면으로 다시 끌리도록 할 수 있다. 배선이 형성됨에 따라, 구리 원자가 구리 막의 상부 표면에 도달하기 위해 이동하여야 하는 거리가 증가되며 재부착 문제가 형성된 배선의 하부에서 증가된다. 그 결과, 배선 프로파일은 도6A에 도시된 것과 유사하게 되며, 이는 0.5 마이크로미터 배선과 간격의 식각된 구리 패턴 프로파일의 개략 단면도를 나타낸다.
도5는 구리 패턴 식각 중에 기판 표면을 둘러싸는 기상 공간 내에 함유된 구리를 모니터링하는 광학 투과 분광계로부터 판독한 강도(intensity)를 나타내는 점선 510을 도시한다. (분광계는 엔드 포인트 감지기로서 Centura식각 시스템에 포함되어 있으며 3,240Å 파장에서 동작한다. 감지 윈도우는 기판 표면 위에서 약 1 인치(2.5㎝) 이다.) 강도 판독 512는 시간 514에 대한 함수로서 나타내져 있으며, 기판 지지 판에 대해 RF 바이어스 파워가 펄싱되었다. 강도 점선 510의 뾰족한 끝들은 RF 바이어스 파워가 활성화되지 않은 시간에 대응하는 기상 공간에서의 구리에 대한 높은 강도 측정값을 나타낸다. (바이어스 파워는 약 8초 동안 인가되었고 다음 약 2초 동안 중지되었다.) 높은 구리 강도는 구리가 식각된 표면으로부터 떨어져 나갔음으로 인한 것으로 생각된다.
도6A 및 도6B는 식각 챔버 10(도1) 내에서 기판 지지 판 16에 펄싱된 파워가 존재하지 않는 상태에서 식각된 경우와 존재하는 상태에서 식각된 경우의, 0.5 마이크로미터의 배선과 간격의 식각된 구리 패턴 프로파일의 개략 단면도를 나타낸다. 식각된 기판이 먼저 설명된다. 아르곤 플라즈마가 표준 기술을 사용하여 식각 챔버 내에서 만들어 졌다. 약 500 와트의 RF 파워가 약 13.56㎒ 주파수에서 기판 지지 판에 인가되었다. 펄스 타이밍이 약 8초 동안 파워 온되었고 약 2초 동안 정지되었으며 이러한 타이밍이 반복되었다. 플라즈마를 발생시키기 위한 단일 코일 유도 소스에 대한 파워는 500W의 2㎒로 설정되었다. (바이어스 파워 펄싱을 유도 코일에 대한 파워의 펄싱과 동조시키는 것이 가능하나, 이것은 본 실시예에서는 다뤄지지 않았다.) 식각될 기판의 표면은 유도 코일로부터 약 4 인치(10㎝)의 거리로 이격되었다. 식각 챔버 내의 압력은 약 10mT 였고, 기판 표면 온도는 약 45℃ 였으며, 식각 챔버 벽의 온도는 약 80℃ 였다.
도6A는 기판 지지 판에 대한 파워가 펄싱되지 않은 경우에 제조된 배선 및 간격 프로파일의 개략 단면 610을 나타낸다. 상부 에지 614(산화실리콘 레지스트 613 바로 하부)에서의 프로파일 612의 폭은 그 베이스 616에서의 프로파일 612 에서 보다 매우 좁았다. 배선 프로파일 612의 베이스 616이 이러한 목적하는 간격 쪽으로 연장되었기 때문에, 베이스 616에서의 배선들 사이의 간격 617의 폭은 목적하는 0.5㎛가 아니었다. 배선 프로파일 612의 수직 벽 사이의 기판 표면에 대한 목적하는 각도는 90°이다. 얻어진 실제 각도는 각도 α로 도시된 바와 같이 약 20°의 목적하지 않는 편차를 갖는 약 70°였다.
도6B는 기판에 파워가 펄싱된 경우에 만들어진 배선 및 간격 프로파일의 개략 단면 630을 나타낸다. 상부 에지 634(산화실리콘 레지스트 633의 바로 하부)에서의 프로파일 632의 폭은 그 베이스 636에서의 프로파일 632의 폭에 보다 근접되어 있다. 구리 원자가 배선 프로파일 632의 베이스 636에 거의 다시 끌리지 않았기 때문에, 베이스에서의 두개의 배선 사이의 간격 637의 폭은 목적하는 0.5㎛에 훨씬 근접되었다. 이 경우, 배선 프로파일 632의 수직 벽과 기판 638 사이에서 얻어진 각도는 각도 β로 표시된 바와 같이 약 10°의 목적하지 않는 편차를 갖는 약 80°였다.
실시예4 -- 화학적 반응성 종과 결합된 향상된 물리적 타격
배선 프로파일을 향상시키기 위한 다른 방법(특성상 단지 물리적이기만한 향상된 물리적 타격을 개선시키는)은 향상된 물리적 타격과 화학적 반응성 종의 결합을 사용하는 것이다. 화학적 반응성 종은 위에서 설명된 바와 같이, 이 기술 분야에서 이미 공지된 매우 제한된 농도에서 사용되며 향상된 물리적 타격에 의해 제공된 부가적 에너지를 갖는 시너지 효과를 일으킨다.
화학적 반응성 에천트를 사용함에 의해 배선 측벽을 이방적으로 식각하는 것이 가능해 진다. 이방성 식각은 구리 표면에서 떨어져 나갈 때 식각된 프로파일 상에 재증착되거나 다시 끌리는 경향을 갖는 물리적 이온 타격된 구리 원자를 제거하는데 도움을 준다. 이러한 구리 원자 부분은 이러한 재증착을 야기하는 각도로 떨어져 나온다. 때때로 이들 구리 원자가 포토레지스터의 벽 또는 경 마스크 및 식각된 특징부에 부착되며, 여기에 쌓이게 된다. 이것은 식각된 특징부 부분을 연장시켜서 인접된 구리가 식각되지 않게 된다. 식각된 패턴 측벽 프로파일을 향상시키기 위해서, 우리는 상기 측벽의 이방성 식각을 제공하도록 구리 표면에 충분히 끌릴 수 있는 화학적 반응성(구리와) 물질을 찾았다.
특히, 우리는 화학적 반응성 물질이 배선 측벽 상에 재증착되었거나 식각 마스킹 물질에 끌렸을, 떨어져 나간 구리 원자를 제거하는데 도움을 주는 동시에 물리적 이온 타격이 지배적 식각 메커니즘으로 남을 수 있는 충분히 낮은 농도에서 효과적인 물질을 찾았다. 우리는 낮은 농도의 할로겐, 특히 염소가 사용될 수 있다는 것을 발견하였으며, 여기서 식각 챔버에 유입되는 할로겐 함유 가스의 부피 %는 식각 챔버에 유입도는 전체 부피의 단지 약 30% 이다. 예를들어, 염소는 구리클로라이드 CuClx의 형성에 도움을 주며, 여기서 x는 약 1 내지 약 3 사이이다. 이들 구리클로라이드 화합물은 휘발성을 가지며 프로파일 조절에 도움을 주기 위해서 제거될 수 있다.
도7은 염소가 식각 챔버에 대한 유일한 공급 가스인 경우에 복수의 서로 다른 물질들에 대한 식각 비율의 비교를 나타내는 구리 패턴 막에서 얻을 수 있는 식각 비율의 블록 다이어그램 700을 나타낸다. 식각 변수는 염소 공급 가스가 제공되고 기판 지지 판에 인가되는 바이어스 파워를 200W로 고정한 점을 제외하고는 실시예1에서와 같이 정해졌다. 개별 블록 상부의 숫자는 Å/min 단위로 측정된 식각 비율이다. "710"으로 표시된 블록은 구리를 나타내며, 블록 "712"는 알루미늄을, 블록 "714"는 이산화실리콘을, 블록 "716"은 탄탈을, 블록 "718"은 질화탄탈을, 블록 "720"은 텅스텐을, 블록 "722"는 질화티탄을, 블록 "724"는 i-라인 포토리지스트를 나타낸다.
블록 다이어그램 700으로부터 분명하듯이, 구리와 구리 층에 인접한 층에 존재할 수 있는 많은 성부 및 원소들 사이의 식각 비율에 있어서 현저한 차이가 존재한다. 특히, 식각 중의 구리 부식이 구리 막 두께를 증가시키도록 하기 때문에 측정된 구리 식각 비율은 마이너스이다.
염소 함유 식각 가스로 반응성 이온 식각을 일으키는 구리 부식의 비교예를 제공하기 위해서, 우리는 산화실리콘 경 마스크로 마스킹된 수퍼터된 구리 막 표면 패턴 상에 0.4㎛ 폭의 구리 배선 및 간격을 식각했다. 구리 막은 탄탈 베리어 층을 덮었으며, 이는 위에서 설명한 바와 같이 산화실리콘 표면 상에 놓인다. 구리 막은 100sccm 아르곤, 25sccm 의 Cl2, 및 50sccm의 N2의 가스 흐름 비율이 사용된 점을 제외하고는 도3을 참조하여 설명한 방식으로 염소 가스를 사용하여 식각되었다.
도8A 및 도8B는 각각 0.4㎛ 폭의 배선과 간격을 제공하도록 반응성 이온 식각된 구리 막의 포토마이크로그래프의 개략도 810 및 830을 나타낸다. 도8A를 참조하면, 배선 812은 부식되어 배선의 표면 814가 구리 함유 화합물, 특히 CuClx를 형성하는 반응으로부터 거품적이고(frothy) 벗겨지기 쉬운(flaky) 것으로 보였으며, 여기서 x는 1 내지 2 사이이다. 소형 섬 816이 배선 812의 중심에 나타나며 이는 명확히 아직 부식되지 않은 잔존 구리이다. 배선 812의 표면 814와 섬 816 사이에는 염소와 구리 사이의 화학적 반응으로 인해 완전히 떨어져 나간 비어 있는 중공 간격 818이 존재한다. 간격 813은 배선 812와 간격 813을 제공하도록 식각된 구리 막 하부에 놓이는 산화실리콘 표면 층인 표면 817을 갖는다.
도8B를 참조하면, 배선 832와 간격 833은 기본적으로 도8A에 도시된 배선 812와 간격 813과 동일하나, 배선의 전방 에지가 보다 상세하다. 소형 섬 836이 배선 832의 외부 주변 834과 중심 섬 836 사이의 빈 간격 838을 갖는 배선 832의 중심에 나타난다. 다시, 중심 섬 836은 염소 함유 화합물을 생성하도록 아직 반응하지 않은 구리일 것으로 생각된다. 간격 833은 배선 832와 간격 833을 제공하도록 식각된 구리 막 하부에 놓이는 산화실리콘 층인 표면 837을 갖는다.
실시예5 -- 반응성 이온 식각 성분을 사용하나 물리적으로 지배적인 식각 체제에서 이뤄지는 구리 패턴 식각
도8A 및 도 8B에 예시된 바와 같은 종류의 부식을 야기하지 않으면서 구리 패턴 식각에서 반응성 이온 식각 성분을 이용하는 것이 가능하다. 비-부식성 식각이 물리적 타격이 지배적인 식각을 제공하는 조건하에서 수행될 수 있다. 도9A는 0.5㎛의 배선 912 폭과 간격 913을 갖는 식각된 구리 막을 나타내는 포토마이크로그래프 910의 개략도이다. 도9B는 포토마이크로그래프 910의 말단 932 프로파일을 보다 상세히 나타내는 프로마이크로그래프 930의 개략도이다. 위에서 설명한 바와 같이, 구리 배선 912와 간격 913은 스퍼터된 구리 막 표면 상에 식각되었고 탄탈 박막 하부에 놓이는 산화실리콘 경 마스크로 패턴 마스크되었다. 구리 막은 산화실리콘 층 상에 증착된 탄탈 베리어 층 상에 놓인다. 식각 챔버에 대한 가스 공급 비율은 140 sccm의 아르곤, 15sccm의 염소, 및 5sccm의 N2였다. 유도 코일에 대한 파워는 2㎒에서 1,500W 였다. 기판 지지 판에 대한 바이어스 파워는 13.56W에서 400W 였다. 식각 챔버 내의 압력은 10 mT였으며, 기판 표면 온도는 약 190℃였다. 바람직한 기판 온도는 약 150℃를 초과하며, 보다 바람직하게는 소자 손상을 방지하기 위해서 약 350℃ 미만이다. 이 범위의 기판 표면 온도는 막 표면 상에서의 반응성 이온 종의 흡착을 방지하는데 도움을 주며 CuClx와 같은 일부 종들을 휘발시켜서 이들 종들이 막 표면에 남도록 하는 데에 도움을 준다. 식각 챔버 벽 온도는 약 80℃ 였다.
위에서 설명한 가스 흐름 비율에서, 식각 챔버 내의 염소 가스의 부피 %는 약 15% 였다. 도9A에서 설명된 바와 같이, 배선 912는 직선 측벽 프로파일을 보이며 부식에 대한 어떠한 증거도 나타내지 않는다. 도9B에 도시된 바와 같이, 배선 912의 말단 932 프로파일은 배선 912의 구리 통과부 934는 속까지 동일한 재질이며(solid), 이는 부식이 회피되었음을 나타내는 증거가 된다. 간격 913은 배선 912 및 간격 913을 제공하도록 식각된 구리 막 하부에 놓이는 산화실리콘 층인 표면 917을 갖는다.
잔존하는 반응성 가스가 전체적으로 식각 가스 공급으로부터 제거되는 경우에 식각 비율을 증가시키거나 50% 이하로 감소시키는 것의 하나로 반응성 가스 함량을 감소시키고 다른 모든 변수들을 상수로 함으로써 물리적 타격이 지배적인 식각 프로세스가 유지될 수 있다. 이 기술 분야의 당업자는 목적하는 식각된 특징부 프로파일을 제조하는데 필요한 최소 반응성 이온 활동도를 제공하도록 반응성 가스 함량과 식각 챔버 압력을 최적화하는 것을 원할 것이다. 또한, 하부 식각 챔버 압력은 식각 부산물의 기화를 용이하게 하며, 상부 챔버 압력은 소형 특징부의 이방성 식각 중에 보호 종의 잔류 시간의 증가를 가능하게 한다. 이 변수들은 또한 최적화될 수 있다.
주어진 반응성 가스 농도(명목상의 한계 까지의)에서 물리적 타격이 지배적인 식각 프로세스를 보장하게 위한 또다른 방법은 구리 막 표면에서 이온 타격 동작을 증가시키는 것이다. 이온 타격 동작은 기판 지지 판에 바이어스 파워를 증가시키고, 소정의 파워 레벨로 주파수를 감소시키고, 기판 면적에 대한 바이어스 접지 면적의 비를 증가시킴에 의해 증가될 수 있다. 후자의 경우에, 도1을 참조하면, 기판 14의 표면 면적에 대한 챔버 10 벽 30의 내부 표면 면적에서의 증가가 이러한 증가된 비율을 야기한다.
또한, 이온 타격 활동도를 증가시킴에 의해, 구리 표면 상에 남아 있는 염소와 같은, 소량의 잔존 반응성 가스 성분이 표면으로부터 스퍼터되어 떨어져 나갈 수 있다.
일단 비-부식 식각된 특징부가 만들어 지면, 차후의 부식을 방지하기 위해서 캡(cap) 층이 구리 표면에 부착될 수 있다. 바람직한 캡 층에는 질화실리콘 및 낮은 유전 상수를 갖는 폴리머가 포함된다. 이러한 캡 층은 질소 및/또는 다양한 탄화수소 종들을 불반응성 반송 가스에 혼합하고, 플라즈마를 형성하고, 산화실리콘 경 마스와 같은 산화실리콘 함유 표면에 대해 플라즈마 스퍼터함에 의해 형성될 수 있다.
이상의 본 발명의 실시예들은 본 발명을 제한 하기 위한 것은 아니며, 이 기술 분야의 당업자는 이러한 설명으로부터 청구범위에 따른 본 발명의 주제(subject)에 대응되는 실시예들로 확장할 수 있을 것이다.

Claims (39)

  1. 구리와 화학적으로 반응할 수 있는 감지가능한 어떠한 식각 프로세스 잔유물도 갖지 않는 표면을 갖는 것을 특징으로 하는 물리적으로 식각된 패턴된 구리 막.
  2. 반도체 응용에 사용하기 위해서 기판 표면 상에 구리 막을 패터닝하는 방법으로서, 상기 패터닝은 플라즈마 식각에 의해 수행되며,
    a) 구리와 화학적으로 반응하지 않는 적어도 하나의 가스를 플라즈마 식각 프로세스 챔버에 공급하는 단계;
    b) 분당 1,000Å의 구리 식각 비율을 가능하게 하는데 충분한 이온 농도를 제공하는 방식으로 상기 적어도 하나의 가스로부터 플라즈마를 발생시키는 단계로서, 상기 식각 프로세스 챔버 내에 위치하고 유도 결합을 통해 플라즈마 발생을 돕는 상기 기판 표면 상에 위치하는 장치; 소스 외부로부터 상기 식각 챔버 내로 상기 식각 챔버에 대한 플라즈마를 제공하는 장치; 유도 결합을 통해 플라즈마 발생을 돕는 상기 식각 챔버 외부에 위치하는 장치; 및 유도 결합을 통해 플라즈마 발생을 돕는 장치로 이루어진 군에서 선택된 하나의 장치를 이용하여 상기 이온 밀도가 얻어지는 단계; 및
    c) 상기 기판에 오프셋 바이어스를 인가함에 의해 상기 기판 쪽으로 상기 플라즈마로부터 이온들 및 여기된 원자들을 끌어당기는 단계를 포함하는 것을 특징으로 하는 구리 막 패터닝 방법.
  3. 제 2 항에 있어서, 상기 장치는 상기 기판 표면 상에 위치하는 내부 장치이며 적어도 하나의 턴(turn)을 갖는 유도 코일인 것을 특징으로 하는 구리 막 패터닝 방법.
  4. 제 3 항에 있어서, 상기 구리 식각 비율이 분당 2,500Å 이상이며, 상기 오프셋 바이어스가 약 100㎑ 내지 약 13.56㎒ 범위의 주파수의 약 100W 내지 약 5㎾ 범위의 파워에서 상기 기판 지지 판에 RF 파워를 인가함에 의해 상기 기판에 부착되는 것을 특징으로 하는 구리 막 패터닝 방법.
  5. 제 2 항에 있어서, 상기 장치는 외부 소스로부터 상기 식각 챔버에 플라즈마를 공급하는 장치이며, 상기 외부 소스는 마이크로웨이브 발생 소스인 것을 특징으로 하는 구리 막 패터닝 방법.
  6. 제 5 항에 있어서, 상기 구리 식각 비율이 분당 2,500Å 이상이며, 상기 오프셋 바이어스가 약 100㎑ 내지 약 13.56㎒ 범위의 주파수의 약 100W 내지 약 5㎾ 범위의 파워에서 상기 기판 지지 판에 RF 파워를 인가함에 의해 상기 기판에 부착되는 것을 특징으로 하는 구리 막 패터닝 방법.
  7. 제 4 항 또는 제 6 항에 있어서, 상기 기판의 면적에 대한 바이어스 접지 면적의 비가 약 1.5 : 1 보다 큰 것을 특징으로 하는 구리 막 패터닝 방법.
  8. 제 7 항에 있어서, 상기 비율이 약 2 : 1 보다 큰 것을 특징으로 하는 구리 막 패터닝 방법.
  9. 제 2 항, 제 3 항, 제 4항 , 제 5 항, 및 제 6 항 중 어느 한 항에 있어서, 상기 기판 챔버 표면의 온도가 약 200℃ 이상인 것을 특징으로 하는 구리 막 패터닝 방법.
  10. 제 9 항에 있어서, 상기 식각 챔버 표면의 온도가 약 170℃ 이상인 것을 특징으로 하는 구리 막 패터닝 방법.
  11. 제 2 항, 제 3 항, 제 4항 , 제 5 항, 및 제 6 항 중 어느 한 항에 있어서, 상기 식각 챔버 압력이 약 0.001mT 내지 약 50mT의 범위인 것을 특징으로 하는 구리 막 패터닝 방법.
  12. 제 2 항, 제 3 항, 제 4항 , 제 5 항, 및 제 6 항 중 어느 한 항에 있어서, 상기 이온 밀도를 생성하는 상기 장치가 상기 이온 밀도의 펄스를 형성하는 방식으로 동작하는 것을 특징으로 하는 구리 막 패터닝 방법.
  13. 제 12 항에 있어서, 상기 오프셋 바이어스를 인가하는 장치가 상기 이온 밀도의 펄스를 형성하는 방식으로 동작하는 것을 특징으로 하는 구리 막 패터닝 방법.
  14. 제 2 항, 제 3 항, 제 4항 , 제 5 항, 및 제 6 항 중 어느 한 항에 있어서, 상기 오프셋 바이어스를 인가하는 장치가 상기 이온 밀도의 펄스를 형성하는 방식으로 동작하는 것을 특징으로 하는 구리 막 패터닝 방법.
  15. 제 2 항, 제 3 항, 제 4항 , 제 5 항, 및 제 6 항 중 어느 한 항에 있어서, 상기 기판 온도와 상기 식각 챔버 표면 사이의 온도 차가 약 30℃ 이상인 것을 특징으로 하는 구리 막 패터닝 방법.
  16. 구리 막을 식각 패터닝하는 방법으로서,
    a) 패턴 식각 준비된 마스크된 표면을 갖는 구리 막을 제공하는 단계;
    b) 상기 패터닝의 프로세스 조건 하에서 구리와 화학적으로 반응하지 않는 적어도 하나의 국부적으로 이온화된 가스로 이루어진 플라즈마로 상기 마스크된 표면을 이온 타격함에 의해 상기 구리 막을 식각하는 단계로서, 상기 구리 막의 식각 비율은 분당 1,000Å 이상인 단계; 및
    c) 상기 마스크된 구리 막 표면에 오프셋 바이어스를 인가하여, 타격된 이온들이 상기 표면에 끌리도록 하는 단계를 포함하는 것을 특징으로 하는 구리 막 식각 패터닝 방법.
  17. 제 16 항에 있어서, 식각될 패턴의 특징부 사이즈가 약 1㎛ 정도인 것을 특징으로 하는 구리 막 식각 패터닝 방법.
  18. 제 16 항에 있어서, 상기 플라즈마가 아르곤, 질소, 크세논, 크립톤, 메탄, 및 이들의 조합으로 이루어진 군에서 선택된 가스로부터 발생되는 것을 특징으로 하는 구리 막 식각 패터닝 방법.
  19. 제 18 항에 있어서, 상기 가스는 아르곤인 것을 특징으로 하는 구리 막 식각 패터닝 방법.
  20. 제 18 항에 있어서, 상기 가스는 크세논인 것을 특징으로 하는 구리 막 식각 패터닝 방법.
  21. 제 18 항에 있어서, 상기 가스는 질소인 것을 특징으로 하는 구리 막 식각 패터닝 방법.
  22. 제 15 항에 있어서, 상기 기판 온도가 약 20℃ 내지 약 400℃ 범위인 것을 특징으로 하는 구리 막 패터닝 방법.
  23. 제 22 항에 있어서, 상기 기판 온도가 약 150℃ 이하인 것을 특징으로 하는 구리 막 패터닝 방법.
  24. 반도체 응용에 사용하기 위해서 기판 표면 상에 구리 막을 패터닝하는 방법으로서, 상기 패터닝은 플라즈마 식각에 의해 수행되며,
    a) 구리와 화학적으로 반응하지 않는 적어도 하나의 가스와, 구리와 화학적으로 반응하는 적어도 하나의 가스들로 이루어진 공급 가스를 플라즈마 식각 프로세스 챔버에 공급하는 단계;
    b) 분당 1,000Å의 구리 식각 비율을 가능하게 하는데 충분한 이온 농도를 제공하는 방식으로 상기 적어도 하나의 가스들로부터 플라즈마를 발생시키는 단계; 및
    c) 상기 기판에 오프셋 바이어스를 인가함에 의해 상기 기판 쪽으로 상기 플라즈마로부터 이온들 및 여기된 원자들을 끌어당기는 단계를 포함하며,
    상기 식각이 물리적 타격이 지배적인 식각 체제에서 수행되는 것을 특징으로 하는 구리 막 패터닝 방법.
  25. 제 24 항에 있어서, 상기 화학적 반응 가스는 상기 식각 프로세스 챔버에 대한 전체 가스 흐름의 단지 30 부피%를 이루는 것을 특징으로 하는 구리 막 식각 패터닝 방법.
  26. 제 24 항에 있어서, 구리와 화학적으로 반응하지 않는 상기 가스가 아르곤, 질소, 크세논, 크립톤, 메탄, 및 이들의 조합으로 이루어진 군에서 선택되는 것을 특징으로 하는 구리 막 패터닝 방법.
  27. 제 24 항에 있어서, 상기 화학적 반응 가스는 할로겐을 포함하는 것을 특징으로 하는 구리 막 패터닝 방법.
  28. 제 25 항에 있어서, 상기 화학적 반응 가스는 할로겐을 포함하는 것을 특징으로 하는 구리 막 패터닝 방법.
  29. 제 27 항에 있어서, 상기 화학적 반응 가스가 Cl2, HCl, BCl3, HBr, CHF3, CF4, SiCl4, 및 이들의 조합으로 이루어진 군에서 선택되는 것을 특징으로 하는 구리 막 패터닝 방법.
  30. 제 28 항에 있어서, 상기 화학적 반응 가스가 Cl2, HCl, BCl3, HBr, CHF3, CF4, SiCl4, 및 이들의 조합으로 이루어진 군에서 선택되는 것을 특징으로 하는 구리 막 패터닝 방법.
  31. 제 27 항, 제 28 항, 제 29 항, 및 제 30 항 중 어느 한 항에 있어서, 상기 식각 챔버에 대한 상기 공급 가스들은 보호제로서 작용하는 가스를 포함하는 것을 특징으로 하는 구리 막 패터닝 방법.
  32. 제 31 항에 있어서, 상기 보호제가 N2, NH3, CH4, CHF3, 및 이들의 조합으로 이루어진 군에서 선택되는 것을 특징으로 하는 구리 막 패터닝 방법.
  33. 제 24 항, 제 25 항, 제 26 항, 제 27 항, 및 제 28 항 중 어느 한 항에 있어서, 상기 플라즈마 식각이 150℃ 이상의 기판 온도에서 수행되는 것을 특징으로 하는 구리 막 패터닝 방법.
  34. 제 33 항에 있어서, 상기 플라즈마 식각 챔버가 상기 기판 온도보다 낮고 30℃ 이상인 표면 온도를 갖는 것을 특징으로 하는 구리 막 패터닝 방법.
  35. 제 24 항에 있어서, 상기 구리 식각 비율이 분당 2,500Å 이상이며, 상기 오프셋 바이어스가 약 100㎑ 내지 약 13.56㎒ 범위의 주파수의 약 100W 내지 약 5㎾ 범위의 파워에서 상기 기판 지지 판에 RF 파워를 인가함에 의해 상기 기판에 부착되는 것을 특징으로 하는 구리 막 패터닝 방법.
  36. 제 3 항에 있어서, 상기 기판의 면적에 대한 RF 접지 면적의 비가 약 2 : 1 보다 큰 것을 특징으로 하는 구리 막 패터닝 방법.
  37. 제 35 항에 있어서, 상기 식각 프로세스 챔버 내의 이온 밀도가 펄스되는 것을 특징으로 하는 구리 막 패터닝 방법.
  38. 제 37 항에 있어서, 상기 기판 오프셋 바이어스가 펄스되는 것을 특징으로 하는 구리 막 패터닝 방법.
  39. 제 2 항 또는 제 6 항에 있어서, 상기 기판 오프셋 바이어스가 약 100 eV 이상에서 최대 크기를 갖는 것을 특징으로 하는 구리 막 패터닝 방법.
KR1019997012443A 1997-07-09 1998-06-09 향상된 물리적 타격을 이용한, 마이크론 및 서브마이크론특징부용 패턴된 구리 식각 KR20010014306A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/891,410 US6010603A (en) 1997-07-09 1997-07-09 Patterned copper etch for micron and submicron features, using enhanced physical bombardment
US08/891,410 1997-07-09

Publications (1)

Publication Number Publication Date
KR20010014306A true KR20010014306A (ko) 2001-02-26

Family

ID=25398138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997012443A KR20010014306A (ko) 1997-07-09 1998-06-09 향상된 물리적 타격을 이용한, 마이크론 및 서브마이크론특징부용 패턴된 구리 식각

Country Status (6)

Country Link
US (2) US6010603A (ko)
EP (1) EP0996974A1 (ko)
JP (1) JP2002508117A (ko)
KR (1) KR20010014306A (ko)
TW (1) TW455950B (ko)
WO (1) WO1999003143A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082003A (ko) * 2002-04-15 2003-10-22 이정중 내부 삽입형 유도 결합 플라즈마 화학 기상 증착 시스템

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0895278A3 (de) * 1997-08-01 2000-08-23 Siemens Aktiengesellschaft Strukturierungsverfahren
US6008140A (en) * 1997-08-13 1999-12-28 Applied Materials, Inc. Copper etch using HCI and HBr chemistry
KR100521120B1 (ko) * 1998-02-13 2005-10-12 가부시끼가이샤 히다치 세이사꾸쇼 반도체소자의 표면처리방법 및 장치
DE19911433B4 (de) 1999-03-04 2006-06-08 Infineon Technologies Ag Optische Sendeanordnung
US6156642A (en) * 1999-03-23 2000-12-05 United Microelectronics Corp. Method of fabricating a dual damascene structure in an integrated circuit
US7381638B1 (en) * 1999-06-09 2008-06-03 National Semiconductor Corporation Fabrication technique using sputter etch and vacuum transfer
US6548414B2 (en) * 1999-09-14 2003-04-15 Infineon Technologies Ag Method of plasma etching thin films of difficult to dry etch materials
US6296716B1 (en) 1999-10-01 2001-10-02 Saint-Gobain Ceramics And Plastics, Inc. Process for cleaning ceramic articles
US20020072228A1 (en) * 1999-12-15 2002-06-13 Texas A&M University System Semiconductor conductive pattern formation method
DE10011886A1 (de) 2000-03-07 2001-09-20 Infineon Technologies Ag Verfahren zur Herstellung einer Leiterstruktur für einen integrierten Schaltkreis
DE10059143B4 (de) * 2000-11-29 2006-12-28 Advanced Micro Devices, Inc., Sunnyvale Oberflächenbehandlungs- und Deckschichtverfahren zur Herstellung einer Kupfergrenzfläche in einem Halbleiterbauteil
US7678705B2 (en) * 2001-07-05 2010-03-16 Tegal Corporation Plasma semiconductor processing system and method
US6972265B1 (en) * 2002-04-15 2005-12-06 Silicon Magnetic Systems Metal etch process selective to metallic insulating materials
US20030205822A1 (en) * 2002-05-02 2003-11-06 Taiwan Semiconductor Manufacturing Co. Ltd. Low-strength plasma treatment for interconnects
DE10237249B4 (de) * 2002-08-14 2014-12-18 Excelitas Technologies Singapore Pte Ltd Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats
US20070051471A1 (en) * 2002-10-04 2007-03-08 Applied Materials, Inc. Methods and apparatus for stripping
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US7977390B2 (en) 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
US6759339B1 (en) 2002-12-13 2004-07-06 Silicon Magnetic Systems Method for plasma etching a microelectronic topography using a pulse bias power
US7294580B2 (en) * 2003-04-09 2007-11-13 Lam Research Corporation Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7084014B2 (en) * 2003-10-07 2006-08-01 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate
US7465408B1 (en) 2003-12-03 2008-12-16 Advanced Micro Devices, Inc. Solutions for controlled, selective etching of copper
US7262139B2 (en) * 2004-06-02 2007-08-28 Avx Israel, Ltd. Method suitable for batch ion etching of copper
US20060158790A1 (en) * 2005-01-14 2006-07-20 Hitachi Global Storage Technologies Magnetoresistive sensor having a novel junction structure for improved track width definition and pinned layer stability
US7910489B2 (en) * 2006-02-17 2011-03-22 Lam Research Corporation Infinitely selective photoresist mask etch
EP2362411A1 (en) * 2010-02-26 2011-08-31 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Apparatus and method for reactive ion etching
US8679359B2 (en) * 2010-05-10 2014-03-25 Georgia Tech Research Corporation Low temperature metal etching and patterning
US8692467B2 (en) 2011-07-06 2014-04-08 Lam Research Corporation Synchronized and shortened master-slave RF pulsing in a plasma processing chamber
US20130119018A1 (en) * 2011-11-15 2013-05-16 Keren Jacobs Kanarik Hybrid pulsing plasma processing systems
US8633117B1 (en) 2012-11-07 2014-01-21 International Business Machines Corporation Sputter and surface modification etch processing for metal patterning in integrated circuits
EP2920588B1 (en) 2012-11-15 2023-10-04 Micro-Tracers, Inc. Tracer particles, and methods for making same
US8871107B2 (en) 2013-03-15 2014-10-28 International Business Machines Corporation Subtractive plasma etching of a blanket layer of metal or metal alloy
US11424134B2 (en) * 2019-09-19 2022-08-23 Applied Materials, Inc. Atomic layer etching of metals

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3654108A (en) * 1969-09-23 1972-04-04 Air Reduction Method for glow cleaning
JPS55158275A (en) * 1979-05-28 1980-12-09 Hitachi Ltd Corrosion preventing method for al and al alloy
US4351696A (en) * 1981-10-28 1982-09-28 Fairchild Camera & Instrument Corp. Corrosion inhibition of aluminum or aluminum alloy film utilizing bromine-containing plasma
JPS59123246A (ja) * 1982-12-28 1984-07-17 Fujitsu Ltd 微細パタ−ン形成方法
DE3376186D1 (en) * 1983-08-02 1988-05-05 Ibm Deutschland Dry-etching process and its use
JPH0746689B2 (ja) * 1984-11-27 1995-05-17 松下電器産業株式会社 アルミニウム−シリコン−銅合金のドライエツチング法
US4668335A (en) * 1985-08-30 1987-05-26 Advanced Micro Devices, Inc. Anti-corrosion treatment for patterning of metallic layers
US4838994A (en) * 1987-06-26 1989-06-13 Siemens Aktiengesellschaft Method for structuring a copper and/or permalloy layer by means of dry etching
US4919750A (en) * 1987-09-14 1990-04-24 International Business Machines Corporation Etching metal films with complexing chloride plasma
JPH0291940A (ja) * 1988-09-29 1990-03-30 Toshiba Corp 半導体装置の製造方法
JPH0787053B2 (ja) * 1989-02-06 1995-09-20 日本電信電話株式会社 銅薄膜パターニング方法
US5186718A (en) * 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
JPH0336723A (ja) * 1989-07-04 1991-02-18 Fujitsu Ltd 半導体装置の製造方法及び電子サイクロトロン共鳴エッチング装置
JP2926864B2 (ja) * 1990-04-12 1999-07-28 ソニー株式会社 銅系金属膜のエッチング方法
JPH04311033A (ja) * 1991-02-20 1992-11-02 Micron Technol Inc 半導体デバイスのエッチング後処理方法
JP3185150B2 (ja) * 1991-03-15 2001-07-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US5200031A (en) * 1991-08-26 1993-04-06 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corrosion-forming materials remaining from one or more previous metal etch steps
US5248384A (en) * 1991-12-09 1993-09-28 Taiwan Semiconductor Manufacturing Company Rapid thermal treatment to eliminate metal void formation in VLSI manufacturing process
JP3203752B2 (ja) * 1992-03-24 2001-08-27 ソニー株式会社 ドライエッチング方法
US5462892A (en) * 1992-06-22 1995-10-31 Vlsi Technology, Inc. Semiconductor processing method for preventing corrosion of metal film connections
US5348619A (en) * 1992-09-03 1994-09-20 Texas Instruments Incorporated Metal selective polymer removal
US5387315A (en) * 1992-10-27 1995-02-07 Micron Technology, Inc. Process for deposition and etching of copper in multi-layer structures
US5387556A (en) * 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
JP2727909B2 (ja) * 1993-03-26 1998-03-18 松下電器産業株式会社 金属配線の形成方法
JPH06326059A (ja) * 1993-05-17 1994-11-25 Fujitsu Ltd 銅薄膜のエッチング方法
DE4317722C2 (de) * 1993-05-27 1996-12-05 Siemens Ag Verfahren zum anisotropen Ätzen einer aluminiumhaltigen Schicht und Verwendung einer hierzu geeigneten Ätzgasmischung
US5376235A (en) * 1993-07-15 1994-12-27 Micron Semiconductor, Inc. Method to eliminate corrosion in conductive elements
US5336363A (en) * 1993-09-24 1994-08-09 Applied Materials, Inc. Low temperature dry etch of copper
JPH07307326A (ja) * 1994-05-11 1995-11-21 Sony Corp プラズマエッチング装置およびプラズマエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082003A (ko) * 2002-04-15 2003-10-22 이정중 내부 삽입형 유도 결합 플라즈마 화학 기상 증착 시스템

Also Published As

Publication number Publication date
JP2002508117A (ja) 2002-03-12
TW455950B (en) 2001-09-21
US6010603A (en) 2000-01-04
US6488862B1 (en) 2002-12-03
WO1999003143A1 (en) 1999-01-21
EP0996974A1 (en) 2000-05-03

Similar Documents

Publication Publication Date Title
KR20010014306A (ko) 향상된 물리적 타격을 이용한, 마이크론 및 서브마이크론특징부용 패턴된 구리 식각
US6534416B1 (en) Control of patterned etching in semiconductor features
KR100491199B1 (ko) 반도체 웨이퍼 에칭에 의한 집적 회로
US6143476A (en) Method for high temperature etching of patterned layers using an organic mask stack
US5968847A (en) Process for copper etch back
US6153530A (en) Post-etch treatment of plasma-etched feature surfaces to prevent corrosion
US6331380B1 (en) Method of pattern etching a low K dielectric layer
US5429710A (en) Dry etching method
US6489248B2 (en) Method and apparatus for etch passivating and etching a substrate
US6090717A (en) High density plasma etching of metallization layer using chlorine and nitrogen
US6547978B2 (en) Method of heating a semiconductor substrate
KR100645908B1 (ko) 알루미늄 함유층 엣칭 방법
KR100493486B1 (ko) 개선된 전도층 엣칭방법 및 장치
US6544896B1 (en) Method for enhancing etching of TiSix
US6399509B1 (en) Defects reduction for a metal etcher
KR20010080994A (ko) 알루미늄 및 알루미늄 합금의 잔류물 없는 이방성 에칭방법
Shiau et al. Method for anisotropically etching tungsten using SF6 CHF3 and N2

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid