KR100645908B1 - 알루미늄 함유층 엣칭 방법 - Google Patents

알루미늄 함유층 엣칭 방법 Download PDF

Info

Publication number
KR100645908B1
KR100645908B1 KR1020007014489A KR20007014489A KR100645908B1 KR 100645908 B1 KR100645908 B1 KR 100645908B1 KR 1020007014489 A KR1020007014489 A KR 1020007014489A KR 20007014489 A KR20007014489 A KR 20007014489A KR 100645908 B1 KR100645908 B1 KR 100645908B1
Authority
KR
South Korea
Prior art keywords
source gas
flow rate
etching
processing chamber
plasma processing
Prior art date
Application number
KR1020007014489A
Other languages
English (en)
Other versions
KR20010053044A (ko
Inventor
로버트제이. 오도넬
Original Assignee
램 리서치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리서치 코포레이션 filed Critical 램 리서치 코포레이션
Publication of KR20010053044A publication Critical patent/KR20010053044A/ko
Application granted granted Critical
Publication of KR100645908B1 publication Critical patent/KR100645908B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249954—With chemically effective material or specified gas other than air, N, or carbon dioxide in void-containing component

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

기판상에 배치된 층스택 중 알루미늄 함유층의 선택된 부위를 엣칭하는 방법이 발표된다. 알루미늄 함유층은 패턴을 갖는 포토레지스트 마스크 아래에 배치된다. 본 방법은 플라즈마 처리챔버를 제공하고 알루미늄 함유층과 포토레지스트 마스크를 포함하는 층스택이 배치된 기판을 플라즈마 처리챔버내에 위치시키고 HCl, 염소함유 소스가스 및 산소함유 소스가스를 포함하는 엣칭제 소스가스를 플라즈마 처리 챔버에 도입하는 단계를 포함한다. 산소 함유 소스가스의 유속은 엣칭제 소스가스 총 유속의 20% 미만이다. 또한 본 방법은 엣칭제 소스가스로부터 플라즈마를 발생시켜 알루미늄 함유층을 엣칭시키는 단계도 포함한다.

Description

알루미늄 함유층 엣칭 방법{METHODS FOR ETCHING AN ALUMINUM-CONTAINING LAYER}
본 발명은 반도체기판 처리에 관계한다. 특히 본 발명은 알루미늄 함유층을 엣칭할 때 엣칭 결과를 개선하는 방법에 관계한다.
반도체 처리에 있어서 트랜지스터 소자와 같은 디바이스가 실리콘으로 제조된 반도체 웨이퍼 또는 기판상에 형성될 수 있다. 기판위에 배치된 알루미늄 함유층으로부터 엣칭되는 금속 상호연결 라인이 디바이스를 센서로 연결시켜 원하는 회로가 형성된다.
도1은 전형적인 반도체 집적회로의 제조동안 형성되는 일부 층이 표시된 층스택(20)의 단면도이다. 이해를 쉽게 하도록 반도체 집적회로(IC)가 설명될지라도 평면 디스플레이 제조에 사용되는 유리패널과 같은 다른 전자 성분 제조에 사용되는 기판에도 상기 설명이 적용된다. 층의 위 또는 아래, 층 사이에 다른 층이 존재할 수 있다. 게다가 도시된 모든 층이 반드시 존재할 필요는 없으며 층의 일부 또는 전부가 다른 상이한 층으로 대체될 수 있다.
층스택(20)의 하부에 기판(100)이 있다. 기판(100)위에 SiO2를 포함하는 산 화물층(102)이 형성된다. 산화물층(102)과 후속으로 배치되는 금속층(106)사이에 Ti, TiW, TiN 또는 기타 장벽재료와 같은 티타늄 함유층으로 형성된 장벽층(104)이 배치될 수 있다. 도1에서 장벽층(104)은 TiN층 아래에 Ti층이 배치된 2층 구조이다. 장벽층(104)은 실리콘원자가 산화물층(102)으로부터 알루미늄 함유층으로 확산하는 것을 방지하는 기능을 한다.
알루미늄 함유층(106)은 순수 알루미늄층이거나 Al-Cu, Al-Si 또는 Al-Cu-Si와 같은 알루미늄 합금으로 형성된 층일 수 있다. 도1의 나머지 두 개의 층, 즉 반사방지 코팅(ARC)층 (108)과 그위에 배치된 포토레지스트(PR)층(110)이 알루미늄 함유층(106)상부에 형성된다. TiN 또는 TiW와 같은 또다른 티타늄 함유층을 포함하는 ARC층(108)은 빛(예컨대, 포토레지스트를 패턴화하는 리소그래피 단계에서 나오는)이 알루미늄 함유층(106)표면에서 반사되고 산란되는 것을 방지할 수 있다.
포토레지스트층(110)은 자외선에 노출을 통해서 엣칭을 위해 패턴화될 수 있는 포토레지스트 재료로 된 층이다. 본 발명에서 특별히 관련이 있는 층은 알루미늄 함유층(106)과 포토레지스트층(110)이며 다른층은 보조적이다. 층 스택(20)은 화학증착(CVD), 플라즈마 증진된 화학증착(PECVD) 및 스퍼터링과 같은 물리 증착(PVD)를 포함한 공지 침적공정을 사용하여 형성될 수 있다.
앞서 언급된 금속 상호연결 라인 형성을 위해서 적당한 포토레지스트 기술을 사용하여 알루미늄 함유층(106)을 포함한 층스택의 일부층이 엣칭될 수 있다. 예컨대 한가지 포토레지스트 기술은 콘택트 또는 스테퍼 리소그래피 시스템에서 포토레지스트 재료를 노출시킴으로써 포토레지스트층(110)을 패턴화하고 포토레지스트 재 료를 전개시켜 후속 엣칭을 촉진시킬 마스크를 형성한다. 적절한 엣칭제를 사용함으로써 마스크에 의해 보호되지 않은 알루미늄 함유층 영역이 적절한 엣칭 소스가스를 사용하여 엣칭되고 알루미늄 함유 연결 라인 또는 특징이 남겨진다. 알루미늄층을 플라즈마 엣칭시키는데 일반적으로 사용되는 엣칭제의 예는 Cl2와 BCl3의 혼합물이다.
더 높은 회로밀도 달성을 위해서 최신 반도체 디바이스는 점점 더 좁은 엣칭 기하학의 크기를 갖는다. 결과적으로 특징 크기, 즉 연결라인의 폭 또는 인접한 연결라인의 간격(예, 트렌치)은 꾸준히 감소되어 왔다. 예컨대 4메가비트(Mb)동적 랜덤 접근 기억장치(DRAM)IC에서는 약 0.8㎛의 라인폭이 가능하지만 256Mb DRAM IC는 0.25㎛이하의 연결라인을 사용한다. 공정 엔지니어에게 수많은 도전이 될지라도 엣칭 기하학은 점점 더 축소된다. 특징이 더욱 소형이 되고 포토레지스트 마스크가 점차 가늘어짐에 따라 만족스러운 엣칭 결과를 가져올 수 있는 엣칭 공정이 더욱 중요해진다. 이것은 특징 크기가 한계점 이하로 감소될 때 공지 기술의 Cl2/BCl3를 사용한 엣칭 결과는 질이 저하되는 경향이 있기 때문이다.
예컨대 공정 엔지니어가 꾸준히 개선시키고자 하는 엣칭 결과는 포토레지스트 선택도이다. 포토레지스트 선택도는 엣칭 공정이 엣칭될 타겟층(본건에서 알루미늄 함유층)과 포토레지스트 마스크를 구별하는 능력을 말한다. 포토레지스트 선택도는 포토레지스트 마스크 엣칭률에 대한 타겟층의 엣칭률로 표현된다. 최신 반도체 디바이스 제조에 사용된 포토레지스트 마스크는 꽤 얇기 때문에 포토레지스트 선택도는 매우 중요하다. 선택된 엣칭공정이 너무 낮은 포토레지스트 선택도를 가지면 엣칭 완료전에 포토레지스트 마스크가 마모되어서 엣칭을 의도하지 않은 알루미늄 함유층 영역에서 엣칭 손상을 일으킨다.
주의를 요하는 또다른 중요한 엣칭 결과는 마이크로마스킹 잔류물이다. 일반적으로 선택된 엣칭 공정이 엣칭후 기판 표면상에 원치 않는 잔류물 또는 엣칭 부산물을 남기지 않는 것이 바람직하다. 이것은 원치 않는 잔류물의 존재가 후속 가공단계나 결과의 반도체 디바이스의 성능과 간섭할 수 있기 때문이다. 또다른 중요한 엣칭 매개변수는 알루미늄 함유층을 통한 엣칭속도이다. 제조단가 측면에서 알루미늄 엣칭속도가 높을수록 유리하므로 일반적으로 엣칭속도가 높은 것이 바람직하다.
또다른 중요한 엣칭 결과는 프로파일 마이크로로딩(microloading)이다. 프로파일 마이크로로딩은 좁은 간격에서 일어나는 엣칭이 개방지역에서 일어나는 엣칭과 다를 수 있기 때문에 발생한다. 이러한 차이는 치밀한 영역에 있는 특징의 측벽 프로파일이 개방 영역에 있는 특징의 측벽 프로파일과 상이한 형상을 가지게 한다. 예컨대 도2에서 프로파일 마이크로로딩은 개방영역에 있는 측벽(202,206)을 치밀한 영역에 있는 수직측벽(204)보다 더욱 테이퍼형 윤곽을 가지게 한다. 도2에서는 도1의 층스택이 공지기술의 Cl2/BCl3 엣칭 소스가스를 써서 플라즈마 처리실에서 엣칭된 후 결과를 보여준다. 프로파일 마이크로로딩은 엣칭된 특징의 중요한 칫수에서 편차를 가져오므로 프로파일 마이크로로딩을 최소화시키는 것이 바람직하다. 이러 한 엣칭 결과는 최신 고밀도 반도체 디바이스 제조시 공정 엔지니어가 꾸준히 최적화시키고자 하는 것이다.
발명의 요약
본 발명은 기판상에 배치된 층스택 중 알루미늄 함유층의 선택된 부위를 엣칭하는 방법에 관계한다. 알루미늄 함유층은 패턴을 갖는 포토레지스트 마스크 아래에 배치된다. 본 방법은 플라즈마 처리실을 제공하고 알루미늄 함유층과 포토레지스트 마스크를 포함하는 층스택이 배치된 기판을 플라즈마 처리실내에 위치시키는 단계를 포함한다. 본 방법은 HCl, 염소 함유 소스 가스 및 산소 함유 소스 가스를 포함하는 엣칭제 소스가스를 플라즈마 처리챔버에 흐르게 하는 단계를 포함한다. 산소함유 소스가스의 유속은 엣칭제 소스가스 총 유속의 20% 미만이다. 또한 엣칭제 소스가스로부터 플라즈마를 방출시키는 단계를 포함하며, 플라즈마가 알루미늄 함유층을 엣칭시키는데 사용된다.
또다른 구체예에서 본 발명은 층스택 중 알루미늄 함유층의 선택된 부위를 엣칭하는 방법에 관계한다. 층스택은 기판상에 배치되며 알루미늄 함유층은 패턴을 갖는 포토레지스트 마스크 아래에 배치된다. 본 방법은 유도 커플링 작용을 통해 고밀도 플라즈마를 형성시키도록 구성된 플라즈마 처리챔버 제공단계를 포함한다. 또한 알루미늄 함유층과 포토레지스트 처리챔버에 위치시키는 단계를 포함한다. 또한 엣칭제 소스가스 총 유속의 20% 미만인 CO2유속으로 HCl, Cl2 및 CO2를 포함하는 엣칭제 소스가스를 플라즈마 처리 챔버에 도입하는 단계가 포함된다. 또한 엣칭제 소스가스로부터 플라즈마를 형성시켜 플라즈마가 알루미늄 함유층을 엣칭하는데 사용된다. 게다가 엣칭동안 플라즈마 처리 챔버의 압력을 6 내지 14mTorr로 유지시킨다.
도1은 반도체 IC제조동안 형성된 층이 표시된 층스택의 단면도이다.
도2는 알루미늄 함유층이 Cl2/BCl3를 사용하여 엣칭된 후 도1 층스택의 단면도이다.
도3은 알루미늄 함유층이 HCl, 염소함유 소스가스 및 산소함유 소스가스를 포함하는 본 발명의 엣칭제를 사용하여 엣칭된 후 도1 층스택의 단면도이다.
도4a는 알루미늄이 존재하지 않을 때 포토레지스트 엣칭속도와 산소의 유속간의 관계를 보여주는 그래프이다(HCl/Cl2/O2 혼합물의 총유속에 대한 비율로 표현된).
도4b는 알루미늄층이 엣칭될 때 알루미늄 엣칭속도, 포토레지스트 엣칭속도 및 산소의 유속간의 관계를 보여주는 그래프이다((HCl/Cl2/O2 혼합물의 총유속에 대한 비율로 표현된).
도5는 본 발명의 엣칭제를 사용하여 알루미늄 함유층을 엣칭하는 동안 잔류물과 산소의 유속간의 관계를 보여주는 그래프이다(HCl/Cl2/O2 혼합물의 총유속에 대한 비율로 표현된).
도6은 본 발명의 엣칭제를 사용하여 알루미늄 함유층을 엣칭하는 동안 포토 레지스트 엣칭속도와 산소의 유속간의 관계를 보여주는 그래프이다(HCl/Cl2/O2 혼합물의 총유속에 대한 비율로 표현된).
도7은 본 발명의 엣칭제를 사용하여 알루미늄 함유층을 엣칭하는 동안 포토레지스트 선택도와 산소의 유속간의 관계를 보여주는 그래프이다(HCl/Cl2/O2 혼합물의 총유속에 대한 비율로 표현된).
도8은 본 발명의 엣칭제를 사용하여 알루미늄 함유층을 엣칭하는 동안 프로파일 마이크로로딩과 산소의 유속간의 관계를 보여주는 그래프이다(HCl/Cl2/O2 혼합물의 총유속에 대한 비율로 표현된).
*부호설명
100 기판 102 산화물층
104 장벽층 106 알루미늄 함유층
108 반사방지코팅층 110 포토레지스트층
본 발명의 한 측면에서 알루미늄 함유층 엣칭은 HCl, 염소함유 소스가스 및 산소함유 소스가스를 포함하는 엣칭제 소스가스를 사용하여 플라즈마 처리챔버에서 기판을 엣칭함으로써 최적화된다. 염소함유 소스가스는 Cl2, CCl4와 같은 염소 함유 가스이며 HCl은 아니다. 산소 함유 소스가스는 CO, CO2, NOx,O2를 포함할 수 있으며 이들은 N2, Ar 또는 He와 같은 희석제와 조합으로 사용되거나 단독으로 사용된다. 한 구체예에서 사용된 엣칭제 소스가스는 HCl, Cl2 및 O2를 포함하고, O2유량은 플라즈마 처리챔버에 도입된 총 가스유량의 20% 미만으로 제한된다. 노출된 알루미늄 존재시 O2가스의 첨가는 포토레지스트 엣칭 속도를 감소시킴이 발견되었다.
포토레지스트 마스크는 대체로 유기물에 기초하여 해리되어서 산소 플라즈마를 형성하는 산소 함유 가스의 첨가는 포토레지스트의 연소 또는 제거를 가속시키기 때문에 포토레지스트 엣칭 속도가 감소된다는 것은 놀라운 일이다. 사실상 공지 기술에서 산소는 하류 포토레지스트 스트리핑 공정에서 사용되는 소스가스 중 하나로서 널리 사용된다(이 경우 포토레지스트 마스크를 신속하게 엣칭 제거하도록 공정이 설계된다). 따라서 당해분야의 통상의 지식을 가진 자는 산소함유 가스의 첨가가 포토레지스트 엣칭속도를 감소시킬 것이라는 것을 도저히 예견하지 못할 것이다.
또한 테스트 웨이퍼에 포토레지스트만이 배치될때(즉, 알루미늄 함유층이 아래에 배치되지 않음) HCl/Cl2 혼합물에 O2를 첨가하면 포토레지스트 엣칭 속도가 정말로 가속됨을 본 발명자들은 확인하였다. 이러한 예견된 결과는 도4에 도시되는데, 여기서 단지 I-라인 포토레지스트만이 배치된 테스트 웨이퍼의 포토레지스트 엣칭 속도가 산소의 유속에 대해 도시된다(HCl/Cl2/O2 혼합물의 총유속에 대한 비율로 표현된). 도4a에 도시된 바와 같이 이러한 상황에서는 산소 유속을 증가시키면 포토레지스트 엣칭속도가 증가한다.
그러나 알루미늄 함유층이 엣칭될 타겟층일 경우에 O2가스의 유속을 증가시키면 포토레지스트 엣칭속도가 감소됨을 실험 데이터는 보여준다. 이것은 도4b에서 도시되는데, 여기서 본 발명의 HCl/Cl2/O2혼합물을 사용할 경우 알루미늄 엣칭속도 및 포토레지스트 엣칭 속도가 도시된다. 도4b에서는 산소 유속이 전환점(도4b에서는 총유량의 5%)이상일 때 알루미늄 엣칭속도와 포토레지스트 엣칭속도는 예견된 양태를 보인다. 즉, 산소유량이 증가할 때 알루미늄 엣칭속도는 감소하고(안정적인 Al2O3 형성때문에)포토레지스트 엣칭속도는 감소한다. 그러나 산소 유량이 전환점(도4b에서는 총유량의 5%)미만일 경우에 알루미늄 엣칭속도와 포토레지스트 엣칭속도는 예견된 바와 반대의 양태를 보인다. 즉, 산소 유량이 전환점 미만일 경우에 포토레지스트 엣칭속도는 감소하지만 알루미늄 엣칭속도는 감소하지 않는다.
본 발명의 또다른 측면에서 필수적이지는 않지만 엣칭제 소스가스는 BCl3를 포함하지 않아도 된다. 다시 말하자면 BCl3 없이 O2를 첨가하여 알루미늄 엣칭속도, 포토레지스트 선택도, 프로파일 마이크로로딩, 마이크로마스킹 잔류물 측면에서 양호한 엣칭 결과가 달성된다. 공지기술의 Cl2/BCl3 엣칭 공정에서는 예측한대로 BCl 3가 엣칭 특징을 부동태화하지 못한다.
본 발명의 엣칭 공정에서 알루미늄 산화물 잔류물이 없다는 것도 놀라운 것이다. 일반적으로 알루미늄 산화물은 매우 안정적인 화합물이다. 반도체 분야 밖에서는 알루미늄 산화물이 알루미늄 성분을 부식손상에 대해 높은 내성을 가지게 한 다고 알려진다(주변환경에서 알루미늄이 산소와 반응할 때 형성되어 알루미늄 표면을 코팅시킴으로써 추가 부식을 중단시키는 내구성 알루미늄 산화물 코팅 때문에). 산소 함유 소스가스가 엣칭제 소스가스 혼합물에 도입되므로 비교적 비휘발성인 알루미늄 산화물 잔류물이 형성되어 엣칭후 웨이퍼상에 알루미늄 산화물 잔류물이 있을 것이라고 일반 사람들은 예측할 것이다. 그러나 본 발명에서는 놀랍게도 엣칭 후 기판 표면상에 형성된 잔류물이 없다.
알루미늄이 존재할 때 포토레지스트 엣칭속도가 감소하고 알루미늄이 없을 때 포토레지스트 엣칭속도가 증가하는 이유에 대해서 완전히 이해할 수는 없지만 척 전극 바이어스의 적절한 설정(엣칭동안 기판 표면이 폭격을 받는 속도를 조절하는)과 산소함유 소스가스를 비교적 소량 도입함으로써 알루미늄 산화물 잔류물이 없게된다고 판단된다. 알루미늄 산화물 형성속도와 잔류물이 기판 표면으로부터 튕겨나오는 속도를 주의깊게 조절함으로써 잔류물이 없는 결과가 획득될 수 있다.
사실상 산소함유 소스가스의 유속이 알루미늄 엣칭의 성공에 핵심 역할을 수행한다. 엣칭후 잔류물 존재를 피하기 위해서 산소함유 소스가스의 유속은 엣칭제 소스가스 총유속의 20% 미만, 특히 10% 미만, 더더욱 2 내지 4%이다.
도5-8은 유도 커플링된 저압 고밀도 플라즈마 처리챔버에서 엣칭제 소스가스로서 HCl/Cl2와 O2혼합물이 사용될 때 엣칭 결과를 보여준다. 도5는 잔류물(y축상에 임의 단위로 도시된)과 산소유속(x축상에 총유속에 대한 비율로 표현된)의 관계를 도시한다. 산소 유속이 증가하면 잔류물은 크게 증가한다. 그러나 특정 유속(도5에 서 4%)미만에서 잔류물은 존재하지 않는다. 도6은 포토레지스트 엣칭속도(Å/분)와 산소유속(총유속에 대한 비율로 표현된)의 관계를 보여준다. 도6에서는 산소유속이 도시된 범위(도6에서 2 내지 6%)에서 증가할 때 놀랍게도 포토레지스트 엣칭속도가 감소한다.
도7은 포토레지스트 선택도(즉, 포토레지스트 엣칭속도에 대한 알루미늄 엣칭속도)와 산소의 유속(총유속에 대한 비율로 표현된)의 관계를 보여준다. 도7에서는 산소 유속이 2 내지 6% 범위에서 증가할 때 포토레지스트 선택도가 증가한다.
도8은 프로파일 마이크로로딩과 산소의 유속(총유속에 대한 비율로 표현된)의 관계를 보여주는데, 역시 2 내지 6% 범위에서 산소 유속이 증가할 때 프로파일 마이크로로딩은 감소한다. 프로파일 마이크로로딩 감소는 본 엣칭 공정의 또다른 장점이다.
두께가 8000Å인 UV포토레지스트 마스크 아래에 알루미늄층이 배치된 200㎚웨이퍼가 9600PTX 로 알려진 고밀도 저압 유도 커플링된 플라즈마 처리챔버(Lam Research Corp.,Fremont, California)에서 엣칭된다. 고밀도는 1011이온/㎤의 플라즈마 밀도를 의미하며 저압은 엣칭동안 플라즈마 챔버내 압력이 100mTorr미만임을 의미한다. 본 발명은 포토레지스트 재료의 종류나 웨이퍼 크기에 의해 제한받지 않으며 더 높은 압력 및 중간 또는 저밀도 플라즈마를 사용하는 다른 반응기에서 실시될 수도 있다.
9600PTX 플라즈마 처리 시스템에서 하부전극 전력은 80 내지 300, 특히 100 내지 220, 더더욱 160와트이다. 하부전극 전력은 잔류물 스퍼터링 속도를 조절하기 때문에 중요한 매개변수이다. 특정 플라즈마 처리 시스템의 필요조건, 기질의 크기 또는 포토레지스트/알루미늄 함유층의 형태를 만족시키도록 상기 매개변수는 최적화될 수 있다. 이러한 최적화는 당해 분야 통상의 지식을 가진자의 능력 범위내에 있다.
상부 전극 전력은 400 내지 1200, 특히 600 내지 1000, 더더욱 800와트이다. 엣칭동안 플라즈마 챔버내 압력은 2 내지 20, 특히 8 내지 12, 더더욱 10mTorr이다. 압력은 플라즈마 체류시간에 영향을 주기 때문에 중요한 매개변수이다.
HCl/염소함유 소스가스/산소함유 소스가스(예, HCl/Cl2/O2)엣칭제 소스가스의 총 유속은 50 내지 300, 특히 100 내지 200, 더더욱 150sccm(분당 표준 입방센티미터)이다. HCl에 대한 염소함유 소스가스(예, Cl2)의 비율은 0:1 내지 10:1, 특히 0.25:1 내지 4:1, 더더욱 2:1이다. 산소함유가스(예, O2)의 유속(총 유속에 대한 비율로서)은 0 내지 20%, 특히 0 내지 10%, 더더욱 2 내지 4%이다. 산소유속은 발표된 엣칭조건에서 포토레지스트 엣칭속도를 낮추고 잔류물을 형성시키지 않기 때문에 중요한 매개변수이다. 전극 온도는 20 내지 80, 특히 40 내지 60, 더더욱 50℃이다.
표1에서 HCl/Cl2/O2혼합물을 사용한 알루미늄 엣칭결과가 도시된다. 비교를 위해서 Cl2/BCl3를 엣칭제 소스가스로서 사용하여 수득된 엣칭 결과도 도시된다. 두 공정은 엣칭후 잔류물을 남기지 않도록 조절된다.
공정 Cl2/BCl3 HCl/Cl2/O2
알루미늄 엣칭속도(Å/분) 14,000 18,000
포토레지스트 엣칭속도(Å/분) (I-라인 포토레지스트의 경우) 4,400 3,200
포토레지스트 선택도 3.1:1 5.6:1
포토레지스트 마이크로로딩 15% 7%
본 발명의 또다른 구체예에서 엣칭제 소스가스는 Cl2/HCl/CO2(산소함유가스)를 포함한다. 알루미늄 함유층을 엣칭하는 공정에서 CO2가 산소함유가스로 사용될 경우에 더 넓은 공정조건이 달성될 수 있다. 즉, 더 넓은 매개변수를 허용하면서 특히 잔류물 측면에서 더욱 양호한 결과를 가져온다. 한 구체예에서 엣칭제 소스가스는 Cl2/HCl/CO2성분가스로 구성되고 BCl3가 없거나 Cl2/HCl/CO 2성분가스와 희석가스(N2, Ar 또는 He)로 구성되고 BCl3가 없다. 저압 고밀도 9600PTX플라즈마 처리 시스템이 엣칭에 사용될 수 있다.
9600PTX플라즈마 처리 시스템에서 하부전극 전력은 50 내지 300, 특히 50 내지 250, 더더욱 100 내지 200와트이며 약 150와트가 가장 선호된다. 피복전압은 -85 내지 -145, 특히 -115볼트이다. 하부전극전력/피복전압은 잔류물 스프터링 속도를 조절하기 때문에 중요하다.
상부전극전력은 300 내지 900와트, 특히 600와트이다. 엣칭동안 플라즈마 챔버의 압력은 6 내지 14mTorr, 특히 10mTorr이다. 압력은 플라즈마 체류시간에 영향 을 주기 때문에 중요하다.
HCl/염소함유 소스가스/산소함유 소스가스(예, HCl/Cl2/CO2)엣칭제 소스가스의 총 유속은 50 내지 300, 특히 100 내지 200, 더더욱 150sccm(분당 표준 입방센티미터)이다. HCl에 대한 염소함유 소스가스(예, Cl2)의 비율은 0:1 내지 10:1, 특히 0.25:1 내지 4:1, 더더욱 2:1이다. 산소함유가스(예, CO2)의 유속(총 유속에 대한 비율로서)은 0 내지 50%, 특히 0 내지 20%, 특히 1 내지 12%, 더더욱 5 내지 7%이다. (6%가 가장 선호된다) CO2유속은 발표된 엣칭조건에서 포토레지스트 엣칭속도를 낮추고 잔류물을 형성시키지 않기 때문에 중요한 매개변수이다. 전극 온도는 20 내지 80, 특히 40 내지 60, 더더욱 50℃이다. 챔버온도는 약 70℃이고 He클램프 압력은 약10mTorr이다.
산소함유 소스가스에 He와 같은 희석제를 첨가할 수 있다. 본 실시예가 유도 커플링된 플라즈마 시스템에 대해 주어질지라도 ECR-, MORI- 또는 다이오드-기초 플라즈마 처리시스템에서 본 발명의 엣칭 기술이 적용될 수 있다.

Claims (25)

  1. 패턴을 갖는 포토레지스트 마스크 아래에 배치된 알루미늄 함유층을 포함하며 기판상에 배치된 층스택의 알루미늄 함유층의 선택된 부위를 엣칭하는 방법에 있어서,
    플라즈마 처리 챔버로 제공하고;
    알루미늄 함유층과 포토레지스트 마스크를 포함하는 층스택이 배치된 기판을 플라즈마 처리 챔버내에 위치시키고;
    산소함유 소스가스의 유속이 엣칭제 소스가스 총유속의 20% 미만이 되도록 HCl, 염소함유 소스가스 및 산소함유 소스가스를 포함한 엣칭제 소스가스를 플라즈마 처리 챔버에 도입하고;
    엣칭제 소스가스로부터 플라즈마를 발생시켜서 알루미늄 함유층을 엣칭시키는 단계를 포함하는 엣칭방법.
  2. 제 1 항에 있어서, 상기 엣칭제 소스가스가 BCl3를 포함하지 않음을 특징으로 하는 엣칭방법.
  3. 제 1 항에 있어서, 상기 산소함유 소스가스가 CO2임을 특징으로 하는 엣칭방법.
  4. 제 1 항에 있어서, 상기 산소함유 소스가스가 CO2와 희석가스의 혼합물임을 특징으로 하는 엣칭방법.
  5. 제 3 항에 있어서, 상기 염소 함유 소스가스가 Cl2임을 특징으로 하는 엣칭방법.
  6. 제 3 항에 있어서, 상기 산소함유 소스가스의 유속이 총 유속의 12% 미만임을 특징으로 하는 엣칭방법.
  7. 제 6 항에 있어서, 상기 플라즈마 처리 챔버가 유도 커플링된 플라즈마 처리 챔버임을 특징으로 하는 엣칭방법.
  8. 제 7 항에 있어서, 상기 플라즈마 처리 챔버가 저압 고밀도 플라즈마 처리 챔버임을 특징으로 하는 엣칭방법.
  9. 제 8 항에 있어서, 상기 플라즈마가 1011이온/㎤이상의 밀도를 가짐을 특징으로 하는 엣칭방법.
  10. 제 8 항에 있어서, 상기 산소함유 소스가스의 유속이 총 유속의 5 내지 7%임을 특징으로 하는 엣칭방법.
  11. 패턴을 갖는 포토레지스트 마스크 아래에 배치된 알루미늄 함유층을 포함하며 기판상에 배치된 층스택의 알루미늄 함유층의 선택된 부위를 엣칭하는 방법에 있어서,
    유도커플링 작용을 통해 고밀도 플라즈마를 형성하도록 구성된 플라즈마 처리 챔버로 제공하고;
    알루미늄 함유층과 포토레지스트 마스크를 포함하는 층스택이 배치된 기판을 플라즈마 처리 챔버내에 위치시키고;
    CO2 유속이 엣칭제 소스가스 총유속의 20% 미만이 되도록 HCl, Cl2 및 CO2를 포함한 엣칭제 소스가스를 플라즈마 처리 챔버에 도입하고;
    엣칭제 소스가스로부터 플라즈마를 발생시켜서 알루미늄 함유층을 엣칭시키고;
    알루미늄 함유층 엣칭동안 챔버압력을 6 내지 14mTorr로 유지시키는 단계를 포함하는 엣칭방법.
  12. 제 11 항에 있어서, 상기 엣칭제 소스가스가 BCl3를 포함하지 않음을 특징으로 하는 엣칭방법.
  13. 제 12 항에 있어서, 상기 플라즈마 처리 챔버의 상부 전극 전력이 300 내지 900와트임을 특징으로 하는 엣칭방법.
  14. 제 12 항에 있어서, CO2의 유속이 총 유속의 1 내지 12%임을 특징으로 하는 엣칭방법.
  15. 삭제
  16. 제 14 항에 있어서, 상기 플라즈마가 1011이온/㎤이상의 밀도를 가짐을 특징으로 하는 엣칭방법.
  17. 패턴을 갖는 포토레지스트 마스크 아래에 배치된 알루미늄 함유층을 포함하며 기판상에 배치된 층스택의 알루미늄 함유층의 선택된 부위를 엣칭하는 방법에 있어서,
    플라즈마 처리 챔버로 제공하고;
    알루미늄 함유층과 포토레지스트 마스크를 포함하는 층스택이 배치된 기판을 플라즈마 처리 챔버내에 위치시키고;
    O2 유속이 엣칭제 소스가스 총유속의 20% 미만이 되도록 HCl, 염소함유 소스사그 및 O2를 포함한 엣칭제 소스가스를 플라즈마 처리 챔버에 도입하고;
    엣칭제 소스가스로부터 플라즈마를 발생시켜서 알루미늄 함유층을 엣칭시키는 단계를 포함하는 엣칭방법.
  18. 제 17 항에 있어서, 상기 엣칭제 소스가스가 BCl3를 포함하지 않음을 특징으로 하는 엣칭방법.
  19. 제 17 항 또는 18항에 있어서, 상기 엣칭제 소스가스가 HCl, 염소함유 소스가스 및 O2로 구성되거나 HCl, 염소함유 소스가스, O2 및 희석가스로 구성됨을 특징으로 하는 엣칭방법.
  20. 제 17 항 또는 18항에 있어서, 상기 염소 함유 소스가스가 Cl2임을 특징으로 하는 엣칭방법.
  21. 제 17 항 또는 18항에 있어서, 상기 O2 유속이 총 유속의 10% 미만임을 특징으로 하는 엣칭방법.
  22. 제 17 항 또는 18항에 있어서, 상기 O2 유속이 총 유속의 2 내지 4%임을 특징으로 하는 엣칭방법.
  23. 제 17 항 또는 18항에 있어서, O2유속이 총 유속의 10% 미만이고 상기 플라즈마 처리 챔버가 유도 커플링된 플라즈마 처리챔버임을 특징으로 하는 엣칭방법.
  24. 제 17 항 또는 18항에 있어서, O2유속이 총 유속의 10% 미만이고 상기 플라즈마 처리 챔버가 유도 커플링된 저압, 고밀도 플라즈마 처리챔버임을 특징으로 하는 엣칭방법.
  25. 제 17 항 또는 18항에 있어서, O2유속이 총 유속의 2 내지 4 % 미만이고 상기 플라즈마 처리 챔버가 유도 커플링된 저압, 고밀도 플라즈마 처리챔버임을 특징으로 하는 엣칭방법.
KR1020007014489A 1998-06-24 1999-06-22 알루미늄 함유층 엣칭 방법 KR100645908B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/103,498 US5994235A (en) 1998-06-24 1998-06-24 Methods for etching an aluminum-containing layer
US09/103,498 1998-06-24

Publications (2)

Publication Number Publication Date
KR20010053044A KR20010053044A (ko) 2001-06-25
KR100645908B1 true KR100645908B1 (ko) 2006-11-17

Family

ID=22295515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007014489A KR100645908B1 (ko) 1998-06-24 1999-06-22 알루미늄 함유층 엣칭 방법

Country Status (8)

Country Link
US (2) US5994235A (ko)
EP (2) EP1097257B1 (ko)
JP (1) JP2002519841A (ko)
KR (1) KR100645908B1 (ko)
DE (1) DE69922658T2 (ko)
ES (1) ES2233055T3 (ko)
TW (1) TW421828B (ko)
WO (1) WO1999067443A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
US7115523B2 (en) * 2000-05-22 2006-10-03 Applied Materials, Inc. Method and apparatus for etching photomasks
US6391790B1 (en) 2000-05-22 2002-05-21 Applied Materials, Inc. Method and apparatus for etching photomasks
EP1290495A2 (en) * 2000-06-15 2003-03-12 Applied Materials, Inc. A method and apparatus for etching metal layers on substrates
US7084066B1 (en) * 2000-07-03 2006-08-01 Cypress Semiconductor Corporation Method of uniformly etching refractory metals, refractory metal alloys and refractory metal silicides
JP4605554B2 (ja) * 2000-07-25 2011-01-05 独立行政法人物質・材料研究機構 ドライエッチング用マスク材
US20030003374A1 (en) * 2001-06-15 2003-01-02 Applied Materials, Inc. Etch process for photolithographic reticle manufacturing with improved etch bias
US6551942B2 (en) 2001-06-15 2003-04-22 International Business Machines Corporation Methods for etching tungsten stack structures
US7183201B2 (en) * 2001-07-23 2007-02-27 Applied Materials, Inc. Selective etching of organosilicate films over silicon oxide stop etch layers
WO2003021659A1 (en) * 2001-09-04 2003-03-13 Applied Materials, Inc. Methods and apparatus for etching metal layers on substrates
WO2003089990A2 (en) * 2002-04-19 2003-10-30 Applied Materials, Inc. Process for etching photomasks
US20040072081A1 (en) * 2002-05-14 2004-04-15 Coleman Thomas P. Methods for etching photolithographic reticles
KR100464430B1 (ko) * 2002-08-20 2005-01-03 삼성전자주식회사 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법
US7270761B2 (en) * 2002-10-18 2007-09-18 Appleid Materials, Inc Fluorine free integrated process for etching aluminum including chamber dry clean
WO2004086143A2 (en) * 2003-03-21 2004-10-07 Applied Materials, Inc. Multi-step process for etching photomasks
US7077973B2 (en) * 2003-04-18 2006-07-18 Applied Materials, Inc. Methods for substrate orientation
US20040229470A1 (en) * 2003-05-14 2004-11-18 Applied Materials, Inc. Method for etching an aluminum layer using an amorphous carbon mask
US7521000B2 (en) * 2003-08-28 2009-04-21 Applied Materials, Inc. Process for etching photomasks
US7829243B2 (en) * 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication
US8293430B2 (en) * 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
US7435681B2 (en) * 2006-05-09 2008-10-14 Macronix International Co., Ltd. Methods of etching stacks having metal layers and hard mask layers
KR100944846B1 (ko) * 2006-10-30 2010-03-04 어플라이드 머티어리얼스, 인코포레이티드 마스크 에칭 프로세스
US8808562B2 (en) 2011-09-12 2014-08-19 Tokyo Electron Limited Dry metal etching method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1203089B (it) * 1976-03-03 1989-02-15 Int Plasma Corp Procedimento ed apparecchiatura per eseguire reazioni chimiche nella regione della scarica luminescente di un plasma
US4256534A (en) * 1978-07-31 1981-03-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
JPS57170534A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Dry etching method for aluminum and aluminum alloy
JPS58213877A (ja) * 1982-06-05 1983-12-12 Anelva Corp アルミニウムのドライエツチング方法
US4462882A (en) * 1983-01-03 1984-07-31 Massachusetts Institute Of Technology Selective etching of aluminum
DE4107006A1 (de) * 1991-03-05 1992-09-10 Siemens Ag Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnebenen in integrierten halbleiterschaltungen
JP3225532B2 (ja) * 1991-03-29 2001-11-05 ソニー株式会社 ドライエッチング方法
US5387556A (en) * 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
JPH08130206A (ja) * 1994-10-31 1996-05-21 Sony Corp Ａｌ系金属層のプラズマエッチング方法
US5976986A (en) * 1996-08-06 1999-11-02 International Business Machines Corp. Low pressure and low power C12 /HC1 process for sub-micron metal etching

Also Published As

Publication number Publication date
US5994235A (en) 1999-11-30
TW421828B (en) 2001-02-11
KR20010053044A (ko) 2001-06-25
EP1475461A1 (en) 2004-11-10
DE69922658T2 (de) 2005-12-08
US6242107B1 (en) 2001-06-05
JP2002519841A (ja) 2002-07-02
DE69922658D1 (de) 2005-01-20
EP1097257A1 (en) 2001-05-09
ES2233055T3 (es) 2005-06-01
WO1999067443A9 (en) 2000-06-08
WO1999067443A1 (en) 1999-12-29
EP1097257B1 (en) 2004-12-15

Similar Documents

Publication Publication Date Title
KR100645908B1 (ko) 알루미늄 함유층 엣칭 방법
US6489247B1 (en) Copper etch using HCl and HBR chemistry
US6090717A (en) High density plasma etching of metallization layer using chlorine and nitrogen
US6177353B1 (en) Metallization etching techniques for reducing post-etch corrosion of metal lines
US6488862B1 (en) Etched patterned copper features free from etch process residue
KR100523365B1 (ko) 플라즈마 반응기에서 포토레지스트 마스크 결함을 제거하는 방법
KR102166970B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
EP0763850A1 (en) Etch process for forming contacts over a silicide layer
KR20010032913A (ko) 기판으로부터의 유기성 반사 방지 코팅 에칭 시스템 및 방법
JPH0786244A (ja) ドライエッチング方法
US7413992B2 (en) Tungsten silicide etch process with reduced etch rate micro-loading
US6103457A (en) Method for reducing faceting on a photoresist layer during an etch process
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
US5342481A (en) Dry etching method
JP3318801B2 (ja) ドライエッチング方法
US5846443A (en) Methods and apparatus for etching semiconductor wafers and layers thereof
US6057240A (en) Aqueous surfactant solution method for stripping metal plasma etch deposited oxidized metal impregnated polymer residue layers from patterned metal layers
JP2006517743A (ja) プラズマ処理システム内でエッチングしながらフォトレジスト歪みを低減する方法
GB2320613A (en) Interconnect fabrication
JPH10135193A (ja) 感光膜のエッチング方法
JPH07106308A (ja) ドライエッチング方法
KR20010080994A (ko) 알루미늄 및 알루미늄 합금의 잔류물 없는 이방성 에칭방법
KR100209215B1 (ko) 반도체 장치의 금속배선 형성방법
JPH0637058A (ja) ドライエッチング方法
Joubert New trends in plasma etching for ultra large scale integration technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141027

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151026

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee