TW455876B - Semiconductor memory device including programmable output pin determining unit and method of reading the same during test mode - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 五、發明說明（1 ) 發明背景 1 .發明領域 本發明是有關於一種半導體記憶裝置，尤其是在測試該 半導體ϋ憶裝置以及記憶模組c 2 .習用技術説明 问速半導體记憶裝置有一部分是設計成’經過匯流排型 的傳輸線’來進行輸入與輸出信號的接收或輸出，比如資 料或位址。在匯流棑型傳輸線的結構中，不同的半導體記 憶裝置都連接到同一匯流排上，而且一次只有一個半導體 記憶裝置能將資料輸出到該匯流排上。如果有二個或二個 以上的半導體記憶裝置同時將資料輸出到匯流排上，這些 資料會發生衝突而造成誤動作。 記憶匯流排動態隨機存取記憶體（RainbUs DRAM)是一種 高速半導體記憶裝置，也是使用上述的匯流排結構，而且 是一種已被提出過支援匯流排結構的特殊模组。 圖1疋具有匯ί厄排結構的Rambus DRAM記憶體模組方塊 圖。 參閱圖1，記憶體模組2〇〇包括複數個半導體記憶裝置！ J 至1 Π ’具有輸入與輸出接腳DQ1到DWW，亦即Rambus DRAM，而且半導體記憶裝置η相同的輸入與輸出接腳是 連接到相對應的資料匯流排上。亦即，半導體記憶裝置Η 至1 η的第一輸入與輸出接腳DQ1連接到資料匯流排DB1 , 而第一輸入與輸出接腳DQ2連接到資料匯流排DB2。半導 體圯丨思裝置1 1至1 n的輸入與輸出接腳DqW連接到資料匯 -4- 本紙張尺度適用中國國家標準（CNS)A4規格⑽x 297公爱）---- ^--------.裳--------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2 ) 流排DBW。當做主動裝置的控制器1〇〇的輸入與輸出接腳 是連接到相對應的資料匯流排上。 在圖1具有匯流排結構的記憶體模變組中，相同的資料 在寫入操作時，同時寫入到不同的半導體記憶裝置内。然 而，田資料在έ賣取操作中，同時從二個或二個以上的半導 體記憶裝置被讀取出時，資料在匯流排上會衝突到，使得 一次只能從一個半導體記憶裝置中讀取資料。 圖2是傳統輸出資料合併電路的方塊圖，都在圖1的每個 半導體記憶裝置中。 參閲圖2，在正常模式下，複數個輸出資料〇〇1至 DOW，從記憶單元陣列21讀取出，同時經複數個輸出接 腳DQ1至DQW輸出去。在測試模式下，比較器22將記憶單 元陣列2 1瀆取出的複數個輸出資料D〇丨至D〇w進行合併， 並將結果輸出到預設的輸出接腳，比如Dqi。 所以，當具有圖2中輸出資料合併電路的半導體記憶裝 置被應用到圖1的記憶體模組時，所有的半導體記憶裝= 在測試模式下的讀取操作時，都會輸出資料到匯流排，= 如資料匯流排DB1經由預設的輸出接腳DQ1。因此，當從 二個或二個以上的半導體記憶裝置讀取出資料時，這些資 料會在匯流排DB 1上會衝突到。 ’ 所以，在1己憶體模組測試時，當具有圖2中輸出資料合 併電路的半導體記憶裝置被應用到圖1的記憶體模組，— 次只能從一個半導體記憶裝置中讀取資料。亦即，—次口 能測試一個半導體記憶裝置，使得記憶體模組時間被拉 本紙張尺度剌+國國家標準（CNS)A4規格「210 X 297、沒7 -------------- ---II---J6T---------! ί靖先閱讀背面之注意事項再填寫本頁)

五、發明說明（3 ) 長。 發明摘要 •本發明的目的在提供—種半導體記憶裝置，能在測試模 式時’可程式的變動將輸出資料輸出去的接腳，以便在測 弋-、有上述匯成排結構的記憶體模組時，同時從不同半導 體記憶裝置讀取資料。 本發明的另一目的在提供一種讀取方法，當半導體記憶 裝置在測試模式時，在測試具有上述匯流排結構的記憶體 模、且下，说同時讀取不同半導體記憶装置的資料。 化本發明的又一目的在提供一種測試記憶體模組的方法， 縮L具有上述匯成排結構之記憶體模组的測試時間。 ，此’爲。達到第—㈣’提供一種半導體記憶裝置，包 费憶單元陣列—包含從記憶單元陣列所讀取出的複 數個輸出資科的比較器，複數個輸出接腳，以及一 ，動輸出㈣器在測試模式下輸出之接腳㈣出接腳決定 只有在測試模式下的比較器 單元所決定的接腳而輸出去。 資料經複數個輸出接腳而輸出 輸出，會經由輸出接腳決定 在正常模式下，複數個輸出 涪姑班 节仔姦，儲存從半導 元： 的車 匕裝置外面所施加上的特定數 選出對岸於兮特…2 及包括—選擇單 t愿於，褒特疋數目的輸出接腳， 出接腳，以反應出儲存在暫存中的待定數目乂“ 導劳 爲達到第二目的，測試模式的讀取方法包括將從半 圮憶裝置外面所施加 數目決定出輸出心 h數目儲存㈣，依據該特定 測試模式^應⑽儲存的特絲目，比較 接iM士果# A心，70 P列所磧取出的複數個資料，以及 接:…果輸出到已決定的輸出接腳上。 爲達到第三目的，福 # w , . r 如供—種測試包含複數個半導體記悻 裝置足i己憶體模組的方法，該 a己匕 記憶裝“丨體讀H依據半導體 頂出接脚’―起連接到資料匯流排上，該方法 l括將不同的特定數目加到每個半導π > p # w ± 試時，依據每個特定^ Γ導以憶裝1中’在剛 導體記愫裝η - 出輸出接腳，並從每個半 "，經由連接到不同輸出接腳上的不同資料 匯况排，同步的讀取出資料。 _圖式的簡單説明 本發明上逑目的以及優點將在參閲所附圖式，詳細説明 較佳實施例的説明中，而變得更爲明顯： 圖1疋具有匯流排結構的Rambus DRAM記憶體模組方塊 圖2是傳統輸出資料合併電路的方塊圖，都在圖丨的每個 半導體記憶裝置中； 圖3是依據本發明實施例半導體記憶裝置的方塊圖；以及 圖4顯π出圖3半導體記憶裝置之讀取方法的方塊圖，該 半導體記憶裝置具有圖丨的匯流排型結構。 較佳實施例的説明 本發明要參閲相關圖式，做更完全的説明，其中顯示出 本發明的較佳貫施例。然而，本發明能以不同的形式實 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） no 經濟部智慧財產局員工消費合作社印Μ 6

五、發明說明（5 現’並不被所提出的實施例所限定；而是，提供這些實施 例使整個a兑明能一致且冗整，並.將本發明的觀^，完全 的傳輸到熟知該技術領域的人士。不同圖式中的相同參考 數號代表相同的單元，並省略對其説明。 圖3是依據本發明實施例半導體記憶裝置的方塊圖。 參閲圖3 ’依據本發明的半導體記憶裝置包括一記憶單 元陣列3 1，一比較器3 2，複數個輸出接腳Dq丨至DQw， 一輸出X腳決定33，以及複數多工器341至3 4W。 在半導體記憶裝置的正常模式下，複數個輸出資料D〇i 至DOW，從記憶單元陣列3 1中被讀取出來，並輸出到複 數個輸出接腳DQ1至DQW。更詳細的來説，在正常模式 下’不會起動測試控制信號TEST，所以複數個輸出資料 D01至DOW同時經由複數個多工器341至34W，而被輸出到 複數個輸出接腳DQ1至DQW。 比較器3 2是用來在半導體記憶裝置的測試模式下，合併 k i己憶單元陣列3 1所讀取的複數個輸出資料d 〇 1至d 0 W， 並將合併後的資料輸出到輸出接腳上，並比較複數個輸出 資料DO 1至DOW，輸出比較後的結果。圖3顯示，包含互 斥或閘的比較器3 2是包括輸出資料DO 1至DOW，其中從記 憶單元陣列3 1所讀取的輸出資料D〇 1至DOW都相同。在 此’备比較器32的比較結果是高準位邏輯時，就決定出輸 出資料DO 1至DOW具有不同的資料，因此並決定出該半導 體記憶裝置是失效的，而且當比較器3 2的比較結果是低準 位邏輯時’就決定出輸出資料DO 1至DOW相同，因此並決 本紙張尺度適用中國國家標準（CNS)A4規格（210^ 297公笼〉 -------------* ‘裝--------訂 -------線- (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明說明（6 ) 定出該半導體記憶裝置是良好的。 =記憶單树列31中讀取出的輸出資料⑽至爾 存器内L ::較器32包括—比較電路’比較儲存在預設暫 “内的比較資料以及輸出資料则至D〇w。此時，便決 疋出當比較資科與輸出資料D01至DOW不㈤時，則該半導 =憶裝^壞掉’當㈣資料與輸出資料d⑴至卿相 同時，則該半導體記憶裝置爲良好。 特別的是，輸出接腳決定單元33能可程式化的改變輸出 要脚DQ1至DQW中接腳’ *比較器32的輸出則輸出到該接 脚上’該輸出接腳*定單元33包括一暫存器331，一编碼 器I32/..一多工解訊器3 3 3。更特別的來説，暫存器331儲 存仗半導體圮憶裝置外面而來的特定數目，而编碼器Μ〕 在測試模式時會對儲存在暫存器331内的特定數目進行編 碼處埋。多工解訊器333是一選擇單元，將比較器^的輸 出輸出到由編碼器332所選取的輸出接腳上。亦即，在測 試模式時，只有比較器32的輸出會經由多工解訊器以 及夕工器341至34W的其中之一，而被輸出到被選定的接腳 上。 經濟部智慧財產局員工消費合作社印製 、結果，依據本發明的半導體記憶裝置，有可能在測試模 式時，可程式化的改變接收輸出接腳決定單元3 3所輸出的 比較器32輸出的接腳。亦即，有可能決定出輸出接腳1)(^ 至DQW中的任意一接腳。 圖4顯示出圖3半導體記憶裝置之讀取方法的方塊圖，該 半導體記憶裝置具有圖1的匯流排型結構。將對於圖4，説 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） B7 五、發明說明（7 ) 明測試依據本發明記憶體模組的方法。 不相同的特定數目被施加到每個半導體記憶裝置4 Η 4η上’而且決定出依據特定數目的輸出接脚，然後起動安 憶體模組的測試模式。例如，將料數目i施加到半^ C憶裝置41，且依據數目1而決定出輸出接腳DQ1爲㈣ ㈣器的輸出接腳。將特定數目2施加到半導體記憶裝遷 42 ’且依據數目2而決定出輸出接腳师爲内部比較器白^ 輸出接腳。 ° 所以，在測試模式的讀取操作時，半導體記憶裝置Μ 内。Μ匕較器的輸出接腳是經輸出接腳DQ1，而輸出到資· 匯，排刪，且半導體記憶裝置42的内部比較器的輸出返 腳是經輸出接腳DQ2，而輸出到資料匯流排则。而且， 半導體記憶裝置4 η的内部比較器的輸出接腳是經輸出接朋 DQW，而輸出到資料匯流排DBW。因此，在測試模式纪 1買取操作時，可以避免掉料®流排上的資科衝突，且截 同時從半導體記億裝置41至4n中讀取資料。 1 、如果安！在記憶體模組中_個半導體記憶裝置，大於 資料匯流排的數目W，可以同時從要做測試的w個半導體 經濟部智慧財產局員工消費合作社印製 記憶裝!中讀取資料，㈣依序個對其它的半導體= 憶裝置進行測試。 S ° 如上」所述的，依據本發明的半導體記憶裝置，將比較器 輸出資料輸出去的接腳，可以在測試模式時做可程式化的 改變。EUb，當半導體記憶裝置在記憶體模组内時，可以 決定出每個半導體記憶裝置的輸出接腳，使得不同半導體 10· 本Ά張尺度適用中國國家標準（Cns)A4規格d〇 κ 297公釐） 55^75 Α7 _Β7_五、發明說明（8 ) 記憶裝置的資料能同時讀取出。因此，能縮短模組測試時 經濟部智慧財產局員工消費合作社印製 ο 間 I --- ------ I ----I---訂---------I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 申請專利範圍 h -種半導體記憶裝置，包括： ~記憶單元陣列； •—比較器’包括從記憶單元陣列讀取出的複數個輸出 資料； 複數個輸出接腳；以及 —輸出接腳決定單元，可程式化的改變比較器輸出的 輸出接腳， 其中比較器輸出是在測試模式時，經由輸出接腳決定 單元所決定的接腳，所輸出出去。 2_如申請.專利範圍第1項之半導體記憶裝置，其中複數個 輸出資料是在正常模式時，經由複數個輸出接腳，而輸 出出去。 3_如申請專利範園第1項之半導體記憶装置，其中輸出接 腳決定單元包括： —暫存器，儲存從半導體記憶裝置外面而來的特定數 目；以及 -選擇單元，選取出對應於該特定數目的輸出接腳， 當作比較器輸出的輸出接腳’以反應儲存在暫存器内的 特定數目。 —種對應於包括記憶單元陣列與複數個輪出接腳之半導 體記憶裝I的測試模式讀取方法，包括以下步# . 將施加到每個半導體記憶裝置的特定數目儲^起來. 決定出對應於該特定數目的輸出接腳，以反應所儲’存 的特定數目； " -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (靖先閱讀背面之注意事項再填寫本頁〕 經濟部智慧財產局員工消費合作社印製 4. ^ Μ-------1 ^—-------^ I ------------------------

   六、申請專利範圍 5. 出^測試模式時從記憶單_列所讀取出的複數個輸 出《料；以及 一將比較結果輸出到所決定的輸出接腳上。 數:2d二：死憶單元陣列與複數個輸出接腳之複 裝置-起遠:=置的記憶體模組方法，該半導體記憶 匯^ p m應於半導體記憶裝置輸出接腳的資料 ;/,u排上，該方法包括以下步驟： 將不同的特定數目施加到每個半導體記憶裝置， =在測試模式時’對應於每個特定數目的輸出接腳; ’η:”接到不同輸出接腳上的不同資料匯流排， 凟取出每個半導體記憶裝置的資料。 If——------------- 訂！ —--I--線 (靖先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -13- 本紙張尺度適用中固國家標準（CNS)A4規格（210 X 297公釐）