CN107025947B - 线序测试方法、装置及电子设备 - Google Patents

线序测试方法、装置及电子设备 Download PDF

Info

Publication number
CN107025947B
CN107025947B CN201611062297.XA CN201611062297A CN107025947B CN 107025947 B CN107025947 B CN 107025947B CN 201611062297 A CN201611062297 A CN 201611062297A CN 107025947 B CN107025947 B CN 107025947B
Authority
CN
China
Prior art keywords
test
memory
data
pins
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611062297.XA
Other languages
English (en)
Other versions
CN107025947A (zh
Inventor
于春雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Priority to CN201611062297.XA priority Critical patent/CN107025947B/zh
Priority to TW106126067A priority patent/TWI641846B/zh
Publication of CN107025947A publication Critical patent/CN107025947A/zh
Priority to US15/795,548 priority patent/US10192634B2/en
Priority to DE102017126036.6A priority patent/DE102017126036B4/de
Application granted granted Critical
Publication of CN107025947B publication Critical patent/CN107025947B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912—Tester/user interface
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请公开了一种线序测试方法、装置及电子设备。其中，该方法用于测试存储器和电子设备之间的引脚连接关系，并且该方法包括：以至少一个测试图案对存储器进行测试，得到至少一个第一数据；根据该测试图案与该存储器的引脚之间的映射关系，预估以至少一个该测试图案对该存储器进行测试时，所应得到的至少一个第二数据；以及根据该至少一个第一数据和该至少一个第二数据，确定该存储器和该电子设备之间的引脚连接关系。通过上述方式，能够快速、准确地测试出存储器和电子设备之间引脚连接关系。

Description

线序测试方法、装置及电子设备
技术领域
本发明涉及存储技术领域，特别是线序测试方法、装置及电子设备。
背景技术
存储器作为存储数据的器件，常用于存储电子设备的数据。具体而言，存储器的多个引脚可与电子设备的多个引脚对应连接，以实现数据的交互。
然而，存储器的引脚和电子设备的引脚的连接关系并不是统一固定的，例如存储器的任一引脚连接至电子设备的任一引脚，从而导致不同产品中的存储器和电子设备之间的引脚连接关系可能并不相同。
而本申请的发明人在实践中发现，对存储器进行诸如调试(debug)等工作时，需要用到存储器与电子设备之间的引脚连接关系，但是此时相关人员一般仅能依赖产品出厂时，所附带的存储器与电子设备之间的硬件图才能确定上述引脚连接关系。但是，若该硬件图丢失或者出错，则很难获取上述引脚连接关系。因此现有技术存在不足，有改进之必要。
发明内容
本发明提供了线序测试方法、装置及电子设备，能够快速、准确地测试出存储器和电子设备之间引脚连接关系(即线序)。
本发明第一方面提供一种线序测试方法，用于测试存储器和与其连接的电子设备之间的引脚连接关系，包括：以至少一个测试图案对该存储器进行测试，得到至少一个第一数据；根据该测试图案与该存储器的引脚之间的映射关系，预估以至少一个该测试图案对该存储器进行测试时，所应得到的至少一个第二数据；以及根据该至少一个第一数据和该至少一个第二数据，确定该存储器和该电子设备之间的引脚连接关系。
本发明第二方面提供一种线序测试装置，用于测试存储器和与其连接的电子设备之间的引脚连接关系，包括：测试模块，用于以至少一个测试图案对该存储器进行测试，得到至少一个第一数据；预估模块，用于根据该测试图案与该存储器的引脚之间的映射关系，预估以至少一个该测试图案对该存储器进行测试时，所应得到的至少一个第二数据；以及确定模块，用于根据该至少一个第一数据和该至少一个第二数据，确定该存储器和该电子设备之间的引脚连接关系。
本发明第三方面提供一种电子设备，包括多个引脚、处理核心和控制端口；该多个引脚分别与存储器的多个引脚对应连接；该控制端口用于与该存储器的受控端口连接；该处理核心用于采用如上所述的线序测试方法来确定该存储器和该电子设备之间的引脚连接关系。
上述方案中，利用测试图案对存储器进行测试，以得到与存储器连接的电子设备输出的第一数据，并获取预估的该测试图案对应的存储器输出的第二数据，根据电子设备与存储器具有连接关系的管脚具有相同输出的原理，通过对比第一数据和第二数据，可快速、准确地测试出存储器和电子设备之间引脚连接关系。
附图说明
图1是本发明的线序测试方法一应用场景中的存储器与电子设备之间的连接关系示意图；
图2是本发明的线序测试方法的一实施例的流程图；
图3是图2中的步骤S21的实施例的流程示意图；
图4是图2中的步骤S21的实施例的流程示意图；
图5是图2中的步骤23的实施例的流程示意图；
图6是是图2中的步骤S23的实施例的流程示意图；
图7是本发明的线序测试方法一应用场景中采用的测试图案的示意图；
图8是图7所示的测试图案对应可确定的存储器的引脚示意图；
图9是以图7所示的测试图案进行测试而得到的第一数据的示意图；
图10是本发明的线序测试方法另一应用场景中采用的测试图案的示意图；
图11是本发明的线序测试方法再一应用场景中采用的测试图案的示意图；
图12是本发明的线序测试方法另一实施例的部分流程图；
图13是本发明的线序测试装置的一实施例的结构示意图；
图14是本发明的电子设备的一实施例的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本申请。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
请参阅图1，图1是本发明线序测试方法一应用场景中的存储器与电子设备之间的引脚连接关系示意图。本实施例中，存储器11包括多个引脚，例如引脚DQ0-DQ15，电子设备12同样包括多个引脚，例如引脚DQ0-DQ15。其中，存储器11与电子设备12的引脚一一连接，以实现电子设备12向存储器11中写入数据以及从存储器11中读取数据。
需要说明的是，图1仅示范性给出一应用场景中的存储器与电子设备之间的引脚连接关系，此并非为对本发明中的存储器与电子设备之间的引脚连接关系的限定，例如在图1中存储器11的引脚DQ4连接至了电子设备12的引脚DQ5，但是在另一实施例中，存储器11的引脚DQ4可以连接至电子设备12的引脚DQ3或者其他引脚。另外，需要说明的是，在不查看硬件图或者利用本发明实施例提供的线序测试方式的情况下，本领域技术人员一般并不清楚存储器11和电子设备12之间的引脚连接关系。如图1所示，本实施例的存储器11和电子设备12的数据引脚均为16个。但是，在其他实施例中，存储器11的引脚数量和电子设备12的引脚数量均不受限制，例如可以为8个或者32个等。
本实施例中，该存储器11可以支持指令地址调训(command address training，以下简称CA training)功能，即可向存储器11的指令地址(英文：command address，简称：CA)线输入特定的CA测试图案(pattern)，并从存储器11至少部分上述引脚中获取到与该CA测试图案对应的数据，以校准时钟和CA线之间的关系。例如该存储器11为低功耗双数据速率同步动态随机存储器(Low Power Double Data Rate SDRAM，LPDDR)，诸如LPDDR3等。该电子设备11例如可为一控制系统，如为片上系统(System on Chip，SOC)；当然，电子设备也可以为任何可读写存储器的装置。
鉴于在硬件图缺失或者错误的情况下，本领域技术人员难以获取上述存储器11与上述电子设备12之间的线序的情况。本发明提供了一种线序测试方法，可快速、准确地测试出上述存储器11与电子设备12之间的引脚连接关系。
请结合参阅图2，图2是本发明的线序测试方法的一实施例的流程图。该测试方法可由线序测试装置执行，该线序测试装置可集成于电子设备中，或者与电子设备为分离的两个独立设备。该测试方法包括以下步骤：
S21：以至少一个测试图案对存储器进行测试，得到至少一个第一数据。
S22：根据该测试图案与该存储器的引脚之间的映射关系，预估以至少一个该测试图案对该存储器进行测试时，所应得到的至少一个第二数据。
S23：根据该至少一个第一数据和该至少一个第二数据，确定该存储器和该电子设备之间的引脚连接关系。
由于存储器的引脚与电子设备的引脚之间存在连接关系，故存储器的引脚输出的数据会输入至电子设备的对应引脚上。换句话说，测试时，存储器和电子设备之间相连接的引脚上的数据是相同的，以图1为例，存储器DQ0和电子设备DQ0上的数据是相同的。因而，通过对比在测试时从电子设备的引脚得到的第一数据以及根据该测试图案以及预存映射关系确定的存储器的引脚应当输出的第二数据，可以快速、准确地测试出存储器和电子设备之间的引脚连接关系。
其中，在上述S21中，每个测试图案可以包括：多个测试符号。其中该多个测试符号主要分为第一类测试符号和第二类测试符号。例如，在以多个设定电压值作为测试符号的实施例中，0V的输入电压为第一类测试符号，-5V和5V的输入电压为第二类测试符号。又例如，以二进制符号作为测试符号的实施例中，该第一类测试符号为二进制中的“0”，该第二类测试符号为二进制中的“1”。或者，该第一类测试符号为二进制中的“1”，该第二类测试符号为二进制中的“0”。
在上述S21中，该第一数据为电子设备的引脚上的数据。其中，一个测试图案对应一个第一数据。
其中，在步骤S21中，主要采用CA training的方式来进行测试。但是在其他实施例中，也可通过其他向存储器输入测试图案且能够在其引脚输出预期数据的其他方式进行测试。
在进行CA training测试的实施例中，为提高每条CA线的利用率，可将测试图案中每两个测试符号作为一条CA线的输入。请结合参照图3，图3是图2中的步骤S21的实施例的流程示意图。该步骤S21包括以下子步骤：
S211：检测存储器的时钟信号；
S212：当存储器的时钟信号处于上升沿时，向存储器的CA线输入CA线对应的一个测试符号；
S213：当存储器的时钟信号处于下降沿时，向存储器的CA线输入CA线对应的另一个测试符号。
例如，存储器的CA线CA0用于测试存储器的数据线DQ0和DQ1的线序。在满足设定时序后，线序测试装置在存储器的时钟信号处于上升沿时，向CA0输入与该DQ0对应的测试符号，在存储器的时钟信号处于下降沿时，向CA0输入与该DQ1对应的测试符号。通过将CA线复用于测试两条数据线，可提高存储器的CA线的利用率。
请结合参照图4，图4是图2中的步骤S21的实施例的流程示意图。保证测试的准确性，该步骤S21具体包括以下子步骤：
S214：连续多次地以同一测试图案对存储器进行测试，并于电子设备的引脚上得到多个测试结果。
S215：将该多个测试结果中连续出现次数最多的一个作为以该测试图案所测试得到的第一数据。
本实施例，可以连续地多次地以同一测试图案来对存储器进行多次测试，以得到多个测试结果，并从这些测试结果中选出最合适的一个测试结果来做作最终的数据，从而减低测试数据的失真率，确保测试得到的数据的准确性。
在又一实施例中，线序测试装置在电子设备输出的第一数据后，还可判断该第一数据是否有效，例如判断该第一数据的第一类测试符号的个数是否与测试图案中的第一类测试符号的个数相同，若是，则有效，否则为无效；若有效则执行S22，否则以该测试图案重新进行测试或者发出存储器出现故障的警告。由此，进一步提高测试的准确性。
在S22中，该第二数据可以理解为当存储器输入该至少一个测试图案时，该存储器的引脚对应输出的数据。该第二数据可根据该测试图案获得，例如由测试图案与存储器的引脚之间映射关系，来得到第二数据。也就是说，第二数据不需要通过测试来获取。
请参阅图5，图5是图2中的步骤23的实施例的流程示意图。该图5针对的情形是：该测试图案包含的多个测试符号中仅有一个为第一类测试符号，其余为第二类测试符号。则在步骤23中，对于每个测试图案，可以根据其对应的第一数据和对应的第二数据，来确定存储器的一个引脚与电子设备的一个引脚之间的连接关系。具体的，图5包括以下子步骤：
S231：根据一第一数据，确定该电子设备的多个引脚中出现该第一类测试符号的引脚为引脚x。
S232：根据一第二数据，确定该存储器的多个引脚中出现该第一类测试符号的引脚为引脚y。
S233：确定该电子设备的引脚x对应连接该存储器的引脚x。
其中，测试图案中的第一类测试符号可以为二进制中的“1”，该第二类测试符号可以为二进制中的“0”。且在本实施例中，每个测试图案可以包括仅包含一位“1”或者一位“0”。上述x，y为正整数。
本实施例采用的测试图案仅包括一个第一类测试符号，进而可使得每以一个测试图案进行测试即可确定存储器一个引脚与电子设备一个引脚之间的连接关系，故，只要进行与存储器待测试引脚数量相同次数的测试，即可快速确定该存储器与电子设备之间的连接关系，而且每次测试可直接根据输出为第一类测试符号确定对应引脚关系，大大简化了测试的复杂度。
以CA training测试来作为本发明实施例的测试方式为例，可以借由线序测试装置向存储器的CA线输入测试图案，以进行CA training测试。其中，在存储器时钟信号的上升沿和下降沿时每条CA线分别与不同的引脚对应，且分别输入该测试图案中的一个测试符号，存储器中与该CA线对应的引脚则输出该CA线输入的测试符号。本例中，存储器中用于进行该测试的CA线包括CA0-CA3和CA5-CA8，共8条CA线。存储器的CA线与引脚DQ0-DQ15的对应关系表1所示：
表1
CA0 CA1 CA2 CA3 CA5 CA6 CA7 CA8 时钟信号
DQ0 DQ2 DQ4 DQ6 DQ8 DQ10 DQ12 DQ14 上升沿
DQ1 DQ3 DQ5 DQ7 DQ9 DQ11 DQ13 DQ15 下降沿
上表1中，以CA0举例，当时钟信号处于上升沿时，CA0线输入的测试符号，则从存储器的引脚DQ0输出；当时钟信号处于下降沿时，CA0线输入的测试符号，则从存储器的引脚DQ1输出。也就是说，假设在上升沿向CA0输入了测试符号“0”，则在DQ0也会出现该测试符“0”，并且电子设备中与存储器的DQ0连接的引脚也会出现该测试符号“0”。
线序测试装置获取以测试图案进行测试时，电子设备侧输出的第一数据以及存储器应当输出的第二数据。例如，电子设备的引脚DQ0-DQ15输出组成的第一数据为0x0001，且由测试图案确定的存储器的引脚DQ0-DQ15输出组成的第二数据为0x0001，即由此次测试可确定电子设备的引脚DQ0与存储器的引脚DQ0具有连接关系。需要说明的是，虽然在测试之前并不知道存储器和电子设备之间的连接关系，但是对于电子设备的引脚顺序本领域技术人员是清楚的，因此在测试时可以清楚地测试到电子设备的各引脚的信号。
线序测试装置以16个不同的测试图案分别进行上述测试，以分别得到电子设备的16个引脚与存储器的16个引脚之间的连接关系。具体如下表2所示：
表2
Figure BDA0001161269470000081
Figure BDA0001161269470000091
值的注意的是，线序测试装置以15个不同的测试图案分别进行上述测试，以分别得到电子设备的16个引脚与存储器的16个引脚之间的连接关系(根据15次测试图案确定电子设备的15个引脚与存储器的15个引脚之间的连接关系后，即可确定电子设备的剩余一个引脚与存储器的剩余一个引脚之间的连接关系)。
同理地，当第一类测试符号为“0”，第二类测试符号为“1”，每个测试图案仅包含一个“0”的另一示例中，线序测试装置输入测试图案得到第一数据后，可确定存储器与电子设备的引脚连接关系。其中，其输入的测试图案如下表3所示：
表3
Figure BDA0001161269470000092
Figure BDA0001161269470000101
因此，线序测试装置可利用存储器已有的用于校准时钟和指令(command)线之间的关系的CA training模式来用于获取存储器与电子设备之间的线序，故无需对存储器进行任何改进，即可实现其线序的测试。
请参阅图6，是图2中的步骤S23的实施例的流程示意图。图6针对的情形为：测试图案包含的多个测试符号中含有至少两个第一类测试符号，且同样含有至少两个第二类测试符号。上述步骤S21中该的至少一个测试图案为多个测试图案，对应测试得到多个第一数据和预估得到多个第二数据。上述步骤S23具体包括以下子步骤：
S234：根据该多个第一数据和该多个第二数据，得到多组对应关系。
其中，该S234可具体包括：根据该多个第一数据中的其中一个，确定该电子设备的多个引脚中出现该第一类测试符号的多个第一引脚；根据该第二数据中的其中一个，确定该存储器的多个引脚中出现该第一类测试符号的多个第二引脚；确定一组对应关系，其中该组对应关系为：该多个第一引脚与该多个第二引脚具有连接关系。
S235：根据该多组对应关系，确定该存储器和该电子设备之间的引脚连接关系。
其中，每组对应关系表示：该电子设备的多个引脚中的部分引脚与该存储器的多个引脚中的部分引脚存在连接关系。例如，电子设备的DQ0-DQ15组成的第一数据为0x0111，获取存储器的DQ0-DQ15组成的第二数据为0x0405，即可确定电子设备的DQ0、DQ4、DQ8三个引脚与存储器的DQ0、DQ1、DQ9三个引脚具有连接关系，但不能确定电子设备的该三个引脚与存储器的该三个引脚具体的每个引脚的连接关系。而需要通过多组这样的关系来相互比较，从而确定存储器和该电子设备之间的引脚连接关系。例如，一组对应关系表明存储器的DQ0连接至了电子设备的DQ1、DQ3和DQ5，而另一组对应关系表明存储器的DQ0连接至了电子设备的DQ3、DQ7和DQ9，则确定存储器的DQ0连接至了电子设备的DQ3。
其中，可参考下述方式来设计测试图案及进行测试。
例如，每个测试图案包括：n个第一类测试符号和k个第二类测试符号，其中n和k均为大于2的整数。存储器和电子设备的待测试引脚数量均为m，其中，该m可以为根据不同存储器进行确定，例如，存储器的与电子设备连接的引脚数量为8，则可将待测试引脚数量确定为8，或者存储器的可用于测试的CA线为8条，即对应引脚共为16个，故可将待测试引脚确定为16。一般，该m大于或等于上述n和k的和。
线序测试装置以不同的测试图案进行j次测试，其中，该j为最接近
Figure BDA0001161269470000111
的整数，且j等于或大于
Figure BDA0001161269470000112
其中，第i次测试采用的测试图案为第i阶测试图案。
每阶测试图案满足以下条件：
互斥条件为：每阶的任意2个测试图案中不能出现相同位置为第一类测试符号的情况；
互补条件为：当第一类测试符号为“1”，每阶的所有测试图案中置“1”位(bit)之和为0xffff；当第一类测试符号为“0”，每阶的所有测试图案中清“0”位(bit)之和为0xffff；
2N分条件为：子节点均分父节点中的第一类测试符号的位，即上一阶的每个测试图案(父节点)均为两个下一阶测试图案(子节点)之和，且该两个下一阶测试图案中的第一类测试符号的个数相等。
下面对具体测试方式列举两个例子，如下：
1)在第i次以测试图案对存储器进行测试的步骤中，包括：
依次以2i-1个第i阶测试图案对存储器进行测试；其中，该i为1至j之间的整数；每个该第i阶测试图案包含第i-1阶测试图案中的m/2i个第一类测试符号且m-m/2i个第二类测试符号，或包含第i-1阶补充图案中的m/2i个第一类测试符号且m-m/2i个第二类测试符号；该第i-1阶测试图案中的第一类测试符号的位置不同于该第i-1阶补充图案中的第一类测试符号的位置，且该第0阶测试图案包含m个第一类测试符号。该补充图案并不需要向存储器输入以进行测试的。其中，该每阶的测试图案可如图7所示，其中，实线方框为测试图案，虚线方框为补充图案，，该第一类测试符号为二进制“1”。其中，，针对每一测试图案，该存储器的引脚DQ0-DQ15输出组成的第二数据与其测试图案相同，即也如图7所示。每输入一个测试图案，对应地电子设备的引脚DQ0-DQ15输出组成的第一数据如图9所示。
2)第i次以测试图案对存储器进行测试的步骤包括：
以一个第i阶测试图案进行测试；其中，该i为1至j之间的整数；该第i阶测试图案包含第i-1阶测试图案中的m/2i个第一类测试符号和第i-1阶补充图案中的m/2i个第一类测试符号以及m-2m/2i个第二类测试符号；该第i-1阶测试图案中的第一类测试符号的位置不同于该第i-1阶补充图案中的第一类测试符号的位置，且该第0阶测试图案包含m个第一类测试符号。如图10所示，图10是上述第一种测试方式采用的测试图案另一示意图，其中，实线方框为第一种测试方式所采用的测试图案，虚线方框为第一种测试方式所采用的补充图案，该第一类测试符号为二进制“1”。图10中每一阶的实线方框表示的测试图案之和作为第二种测试方式所采用的该阶的测试图案，即第一阶测试图案为0xCF03，第二阶测试图案为0x033F，第三阶测试图案为0x0CCF，第四阶测试图案为0x5555。
线序测试装置对应不同测试图案获得多个第一数据以及第二数据后，根据第i阶测试图案测得的第一数据，确定该电子设备中出现该第一类测试符号的m/2i个引脚；根据第i阶测试图案获取的第二数据，确定该存储器中出现该第一类测试符号的m/2i个引脚(如图8所示，对应图7的每个测试图案，分别可确定该存储器的出现该第一类测试符号的引脚)；确定该存储器的该m/2i个引脚与该电子设备的该m/2i个引脚具有连接关系，并确定该存储器其余的m-m/2i个引脚该电子设备的其余的m-m/2i个引脚具有连接关系。由该多个第一数据和多个第二数据即可得到多组对应关系。
在获得该多组对应关系后，由于不同组的对应关系所包括的引脚至少部分不同，故通过对比不同组的对应关系，以确定存储器与电子设备的每个引脚之间的连接关系。具体，从i为1开始，在对应第i-1阶测试图案确定的存储器和电子设备的具有连接关系的m/2i -1个引脚中，确定除对应第i阶测试图案确定的存储器和电子设备的具有连接关系的m/2i个引脚外的存储器和电子设备剩余的m/2i-1-m/2i个引脚具有引脚关系，直到i为上述j，进而得到该电子设备的m个待测试引脚与该存储器的m个待测试引脚之间的一一连接关系。
结合参考图7-图9，由第1阶测试图案，可确定存储器的引脚DQ0-DQ7与电子设备的引脚DQ0-DQ7具有连接关系，存储器的引脚DQ8-DQ15与电子设备的引脚DQ8-DQ15具有连接关系；由第2阶测试图案，可确定存储器的引脚DQ0-DQ3与电子设备的引脚DQ0-DQ2、DQ4，存储器的引脚DQ4-DQ7与电子设备的引脚DQ3、DQ5-DQ7，存储器的引脚DQ8-DQ11与电子设备的引脚DQ8-DQ0、DQ12，存储器的引脚DQ12-DQ15与电子设备的引脚DQ11、DQ13-DQ15具有连接关系；由第3阶测试图案，可确定存储器的引脚DQ0-DQ1与电子设备的引脚DQ0-DQ1，存储器的引脚DQ2-DQ3与电子设备的引脚DQ2、DQ4，存储器的引脚DQ4-DQ5与电子设备的引脚DQ3、DQ5，存储器的引脚DQ6-DQ7与电子设备的引脚DQ6-DQ7，存储器的引脚DQ8-DQ9与电子设备的引脚DQ8-DQ9，存储器的引脚DQ10-DQ11与电子设备的引脚DQ10、DQ12，存储器的引脚DQ12-DQ13与电子设备的引脚DQ11、DQ14，存储器的引脚DQ14-DQ15与电子设备的引脚DQ13、DQ15具有连接关系；由第4阶测试图案，可确定存储器的引脚DQ0-DQ15分别与电子设备的引脚DQ0-DQ2、DQ4、DQ5、DQ3、DQ7、DQ6、DQ8-10、DQ12、DQ11、DQ14、DQ15、DQ13具有连接关系。
可以理解的是，上述每一阶测试图案并不限定为图7和图10所示，可为任意只要满足上述互斥、互补和2N分条件的符号集合。
另外，上述例子均采用将每个测试图案一分为二(2N分法，N＝1)进行测试。在其他实施例中，也可采用将每个测试图案一分为四(2N分法，N＝2)进行测试，也即线序测试装置只需以上述例子中的第偶数阶测试图案进行测试，如图11所示，实线方框为测试图案，虚线方框为补充图案。当然，测试图案还可为其他分法，即上述N可为任意整数，对应地，线序测试装置需进行
Figure BDA0001161269470000141
次测试，其中第i次以第i阶测试图案进行测试，该i为1至z之间的整数；且每个第i阶测试图案包含第i-1阶测试图案中的m/(2N)i个第一类测试符号且m-m/(2N)i个第二类测试符号，或包含第i-1阶补充图案中的m/(2N)i个第一类测试符号且m-m/(2N)i个第二类测试符号。
请参阅图12，图12是本发明的线序测试方法另一实施例的部分流程图。本实施例中，在上述实施例中的S21之前还包括步骤S121、S122和S123，接下来具体介绍各步骤。
S121：以第一检查图案对该存储器进行测试，得到该电子设备侧产生的一第三数据。
S122：以第二检查图案对该存储器进行测试，得到该电子设备侧产生的另一第三数据。
其中，上述每个检查图案中的多个测试符号相同，且第一检查图案和第二检查图案中含有的测试符号不同，例如，该第一检查图案含有多个第一类测试符号，该第二检查图案含有多个第二类测试符号。
S123：根据该第一检查图案对应的第三数据和该第二检查图案对应的第三数据，确定该电子设备的待测试引脚。
例如，当该一第三数据包括的测试符号与该第一检查图案中的测试符号相同，如均为该第一类测试符号，及当该另一第三数据包括的测试符号与该第二检查图案中的测试符号相同，如均为该第二类测试符号时，将该一第三数据中的第一类测试符号与另一第三数据中的第二类测试符号共同对应的该电子设备的引脚确定为该电子设备的待测试引脚，并执行步骤S21。
例如，在存储器的引脚的缺省输出为“0”，分别以0xFFFF和0x0000作为上述两个检查图案进行测试，得到电子设备的引脚DQ0-DQ15的输出组成为0xFFFF和0x0000，由上述输出可确定电子设备的16个引脚均已获得存储器相应检查图案的输出，故可确定存储器可正常工作，故可执行图2-图6所示的测试方法，并且根据电子设备非缺省值的输出0xFFFF可确定DQ0-DQ15共16个引脚为电子设备的待测试引脚。
请参阅图13，图13是本发明线序测试装置一实施例的结构示意图。该线序测试装置13用于测试存储器和与其连接的电子设备之间的引脚连接关系，包括测试模块131、预估模块132和确定模块133。
测试模块131用于以至少一个测试图案对存储器进行测试，得到至少一个第一数据。
预估模块132用于根据该测试图案与该存储器的引脚之间的映射关系，预估以至少一个该测试图案对该存储器进行测试时，所应得到的至少一个第二数据。
确定模块133用于根据该至少一个第一数据和该至少一个第二数据，确定该存储器和该电子设备之间的引脚连接关系。
可选地，测试模块131具体用于：以该至少一个测试图案对该存储器进行CAtraining测试。
可选地，该测试图案包括：多个测试符号，其中该多个测试符号中的其中一个为第一类测试符号，其余为第二类测试符号。
进一步地，该确定模块133具体用于：根据该至少一个第一数据之一，确定该电子设备的多个引脚中出现该第一类测试符号的引脚为引脚x；根据该至少一个第二数据之一，确定该存储器的多个引脚中出现该第一类测试符号的引脚为引脚y；确定该电子设备的引脚x对应连接该存储器的引脚x。
可选地，该测试图案包括：多个测试符号，其中该多个测试符号中的至少两个为第一类测试符号且至少两个为第二类测试符号；其中，该至少一个测试图案为多个测试图案，该至少一个第一数据为多个第一数据，该至少一个第二数据为多个第二数据。
进一步地，该确定模块133具体用于：根据该多个第一数据和该多个第二数据，得到多组对应关系；以及根据该多组对应关系，确定该存储器和该电子设备之间的引脚连接关系；其中，每组对应关系表示：该电子设备的部分引脚与该存储器的部分引脚存在连接关系。
其中，该线序测试装置的上述模块分别用于执行上述方法实施例中的相应步骤，具体执行过程如上方法实施例说明，在此不作赘述。上述线序测试装置可为图1所示的电子设备12，或为该电子设备12中的部分电路。
请参阅图14，图14是本发明的电子设备的一实施例的结构示意图。该电子设备14与存储器具有引脚连接关系，包括多个引脚141、处理核心142和控制端口143。
该多个引脚141用于分别与存储器的多个引脚一一连接，例如图1所示进行连接。
该控制端口143用于与该存储器的受控端口连接。在一具体应用中，存储器的受控端口为存储器的CA线接口，该控制端口143为向存储器的CA线接口输入的端口。
该处理核心142用于：
通过控制端口143向存储器输入至少一个测试图案，以对该存储器进行测试，并从该多个引脚141中得到至少一个第一数据；
根据该测试图案与该存储器的引脚之间的映射关系，预估以至少一个该测试图案对该存储器进行测试时，所应得到的至少一个第二数据；以及
根据该至少一个第一数据和该至少一个第二数据，确定该存储器和该电子设备之间的引脚连接关系。
可选地，处理核心142用于以该至少一个测试图案对该存储器进行CA training测试。
可选地，该测试图案包括：多个测试符号，其中该多个测试符号中的其中之一为第一类测试符号，其余为第二类测试符号。
进一步地，处理核心142用于：根据该至少一个第一数据之一，确定该电子设备的多个引脚141中出现该第一类测试符号的引脚为引脚x；根据该至少一个第二数据之一据，确定该存储器的多个引脚中出现该第一类测试符号的引脚为引脚y；确定该电子设备的引脚x对应连接该存储器的引脚x。
可选地，该测试图案包括：多个测试符号，其中该多个测试符号中的至少两个为第一类测试符号且至少两个为第二类测试符号；其中，该至少一个测试图案为多个测试图案，该至少一个第一数据为多个第一数据，该至少一个第二数据为多个第二数据。
进一步地，处理核心142用于：根据该多个第一数据和该多个第二数据，得到多组对应关系；根据该多组对应关系，确定该存储器和该电子设备之间的引脚连接关系；其中，每组对应关系表示：该电子设备的多个引脚141中的部分引脚与该存储器的多个引脚中的部分引脚存在连接关系。
进一步地，处理核心142用于：根据该多个第一数据之一，确定该电子设备的多个引脚中出现该第一类测试符号的多个第一引脚；根据该第二数据之一，确定该存储器的多个引脚中出现该第一类测试符号的多个第二引脚；确定一组对应关系，其中该组对应关系表示：该多个第一引脚与该多个第二引脚具有连接关系。
可选地，处理核心142还用于：通过控制端口142向该存储器输入至少一个检查图案，以对该存储器进行测试，并从多个引脚141中得到至少一个第三数据，其中，每个检查图案中的多个测试符号相同；当每个第三数据中包括的测试符号与其对应的检查图案所包含的测试符号均相同时，执行该以至少一个测试图案对该存储器进行测试的步骤。
进一步地，该至少一个检查图案包括：第一检查图案和第二检查图案，其中第一检查图案和第二检查图案中含有的测试符号不同；处理核心142还用于：根据该第一检查图案对应的第三数据和该第二检查图案对应的第三数据，确定该电子设备的待测试引脚。
可选地，处理核心142用于：对于该至少一个测试图案中的每一个，连续多次地以其对该存储器进行测试，得到多个测试结果；以及将该多组测试结果中连续出现次数最多的一个测试结果作为该第一数据。
以上方案中，该第一类测试符号为二进制中的“0”，该第二类测试符号为二进制中的“1”；或者，该第一类测试符号为二进制中的“1”，该第二类测试符号为二进制中的“0”。
在一实施例中，上述存储器为LPDDR，该电子设备为SOC。
其中，上述处理核心142通过执行存储指令来执行上述步骤，该存储指令可存储在与该电子设备连接的该存储器中，处理核心通过上述多个引脚从存储器中读取指令，或者该存储指令存储在电子设备设置的内存中，又或存储在于电子设备连接的其他存储介质中。
上述本发明实施例揭示的方法也可以应用于处理核心142中，或者由处理核心142实现。处理核心142可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理核心142中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理核心142可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。处理核心142读取相应储介质中的信息，结合其硬件完成上述方法的步骤。
上述方案中，利用测试图案对存储器进行测试，以得到与存储器连接的电子设备输出的第一数据，并获取预估的该测试图案对应的存储器输出的第二数据，根据电子设备与存储器具有连接关系的管脚具有相同输出的原理，通过对比第一数据和第二数据，可快速、准确地测试出存储器和电子设备之间引脚连接关系。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，该模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
该作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理核心(processor)执行本申请各个实施例该方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (19)

1.一种线序测试方法，用于确定存储器和电子设备之间的引脚连接关系，其特征在于，包括：
以至少一个测试图案对该存储器进行测试，并从该电子设备的引脚处得到至少一个第一数据；
根据该测试图案与该存储器的引脚之间的映射关系，确定以该至少一个测试图案对该存储器进行测试时其对应该存储器的引脚的至少一个第二数据；以及
根据该至少一个第一数据和该至少一个第二数据，确定该存储器和该电子设备之间的引脚连接关系。
2.如权利要求1所述的线序测试方法，其特征在于，该以至少一个测试图案对存储器进行测试包括：以该至少一个测试图案对该存储器进行指令地址调训测试。
3.如权利要求1所述的线序测试方法，其特征在于，该测试图案包括：多个测试符号，其中该多个测试符号中的其中之一为第一类测试符号，其余为第二类测试符号。
4.如权利要求3所述的线序测试方法，其特征在于，根据该至少一个第一数据和该至少一个第二数据，确定该存储器和该电子设备之间的引脚连接关系，包括：
根据该至少一个第一数据之一，确定该电子设备的多个引脚中出现该第一类测试符号的引脚为引脚x；
根据该至少一个第二数据之一，确定该存储器的多个引脚中出现该第一类测试符号的引脚为引脚y；以及
确定该电子设备的引脚x对应连接该存储器的引脚y，其中，x和y为正整数。
5.如权利要求1所述的线序测试方法，其特征在于，该测试图案包括：多个测试符号，其中该多个测试符号中的至少两个为第一类测试符号且至少两个为第二类测试符号；
其中，该至少一个测试图案为多个测试图案，该至少一个第一数据为多个第一数据，该至少一个第二数据为多个第二数据。
6.如权利要求5所述的线序测试方法，其特征在于，根据该至少一个第一数据和该至少一个第二数据，确定该存储器和该电子设备之间的引脚连接关系，包括：
根据该多个第一数据和该多个第二数据，得到多组对应关系；以及
根据该多组对应关系，确定该存储器和该电子设备之间的引脚连接关系；
其中，每组对应关系表示：该电子设备的部分引脚与该存储器的部分引脚存在连接关系。
7.如权利要求6所述的线序测试方法，其特征在于，根据该多个第一数据和该多个第二数据，得到多组对应关系，包括：
根据该多个第一数据之一，确定该电子设备的多个引脚中出现该第一类测试符号的多个第一引脚；
根据该多个第二数据之一，确定该存储器的多个引脚中出现该第一类测试符号的多个第二引脚；以及
确定一组对应关系，其中该组对应关系表示：该多个第一引脚与该多个第二引脚具有连接关系。
8.如权利要求3～7任一项所述的线序测试方法，其特征在于，当该第一类测试符号为二进制中的“0”或者“1”时，对应地，该第二类测试符号为二进制中的“1”或者“0”。
9.如权利要求1所述的线序测试方法，其特征在于，在该以至少一个测试图案对该存储器进行测试之前，还包括：
以至少一个检查图案对该存储器进行测试，得到至少一个第三数据，其中每个检查图案中的多个测试符号相同；
当每个第三数据中包括的测试符号与其对应的检查图案所包含的测试符号均相同时，执行该以至少一个测试图案对该存储器进行测试的步骤。
10.如权利要求9所述的线序测试方法，其特征在于，该至少一个检查图案包括：第一检查图案和第二检查图案，其中，该第一检查图案和该第二检查图案中含有的测试符号不同；
该方法还包括：
根据该第一检查图案对应的第三数据和该第二检查图案对应的第三数据，确定该电子设备的待测试引脚。
11.如权利要求1所述的线序测试方法，其特征在于，该以至少一个测试图案对该存储器进行测试，得到至少一个第一数据的步骤包括：
对于该至少一个测试图案中的每一个，连续多次地以其对该存储器进行测试，得到多个测试结果；以及
将该多个测试结果中连续出现次数最多的一个测试结果作为该第一数据。
12.如权利要求1所述的线序测试方法，其特征在于，该存储器为低功耗双数据速率同步动态随机存储器，该电子设备为片上系统。
13.一种线序测试装置，用于确定存储器和与电子设备之间的引脚连接关系，其特征在于，包括：
测试模块，用于以至少一个测试图案对该存储器进行测试，并从该电子设备的引脚处得到至少一个第一数据；
预估模块，用于根据该测试图案与该存储器的引脚之间的映射关系，确定以该至少一个测试图案对该存储器进行测试时其对应该存储器的引脚的至少一个第二数据；以及
确定模块，用于根据该至少一个第一数据和该至少一个第二数据，确定该存储器和该电子设备之间的引脚连接关系。
14.如权利要求13所述的线序测试装置，其特征在于，该测试模块用于：以该至少一个测试图案对该存储器进行指令地址调训测试。
15.如权利要求13所述的线序测试装置，其特征在于，该测试图案包括：多个测试符号，其中该多个测试符号中的其中之一为第一类测试符号，其余为第二类测试符号。
16.如权利要求15所述的线序测试装置，其特征在于，该确定模块用于：
根据该至少一个第一数据之一，确定该电子设备的多个引脚中出现该第一类测试符号的引脚为引脚x；
根据该至少一个第二数据之一，确定该存储器的多个引脚中出现该第一类测试符号的引脚为引脚y；以及
确定该电子设备的引脚x对应连接该存储器的引脚y，其中，x，y为正整数。
17.如权利要求13所述的线序测试装置，其特征在于，该测试图案包括：多个测试符号，其中该多个测试符号中的至少两个为第一类测试符号且至少两个为第二类测试符号；
其中，该至少一个测试图案为多个测试图案，该至少一个第一数据为多个第一数据，该至少一个第二数据为多个第二数据。
18.如权利要求17所述的线序测试装置，其特征在于，该确定模块用于：
根据该多个第一数据和该多个第二数据，得到多组对应关系；以及
根据该多组对应关系，确定该存储器和该电子设备之间的引脚连接关系；
其中，每组对应关系表示：该电子设备的部分引脚与该存储器的部分引脚存在连接关系。
19.一种电子设备，其特征在于，包括多个引脚、处理核心和控制端口；
该多个引脚分别与存储器的多个引脚对应连接；
该控制端口用于与该存储器的受控端口连接；
该处理核心用于采用如权利要求1-12任意一项所述的线序测试方法来确定该存储器和该电子设备之间的引脚连接关系。
CN201611062297.XA 2016-11-24 2016-11-24 线序测试方法、装置及电子设备 Active CN107025947B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201611062297.XA CN107025947B (zh) 2016-11-24 2016-11-24 线序测试方法、装置及电子设备
TW106126067A TWI641846B (zh) 2016-11-24 2017-08-02 線序測試方法、裝置及電子設備
US15/795,548 US10192634B2 (en) 2016-11-24 2017-10-27 Wire order testing method and associated apparatus
DE102017126036.6A DE102017126036B4 (de) 2016-11-24 2017-11-08 Verfahren zur Prüfung der Verdrahtungsreihenfolge und zugehörige Vorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611062297.XA CN107025947B (zh) 2016-11-24 2016-11-24 线序测试方法、装置及电子设备

Publications (2)

Publication Number Publication Date
CN107025947A CN107025947A (zh) 2017-08-08
CN107025947B true CN107025947B (zh) 2021-08-03

Family

ID=59525302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611062297.XA Active CN107025947B (zh) 2016-11-24 2016-11-24 线序测试方法、装置及电子设备

Country Status (4)

Country Link
US (1) US10192634B2 (zh)
CN (1) CN107025947B (zh)
DE (1) DE102017126036B4 (zh)
TW (1) TWI641846B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889786A (en) * 1996-10-03 1999-03-30 Advantest Corporation Memory testing device
JP2008180616A (ja) * 2007-01-25 2008-08-07 Kawasaki Microelectronics Kk 半導体デバイスのテスト補助回路およびテスト方法
CN101398463A (zh) * 2007-09-25 2009-04-01 立景光电股份有限公司 连接测试装置与方法及使用该装置的芯片
CN103941134A (zh) * 2013-01-21 2014-07-23 神讯电脑(昆山)有限公司 线材短路检测电路
CN104698334A (zh) * 2015-02-11 2015-06-10 友达光电股份有限公司 集成电路及判断集成电路的接脚连接状况的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6477611B1 (en) 1999-04-16 2002-11-05 Accellent Systems Inc. Field-configurable, adaptable and programmable input/output bus interface and method
KR100319887B1 (ko) * 1999-05-04 2002-01-10 윤종용 프로그래머블 출력핀 지정 수단을 구비하는 반도체 메모리장치 및 이의 테스트 모드시의 독출방법
KR100487535B1 (ko) * 2002-08-14 2005-05-03 삼성전자주식회사 다른 종류의 반도체 장치들을 동시에 테스트하는 시스템
KR20080069778A (ko) * 2007-01-24 2008-07-29 삼성전자주식회사 멀티칩 테스트를 위한 반도체 메모리 장치의 테스트 회로및 그의 테스트 방법
TWM523102U (zh) * 2015-12-24 2016-06-01 致茂電子股份有限公司 可測試連接正確性的檢測裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889786A (en) * 1996-10-03 1999-03-30 Advantest Corporation Memory testing device
JP2008180616A (ja) * 2007-01-25 2008-08-07 Kawasaki Microelectronics Kk 半導体デバイスのテスト補助回路およびテスト方法
CN101398463A (zh) * 2007-09-25 2009-04-01 立景光电股份有限公司 连接测试装置与方法及使用该装置的芯片
CN103941134A (zh) * 2013-01-21 2014-07-23 神讯电脑(昆山)有限公司 线材短路检测电路
CN104698334A (zh) * 2015-02-11 2015-06-10 友达光电股份有限公司 集成电路及判断集成电路的接脚连接状况的方法

Also Published As

Publication number Publication date
US20180144812A1 (en) 2018-05-24
DE102017126036B4 (de) 2023-11-09
TWI641846B (zh) 2018-11-21
CN107025947A (zh) 2017-08-08
DE102017126036A1 (de) 2018-05-24
US10192634B2 (en) 2019-01-29
TW201819933A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US5600787A (en) Method and data processing system for verifying circuit test vectors
US20230195994A1 (en) Chip design verification system, chip design verification method, and computer readable recording media with stored program
KR20100053202A (ko) Ｒｄｂｉ 기능을 지원하는 반도체 메모리 장치 및 그 테스트 방법
US20110231716A1 (en) Diagnosis flow for read-only memories
US9293226B2 (en) Memory test device and operating method thereof
JP4130811B2 (ja) 試験装置及び試験方法
CN107025947B (zh) 线序测试方法、装置及电子设备
JP2017010273A (ja) 半導体故障検出装置
US8671317B2 (en) Built-in self test circuit and designing apparatus
JP2005091310A (ja) デバッグ回路
JP2015090719A (ja) 半導体装置
US9355745B2 (en) BIST circuit
JP2010040092A (ja) 半導体集積回路
KR20170056109A (ko) 메모리 장치 및 메모리 장치 테스트 시스템
US9047428B2 (en) Determining method, computer product, and determining apparatus
JP2014049165A (ja) 半導体装置及びメモリ試験方法
US9287006B2 (en) System and method for testing address-swap faults in multiport memories
CN114662430B (zh) 待测设计的回归测试方法、设备及存储介质
US11657887B2 (en) Testing bit write operation to a memory array in integrated circuits
US20240160547A1 (en) Systems and methods for reducing error log required space in semiconductor testing
US9885754B2 (en) Integrated circuit with self-verification function, verification method and method for generating a BIST signature adjustment code
JP2008226020A (ja) レジスタ検証装置、方法及びプログラム
JP2018156188A (ja) メモリ制御装置、情報処理装置およびメモリ制御方法
JP2007078536A (ja) 故障検出シミュレーションシステム、故障検出シミュレーション方法及びプログラム
JP5359033B2 (ja) テスト装置、テスト方法および集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant