DE102017126036B4

DE102017126036B4 - Verfahren zur Prüfung der Verdrahtungsreihenfolge und zugehörige Vorrichtung

Info

Publication number: DE102017126036B4
Application number: DE102017126036.6A
Authority: DE
Inventors: Chun-Xue YU
Original assignee: MediaTek Singapore Pte Ltd
Current assignee: MediaTek Singapore Pte Ltd
Priority date: 2016-11-24
Filing date: 2017-11-08
Publication date: 2023-11-09
Anticipated expiration: 2037-11-09
Also published as: CN107025947A; US20180144812A1; CN107025947B; TWI641846B; DE102017126036A1; US10192634B2; TW201819933A

Abstract

Ein Verfahren zum Prüfen der Verdrahtungsreihenfolgen zum Bestimmen von Pin-Verbindungsbeziehungen zwischen einem Speichergerät und einem elektronischen Gerät, wobei das Verfahren umfasst:Prüfen des Speichergeräts mit mindestens einem Testmuster, um mindestens erste Daten zu erhalten;Vorhersagen von mindestens zweiten Daten, die entsprechend aus dem Prüfen des Speichergeräts mit dem mindestens einen Testmuster erhalten werden sollen, gemäß Abbildungsbeziehungen zwischen dem Testmuster und den Pins des Speichergeräts; undBestimmen der Pin-Verbindungsbeziehungen zwischen dem Speichergerät und dem elektronischen Gerät gemäß den mindestens ersten Daten und den mindestens zweiten Daten.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht die Priorität der am 24. November 2016 eingereichten chinesischen Patentanmeldung Nr. 201611062297 .X, deren Gesamtheit durch Verweis hierin aufgenommen wird.
HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf Speichertechnologien, insbesondere auf ein Verfahren zur Prüfung der Verdrahtungsreihenfolge, eine Vorrichtung und ein elektronisches Gerät zur Prüfung der Verdrahtungsreihenfolgen.
Beschreibung des Standes der Technik
Speichergeräte sind Komponenten, die zur Speicherung von Daten verwendet werden, und sind weit verbreitet bei der Speicherung von Daten elektronischer Geräte. Jeder Pin eines Speichergeräts kann mit einem entsprechenden Pin eines elektronischen Geräts verbunden werden, wodurch Daten miteinander kommuniziert und geteilt werden können.
Jedoch sind die Verbindungsbeziehungen zwischen den Pins auf dem Speichergerät und den Pins auf dem elektronischen Gerät nicht einheitlich. Zum Beispiel kann jeder Pin des Speichergeräts mit jedem Pin des elektronischen Geräts verbunden werden, was zu unterschiedlichen möglichen Pin-Verbindungsbeziehungen zwischen dem Speichergerät und elektronischen Geräten in verschiedenen Produkten führt. Die US 6 477 611 B1 offenbart ein konfigurierbares und programmierbares input/output Bus-Interface.
Es ist zu beachten, dass die Pin-Verbindungsbeziehung zwischen dem Speichergerät und dem elektronischen Gerät für die Fehlerbehebungs/Debugging-Aufgaben des Speichergeräts verwendet wird. Konventionell kann die Pin-Verbindungsbeziehung zwischen dem Speichergerät und dem elektronischen Gerät nur von einem Techniker anhand des Hardware-Diagramms des Speichergeräts und des am herzustellenden Produkt angebrachten elektronischen Geräts bestimmt werden. Wenn jedoch das Hardware-Diagramm verloren geht oder falsch gezeichnet wird, ist es sehr schwierig, die korrekte Pin-Verbindungsbeziehung zwischen dem Speichergerät und dem elektronischen Gerät zu erkennen. Dementsprechend besteht Bedarf an der Verbesserung bestehender Techniken zur Bestimmung korrekter Pin-Verbindungsbeziehungen.
ÜBERBLICK ÜBER DIE ERFINDUNG
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Prüfung der Verdrahtungsreihenfolge, Vorrichtungen und ein elektronisches Gerät.
In einem ersten Aspekt der Erfindung wird ein Verfahren zur Prüfung der Verdrahtungsreihenfolge zur Bestimmung von Pin-Verbindungsbeziehungen zwischen einem Speichergerät und einem elektronischen Gerät zur Verfügung gestellt. Das Verfahren umfasst die folgenden Schritte: Prüfen des Speichergeräts mit mindestens einem Testmuster, um mindestens erste Daten zu erhalten; Vorhersagen von mindestens zweiten Daten, die entsprechend aus dem Prüfen des Speichergeräts mit dem mindestens einen Testmuster gemäß den Abbildungsbeziehungen zwischen dem Testmuster und den Pins des Speichergeräts zu erhalten sind; und Bestimmen der Pin-Verbindungsbeziehungen zwischen dem Speichergerät und dem elektronischen Gerät gemäß den mindestens ersten Daten und den mindestens zweiten Daten.
In einem zweiten Aspekt der Erfindung ist ein elektronisches Gerät vorgesehen. Das elektronische Gerät umfasst: eine Vielzahl von Pins; einen Verarbeitungskern; und einen Steueranschluss, wobei die Pins mit einer Vielzahl von Pins eines Speichergeräts auf einer Eins-zu-Eins-Basis verbunden sind, und der Steueranschluss ist so konfiguriert, dass er mit einem gesteuerten Anschluss des Speichergeräts verbunden ist, wobei der Verarbeitungskern konfiguriert ist, um: mindestens ein Testmuster über den Steueranschluss in das Speichergerät einzugeben, um das Speichergerät zu prüfen, und um mindestens erste Daten von den Pins zu erhalten; Vorhersagen mindestens zweiter Daten, die aus dem Prüfen des Speichergeräts mit mindestens einem Testmuster gemäß der Abbildungsbeziehung zwischen dem Testmuster und den Pins des Speichergeräts erhalten werden; und Bestimmung der Verbindungsbeziehungen zwischen den Pins des Speichergeräts und des elektronischen Geräts gemäß den mindestens ersten Daten und den mindestens zweiten Daten.
In einem dritten Aspekt der Erfindung ist eine Vorrichtung zur Prüfung der Verdrahtungsreihenfolge zur Bestimmung von Pin-Verbindungsbeziehungen zwischen einem Speichergerät und einem elektronischen Gerät vorgesehen. Die Vorrichtung umfasst ein Prüfmodul, ein Vorhersagemodul und ein Bestimmungsmodul. Das Prüfmodul ist so konfiguriert, dass es das Speichergerät mit mindestens einem Testmuster prüft, um mindestens erste Daten zu erhalten. Das Vorhersagemodul ist so konfiguriert, dass es mindestens zweite Daten vorhersagt, die aus dem Prüfen mit dem Testmuster gemäß der Abbildungsbeziehung zwischen dem Testmuster und den Pins des Speichergeräts erhalten werden. Das Bestimmungsmodul ist so konfiguriert, dass es die Pin-Verbindungsbeziehungen zwischen den Pins des Speichergeräts und den Pins des elektronischen Geräts gemäß den mindestens ersten Daten und den mindestens zweiten Daten bestimmt.
Eine detaillierte Beschreibung ist in den folgenden Ausführungen unter Bezugnahme auf die beigefügten Zeichnungen gegeben.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Erfindung kann besser verstanden werden, indem man die nachfolgende ausführliche Beschreibung und Beispiele mit Verweisen auf die beigefügten Zeichnungen liest, wobei:

1 ist ein Diagramm, das ein Szenario von Pin-Verbindungsbeziehungen zwischen einem Speichergerät und einem elektronischen Gerät in Übereinstimmung mit einer Ausführungsform der Erfindung veranschaulicht;
2 ist ein Flussdiagramm eines Verfahrens zur Prüfung der Verdrahtungsreihenfolge in Übereinstimmung mit einer Ausführungsform der Erfindung;
3 ist ein Flussdiagramm des Schrittes S21 in dem Verfahren zur Prüfung der Verdrahtungsreihenfolge in der Ausführungsform von 2;
4 ist ein Flussdiagramm des Schrittes S21 in dem Verfahren zur Prüfung der Verdrahtungsreihenfolge in der Ausführungsform von 2;
5 ist ein Flussdiagramm des Schrittes S23 in dem Verfahren zur Prüfung der Verdrahtungsreihenfolge in der Ausführungsform von 2;
6 ist ein Flussdiagramm des Schrittes S23 in dem Verfahren zur Prüfung der Verdrahtungsreihenfolge in der Ausführungsform von 2;
7 ist ein Diagramm, das ein Szenario mit Testmustern veranschaulicht, das in dem Verfahren zur Prüfung der Verdrahtungsreihenfolge gemäß einer Ausführungsform der Erfindung verwendet wird;
8 ist ein Diagramm der ermittelten Pins des Speichergeräts, das den Testmustern gemäß der Ausführungsform von 7 entspricht;
9 ist ein Diagramm der ersten Daten, die aus dem Prüfen mit den Testmustern gemäß der Ausführungsform von 7 erhalten wurden;
10 ist ein Diagramm, das ein anderes Szenario veranschaulicht, einschließlich der Testmuster, die in dem Verfahren zur Prüfung der Verdrahtungsreihenfolge gemäß einer Ausführungsform der Erfindung verwendet werden;
11 ist ein Diagramm, das ein weiteres Szenario mit Testmustern veranschaulicht, das in dem Verfahren zur Prüfung der Verdrahtungsreihenfolge gemäß einer Ausführungsform der Erfindung verwendet wird;
12 ist ein Ausschnitt eines Flussdiagramms des Verfahrens zur Prüfung der Verdrahtungsreihenfolge in Übereinstimmung mit einer anderen Ausführungsform der Erfindung;
13 ist ein schematisches Diagramm der Vorrichtung zur Prüfung der Verdrahtungsreihenfolge in Übereinstimmung mit einer Ausführungsform der Erfindung; und
14 ist ein schematisches Diagramm des elektronischen Geräts entsprechend einer Ausführungsform der Erfindung.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Die folgende Beschreibung beschreibt die am besten durchdachte Art und Weise, wie die Erfindung ausgeführt wird. Diese Beschreibung dient der Veranschaulichung der allgemeinen Grundsätze der Erfindung und sollte nicht in einem einschränkenden Sinne verstanden werden. Der Erfindungsumfang lässt sich am besten anhand der beigefügten Patentansprüche bestimmen.
1 ist ein Diagramm, das ein Szenario von Pin-Verbindungsbeziehungen zwischen einem Speichergerät und einem elektronischen Gerät in Übereinstimmung mit einer Ausführungsform der Erfindung veranschaulicht. Bezogen auf 1 enthält das Speichergerät 11 in einer Ausführungsform eine Vielzahl von Pins, wie z.B. die Pins DQO-DQ15. Das elektronische Gerät 12 enthält eine Vielzahl von Pins, wie z.B. DQO-DQ15. Jeder Pin des Speichergerätes 11 ist mit einem entsprechenden Pin des elektronischen Gerätes verbunden, so dass das elektronische Gerät 12 Daten auf das Speichergerät 11 schreiben und Daten von dem Speichergerät 11 lesen kann.
Es sei darauf hingewiesen, dass 1 ein Beispiel für ein Szenario von Pin-Verbindungsbeziehungen zwischen dem Speichergerät und dem elektronischen Gerät ist und die Pin-Verbindungsbeziehungen zwischen dem Speichergerät und dem elektronischen Gerät der Erfindung nicht einschränkt. Beispielsweise ist der Pin DQ4 des Speichergeräts 11 mit dem Pin DQ5 des elektronischen Geräts verbunden, gemäß 1. In einer anderen Ausführungsform ist der Pin DQ4 des Speichergeräts 11 mit dem Pin DQ3 oder einem anderen Pin des elektronischen Geräts 12 verbunden. Darüber hinaus ist darauf hinzuweisen, dass ein Fachmann die Pin-Verbindungsbeziehung zwischen dem Speichergerät 11 und dem elektronischen Gerät 12 ohne das Hardware-Diagramm oder das Verfahren zur Prüfung der Verdrahtungsreihenfolge der Erfindung nicht kennt. Wie in 1 dargestellt, beträgt die Anzahl der Pins im Speichergerät 11 und im elektronischen Gerät 12 16. In anderen Ausführungsformen jedoch ist die Anzahl der Pins im Speichergerät 11 und im elektronischen Gerät 12 nicht begrenzt und kann z.B. 8 oder 32 betragen.
In einer Ausführungsform unterstützt das Speichergerät 11 eine Befehlsadressen-Trainingsfunktion (CA-Training), die in der Lage ist, spezifische CA-Testmuster an Befehlsadresszeilen des Speichergeräts zu senden und Daten, die den CA-Testmustern entsprechen, von mindestens einem Teil der Pins auf dem Speichergerät 11 zu erhalten, wodurch die Beziehung zwischen dem Taktsignal und den CA-Leitungen korrigiert wird. Beispielsweise kann das Speichergerät 11 ein synchroner dynamischer Direktzugriffsspeicher (LPDDR SDRAM) mit doppelter Datenrate und niedrigem Stromverbrauch sein, wie z. B. ein LPDDR3 SDRAM. Bei dem elektronischen Gerät 12 kann es sich um ein Steuerungssystem wie z.B. einen System-on-Chip (SoC) handeln. Das elektronische Gerät 12 kann auch jedes Gerät sein, das in der Lage ist, von dem Speichergerät 11 zu lesen und zu schreiben.
Wenn das Hardware-Diagramm verloren geht oder fehlerhaft ist, ist es für einen Fachmann sehr schwierig, die Verdrahtungsreihenfolge/Verbindungsreihenfolge zwischen dem Speichergerät 11 und dem elektronischen Gerät 12 zu bestimmen. Für die schnelle und präzise Prüfung der Pin-Verbindungsbeziehungen zwischen dem Speichergerät 11 und dem elektronischen Gerät 12 ist in der Erfindung ein Verfahren zur Prüfung der Verdrahtungsreihenfolge vorgesehen.
2 ist ein Flussdiagramm eines Verfahrens zur Prüfung der Verdrahtungsreihenfolge in Übereinstimmung mit einer Ausführungsform der Erfindung. Bezugnehmend auf 2 kann das Verfahren zur Prüfung der Verdrahtungsreihenfolge von einer Vorrichtung zur Prüfung der Verdrahtungsreihenfolge durchgeführt werden, die in das elektronische Gerät 12 integriert werden kann, oder alternativ ein von dem elektronischen Gerät getrenntes Stand-Alone-Gerät sein. Das Prüfverfahren zum Prüfen der Verdrahtungsreihenfolge umfasst die Schritte:

S21: Prüfen des Speichergeräts mit dem mindestens einem Testmuster, um mindestens ersten Daten zu erhalten.
S22: Vorhersagen von mindestens ersten Daten mit dem mindestens einem Testmuster zum Prüfen des Speichergeräts gemäß der Abbildungsbeziehung zwischen dem Testmuster und den Pins des Speichergeräts.
S23: Bestimmen der Pin-Verbindungsbeziehung zwischen dem Speichergerät und dem elektronischen Gerät gemäß den mindestens ersten Daten und den mindestens einen zweiten Daten.

Da es Verbindungsbeziehungen zwischen den Pins des Speichergeräts und den Pins des elektronischen Geräts gibt, werden die ausgehenden Daten von den Pins des Speichergeräts an die entsprechenden Pins des elektronischen Geräts gesendet. D.h. während des Prüfvorgangs haben die angeschlossenen Pins auf dem Speichergerät und dem elektronischen Gerät die gleichen Daten. Bezogen auf 1 haben z. B. der Pin DQ0 auf dem Speichergerät 11 und der Pin DQ0 auf dem elektronischen Gerät 12 die gleichen Daten. Dementsprechend können die Pin-Verbindungsbeziehungen zwischen dem Speichergerät und dem elektronischen Gerät schnell und präzise bestimmt werden, indem die ersten Daten, die während der Prüfung von den Pins des elektronischen Geräts erhalten wurden, mit den zweiten Daten verglichen werden, die gemäß der Abbildungsbeziehung vorhergesagt wurden.
In Schritt S21 kann jedes Testmuster eine Vielzahl von Testsymbolen enthalten. Die Testsymbole können in Testsymbole vom ersten Typ und Testsymbole vom zweiten Typ eingeteilt werden. Beispielsweise werden in einer Ausführungsform eine Vielzahl von Spannungswerten als Testsymbole verwendet, und die Eingangsspannung von 0V gehört zu den Testsymbolen vom ersten Typ, und die Eingangsspannungen von -5V und 5V gehören zu den Testsymbolen vom zweiten Typ. In einer anderen Ausführungsform werden binäre Symbole als Testsymbole verwendet, wobei das erste Testsymbol „0“ im Binärformat und das zweite Testsymbol „1“ im Binärformat sein kann. Alternativ kann das Testsymbol vom ersten Typ im Binärformat „1“ und das Testsymbol vom zweiten Typ im Binärformat „0“ sein.
In Schritt S21 sind die ersten Daten die Daten, die von den Pins auf dem elektronischen Gerät erhalten werden, wobei jedes Testmuster einem der ersten Daten entspricht.
In Schritt S21 wird die Prüfung mit CA-Training durchgeführt. In einigen Ausführungsformen kann die Prüfung auf andere Weise durchgeführt werden, die die gewünschten Daten auf den Pins des Speichergeräts darstellen können, wenn Testmuster in das Speichergerät eingegeben werden.
In der Ausführungsform mit CA-Training können alle zwei Testsymbole in den Testmustern als Eingabe einer CA-Leitung verwendet werden, um die Auslastung jeder CA-Leitung zu erhöhen. 3 ist ein Flussdiagramm des Schrittes S21 in dem Verfahren zur Prüfung der Verdrahtungsreihenfolge in der Ausführungsform von 2. Schritt 21, umfasst die Teilschritte von:

S211: Prüfung (detektieren) eines Taktsignals des Speichergeräts.
S212: Eingabe eines Testsymbols in jede CA-Leitung des Speichers, wenn das Taktsignal des Speichers auf der steigenden Flanke liegt.
S213: Eingabe eines weiteren Testsymbols in jede CA-Leitung des Speichers, wenn das Taktsignal des Speichers auf der fallenden Flanke liegt.

Die CA-Leitung CA0 im Speichergerät dient z. B. zum Prüfen der Datenleitungen DQ0 und DQ1 auf dem Speichergerät. Nach dem Erfüllen des Setup-Timings gibt die Vorrichtung zur Prüfung der Verdrahtungsreihenfolge ein Testsymbol ein, das der Datenleitung DQ0 zur CA-Leitung CA0 entspricht, wenn das Taktsignal des Speichergerätes auf der steigenden Flanke liegt, und ein weiteres Testsymbol, das der Datenleitung DQ1 zur CA-Leitung CA0 entspricht, wenn das Taktsignal des Speichergeräts auf der fallenden Flanke liegt. Dementsprechend kann die Auslastung der CA-Leitung des Speichergeräts erhöht werden.
4 ist ein Flussdiagramm des Schrittes S21 in dem Verfahren zur Prüfung der Verdrahtungsreihenfolge in der Ausführungsform von 2, um die Korrektheit der Prüfung zu gewährleisten, Schritt S21 enthält die Teilschritte von:

S214: Wiederholtes Prüfen des Speichergeräts unter Verwendung desselben Testmusters, um eine Vielzahl von Prüfergebnissen an den Pins des elektronischen Geräts zu erhalten.
S215: Bestimmen eines der Prüfergebnisse, die die größte Anzahl kontinuierlicher Ereignisse/Auftreten/Häufigkeit aufweisen, als erste Daten, die dem Testmuster entsprechen.

In der Ausführungsform kann dasselbe Testmuster wiederholt verwendet werden, um das Speichergerät zu prüfen, um eine Vielzahl von Prüfergebnissen zu erhalten. Das am besten geeignete Prüfergebnis wird aus den Prüfergebnissen als resultierende Prüfdaten ausgewählt, wodurch die Verzerrungsrate der resultierenden Prüfdaten verringert wird, um die Korrektheit der resultierenden Prüfdaten zu gewährleisten.
In einer anderen Ausführungsform kann die Vorrichtung zur Prüfung der Verdrahtungsreihenfolgen, nachdem sie die ersten Daten von dem elektronischen Gerät erhalten hat, feststellen, ob die ersten Daten gültig sind. Beispielsweise kann die Vorrichtung zur Prüfung der Verdrahtungsreihenfolgen bestimmen, ob die Anzahl der Testsymbole vom ersten Typ in den ersten Daten mit der Anzahl der Testsymbole vom ersten Typ im Testmuster übereinstimmt. Wenn die Anzahlen übereinstimmen, wird festgestellt, dass die ersten Daten gültig sind, und der Schritt S22 wird ausgeführt. Andernfalls wird festgestellt, dass die ersten Daten ungültig sind, und der Prüfvorgang wird erneut mit dem gleichen Testmuster durchgeführt, oder es wird ein Alarm generiert, der auf eine Fehlfunktion des Speichergeräts hinweist.
In Schritt S22 können die zweiten Daten als Datenausgabe von den Pins des Speichergeräts betrachtet werden, nachdem das mindestens eine Testmuster in das Speichergerät eingegeben wurde. Die zweiten Daten können entsprechend der Abbildungsbeziehung zwischen dem Testmuster und den Pins des Speichergeräts gewonnen werden. Das heißt, die zweiten Daten können ohne das eigentliche Prüfverfahren gewonnen werden.
5 ist ein Flussdiagramm des Schrittes S23 in dem Verfahren zur Prüfung der Verdrahtungsreihenfolge in der Ausführungsform von 2. In Bezug auf 5 ist nur eines der Testsymbole im Testmuster ein Testsymbol vom ersten Typ, die anderen Testsymbole sind Testsymbole vom zweiten Typ. In Schritt S23 kann für jedes Testmuster die Verbindungsbeziehung zwischen einem Pin des Speichergeräts und einem der Pins des elektronischen Geräts anhand der entsprechenden ersten Daten und zweiten Daten bestimmt werden. Im Einzelnen umfasst Schritt S23 die Teilschritte von:

S231: Bestimmung, dass die Pins des elektronischen Geräts, die das Testsymbol vom ersten Typ aufweisen, x-Pins gemäß den ersten Daten sind.
S232: Bestimmen, dass die Pins des Speichergeräts, die das erste Testsymbol haben, y-Pins gemäß den zweiten Daten sind.
S233: Bestimmen, dass die x-Pins des elektronischen Geräts entsprechend mit den y-Pins des Speichergeräts verbunden sind.

Das Testsymbol vom ersten Typ kann binär „1“ sein, und das Testsymbol vom zweiten Typ kann binär „0“ sein. In der Ausführungsform darf jedes Testmuster nur eine „1“ oder nur eine „0“ enthalten, wobei die Anzahl der x-Pins und y-Pins positive ganze Zahlen sind.
In der Ausführungsform enthalten die Testmuster nur ein Testsymbol vom ersten Typ, so dass mit einem Testmuster die Verbindungsbeziehung zwischen einem Pin des Speichergeräts und einem Pin des elektronischen Geräts ermittelt werden kann. Dementsprechend können nach Durchführung der Prüfung für jeden zu prüfenden Pin des Speichergeräts die Verbindungsbeziehungen zwischen dem Speichergerät und dem elektronischen Gerät bestimmt werden. Darüber hinaus kann die Pin-Beziehung zwischen einem Pin des Speichergeräts und einem Pin des elektronischen Geräts bei jeder Prüfung anhand des ersten Testsymbols ermittelt werden, wodurch die Komplexität des Prüfverfahrens reduziert wird.
Nimmt man in einer Ausführungsform die CA-Trainingsprüfung zum Beispiel, gibt die Vorrichtung zur Prüfung der Verdrahtungsreihenfolgen Testmuster in CA-Leitungen des Speichers ein, um eine CA-Trainingsprüfung durchzuführen. Jede CA-Leitung korrespondiert zu verschiedenen Pins der steigenden Flanke und fallenden Flanke des Taktsignals des Speichers, und die Pins, die zu jeder CA-Leitung im Speichersystem korrespondieren, geben das Eingangstestsymbol aus, das in die CA-Leitung eingegeben wurde. In der Ausführungsform werden acht CA-Leitungen CAO-CA3 und CA5-CA8 zur Durchführung der Prüfung verwendet. Die Abbildungsbeziehung der CA-Leitungen und der Pins DQO-DQ15 im Speichergerät ist in Tabelle 1 dargestellt: Tabelle 1

CA0 CA1 CA2 CA3 CAS CA6 CA7 CA8 Taktsignal

DQ0 DQ2 DQ4 DQ6 DQ8 DQ10 DQ12 DQ14 Steigende Flanke

DQ1 DQ3 DQ5 DQ7 DQ9 DQ11 DQ13 DQ15 Fallende Flanke
In Tabelle 1 wird z. B. bei der CA-Leitung CAO, wenn das Taktsignal auf der steigenden Flanke liegt, das Eingangs-Testsymbol zur CA-Leitung CA0 vom Pin DQ0 des Speichergeräts ausgegeben. Wenn das Taktsignal auf der fallenden Flanke liegt, wird das Eingangs-Testsymbol auf der CA-Leitung CA0 vom Pin DQ1 des Speichergeräts ausgegeben. D. h. wenn das Testsymbol „0“ auf der CA-Leitung CA0 auf der steigenden Flanke des Taktsignals eingegeben wird, erscheint das Testsymbol „0“ auf dem Pin DQ0 und das Testsymbol „0“ auch auf dem Pin des elektronischen Gerätes, das mit dem Pin DQ0 des Speichergerätes verbunden ist.
Bei der Durchführung von Prüfungen mit Testmustern erhält die Vorrichtung zur Prüfung der Verdrahtungsreihenfolgen die erste Datenausgabe von dem elektronischen Gerät 12 und die zweite Datenausgabe von dem Speichergerät 11. Beispielsweise können die ersten Daten, die von den Ausgängen der Pins DQO-DQ15 des elektronischen Geräts 12 gebildet werden, 0x0001 sein, und die zweiten Daten, die von den Pins DQO-DQ15 des Speichergeräts 11 mit den Testmustern gebildet werden, können 0x0001 sein. Es wird also festgestellt, dass zwischen dem Pin DQ0 auf dem elektronischen Gerät 12 und dem Pin DQ0 auf dem Speichergerät 11 eine Verbindungsbeziehung besteht. Es ist zu beachten, dass, obwohl das Zusammenhangsverhältnis zwischen dem Speichergerät 11 und dem elektronischen Gerät 12 vor der Prüfung unbekannt ist, die Pin-Belegung des elektronischen Geräts 12 einem Fachmann bereits bekannt sein sollte. Damit kann das Signal an jedem Pin des elektronischen Geräts 12 während des Prüfvorganges geprüft werden.

In einer Ausführungsform werden 16 verschiedene Testmuster von der Vorrichtung zur Prüfung der Verdrahtungsreihenfolgen verwendet, um die Prüfung durchzuführen, wodurch die Verbindungsbeziehung zwischen 16 Pins auf dem elektronischen Gerät 12 und 16 Pins auf dem Speichergerät 11 erhalten wird. Die vorgenannte Prüfung kann mit Tabelle 2 erklärt werden: Tabelle 2

CA-Leitung zur Eingabe des ersten Testsymbols	Testmuster	Taktsignal	erste Daten	Speichergerät Pin	elektronischer Gerät Pin
CA0	0x0001	steigende Flanke	0x0001	DQ0	DQ0
CA0	0x0002	fallende Flanke	0x0002	DQ1	DQ1
CA1	0x0004	steigende Flanke	0x0004	DQ2	DQ2
CA1	0x0008	fallende Flanke	0x0010	DQ3	DQ4
CA2	0x0010	steigende Flanke	0x0020	DQ4	DQ5
CA2	0x0020	fallende Flanke	0x0008	DQ5	DQ3
CA3	0x0040	steigende Flanke	0x0080	DQ6	DQ7
CA3	0x0080	fallende Flanke	0x0040	DQ7	DQ6
CAS	0x0100	steigende Flanke	0x0100	DQ8	DQ8
CAS	0x0200	fallende Flanke	0x0200	DQ9	DQ9
CA6	0x0400	steigende Flanke	0x0400	DQ10	DQ10
CA6	0x0800	fallende Flanke	0x1000	DQ11	DQ12
CA7	0x1000	steigende Flanke	0x0800	DQ12	DQ11
CA7	0x2000	fallende Flanke	0x4000	DQ13	DQ14
CA8	0x4000	steigende Flanke	0x8000	DQ14	DQ15
CA8	0x8000	fallende Flanke	0x2000	DQ15	DQ13

Es ist darauf hinzuweisen, dass 15 verschiedene Testmuster von der Vorrichtung zur Prüfung der Verdrahtungsreihenfolgen verwendet werden, um die oben genannte Prüfung durchzuführen, um die Verbindungsbeziehung zwischen 16 Pins auf dem elektronischen Gerät 12 und 16 Pins auf dem Speichergerät 11 zu erhalten. So kann z. B. nach der Ermittlung der Verbindungsbeziehung zwischen 15 Pins auf dem elektronischen Gerät 12 und 15 Pins auf dem Speichergerät 11 mit Hilfe von 15 Testmustern die Verbindungsbeziehung des verbleibenden Pins auf dem elektronischen Gerät 12 und des verbleibenden Pins auf dem Speichergerät 11 ermittelt werden.

Da das Testsymbol vom ersten Typ „0“ und das Testsymbol vom zweiten Typ „1“ ist und jedes Testmuster nur eine „0“ enthält, kann die Vorrichtung zur Prüfung der Verdrahtungsreihenfolgen die Pin-Verbindungsbeziehungen zwischen dem Speichergerät 11 und dem elektronischen Gerät 12 bestimmen, nachdem ein Testmuster eingegeben wurde, um die ersten Daten zu erhalten. Die Eingabe-Testmuster sind in Tabelle 3 dargestellt: Tabelle 3

CA-Leitung zur Eingabe des ersten Testsymbols	Testmuster	Taktsignal
CA0	0xFFFE	steigende Flanke
CA0	0xFFFD	fallende Flanke
CA1	0xFFFB	steigende Flanke
CA1	0xFFF7	fallende Flanke
CA2	0xFFEF	steigende Flanke
CA2	0xFFDF	fallende Flanke
CA3	0xFFBF	steigende Flanke
CA3	0xFF7F	fallende Flanke
CAS	0xFEFF	steigende Flanke
CAS	0xFDFF	fallende Flanke
CA6	0xFBFF	steigende Flanke
CA6	0xF7FF	fallende Flanke
CA7	0xEFFF	steigende Flanke
CA7	0xDFFF	fallende Flanke
CA8	0xBFFF	steigende Flanke
CA8	0x7FFF	fallende Flanke

Dementsprechend kann die Vorrichtung zur Prüfung der Verdrahtungsreihenfolgen den im Speichergerät 11 vorhandenen CA-Trainingsmodus verwenden, der zur Korrektur des Verhältnisses zwischen dem Taktsignal und den Befehlszeilen verwendet wird, um die Verdrahtungsreihenfolgen zwischen dem Speichergerät 11 und dem elektronischen Gerät 12 zu erhalten. Somit kann die Prüfung der Verdrahtungsreihenfolgen des Speichergerätes 11 ohne Modifikation durchgeführt werden.
6 ist ein Flussdiagramm des Schrittes S23 in dem Verfahren zur Prüfung der Verdrahtungsreihenfolgen in der Ausführungsform von 2. Gemäß 6 enthalten die Testsymbole in den Testmustern mindestens zwei Testsymbole vom ersten Typ und mindestens zwei Testsymbole vom zweiten Typ. Das Testmuster in Schritt S21 bezeichnet eine Vielzahl von Testmustern, die bei der Prüfung verwendet werden, um eine Vielzahl von ersten Daten und eine Vielzahl von erwarteten zweiten Daten zu erhalten. Konkret umfasst Schritt 23 die Teilschritte von:
S234: Erhalten einer Vielzahl von Mengen von Abbildungsbeziehungen entsprechend den ersten Daten und den zweiten Daten.
Insbesondere kann Schritt S234 die folgenden Schritte umfassen: Bestimmen einer Vielzahl von ersten Pins, die das Testsymbol vom ersten Typ haben, von den Pins des elektronischen Geräts gemäß den ersten Daten; Bestimmen einer Vielzahl von zweiten Pins, die das Testsymbol vom ersten Typ haben, von den Pins des Speichergeräts gemäß einem der zweiten Daten; Bestimmen eines Satzes von Abbildungsbeziehungen, wobei die Menge von Abbildungsbeziehungen anzeigt, dass die ersten Pins und die zweiten Pins Verbindungsbeziehungen haben.
S235: Bestimmung der Pin-Verbindungsbeziehungen zwischen dem Speichergerät und dem elektronischen Gerät gemäß den Mengen von Abbildungsbeziehungen.
Jede Menge von Abbildungsbeziehungen zeigt an, dass es Verbindungsbeziehungen zwischen einem Teil der Pins auf dem elektronischen Gerät und einem Teil der Pins auf dem Speichergerät gibt. Zum Beispiel, die ersten Daten, die von den Pins DQO-DQ15 des elektronischen Geräts 12 erhalten wurden, sind 0x0111, und die zweiten Daten, die von den Pins DQO-DQ15 des Speichergeräts 11 erhalten wurden, sind 0x0405. So wird festgestellt, dass die Pins DQ0, DQ4 und DQ8 des elektronischen Geräts 12 Verbindungsbeziehungen zu den Pins DQ0, DQ1 und DQ9 des Speichergeräts 11 haben, aber die detaillierten Verbindungsbeziehungen können nicht für jeden der Pins DQ0, DQ4 und DQ8 des elektronischen Geräts 12 und für jeden der Pins DQ0, DQ1 und DQ9 des Speichergeräts 11 bestimmt werden. Daher sind mehrere Mengen von Verbindungsbeziehungen erforderlich, um die detaillierten Pin-Verbindungsbeziehungen zwischen dem Speichergerät 11 und dem elektronischen Gerät 12 zu bestimmen. Zum Beispiel zeigt eine Menge von Pin-Verbindungsbeziehungen an, dass der Pin DQ0 des Speichergeräts 11 mit den Pins DQ1, DQ3 und DQ5 des elektronischen Geräts12 verbunden ist, und eine weitere Menge von Pin-Verbindungsbeziehungen zeigt an, dass der Pin DQ0 des Speichergeräts 11 mit den Pins DQ3, DQ7 und DQ9 verbunden ist. Dementsprechend kann festgestellt werden, dass der Pin DQ0 des Speichergeräts 11 tatsächlich mit dem Pin DQ3 des elektronischen Geräts 12 verbunden ist.
In einer Ausführungsform werden die Einzelheiten für das Entwerfen von Testmustern und die Durchführung des Tests beschrieben.
Zum Beispiel enthält jedes Testmuster n Testsymbole vom ersten Typ und k Testsymbole vom zweiten Typ, wobei n und k positive ganze Zahlen größer als 2 sind. Die Anzahl der zu prüfenden Pins im Speichergerät 11 und im elektronischen Gerät 12 sind m, und der Wert von m kann je nach Speichergerät definiert werden. Wenn z. B. die Anzahl der Pins für den Anschluss des elektronische Gerät 12 mit dem Speichergerät 11 8 beträgt, kann die Anzahl der zu prüfenden Pins auf 8 gesetzt werden. Alternativ beträgt die Anzahl der CA-Leitungen für den Test im Speichergerät 11 8 und die Anzahl der entsprechenden Pins 16, so dass die Anzahl der zu prüfenden Pins auf 16 gesetzt werden kann. Im Allgemeinen ist der Wert von m größer oder gleich der Summe von n und k.
Die Vorrichtung zur Prüfung der Verdrahtungsreihenfolgen führt j-mal einen Test mit verschiedenen Testmustern durch, wobei der Wert von j eine ganze Zahl ist, die am nächsten zu $\sqrt{m}$
liegt, und j kann gleich oder größer sein als $\sqrt{m} .$
Das Testmuster für den i-ten Test bezeichnet das Testmuster in der i-ten Ebene.
Das Testmuster in jeder Ebene erfüllt die folgenden Bedingungen:
Ausschließliche Bedingung: Zwei beliebige Testmuster von Testmustern in jeder Ebene können nicht das Testsymbol vom ersten Typ an derselben Stelle (d. h. Pin) sein;
Komplementärbedingung: Wenn das erste Testsymbol „1“ ist, ist die Summe der „1"-Bits in allen Testmustern in jeder Ebene 0xffff; wenn das erste Testsymbol „0“ ist, ist die Summe der „0“-Bits in jeder Ebene Oxffff.
2N Divisionsbedingung: Kinder-Knoten teilen das Bit im ersten Testsymbol des Eltern-Knotens gleichmäßig auf. Das heißt, jedes Testmuster (d.h. der Eltern Knoten) in der oberen Ebene ist gleich der Summe von zwei Testmustern (d.h. der Kinder-Knoten) in der nächsten Ebene, und die Anzahl der Testsymbole vom ersten Typ in den beiden Testmustern in der nächsten Ebene ist gleich.
Die detaillierten Prüfverfahren werden mit den folgenden Beispielen beschrieben:

Beispiel (1): Der Schritt des Testens des Speichergeräts mit Testmustern zum i-te Mal, umfasst die Teilschritte von:
- Sequentielles Prüfen des Speichergeräts mit 2^i-1-Testmustern in der i-ten Ebene, wobei i eine ganze Zahl zwischen 1 und j ist. Jedes Testmuster in der i-ten Ebene enthält m/2ⁱ Testsymbol vom ersten Typ und (m- m/2ⁱ) Testsymbol vom zweiten Typ in den Testmustern in der (i-1)-ten Ebene, oder enthält m/2ⁱ Testsymbol vom ersten Typ und (m- m/2i) Testsymbol vom zweiten Typ in den Ergänzungsmustern in der (i-1)-ten Ebene; die Position des ersten Testsymbols in den Testmustern in der (i-1)-ten Ebene unterscheidet sich von der Position in den Ergänzungsmustern in der (i-1)-ten Ebene. Es ist nicht notwendig, die Ergänzungsmuster in das Speichergerät einzugeben, um die Tests durchzuführen. Die Testmuster in jeder Ebene sind in 7 dargestellt, wobei die Blöcke mit durchgezogenen Linien Testmuster sind, und die Blöcke mit gestrichelten Linien Ergänzungsmuster sind, und das erste Testsymbol ist „1“ in binärer Form. Für jedes Testmuster sind die zweiten Daten, die durch die Ausgabe der Pins DQO-DQ15 des Speichergeräts erhalten werden, identisch mit den Testmustern, wie in 7 gezeigt. Die ersten Daten, die aus der Ausgabe der Pins DQO-DQ15 des elektronischen Geräts nach jeder Eingabe eines Testmusters gewonnen werden, sind in 9 dargestellt.
Beispiel (2): Der Schritt, des Testens des Speichergeräts mit Testmustern zum i-te Mal, umfasst die Teilschritte von:
- Prüfen des Speichergeräts mit einem Testmuster in der i-ten Ebene, wobei i eine ganze Zahl zwischen 1 und j ist. Die Testmuster in der i-ten Ebene umfassen die m/2ⁱ Testsymbole vom ersten Typ in den Testmuster in der (i-1) -ten Ebene und die m/2i Testsymbole vom ersten Typ und (m-2m/2i) Testsymbole vom zweiten Typ in den Ergänzungsmuster in der (i-1) -ten Ebene. Die Lage des Testsymbols vom ersten Typ in den Testmuster auf der Ebene (i-1) unterscheidet sich von der Lage in den Ergänzungsmustern auf der Ebene (i-1), und die Testmuster auf der Ebene 0 enthalten m Testsymbol vom ersten Typ. 10 ist ein Diagramm, das ein anderes Szenario veranschaulicht, einschließlich der Testmuster, die in dem Verfahren zum Prüfen der Verdrahtungsreihenfolge gemäß einer Ausführungsform der Erfindung verwendet werden. Wie in 10 gezeigt, sind die Blöcke mit durchgezogenen Linien Testmuster, die in dem ersten Prüfverfahren verwendet werden, und die Blöcke mit gestrichelten Linien sind Ergänzungsmuster, die in dem ersten Prüfverfahren verwendet werden, und die Testsymbole vom ersten Typ sind „1“ in binärer Form. In 10 ist die Summierung von Testmustern in Blöcken mit durchgezogenen Linien in jeder Ebene das Testmuster für jede Ebene in dem zweiten Prüfverfahren. Zum Beispiel ist das Testmuster in Ebene 1 0xCF03, und das Testmuster in Ebene 2 ist 0x033F, und das Testmuster in Ebene 3 ist 0x0CCF, und das Testmuster in Ebene 4 ist 0x5555.

Die Vorrichtung zur Prüfung der Verdrahtungsreihenfolge erhält die ersten Daten und die zweiten Daten gemäß verschiedenen Testmustern. Zum Beispiel, m/2ⁱ Pins, die das Testsymbol vom ersten Typ auf dem elektronischen Gerät haben, können durch die ersten Daten bestimmt werden, die aus den Testmustern in der i-ten Ebene gewonnen werden. Die m/2ⁱ Pins mit dem ersten Testsymbol auf dem Speichergerät können durch die zweiten Daten bestimmt werden, die aus den Testmustern in der i-ten Ebene gewonnen werden. Wie in 8 dargestellt, können für jedes entsprechende Testmuster in 7 die Pins mit dem ersten Testmuster auf dem Speichergerät bestimmt werden. Dementsprechend, können die Verbindungsbeziehungen zwischen den m/2ⁱ Pins auf dem Speichergerät und den m/2ⁱ Pins auf dem elektronischen Gerät ermittelt werden, und die Verbindungsbeziehungen zwischen den verbleibenden (m-m/2ⁱ) Pins auf dem Speichergerät und den verbleibenden (m-m/2ⁱ) Pins auf dem elektronischen Gerät können ebenfalls bestimmt werden. So kann die Vielzahl der Menge von Verbindungsbeziehungen entsprechend den ersten Daten und den zweiten Daten erhalten werden.
Nach Erhalt der Vielzahl von Mengen von Verbindungsbeziehungen kann die Verbindungsbeziehung zwischen jedem Pin des Speichergeräts und jedem Pin des elektronischen Geräts bestimmt werden, da die Pins in jeder Menge von Verbindungsbeziehungen unterschiedlich sind. Insbesondere, wenn man annimmt, dass i von 1 bis j anfängt, und die m/2^i-1 Pins des Speichergeräts und des elektronischen Geräts Verbindungsbeziehungen mit bestimmten Testmuster in der (i-1)-ten Ebene haben, die Verbindungsbeziehungen von anderen m/2^i-1-m/2ⁱ Pins als den m/2^i-1 Pins, die Verbindungsbeziehungen im Speichergerät und dem elektronischen Gerät haben, werden mit Testmuster in der i-ten Ebene bestimmt. Der vorgenannte Schritt wird wiederholt durchgeführt, bis i gleich j ist, und so können die Verbindungsbeziehungen von m Pins des Speichergeräts und m Pins des zu prüfenden elektronischen Geräts bestimmt werden.
Bezogen auf 7-9 können die Verbindungsbeziehungen zwischen den Pins DQ0-DQ7 des Speichergeräts und den Pins DQ0-DQ7 des elektronischen Geräts und die Verbindungsbeziehungen zwischen den Pins DQ8-DQ15 des Speichergeräts und den Pins DQ8-DQ15 des elektronischen Geräts anhand der Testmuster in der ersten Ebene bestimmt werden. Die Verbindungsbeziehungen zwischen den Pins DQ0-DQ3 des Speichergeräts und den Pins DQ0-DQ2 und DQ4 des elektronischen Geräts, den Pins DQ4-DQ7 des Speichergeräts und den Pins DQ3 und DQ5-DQ7 des elektronischen Geräts, den Pins DQ8-DQ11 des Speichergeräts und den Pins DQ8-DQ10 und DQ12 des elektronischen Geräts, und den Pins DQ12-DQ15 des Speichergerätes und den Pins DQ11 und DQ13-DQ15 des elektronischen Gerätes können bestimmt werden basierend auf den Testmustern auf der zweiten Ebene. Die Verbindungsbeziehungen zwischen den Pins DQO-DQ1 des Speichergeräts und den Pins DQO-DQ1 des elektronischen Geräts, den Pins DQ2-DQ3 des Speichergeräts und den Pins DQ2 und DQ4 des elektronischen Geräts, den Pins DQ4-DQ5 des Speichergeräts und den Pins DQ3 und DQ5 des elektronischen Geräts, den Pins DQ6-DQ7 des Speichergeräts und den Pins DQ6-DQ7 des elektronischen Geräts, den Pins DQ8-DQ9 des Speichergeräts und den Pins DQ8 und DQ9 des elektronischen Geräts, den Pins DQ10-DQ11 des Speichergeräts und den Pins DQ10 und DQ12 des elektronischen Geräts, den Pins DQ12-DQ13 des Speichergeräts und den Pins DQ11 und DQ14 des elektronischen Geräts, den Pins DQ14-DQ15 des Speichergeräts und den Pins DQ13 und DQ15 des elektronischen Geräts basieren auf den Testmustern in der dritten Ebene.
Die Verbindungsbeziehung zwischen den Pins DQO-DQ15 des Speichergeräts und den Pins DQ0-DQ2, DQ4, DQ5, DQ3, DQ7, DQ6, DQ8-DQ10, DQ12, DQ11, DQ14, DQ15, DQ15 des elektronischen Geräts kann anhand der Testmuster in der vierten Ebene bestimmt werden.
Es sollte verstanden werden, dass die Testmuster in jeder Ebene nicht durch 7 und 10 begrenzt sind, und die Testmuster in jeder Ebene können eine Menge von Symbolen sein, die die oben genannten exklusiven, komplementären und 2N-Teilungsbedingungen erfüllen.
Zusätzlich wird jedes Testmuster in der vorgenannten Ausführungsform in zwei Teile (d.h. 2N-Teilung und N=1) unterteilt. In anderen Ausführungsformen kann jedes Testmuster in vier Abschnitte unterteilt werden (d.h. 2N Division und N=2), und somit kann die Vorrichtung zur Prüfung der Verdrahtungsreihenfolge Tests auf der Grundlage der Testmuster in einer Ebene mit gerader Nummerierung durchführen. Wie in 11 gezeigt, sind die Blöcke mit durchgezogenen Linien Testmuster, und die Blöcke mit gestrichelten Linien sind Ergänzungsmuster. Es sollte verstanden werden, dass jedes Testmuster auf andere Weise aufgeteilt werden kann, und die Zahl N kann eine beliebige positive ganze Zahl sein. Dementsprechend sollte die Vorrichtung zur Prüfung der Verdrahtungsreihenfolgen $z = \sqrt[2 N]{m}$
Tests durchführen, wobei der i-te Test mit den Testmustern in der i-ten Ebene durchgeführt wird, wobei i eine ganze Zahl zwischen 1 und z ist. Jedes Testmuster in der i-ten Ebene enthält m/(2N)ⁱ Testsymbole vom ersten Typ und m-m/(2N)ⁱ Testsymbole vom zweiten Typ in der (i-1)-ten Ebene, oder m/(2N)ⁱ Testsymbole vom ersten Typ und m-m/(2N)ⁱ Testsymbole vom zweiten Typ in den Ergänzungsmustern der (i-1)-Ebene.
12 ist ein Ausschnitt eines Flussdiagramms der Verfahren zur Prüfung der Verdrahtungsreihenfolge in Übereinstimmung mit einer anderen Ausführungsform der Erfindung. Bezogen auf 12 umfasst der Schritt S21 in einer Ausführungsform die Schritte S121, S122 und S123, und die Schritte S121, S122 und S123 werden im Folgenden detailliert beschrieben:

S121: Prüfen des Speichergeräts mit einem ersten Testmuster, um dritte Daten auf der Seite des elektronischen Geräts zu erhalten.
S122: Prüfen des Speichers mit einem zweiten Testmuster, um weitere dritte Daten auf der Seite des elektronischen Geräts zu erhalten.

Die Testsymbole im ersten/zweiten Testmuster sind gleich, aber die Testsymbole im ersten Testmuster unterscheiden sich von denen im zweiten Testmuster. Zum Beispiel enthält das erste Testmuster eine Vielzahl von Testsymbolen vom ersten Typ, und das zweite Testmuster enthält eine Vielzahl von Testsymbolen vom zweiten Typ.
S123: Bestimmen, dass die zu prüfenden Pins des elektronischen Geräts gemäß den dritten Daten zu dem ersten Testmuster korrespondieren, und die anderen dritten Daten zu dem zweiten Testmuster korrespondieren.
Wenn z. B. die Testsymbole in den dritten Daten mit denen im ersten Testmuster übereinstimmen, wie z. B. wenn sie die Testsymbole vom ersten Typ sind, und wenn die Testsymbole in den anderen dritten Daten mit denen im zweiten Testmuster übereinstimmen, wie z. B. wenn sie Testsymbole vom zweiten Typ sind, wird festgestellt, dass die Pins des elektronischen Geräts, die zu den Testsymbolen vom ersten Typ in den dritten Daten und den Testsymbolen vom zweiten Typ in den anderen dritten Daten entsprechen, die prüfenden Pins des elektronischen Geräts sind, und Schritt S21 wird ausgeführt.
Da z.B. die Standardausgabe der Pins im Speichergerät „0“ ist, werden für die Tests zwei Testmuster „0xFFFF“ und 0x0000 verwendet und der Ausgabewert OxFFFF und 0x0000 kann von den Pins DQO-DQ15 des elektronischen Geräts erlangt werden. So werden die Ausgänge der 16 Pins des elektronischen Geräts anhand der Testmuster des Speichergeräts getestet und es kann somit festgestellt werden, dass das Speichergerät normal arbeitet. Dementsprechend kann das Prüfverfahren in 2-6 durchgeführt werden, um festzustellen, dass die 16 Pins DQO-DQ15 die zu prüfenden Pins des elektronischen Geräts sind, basierend auf dem nicht standardmäßigen Ausgangswert 0xFFFF.
13 ist ein schematisches Diagramm der Vorrichtung zur Prüfung der Verdrahtungsreihenfolge in Übereinstimmung mit einer Ausführungsform der Erfindung. In Anlehnung an 13 ist die Vorrichtung zur Prüfung der Verdrahtungsreihenfolge 13 zur Prüfung von Pin-Verbindungsbeziehungen zwischen den Pins des Speichergeräts und des elektronischen Geräts konfiguriert. Die Vorrichtung zur Prüfung der Verdrahtungsreihenfolge 13 umfasst ein Prüfmodul 131, ein Vorhersagemodul 132 und ein Bestimmungsmodul 133, und das Prüfmodul 131, das Vorhersagemodul 132 und das Bestimmungsmodul 133 können von einem Prozessor implementiert werden.
Das Prüfmodul 131 ist so konfiguriert, dass es das Speichergerät mit mindestens einem Testmuster prüft, um mindestens ersten Daten zu erhalten.
Das Vorhersagemodul 132 ist so konfiguriert, dass es mindestens zweite Daten vorhersagt, die aus dem Test mit dem mindestens einen Testmuster gemäß der Abbildungsbeziehung zwischen dem Testmuster und den Pins des Speichergerät zu erhalten sind.
Das Bestimmungsmodul 133 ist so konfiguriert, dass es die Verbindungsbeziehungen zwischen den Pins des Speichers und des elektronischen Geräts anhand der mindestens ersten Daten und der mindestens zweiten Daten ermittelt.
Alternativ können mit dem Prüfmodul 131 CA-Trainingstest auf dem Speichergerät mit mindestens einem Testmuster durchgeführt werden.
Alternativ enthält das Testmuster eine Vielzahl von Testsymbolen, und eines der Testsymbole ist das Testsymbol vom ersten Typ und die anderen Testsymbole sind Testsymbole vom zweiten Typ.
Insbesondere ist das Bestimmungsmodul 133 so konfiguriert, dass es bestimmt, dass Pins des elektronischen Geräts, die das erste Testsymbol haben, x Pins gemäß den ersten Daten sind; dass Pins des Speichergeräts, die das erste Testsymbol haben, y Pins gemäß den zweiten Daten sind; und dass die x Pins des elektronischen Geräts mit den y Pins des Speichergeräts verbunden sind.
Alternativ enthält das Testmuster eine Vielzahl von Testsymbolen, und mindestens zwei der Testsymbole sind Testsymbole vom ersten Typ, und mindestens zwei der Testsymbole sind Testsymbole vom zweiten Typ, wobei die Testmuster, die ersten Daten und die zweiten Daten plural sind.
Insbesondere ist das Bestimmungsmodul 133 so konfiguriert, dass es eine Vielzahl von Mengen von Verbindungsbeziehungen gemäß den ersten Daten und den zweiten Daten erhält; und die Pin-Verbindungsbeziehungen zwischen den Pins des Speichergeräts und denen des elektronischen Geräts gemäß den Mengen von Verbindungsbeziehungen bestimmt, wobei jede Menge von Verbindungsbeziehungen anzeigt, dass es Verbindungsbeziehungen zwischen einem Teil der Pins, dem elektronischen Gerät und einem Teil der Pins des Speichergeräts gibt.
Jedes der vorgenannten Module der Vorrichtung zur Prüfung der Verdrahtungsreihenfolge dient zur Durchführung eines einzelnen Schrittes in der vorgenannten Ausführungsform, und die Details sind in der vorgenannten Ausführungsform zu finden, so dass die Details hier nicht wiederholt werden. Die oben genannte Vorrichtung zur Prüfung der Verdrahtungsreihenfolgen kann das elektronische Gerät 12 in 1 oder ein Teil der Schaltung in dem elektronischen Gerät 12 sein.
14 ist eine schematische Darstellung des elektronischen Gerätes gemäß einer Ausführungsform der Erfindung. In Bezug auf 14 gibt es Pin-Verbindungsbeziehungen zwischen dem elektronischen Gerät 14 und dem Speichergerät. Das elektronische Gerät 14 umfasst eine Vielzahl von Pins 141, einen Verarbeitungskern 142 und einen Steueranschluss 143.
Die Pins 141 sind eins-zu-eins mit den Pins des Speichergeräts verbunden, und die Verbindungsbeziehungen können aus 1 entnommen werden.
Der Steueranschluss 143 ist mit einem gesteuerten Anschluss des Speichergerätes verbunden. In einer Ausführungsform ist der gesteuerte Anschluss des Speichergeräts die CA-Leitungsschnittstelle des Speichergeräts, und der Steueranschluss 143 ist die Schnittstelle, die Signale an die CA-Leitungsschnittstelle des Speichergeräts eingibt.
Der Verarbeitungskern 142 ist so konfiguriert, dass er mindestens ein Testmuster über den Steueranschluss 143 in das Speichergerät eingibt, um das Speichergerät zu prüfen, und mindestens erste Daten von den Pins 141 erhält; mindestens zweite Daten, die aus dem Test zu erhalten sind, mit mindestens einem Testmuster gemäß der Abbildungsbeziehung zwischen dem Testmuster und den Pins des Speichergeräts vorhersagt; und die Verbindungsbeziehungen zwischen den Pins des Speichergeräts und dem elektronischen Gerät entsprechend bestimmt.
Alternativ kann der Verarbeitungskern 142 verwendet werden, um CA-Trainingstests auf dem Speichergerät mit mindestens einem Testmuster durchzuführen.
Alternativ enthält das Testmuster eine Vielzahl von Testsymbolen, und eines der Testsymbole ist ein Testsymbol vom ersten Typ und die anderen Testsymbole sind Testsymbole vom zweiten Typ.
Insbesondere ist der Verarbeitungskern 142 so konfiguriert, dass er bestimmt, dass Pins des elektronischen Geräts, die das erste Testsymbol aufweisen, gemäß den ersten Daten x-Pins sind; dass Pins des Speichergeräts, die das erste Testsymbol haben, y-Pins sind, gemäß den zweiten Daten; und dass die x-Pins des elektronischen Geräts mit den y-Pins des Speichergeräts verbunden sind.
Alternativ enthält das Testmuster eine Vielzahl von Testsymbolen, und mindestens zwei der Testsymbole sind Testsymbole vom ersten Typ, und mindestens zwei der Testsymbole sind Testsymbole vom zweiten Typ, wobei die Testmuster, die ersten Daten und die zweiten Daten Plural sind.
Insbesondere ist der Verarbeitungskern 142 so konfiguriert, dass er eine Vielzahl von Mengen von Verbindungsbeziehungen gemäß den ersten Daten und den zweiten Daten erhält und die Pin-Verbindungsbeziehungen zwischen den Pins der Speichergerät und des elektronischen Geräts gemäß den Mengen von Verbindungsbeziehungen bestimmt, wobei jede Menge von Verbindungsbeziehungen anzeigt, dass es Verbindungsbeziehungen zwischen einem Teil der Pins des elektronischen Geräts und einem Teil der Pins der Speichergeräts gibt.
Alternativ dazu ist der Verarbeitungskern 142 so konfiguriert, dass er über den Steueranschluss 143 mindestens ein Testmuster in das Speichergerät eingibt, um das Speichergerät zu prüfen, und mindestens ein Drittel der Daten von den Pins 141 erhält, wobei die Testsymbole in jedem Testmuster gleich sind; und wenn die Testsymbole in den dritten Daten mit den Testsymbolen in dem entsprechenden Testmuster übereinstimmen, einen Prüfschritt auf dem Speichergerät mit mindestens einem Testmuster durchführt.
Die Testmuster umfassen insbesondere ein erstes Testmuster und ein zweites Testmuster, wobei sich die Testsymbole im ersten Testmuster von denen im zweiten Testmuster unterscheiden. Der Verarbeitungskern 142 ist ferner so konfiguriert, dass er die zu prüfenden Pins des elektronischen Bauteils anhand der dritten Daten, die dem ersten Testmuster entsprechen, und der anderen dritten Daten, die dem zweiten Testmuster entsprechen, bestimmt.
Alternativ dazu ist der Verarbeitungskern so konfiguriert, dass er das Speichergerät mit jedem Testmuster wiederholt prüft, um eine Vielzahl von Prüfergebnissen zu erhalten; und das Prüfergebnis, das die größte Anzahl von kontinuierlichen Vorkommnissen aufweist, als die ersten Daten bestimmt.
In den vorgenannten Ausführungsformen ist das Testsymbol vom ersten Typ binär „0“ und das Testsymbol vom zweiten Typ binär „1“. Alternativ ist das Testsymbol vom ersten Typ „1“ im Binärformat und das Testsymbol vom zweiten Typ „0“ im Binärformat.
In einer Ausführungsform ist das Speichergerät ein synchroner dynamischer Direktzugriffsspeicher mit doppelter Datenrate und niedriger Leistungsaufnahme (LPDDR SDRAM), und das elektronische Gerät ist ein System-on-Chip (SoC).
Der Verarbeitungskern 142 kann die vorgenannten Schritte durch Ausführen von Speicherbefehlen ausführen, wobei die Speicherbefehle in dem mit dem elektronischen Gerät verbundenen Speichergerät gespeichert werden können. Der Verarbeitungskern 142 liest die Befehle vom Speichergerät über die Pins auf dem elektronischen Gerät. Die Speicherbefehle können in einem internen Speicher des elektronischen Geräts oder in einem anderen Speichergerät, das mit dem elektronischen Gerät verbunden ist, gespeichert werden.
Die Verfahren in den vorgenannten Ausführungsformen können auf den Verarbeitungskern 142 angewendet oder vom Verarbeitungskern 142 durchgeführt werden. Der Verarbeitungskern 142 kann eine integrierte Schaltung (IC) sein, die in der Lage ist, Signale zu verarbeiten. In der Implementierung kann jeder Schritt in den oben genannten Verfahren durch die Hardware-integrierte Logikschaltung des Verarbeitungskerns 142 oder durch Software-Befehle durchgeführt werden. Der Verarbeitungskern 142 kann ein Mehrzweckprozessor, ein digitaler Signalprozessor (DSP), ein anwendungsspezifischer integrierter Schaltkreis (ASIC), ein feldprogrammierbares Gate-Array (FPGA) oder ein anderes programmierbares logisches Bauelement, eine diskrete Gate- oder Transistorlogik oder eine diskrete Hardwarekomponente sein, die in der Lage ist, jedes Verfahren, jeden Schritt oder jeden Logikblock, der in den Ausführungsformen der Erfindung offenbart wird, zu implementieren oder auszuführen. Der Universalprozessor kann ein Mikroprozessor oder ein beliebiger konventioneller Prozessor oder ähnliches sein. Die Schritte der Verfahren, die in den Ausführungsformen der vorliegenden Offenbarung offenbart werden, können direkt mit Hilfe eines Hardware-Dekodierungsprozessors ausgeführt und vervollständigt werden, oder sie können ausgeführt und vervollständigt werden, indem eine Kombination von Hardware- und Softwaremodulen in einem Dekodierungsprozessor verwendet wird. Das Softwaremodul kann sich in einem ausgereiften Speichergerät befinden, wie z.B. einem Arbeitsspeicher (RAM), einem Flash-Speicher, einem Festwertspeicher (ROM), einem programmierbaren Festwertspeicher, einem elektrisch löschbaren, programmierbaren Speicher oder einem Register. Der Verarbeitungskern 142 liest eine Anweisung in das entsprechende Speichergerät ein und vollzieht die Schritte der vorgenannten Verfahren in Kombination mit der Hardware des Verarbeitungskerns 142.
In den vorgenannten Ausführungsformen wird das Speichergerät mit Testmuster geprüft, um eine erste Datenausgabe von dem elektronischen Gerät zu erhalten, das mit dem Speichergerät verbunden ist, und um zweite Daten zu erhalten, die von dem Speichergerät mit dem Testmuster ausgegeben werden. Da die Pins des elektronischen Geräts und des angeschlossenen Speichergeräts den gleichen Ausgang haben, können die Pin-Verbindungsbeziehungen zwischen dem Speichergerät und dem elektronischen Gerät durch den Vergleich der ersten Daten mit den zweiten Daten schnell und präzise bestimmt werden.
In den verschiedenen Ausführungsformen, die in der vorliegenden Anwendung vorgesehen sind, ist davon auszugehen, dass das offenbarte Gerät, die offenbarte Vorrichtung und das offenbarte Verfahren auf andere Weise implementiert werden können. Beispielsweise ist die beschriebene Ausführungsform nur beispielhaft. So ist z.B. die Unterteilung in Einheiten nur eine logische Funktionstrennung und kann in der konkreten Umsetzung eine weitere Unterteilung sein. Beispielsweise können mehrere Einheiten oder Komponenten kombiniert oder in ein anderes System integriert werden, oder einige Funktionen können ignoriert oder nicht ausgeführt werden. Zusätzlich können die dargestellten bzw. diskutierten gegenseitigen Kopplungen oder direkten Kopplungen bzw. Kommunikationsverbindungen über einige Schnittstellen realisiert werden. Die indirekten Kopplungen oder Kommunikationsverbindungen zwischen den Vorrichtungen oder Einheiten können in elektronischer, mechanischer oder anderer Form realisiert werden.
Die als getrennte Teile bezeichneten Einheiten können physisch getrennt sein oder nicht, und die als Einheiten angezeigten Teile können physische Einheiten sein oder nicht, sie können an einer Stelle angeordnet sein oder auf eine Vielzahl von Netzwerkeinheiten verteilt sein. Einige oder alle Einheiten können je nach tatsächlichem Bedarf ausgewählt werden, um die Ziele der Lösungen der Ausführungsformen zu erreichen.
Darüber hinaus können funktionale Einheiten in den Ausführungsformen der vorliegenden Offenlegung in eine Verarbeitungseinheit integriert werden, oder jede der Einheiten kann allein physisch existieren, oder zwei oder mehr Einheiten werden in eine Einheit integriert.
Werden die Funktionen in Form einer Software-Funktionseinheit implementiert und als eigenständiges Produkt verkauft oder verwendet, so können die Funktionen auf einem computerlesbaren Speichergerät gespeichert werden. Auf der Grundlage eines solchen Verständnisses können die technischen Lösungen der vorliegenden Offenbarung im Wesentlichen oder der Teil, der zum Stand der Technik beiträgt, oder einige der technischen Lösungen in Form eines Softwareprodukts implementiert werden. Das Softwareprodukt wird auf einem Speichergerät gespeichert und enthält mehrere Anweisungen, um ein Computergerät (das ein Personalcomputer, ein Server oder ein Netzwerkgerät sein kann) oder einen Prozessor anzuweisen, alle oder einige der Schritte der Verfahren auszuführen, die in den Ausführungsformen der vorliegenden Offenbarung beschrieben sind. Das vorgenannte Speichergerät umfasst jedes Medium, das Programmcodes speichern kann, wie z. B. ein USB-Flashlaufwerk (Universal Serial Bus), eine Wechselfestplatte, ein ROM, ein RAM, eine Magnetplatte oder eine optische Platte.

Claims

Ein Verfahren zum Prüfen der Verdrahtungsreihenfolgen zum Bestimmen von Pin-Verbindungsbeziehungen zwischen einem Speichergerät und einem elektronischen Gerät, wobei das Verfahren umfasst: Prüfen des Speichergeräts mit mindestens einem Testmuster, um mindestens erste Daten zu erhalten; Vorhersagen von mindestens zweiten Daten, die entsprechend aus dem Prüfen des Speichergeräts mit dem mindestens einen Testmuster erhalten werden sollen, gemäß Abbildungsbeziehungen zwischen dem Testmuster und den Pins des Speichergeräts; und Bestimmen der Pin-Verbindungsbeziehungen zwischen dem Speichergerät und dem elektronischen Gerät gemäß den mindestens ersten Daten und den mindestens zweiten Daten.
Das Verfahren zum Prüfen der Verdrahtungsreihenfolgen nach Anspruch 1, wobei der Schritt des Prüfens umfasst: Durchführen eines Befehlsadressen-(CA)-Trainingstests am Speichergerät mit dem mindestens einen Testmuster.
Das Verfahren zum Prüfen der Verdrahtungsreihenfolgen nach Anspruch 1 oder 2, wobei das Testmuster eine Vielzahl von Testsymbolen umfasst und eines der mehreren Testsymbole ein Testsymbol vom ersten Typ ist und die anderen Testsymbole vom zweiten Typ sind.
Das Verfahren zur Prüfung der Verdrahtungsreihenfolgen nach Anspruch 3, wobei der Bestimmungsschritt umfasst: Bestimmen, dass die Pins des elektronischen Geräts, die das Testsymbol vom ersten Typ aufweisen, x-Pins gemäß den mindestens ersten Daten sind; Bestimmen, dass die Pins des Speichergeräts, die das erste Testsymbol aufweisen, y-Pins gemäß den mindestens zweiten Daten sind; und Bestimmen, dass der x-Pin des elektronischen Geräts entsprechend mit dem y-Pin des Speichergeräts verbunden ist, wobei x und y positive ganze Zahlen sind.
Das Verfahren zum Prüfen der Verdrahtungsreihenfolge nach einem der Ansprüche 1 bis 4, wobei das Testmuster eine Vielzahl von Testsymbolen umfasst, und mindestens zwei der Vielzahl von Testsymbolen Testsymbole vom ersten Typ sind und mindestens zwei der Vielzahl von Testsymbolen Testsymbole vom zweiten Typ sind, wobei das mindestens eine Testmuster, die mindestens ersten Daten und die mindestens zweiten Daten alle Mehrzahl sind.
Das Verfahren zur Prüfung der Verdrahtungsreihenfolgen nach Anspruch 5, wobei der Schritt des Bestimmens umfasst: Erhalten einer Vielzahl von Mengen von Abbildungsbeziehungen gemäß den wenigstens ersten Daten und den wenigstens zweiten Daten; und Bestimmen der Pin-Verbindungsbeziehungen zwischen dem Speichergerät und dem elektronischen Gerät gemäß den Mengen von Abbildungsbeziehungen, wobei jede Menge von Abbildungsbeziehungen anzeigt, dass: es Verbindungsbeziehungen zwischen einem Teil der Pins auf dem elektronischen Gerät und einem Teil der Pins auf dem Speichergerät gibt.
Das Verfahren zur Prüfung der Verdrahtungsreihenfolgen nach Anspruch 6 wobei der Schritt des Erhaltens umfasst: Bestimmen einer Mehrzahl von ersten Pins, die das Testsymbol vom ersten Typ aufweisen, von den Pins des elektronischen Geräts gemäß einem der wenigstens ersten Daten; Bestimmen einer Vielzahl von zweiten Pins, die das Testsymbol vom ersten Typ aufweisen, von den Pins des Speichergeräts gemäß einem der mindestens zweiten Daten; und Bestimmen einer Menge von Abbildungsbeziehungen, wobei die Menge von Abbildungsbeziehungen anzeigt, dass die ersten Pins und die zweiten Pins Verbindungsbeziehungen haben.
Das Verfahren zur Prüfung der Verdrahtungsreihenfolge nach einem der Ansprüche 3 bis 7, wobei, wenn das erste Testsymbol „0“ oder „1“ in binärer Form ist, ist das zweite Testsymbol entsprechend „1“ oder „0“ in binärer Form.
Das Verfahren zur Prüfung der Verdrahtungsreihenfolgen nach einem der Ansprüche 1 bis 8, wobei das Verfahren vor dem Prüfschritt weiterhin umfasst: Prüfen des Speichergeräts mit mindestens einem Testmuster, um mindestens dritte Daten zu erhalten, wobei die Testsymbole in jedem der mindestens einen Testmuster die Gleichen sind; und Ausführen des Prüfschritts auf dem Speichergerät mit dem mindestens einen Testmuster, wenn die Testsymbole in den dritten Daten mit den Testsymbolen in dem entsprechenden Testmuster übereinstimmen.
Das Verfahren zur Prüfung der Verdrahtungsreihenfolgen nach Anspruch 9, wobei das mindestens eine Testmuster ein erstes Testmuster und ein zweites Testmuster umfasst, und die Testsymbole im ersten Testmuster und im zweiten Testmuster unterschiedlich sind, und das Verfahren ferner umfasst: Bestimmen von Pins im Test des elektronischen Geräts gemäß den dritten Daten, die zu dem ersten Testmuster korrespondieren, und anderen dritten Daten, die zu dem zweiten Testmuster korrespondieren.
Das Verfahren zur Prüfung der Verdrahtungsreihenfolgen nach einem der Ansprüche 1 bis 10, wobei der Prüfschritt umfasst: wiederholtes Prüfen des Speichergeräts mit jedem der mindestens einen Testmuster, um eine Vielzahl von Prüfergebnissen zu erhalten; und Bestimmung eines der Prüfergebnisse, die als erste Daten die größte Anzahl kontinuierlicher Vorkommnisse aufweisen.
Das Verfahren zur Prüfung der Verdrahtungsreihenfolge nach einem der Ansprüche 1 bis 11, wobei das Speichergerät ein synchroner dynamischer Direktzugriffsspeicher mit doppelter Datenrate mit niedriger Leistungsaufnahme ist und das elektronische Gerät ein System-on-Chip ist.
Ein elektronisches Gerät, umfassend: eine Vielzahl von Pins; einen Verarbeitungskern und einen Steueranschluss, wobei die Pins mit einer Vielzahl von Pins eines Speichergeräts in einer Eins-zu-Eins-Basis verbunden sind, und der Steueranschluss so konfiguriert ist, dass er mit einem gesteuerten Anschluss des Speichergeräts verbunden ist, wobei der Verarbeitungskern konfiguriert ist für: Eingeben mindestens eines Testmusters in das Speichergerät über den Steueranschluss zum Prüfen des Speichergeräts und Erhalten mindestens erster Daten von den Pins; Vorhersagen von mindestens zweiten Daten, die aus dem Prüfen des Speichergeräts mit mindestens einem Testmuster gemäß der Abbildungsbeziehung zwischen dem Testmuster und den Pins des Speichergeräts zu erhalten sind; und Bestimmen der Verbindungsbeziehungen zwischen den Pins des Speichergeräts und des elektronischen Geräts gemäß den mindestens ersten Daten und den mindestens zweiten Daten.
Das elektronische Gerät nach Anspruch 13, wobei der Verarbeitungskern ferner so konfiguriert ist, dass er einen Befehlsadressen-Trainings-Test an dem Speichergerät mit dem mindestens einen Testmuster durchführt.
Das elektronische Gerät nach Anspruch 13 oder 14, wobei das Testmuster eine Vielzahl von Testsymbolen umfasst, und eines der Testsymbole ein Testsymbol vom ersten Typ ist, und die anderen Testsymbole vom zweiten Typ sind.
Das elektronische Gerät nach Anspruch 15, wobei der Verarbeitungskern weiter konfiguriert ist zum: Bestimmen von Pins, die das Testsymbol vom ersten Typ haben, von den Pins des elektronischen Geräts als x-Pins entsprechend einem der ersten Daten; Bestimmen von Pins, die das Testsymbol vom ersten Typ haben, von den Pins des Speichergeräts als y-Pins entsprechend einem der zweiten Daten; und Bestimmen, dass die x-Pins des elektronischen Geräts mit den y-Pins des Speichergeräts verbunden sind.
Das elektronische Gerät nach einem der Ansprüche 13 bis 16, wobei das Testmuster eine Vielzahl von Testsymbolen umfasst und mindestens zwei der Testsymbole vom ersten Typ sind, und mindestens zwei der Testsymbole vom zweiten Typ sind.
Das elektronische Gerät nach Anspruch 17, wobei der Verarbeitungskern weiter konfiguriert ist für: Erhalten einer Vielzahl von Mengen von Verbindungsbeziehungen entsprechend den ersten Daten und den zweiten Daten; und Bestimmen der Pin-Verbindungsbeziehungen zwischen den Pins des Speichergeräts und des elektronischen Geräts gemäß den Mengen von Verbindungsbeziehungen, wobei jede Menge der Verbindungsbeziehungen anzeigt, dass es Verbindungsbeziehungen zwischen einem Teil der Pins des elektronischen Geräts und einem Teil der Pins des Speichergeräts gibt.
Vorrichtung zur Prüfung der Verdrahtungsreihenfolgen zum Bestimmen von Pin-Verbindungsbeziehungen zwischen einem Speichergerät und einem elektronischen Gerät, wobei die Vorrichtung zur Prüfung umfasst: ein Prüfmodul, das so konfiguriert ist, dass es das Speichergerät mit mindestens einem Testmuster testet, um mindestens erste Daten zu erhalten; ein Vorhersagemodul, das so konfiguriert ist, dass es mindestens zweite Daten vorhersagt, die vom Prüfen des Speichergeräts mit dem mindestens einen Testmuster gemäß der Abbildungsbeziehung zwischen dem Testmuster und den Pins des Speichergerät erhalten werden sollen; und ein Bestimmungsmodul, das konfiguriert ist, um Pin-Verbindungsbeziehungen zwischen den Pins des Speichergeräts und den Pins des elektronischen Geräts gemäß den mindestens ersten Daten und den mindestens zweiten Daten zu bestimmen.
Vorrichtung zur Prüfung der Verdrahtungsreihenfolgen nach Anspruch 19, wobei das Prüfmodul ferner so konfiguriert ist, dass es einen Befehlsadressen-Trainings-Test an dem Speichergerät mit dem mindestens einen Testmuster durchführt.