TWI641846B - 線序測試方法、裝置及電子設備 - Google Patents

線序測試方法、裝置及電子設備 Download PDF

Info

Publication number
TWI641846B
TWI641846B TW106126067A TW106126067A TWI641846B TW I641846 B TWI641846 B TW I641846B TW 106126067 A TW106126067 A TW 106126067A TW 106126067 A TW106126067 A TW 106126067A TW I641846 B TWI641846 B TW I641846B
Authority
TW
Taiwan
Prior art keywords
test
memory
electronic device
pins
data
Prior art date
Application number
TW106126067A
Other languages
English (en)
Other versions
TW201819933A (zh
Inventor
于春雪
Original Assignee
聯發科技（新加坡）私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技（新加坡）私人有限公司 filed Critical 聯發科技（新加坡）私人有限公司
Publication of TW201819933A publication Critical patent/TW201819933A/zh
Application granted granted Critical
Publication of TWI641846B publication Critical patent/TWI641846B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912—Tester/user interface
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明提供了一種線序測試方法、裝置及電子設備。其中該線序測試方法用於測試記憶體和電子設備之間的引腳連接關係。其中該方法包括：以至少一個測試圖案對該記憶體進行測試，得到至少一個第一資料；根據該測試圖案與該記憶體的引腳之間的映射關係，預估以至少一個該測試圖案對該記憶體進行測試時，所應得到的至少一個第二資料；以及根據該至少一個第一資料和該至少一個第二資料，確定該記憶體和該電子設備之間的引腳連接關係。

Description

線序測試方法、裝置及電子設備
本發明涉及存儲技術領域，特別係涉及一種線序測試方法、裝置及電子設備。
記憶體作為存儲資料的器件，常用於存儲電子設備的資料。具體而言，記憶體的複數個引腳可與電子設備的複數個引腳對應連接，以實現資料的交互。
然而，記憶體的引腳和電子設備的引腳的連接關係並不是統一固定的，例如記憶體的任一引腳可以連接至電子設備的任一引腳，從而導致不同產品中的記憶體和電子設備之間的引腳連接關係可能並不相同。
而本申請的發明人在實踐中發現，對記憶體進行諸如調試(debug)等工作時，需要用到記憶體與電子設備之間的引腳連接關係，但是此時相關人員一般僅能依賴產品出廠時，所附帶的記憶體與電子設備之間的硬體圖才能確定上述引腳連接關係。但是，若該硬體圖丟失或者出錯，則很難獲取上述引腳連接關係。因此先前技術存在不足，有改進之必要。
因此，本發明之主要目的即在於提供一種線序測試方法、裝置及電子設備。
根據本發明至少一個實施例的一種線序測試方法，用於測試記憶體和電子設備之間的引腳連接關係，包括：以至少一個測試圖案對該記憶體進行測試，得到至少一個第一資料；根據該測試圖案與該記憶體的引腳之間的映射關係，預估以至少一個該測試圖案對該記憶體進行測試時，所應得到的至少一個第二資料；以及根據該至少一個第一資料和該至少一個第二資料，確定該記憶體和該電子設備之間的引腳連接關係。
根據本發明至少一個實施例的一種線序測試裝置，用於測試記憶體和與電子設備之間的引腳連接關係，包括：測試模組，用於以至少一個測試圖案對該記憶體進行測試，得到至少一個第一資料；預估模組，用於根據該測試圖案與該記憶體的引腳之間的映射關係，預估以至少一個該測試圖案對該記憶體進行測試時，所應得到的至少一個第二資料；以及確定模組，用於根據該至少一個第一資料和該至少一個第二資料，確定該記憶體和該電子設備之間的引腳連接關係。
根據本發明至少一個實施例的一種電子設備，其中，包括複數個引腳、處理核心和控制埠；該複數個引腳分別與記憶體的複數個引腳對應連接；該控制埠用於與該記憶體的受控埠連接，用於將測試圖案通過該受控埠輸至該記憶體；該處理核心用於採用如上所述的線序測試方法來確定該記憶體和該電子設備之間的引腳連接關係。
上述方案中，利用測試圖案對記憶體進行測試，以得到與記憶體連接的電子設備輸出的第一資料，並獲取預估 的該測試圖案對應的記憶體輸出的第二資料，根據電子設備與記憶體具有連接關係的管腳具有相同輸出的原理，通過對比第一資料和第二資料，可準確地測試出記憶體和電子設備之間引腳連接關係。
11‧‧‧記憶體
12‧‧‧電子設備
S21、S22、S23‧‧‧步驟
S211、S212、S213、S214、S215‧‧‧步驟
S231、S232、S233、S234、S235‧‧‧步驟
S121、S122、S123、S21‧‧‧步驟
13‧‧‧裝置
131‧‧‧測試模組
132‧‧‧預估模組
133‧‧‧確定模組
14‧‧‧電子設備
141‧‧‧引腳
142‧‧‧處理核心
143‧‧‧控制埠
第1圖是本發明的線序測試方法一應用場景中的記憶體與電子設備之間的連接關係示意圖；第2圖是本發明的線序測試方法的一實施例的流程圖；第3圖是第2圖中的步驟S21的實施例的流程示意圖；第4圖是第2圖中的步驟S21的實施例的流程示意圖；第5圖是第2圖中的步驟S23的實施例的流程示意圖；第6圖是是第2圖中的步驟S23的實施例的流程示意圖；第7圖是本發明的線序測試方法於一應用場景中採用的測試圖案的示意圖；第8圖是第7圖所示的測試圖案對應可確定的記憶體的引腳示意圖；第9圖是以第7圖所示的測試圖案進行測試而得到的第一資料的示意圖；第10圖是本發明的線序測試方法另一應用場景中採用的測試圖案的示意圖；第11圖是本發明的線序測試方法再一應用場景中採用的測試圖案的示意圖；第12圖是本發明的線序測試方法另一實施例的部分流程 圖；第13圖是本發明的線序測試裝置的一實施例的結構示意圖；第14圖是本發明的電子設備的一實施例的結構示意圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有習知技術者應可理解，電子裝置製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接到一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參閱第1圖，第1圖係本發明的記憶體與電子設備之間的引腳連接關係示意圖。本實施例中，記憶體11包括複數個引腳，例如引腳DQ0-DQ15，電子設備12同樣包括複數個引腳，例如引腳DQ0-DQ15。其中，記憶體11與電子設備12的引腳一一連接，以實現電子設備12向記憶體11中寫入資料以及從記憶體11中讀取資料。
需要說明的是，第1圖僅示範性給出了記憶體與電子設備之間的一種引腳連接關係，此並非為對本發明的限 定，例如在第1圖中記憶體11的引腳DQ4連接至了電子設備12的引腳DQ5，但是在另一實施例中，記憶體11的引腳DQ4可以連接至電子設備12的引腳DQ3或者其他引腳。另外，需要說明的是，在不查看硬體圖或者利用本發明實施例提供的線序測試方式的情況下，發明所屬領域具有通常知識者一般並不清楚記憶體11和電子設備12之間的引腳連接關係。如第1圖所示，本實施例的記憶體11和電子設備12的資料引腳(data pin)均為16個。但是，在其他實施例中，記憶體11的引腳數量和電子設備12的引腳數量均不受限制，例如可以為8個或者32個等。
本實施例中，該記憶體11可以支援指令位址調訓(command address training，以下簡稱CA training)功能，即可向記憶體11的指令位址(command address，CA)線輸入特定的CA測試圖案(pattern)，並從記憶體11至少部分上述引腳中獲取到與該CA測試圖案對應的資料，以校準時鐘和CA線之間的關係。例如該記憶體11為低功耗雙數據速率同步動態隨機記憶體(Low Power Double Data Rate SDRAM，LPDDR)，諸如LPDDR3等。該電子設備11例如可為一控制系統，如為片上系統(System on Chip，SOC)；當然，電子設備也可以為任何可讀寫記憶體的裝置。
鑒於在硬體圖缺失或者錯誤的情況下，發明所屬領域具有通常知識者難以獲取上述記憶體11與上述電子設備12之間的線序關係。因此，本發明提供了一種線序測試方法，可準確地測試出上述記憶體11與電子設備12之間的引腳連接 關係。
請結合參閱第2圖，第2圖是本發明的線序測試方法的一實施例的流程圖。該測試方法可由線序測試裝置執行，該線序測試裝置可集成於電子設備中，或者與電子設備為分離的兩個獨立設備。該測試方法包括以下步驟：
S21：以至少一個測試圖案對記憶體進行測試，得到至少一個第一資料。
S22：根據該測試圖案與該記憶體的引腳之間的映射關係，預估以至少一個該測試圖案對該記憶體進行測試時，所應得到的至少一個第二資料。
S23：根據該至少一個第一資料和該至少一個第二資料，確定該記憶體和該電子設備之間的引腳連接關係。
由於記憶體的引腳與電子設備的引腳之間存在連接關係，故記憶體的引腳輸出的資料會輸入至電子設備的對應引腳上。換句話說，測試時，記憶體和電子設備之間相連接的引腳上的資料是相同的，以第1圖為例，記憶體DQ0和電子設備DQ0上的資料是相同的。因而，通過對比在測試時從電子設備的引腳得到的第一資料以及根據該測試圖案以及預存映射關係確定的記憶體的引腳應當輸出的第二資料，可以準確地測試出記憶體和電子設備之間的引腳連接關係。
其中，在上述S21中，每個測試圖案可以包括：複數個測試符號。其中該複數個測試符號主要分為第一類測試符號和第二類測試符號。例如，在以複數個設定電壓值作為測試符號的實施例中，0V的輸入電壓為第一類測試符號，-5V 和5V的輸入電壓為第二類測試符號。又例如，以二進位符號作為測試符號的實施例中，該第一類測試符號為二進位中的“0”，該第二類測試符號為二進位中的“1”。或者，該第一類測試符號為二進位中的“1”，該第二類測試符號為二進位中的“0”。
在上述S21中，該第一資料為電子設備的引腳上的資料。其中，一個測試圖案對應一個第一資料。
其中，在步驟S21中，主要採用CA training的方式來進行測試。但是在其他實施例中，也可通過其他向記憶體輸入測試圖案且能夠在其引腳輸出預期資料的其他方式進行測試。
在進行CA training測試的實施例中，為提高每條CA線的利用率，可將測試圖案中每兩個測試符號作為一條CA線的輸入。請結合參照第3圖，第3圖是第2圖中的步驟S21的實施例的流程示意圖。該步驟S21包括以下子步驟：S211：檢測記憶體的時鐘信號；S212：當記憶體的時鐘信號處於上升沿時，向記憶體的CA線輸入CA線對應的一個測試符號；S213：當記憶體的時鐘信號處於下降沿時，向記憶體的CA線輸入CA線對應的另一個測試符號。
例如，記憶體的CA線CA0用於測試記憶體的資料線DQ0和DQ1的線序。在滿足設定時序後，線序測試裝置在記憶體的時鐘信號處於上升沿時，向CA0輸入與該DQ0對應的測試符號，在記憶體的時鐘信號處於下降沿時，向CA0 輸入與該DQ1對應的測試符號。通過將CA線複用於測試兩條資料線，可提高記憶體的CA線的利用率。
請結合參照第4圖，第4圖是第2圖中的步驟S21的實施例的流程示意圖。為保證測試的準確性，該步驟S21具體包括以下子步驟：
S214：連續多次地以同一測試圖案對記憶體進行測試，並於電子設備的引腳上得到複數個測試結果。
S215：將該複數個測試結果中連續出現次數最多的一個作為以該測試圖案所測試得到的第一資料。
本實施例，可以連續多次地以同一測試圖案來對記憶體進行多次測試，以得到複數個測試結果，並從這些測試結果中選出最合適的一個測試結果來做作最終的資料，從而減低測試資料的失真率，確保測試得到的資料的準確性。
在又一實施例中，線序測試裝置在電子設備輸出的第一資料後，還可判斷該第一資料是否有效，例如判斷該第一資料的第一類測試符號的個數是否與測試圖案中的第一類測試符號的個數相同，若是，則有效，否則為無效；若有效則執行S22，否則以該測試圖案重新進行測試或者發出記憶體出現故障的警告。由此，進一步提高測試的準確性。
在S22中，該第二資料可以理解為當記憶體輸入該至少一個測試圖案時，該記憶體的引腳對應輸出的資料。該第二資料可根據該測試圖案獲得，例如由測試圖案與記憶體的引腳之間的映射關係，來得到第二資料。也就是說，第二資料不需要通過測試來獲取。
請參閱第5圖，第5圖是第2圖中的步驟23的實施例的流程示意圖。該第5圖針對的情形是：該測試圖案包含的複數個測試符號中僅有一個為第一類測試符號，其餘為第二類測試符號。則在步驟23中，對於每個測試圖案，可以根據其對應的第一資料和對應的第二資料，來確定記憶體的一個引腳與電子設備的一個引腳之間的連接關係。具體的，第5圖包括以下子步驟：
S231：根據一個第一資料，確定該電子設備的複數個引腳中出現該第一類測試符號的引腳為引腳x。
S232：根據一個第二資料，確定該記憶體的複數個引腳中出現該第一類測試符號的引腳為引腳y。
S233：確定該電子設備的引腳x對應連接該記憶體的引腳y。
其中，測試圖案中的第一類測試符號可以為二進位中的“1”，該第二類測試符號可以為二進位中的“0”。且在本實施例中，每個測試圖案可以僅包含一位“1”或者一位“0”。上述x，y為正整數。
本實施例採用的測試圖案僅包括一個第一類測試符號，進而可使得每以一個測試圖案進行測試即可確定記憶體一個引腳與電子設備一個引腳之間的連接關係，故，只要進行與記憶體待測試引腳數量相同次數的測試，即可快速確定該記憶體與電子設備之間的連接關係，而且每次測試可直接根據輸出確定引腳連接關係，大大簡化了測試的複雜度。
以CA training測試來作為本發明實施例的測試方 式為例，可以借由線序測試裝置向記憶體的CA線輸入測試圖案，以進行CA training測試。其中，在記憶體時鐘信號的上升沿和下降沿時每條CA線分別與不同的引腳對應，且分別輸入該測試圖案中的一個測試符號，記憶體中與該CA線對應的引腳則輸出該CA線輸入的測試符號。本例中，記憶體中用於進行該測試的CA線包括CA0-CA3和CA5-CA8，共8條CA線。記憶體的CA線與引腳DQ0-DQ15的對應關係如表1所示：
上表1中，以CA0舉例，當時鐘信號處於上升沿時，CA0線輸入的測試符號，則從記憶體的引腳DQ0輸出；當時鐘信號處於下降沿時，CA0線輸入的測試符號，則從記憶體的引腳DQ1輸出。也就是說，假設在上升沿向CA0輸入了測試符號“0”，則在DQ0也會出現該測試符“0”，並且電子設備中與記憶體的DQ0連接的引腳也會出現該測試符號“0”。
線序測試裝置獲取以測試圖案進行測試時，電子設備側輸出的第一資料以及記憶體應當輸出的第二資料。例如，電子設備的引腳DQ0-DQ15輸出組成的第一資料為0x0001，且由測試圖案確定的記憶體的引腳DQ0-DQ15輸出組成的第二資料為0x0001，即由此次測試可確定電子設備的引腳DQ0與記憶體的引腳DQ0具有連接關係。需要說明的是，雖然在測試之前並不知道記憶體和電子設備之間的連接關係，但是對於電子設備本身的引腳順序發明所屬領域具有通常知識者是清楚的，因此在測試時可以清楚地測試到電子設備的各引腳的信號。
線序測試裝置以16個不同的測試圖案分別進行上述測試，以分別得到電子設備的16個引腳與記憶體的16個引腳之間的連接關係。具體如下表2所示：
值得注意的是，線序測試裝置以15個不同的測試圖案分別進行上述測試，以分別得到電子設備的16個引腳與記憶體的16個引腳之間的連接關係(根據15次測試圖案確定電子設備的15個引腳與記憶體的15個引腳之間的連接關係後，即可確定電子設備的剩餘一個引腳與記憶體的剩餘一個引腳之間的連接關係)。
同理地，當第一類測試符號為“0”，第二類測試符號為“1”，每個測試圖案僅包含一個“0”的另一示例中，線序測試裝置輸入測試圖案得到第一資料後，可確定記憶體與電子設備的引腳連接關係，詳細內容不再贅述。因此，線序測試裝置可利用記憶體已有的用於校準時鐘和指令(command)線之間的關係的CA training模式來用於獲取記憶體與電子設備之間的線序，故無需對記憶體進行任何改進，即可實現其線序的測試。
請參閱第6圖，是第2圖中的步驟S23的實施例的流程示意圖。第6圖針對的情形為：測試圖案包含的複數個測試符號中含有至少兩個第一類測試符號，且同樣含有至少兩個第二類測試符號。上述步驟S21中至少一個測試圖案為複數個測試圖案，對應測試得到複數個第一資料和預估得到複數個第二資料。上述步驟S23具體包括以下子步驟：
S234：根據該複數個第一資料和該複數個第二資料，得到複數組對應關係。
其中，該S234可具體包括：根據該複數個第一資料中的其中一個，確定該電子設備的複數個引腳中出現該第一類測試符號的複數個第一引腳；根據該第二資料中的其中一個，確定該記憶體的複數個引腳中出現該第一類測試符號的複數個第二引腳；確定一組對應關係，其中該組對應關係為：該複數個第一引腳與該複數個第二引腳具有連接關係。
S235：根據該複數組對應關係，確定該記憶體和該電子設備之間的引腳連接關係。
其中，每組對應關係表示：該電子設備的複數個引腳中的部分引腳與該記憶體的複數個引腳中的部分引腳存在連接關係。例如，電子設備的DQ0-DQ15組成的第一資料為0x0111，獲取記憶體的DQ0-DQ15組成的第二資料為0x0405，即可確定電子設備的DQ0、DQ4、DQ8三個引腳與記憶體的DQ0、DQ1、DQ9三個引腳具有連接關係，但不能確定電子設備的該三個引腳與記憶體的該三個引腳具體的每個引腳的連接關係。通過複數組這樣的關係來相互比較，從而確定記憶體和該電子設備之間的引腳連接關係。例如，一組對應關係表明記憶體的DQ0連接至了電子設備的DQ1、DQ3和DQ5，而另一組對應關係表明記憶體的DQ0連接至了電子設備的DQ3、DQ7和DQ9，則確定記憶體的DQ0連接至了電子設備的DQ3。
其中，可參考下述方式來設計測試圖案及進行測試。
例如，每個測試圖案包括：n個第一類測試符號和k個第二類測試符號，其中n和k均為大於2的整數。記憶體和電子設備的待測試引腳數量均為m，其中，該m可以為根據不同記憶體進行確定，例如，記憶體的與電子設備連接的引腳數量為8，則可將待測試引腳數量確定為8，或者記憶體的可用於測試的CA線為8條，即對應引腳共為16個，故可將待測試引腳確定為16。一般，該m大於或等於上述n和k的和。
線序測試裝置以不同的測試圖案進行j次測試，其中，該j為最接近的整數，且j等於或大於。其中，第i次測試採用的測試圖案為第i階測試圖案。
每階測試圖案滿足以下條件：互斥條件為：每階的任意2個測試圖案中不能出現相同位置為第一類測試符號的情況；互補條件為：當第一類測試符號為“1”，每階的所有測試圖案中置“1”位(bit)之和為0xffff；當第一類測試符號為“0”，每階的所有測試圖案中清“0”位(bit)之和為0xffff；2N分條件為：子節點均分父節點中的第一類測試符號的位元，即上一階的每個測試圖案(父節點)均為兩個下一階測試圖案(子節點)之和，且該兩個下一階測試圖案中的第一類測試符號的個數相等。
下面對具體測試方式列舉兩個例子，如下：
1)在第i次以測試圖案對記憶體進行測試的步驟中，包括：依次以2 i-1個第i階測試圖案對記憶體進行測試；其中，該i為1至j之間的整數；每個該第i階測試圖案包含第i-1階測試圖案中的m/2 i 個第一類測試符號以及(m-m/2 i )個第二類測試符號，或包含第i-1階補充圖案中的m/2 i 個第一類測試符號以及(m-m/2 i )個第二類測試符號；該第i-1階測試圖案中的第一類測試符號的位置不同於該第i-1階補充圖案中的第一類測試符號的位置，且該第0階測試圖案包含m個第一類測試符號。該補充圖案並不需要向記憶體輸入以進行測試的。其中，該每階的測試圖案可如第7圖所示，其中，實線方框為測試圖案，虛線方框為補充圖案，該第一類測試符號為二進位“1”。其中，針對每一測試圖案，該記憶體的引腳DQ0-DQ15輸出組成的第二資料與其測試圖案相同，即也如第7圖所示。每輸入一個測試圖案，對應地電子設備的引腳DQ0-DQ15輸出組成的第一資料如第9圖所示。
2)第i次以測試圖案對記憶體進行測試的步驟包括：以一個第i階測試圖案進行測試；其中，該i為1至j之間的整數；該第i階測試圖案包含第i-1階測試圖案中的m/2 i 個第一類測試符號和第i-1階補充圖案中的m/2 i 個第一類測試符號以及(m-m/2 i )個第二類測試符號；該第i-1階測試圖案中的第一類測試符號的位置不同於該第i-1階補充圖案中的第一類測試符號的位置，且該第0階測試圖案包含m個第一 類測試符號。如第10圖所示，第10圖是上述第一種測試方式採用的測試圖案的另一示意圖，其中，實線方框為第一種測試方式所採用的測試圖案，虛線方框為第一種測試方式所採用的補充圖案，該第一類測試符號為二進位“1”。第10圖中每一階的實線方框表示的測試圖案之和作為第二種測試方式所採用的該階的測試圖案，即第一階測試圖案為0xCF03，第二階測試圖案為0x033F，第三階測試圖案為0x0CCF，第四階測試圖案為0x5555。
線序測試裝置對應不同測試圖案獲得複數個第一資料以及第二資料後，根據第i階測試圖案測得的第一資料，確定該電子設備中出現該第一類測試符號的m/2 i 個引腳；根據第i階測試圖案獲取的第二資料，確定該記憶體中出現該第一類測試符號的m/2 i 個引腳(如第8圖所示，對應第7圖的每個測試圖案，分別可確定該記憶體的出現該第一類測試符號的引腳)；確定該記憶體的該m/2 i 個引腳與該電子設備的該m/2 i 個引腳具有連接關係，並確定該記憶體其餘的(m-m/2 i )個引腳該電子設備的其餘的(m-m/2 i )個引腳具有連接關係。由該複數個第一資料和複數個第二資料即可得到複數組對應關係。
在獲得該複數組對應關係後，由於不同組的對應關係所包括的引腳至少部分不同，故通過對比不同組的對應關係，以確定記憶體與電子設備的每個引腳之間的連接關係。具體，從i為1開始，在對應第i-1階測試圖案確定的記憶體和電子設備的具有連接關係的m/2 i-1個引腳中，確定除對應第i階測試圖案確定的記憶體和電子設備的具有連接關係的m/2 i 個引 腳外的記憶體和電子設備剩餘的m/2 i-1-m/2 i 個引腳具有引腳關係，直到i為上述j，進而得到該電子設備的m個待測試引腳與該記憶體的m個待測試引腳之間的一一連接關係。
結合參考第7圖~第9圖，由第1階測試圖案，可確定記憶體的引腳DQ0-DQ7與電子設備的引腳DQ0-DQ7具有連接關係，記憶體的引腳DQ8-DQ15與電子設備的引腳DQ8-DQ15具有連接關係；由第2階測試圖案，可確定記憶體的引腳DQ0-DQ3與電子設備的引腳DQ0-DQ2、DQ4，記憶體的引腳DQ4-DQ7與電子設備的引腳DQ3、DQ5-DQ7，記憶體的引腳DQ8-DQ11與電子設備的引腳DQ8-DQ0、DQ12，記憶體的引腳DQ12-DQ15與電子設備的引腳DQ11、DQ13-DQ15具有連接關係；由第3階測試圖案，可確定記憶體的引腳DQ0-DQ1與電子設備的引腳DQ0-DQ1，記憶體的引腳DQ2-DQ3與電子設備的引腳DQ2、DQ4，記憶體的引腳DQ4-DQ5與電子設備的引腳DQ3、DQ5，記憶體的引腳DQ6-DQ7與電子設備的引腳DQ6-DQ7，記憶體的引腳DQ8-DQ9與電子設備的引腳DQ8-DQ9，記憶體的引腳DQ10-DQ11與電子設備的引腳DQ10、DQ12，記憶體的引腳DQ12-DQ13與電子設備的引腳DQ11、DQ14，記憶體的引腳DQ14-DQ15與電子設備的引腳DQ13、DQ15具有連接關係；由第4階測試圖案，可確定記憶體的引腳DQ0-DQ15分別與電子設備的引腳DQ0-DQ2、DQ4、DQ5、DQ3、DQ7、DQ6、DQ8-10、DQ12、DQ11、DQ14、DQ15、DQ13具有連接關係。
可以理解的是，上述每一階測試圖案並不限定為 第7圖和第10圖所示，可為任意只要滿足上述互斥、互補和2N分條件的符號集合。
另外，上述例子均採用將每個測試圖案一分為二(2N分法，N=1)進行測試。在其他實施例中，也可採用將每個測試圖案一分為四(2N分法，N=2)進行測試，也即線序測試裝置只需以上述例子中的偶數階測試圖案進行測試，如第11圖所示，實線方框為測試圖案，虛線方框為補充圖案。當然，測試圖案還可為其他分法，即上述N可為任意整數，對應地，線序測試裝置需進行次測試，其中第i次以第i階測試圖案進行測試，該i為1至z之間的整數；且每個第i階測試圖案包含第i-1階測試圖案中的m/(2N) i 個第一類測試符號以及m-m/(2N) i 個第二類測試符號，或包含第i-1階補充圖案中的m/(2N) i 個第一類測試符號且m-m/(2N) i 個第二類測試符號。
請參閱第12圖，第12圖是本發明的線序測試方法另一實施例的部分流程圖。本實施例中，在上述實施例中的S21之前還包括步驟S121、S122和S123，接下來具體介紹各步驟。
S121：以第一檢查圖案對該記憶體進行測試，得到該電子設備側產生的一第三資料。
S122：以第二檢查圖案對該記憶體進行測試，得到該電子設備側產生的另一第三資料。
其中，上述每個檢查圖案中的測試符號的數量相同，且第一檢查圖案和第二檢查圖案中含有的測試符號不同，例如，該第一檢查圖案含有複數個第一類測試符號，該第二檢 查圖案含有複數個第二類測試符號。
S123：根據該第一檢查圖案對應的第三資料和該第二檢查圖案對應的第三資料，確定該電子設備的待測試引腳。
例如，當第三資料包括的測試符號與該第一檢查圖案中的測試符號相同，如均為該第一類測試符號，及當該另一第三資料包括的測試符號與該第二檢查圖案中的測試符號相同，如均為該第二類測試符號時，將該第三資料中的第一類測試符號與另一第三資料中的第二類測試符號共同對應的該電子設備的引腳確定為該電子設備的待測試引腳，並執行步驟S21。
例如，在記憶體的引腳的缺省輸出為“0”，分別以0xFFFF和0x0000作為上述兩個檢查圖案進行測試，得到電子設備的引腳DQ0-DQ15的輸出組成為0xFFFF和0x0000，由上述輸出可確定電子設備的16個引腳均已獲得記憶體相應檢查圖案的輸出，故可確定記憶體可正常工作，故可執行第2圖-第6圖所示的測試方法，並且根據電子設備非缺省值的輸出0xFFFF可確定DQ0-DQ15共16個引腳為電子設備的待測試引腳。
請參閱第13圖，第13圖是本發明線序測試裝置一實施例的結構示意圖。該線序測試裝置13用於測試記憶體和與其連接的電子設備之間的引腳連接關係，包括測試模組131、預估模組132和確定模組133。
測試模組131用於以至少一個測試圖案對記憶體 進行測試，得到至少一個第一資料。
預估模組132用於根據該測試圖案與該記憶體的引腳之間的映射關係，預估以至少一個該測試圖案對該記憶體進行測試時，所應得到的至少一個第二資料。
確定模組133用於根據該至少一個第一資料和該至少一個第二資料，確定該記憶體和該電子設備之間的引腳連接關係。
可選地，測試模組131具體用於：以該至少一個測試圖案對該記憶體進行CA training測試。
可選地，該測試圖案包括：複數個測試符號，其中該複數個測試符號中的其中一個為第一類測試符號，其餘為第二類測試符號。
進一步地，該確定模組133具體用於：根據該至少一個第一資料之一，確定該電子設備的複數個引腳中出現該第一類測試符號的引腳為引腳x；根據該至少一個第二資料之一，確定該記憶體的複數個引腳中出現該第一類測試符號的引腳為引腳y；確定該電子設備的引腳x對應連接該記憶體的引腳y。
可選地，該測試圖案包括：複數個測試符號，其中該複數個測試符號中的至少兩個為第一類測試符號且至少兩個為第二類測試符號；其中，該至少一個測試圖案為複數個測試圖案，該至少一個第一資料為複數個第一資料，該至少一個第二資料為複數個第二資料。
進一步地，該確定模組133具體用於：根據該複數個第一資料和該複數個第二資料，得到複數組對應關係；以及根據該複數組對應關係，確定該記憶體和該電子設備之間的引腳連接關係；其中，每組對應關係表示：該電子設備的部分引腳與該記憶體的部分引腳存在連接關係。
其中，該線序測試裝置的上述模組分別用於執行上述方法實施例中的相應步驟，具體執行過程如上方法實施例說明，在此不作贅述。上述線序測試裝置可為第1圖所示的電子設備12，或為該電子設備12中的部分電路。
請參閱第14圖，第14圖是本發明的電子設備的一實施例的結構示意圖。該電子設備14與記憶體具有引腳連接關係，包括複數個引腳141、處理核心142和控制埠143。
該複數個引腳141用於分別與記憶體的複數個引腳一一連接，例如第1圖所示進行連接。
該控制埠143用於與該記憶體的受控埠連接。在一具體應用中，記憶體的受控埠為記憶體的CA線介面，該控制埠143為向記憶體的CA線介面輸入的埠。
該處理核心142用於：通過控制埠143向記憶體輸入至少一個測試圖案，以對該記憶體進行測試，並從該複數個引腳141中得到至少一個第一資料；根據該測試圖案與該記憶體的引腳之間的映射關係，預估以至少一個該測試圖案對該記憶體進行測試時，所應得到的至少一個第二資料；以及根據該至少一個第一資料和該至少一個第二資 料，確定該記憶體和該電子設備之間的引腳連接關係。
可選地，處理核心142用於以該至少一個測試圖案對該記憶體進行CA training測試。
可選地，該測試圖案包括：複數個測試符號，其中該複數個測試符號中的其中之一為第一類測試符號，其餘為第二類測試符號。
進一步地，處理核心142用於：根據該至少一個第一資料之一，確定該電子設備的複數個引腳141中出現該第一類測試符號的引腳為引腳x；根據該至少一個第二資料之一，確定該記憶體的複數個引腳中出現該第一類測試符號的引腳為引腳y；確定該電子設備的引腳x對應連接該記憶體的引腳y。
可選地，該測試圖案包括：複數個測試符號，其中該複數個測試符號中的至少兩個為第一類測試符號且至少兩個為第二類測試符號；其中，該至少一個測試圖案為複數個測試圖案，該至少一個第一資料為複數個第一資料，該至少一個第二資料為複數個第二資料。
進一步地，處理核心142用於：根據該複數個第一資料和該複數個第二資料，得到複數組對應關係；根據該複數組對應關係，確定該記憶體和該電子設備之間的引腳連接關係；其中，每組對應關係表示：該電子設備的複數個引腳141中的部分引腳與該記憶體的複數個引腳中的部分引腳存在連接關係。
進一步地，處理核心142用於：根據該複數個第 一資料之一，確定該電子設備的複數個引腳中出現該第一類測試符號的複數個第一引腳；根據該第二資料之一，確定該記憶體的複數個引腳中出現該第一類測試符號的複數個第二引腳；確定一組對應關係，其中該組對應關係表示：該複數個第一引腳與該複數個第二引腳具有連接關係。
可選地，處理核心142還用於：通過控制埠143向該記憶體輸入至少一個檢查圖案，以對該記憶體進行測試，並從複數個引腳141中得到至少一個第三資料，其中，每個檢查圖案中的複數個測試符號相同；當每個第三資料中包括的測試符號與其對應的檢查圖案所包含的測試符號均相同時，執行該以至少一個測試圖案對該記憶體進行測試的步驟。
進一步地，該至少一個檢查圖案包括：第一檢查圖案和第二檢查圖案，其中第一檢查圖案和第二檢查圖案中含有的測試符號不同；處理核心142還用於：根據該第一檢查圖案對應的第三資料和該第二檢查圖案對應的第三資料，確定該電子設備的待測試引腳。
可選地，處理核心142用於：對於該至少一個測試圖案中的每一個，連續多次地以其對該記憶體進行測試，得到複數個測試結果；以及將該複數組測試結果中連續出現次數最多的一個測試結果作為該第一資料。
以上方案中，該第一類測試符號為二進位中的“0”，該第二類測試符號為二進位中的“1”；或者，該第一類測試符號為二進位中的“1”，該第二類測試符號為二進位中的“0”。
在一實施例中，上述記憶體為LPDDR，該電子設備為SOC。
其中，上述處理核心142通過執行存儲指令來執行上述步驟，該存儲指令可存儲在與該電子設備連接的該記憶體中，處理核心通過上述複數個引腳從記憶體中讀取指令，或者該存儲指令存儲在電子設備設置的記憶體中，又或存儲在於電子設備連接的其他存儲介質中。
上述本發明實施例揭示的方法也可以應用於處理核心142中，或者由處理核心142實現。處理核心142可能是一種積體電路晶片，具有信號的處理能力。在實現過程中，上述方法的各步驟可以通過處理核心142中的硬體的集成邏輯電路或者軟體形式的指令完成。上述的處理核心142可以是通用處理器、數位訊號處理器(DSP)、專用積體電路(ASIC)、現場可程式設計閘陣列(FPGA)或者其他可程式設計邏輯器件、分立門或者電晶體邏輯器件、分立硬體元件。可以實現或者執行本發明實施例中的公開的各方法、步驟及邏輯框圖。通用處理器可以是微處理器或者該處理器也可以是任何常規的處理器等。結合本發明實施例所公開的方法的步驟可以直接體現為硬體解碼處理器執行完成，或者用解碼處理器中的硬體及軟體模組組合執行完成。軟體模組可以位於隨機記憶體，快閃記憶體、唯讀記憶體，可程式設計唯讀記憶體或者電可讀寫可程式設計記憶體、寄存器等發明所屬領域成熟的存儲介質中。處理核心142讀取相應存儲介質中的資訊，結合其硬體完成上述方法的步驟。
上述方案中，利用測試圖案對記憶體進行測試，以得到與記憶體連接的電子設備輸出的第一資料，並獲取預估的該測試圖案對應的記憶體輸出的第二資料，根據電子設備與記憶體具有連接關係的管腳具有相同輸出的原理，通過對比第一資料和第二資料，可快速、準確地測試出記憶體和電子設備之間引腳連接關係。
以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護範圍之內。

Claims (10)

  1. 一種線序測試方法，用於測試記憶體和電子設備之間的引腳連接關係，其中該記憶體的複數個引腳分別與該電子設備的複數個引腳對應連接，包括：以複數個測試圖案分別對該記憶體進行指令位址調訓測試(command address training)，以分別得到複數個由該電子設備的複數個引腳上的信號組成的第一資料；根據測試圖案與記憶體的引腳之間的預定的映射關係，確定以該複數個測試圖案分別對該記憶體進行該指令位址調訓測試時，應分別得到的複數個由該記憶體的複數個引腳上的信號組成的第二資料；以及根據該複數個第一資料和該複數個第二資料，確定該記憶體和該電子設備之間的引腳連接關係。
  2. 如申請專利範圍第1項所述的線序測試方法，其中，每個測試圖案包括：複數個測試符號，其中該複數個測試符號中的其中之一為第一類測試符號，其餘為第二類測試符號；其中，根據該複數個第一資料和該複數個第二資料，確定該記憶體和該電子設備之間的引腳連接關係，包括：根據該複數個第一資料之一，確定該電子設備的複數個引腳中出現該第一類測試符號的引腳為引腳x；根據該複數個第二資料之一，確定該記憶體的複數個引腳中出現該第一類測試符號的引腳為引腳y；以及確定該電子設備的引腳x對應連接該記憶體的引腳y，其中，x和y為正整數。
  3. 如申請專利範圍第1項所述的線序測試方法，其中，每個測試圖案包括：複數個測試符號，其中該複數個測試符號中的至少兩個為第一類測試符號且至少兩個為第二類測試符號；其中，根據該複數個第一資料和該複數個第二資料，確定該記憶體和該電子設備之間的引腳連接關係，包括：根據該複數個第一資料和該複數個第二資料，得到複數組對應關係；以及根據該複數組對應關係，確定該記憶體和該電子設備之間的引腳連接關係；其中，每組對應關係表示：該電子設備的部分引腳與該記憶體的部分引腳存在連接關係。
  4. 如申請專利範圍第3項所述的線序測試方法，其中，根據該複數個第一資料和該複數個第二資料，得到複數組對應關係，包括：根據該複數個第一資料之一，確定該電子設備的複數個引腳中出現該第一類測試符號的複數個第一引腳；根據該複數個第二資料之一，確定該記憶體的複數個引腳中出現該第一類測試符號的複數個第二引腳；以及確定一組對應關係，其中該組對應關係表示：該複數個第一引腳與該複數個第二引腳具有連接關係。
  5. 如申請專利範圍第2~4中任一項所述的線序測試方法，其中，當該第一類測試符號為二進位中的“0”或者“1”時，對應地，該第二類測試符號為二進位中的“1”或者“0”。
  6. 如申請專利範圍第1項所述的線序測試方法，其中，在該以複數個測試圖案對該記憶體進行測試之前，還包括：以至少一個檢查圖案對該記憶體進行測試，得到至少一個第三資料，其中每個檢查圖案中的複數個測試符號相同；當每個第三資料中包括的測試符號與其對應的檢查圖案所包含的測試符號均相同時，執行該以複數個測試圖案對該記憶體進行測試的步驟。
  7. 一種線序測試裝置，用於測試記憶體和與電子設備之間的引腳連接關係，其中該記憶體的複數個引腳分別與該電子設備的複數個引腳對應連接，包括：測試模組，用於以複數個測試圖案分別對該記憶體進行指令位址調訓測試，以分別得到複數個由該電子設備的複數個引腳上的信號組成的第一資料；預估模組，用於根據該測試圖案與該記憶體的引腳之間的預定的映射關係，確定以該複數個測試圖案分別對該記憶體進行指令位址測試時，所應分別得到的複數個由該記憶體的複數個引腳上的信號組成的第二資料；以及確定模組，用於根據該複數個第一資料和該複數個第二資料，確定該記憶體和該電子設備之間的引腳連接關係。
  8. 如申請專利範圍第7項所述的線序測試裝置，其中，該測試圖案包括：複數個測試符號，其中該複數個測試符號中的其中之一為第一類測試符號，其餘為第二類測試符號；其中，該確定模組用於：根據該複數個第一資料之一，確定該電子設備的複數個引 腳中出現該第一類測試符號的引腳為引腳x；根據該複數個第二資料之一，確定該記憶體的複數個引腳中出現該第一類測試符號的引腳為引腳y；以及確定該電子設備的引腳x對應連接該記憶體的引腳y，其中，x，y為正整數。
  9. 如申請專利範圍第7項所述的線序測試裝置，其中，該測試圖案包括：複數個測試符號，其中該複數個測試符號中的至少兩個為第一類測試符號且至少兩個為第二類測試符號；該確定模組用於：根據該複數個第一資料和該複數個第二資料，得到複數組對應關係；以及根據該複數組對應關係，確定該記憶體和該電子設備之間的引腳連接關係；其中，每組對應關係表示：該電子設備的部分引腳與該記憶體的部分引腳存在連接關係。
  10. 一種電子設備，包括複數個引腳、處理核心和控制埠；其中，該複數個引腳分別與記憶體的複數個引腳對應連接；其中，該控制埠用於與該記憶體的受控埠連接，用於將測試圖案通過該受控埠輸至該記憶體；其中，該處理核心用於採用如申請專利範圍第1-6中任意一項所述的線序測試方法來確定該記憶體和該電子設備之間的引腳連接關係。
TW106126067A 2016-11-24 2017-08-02 線序測試方法、裝置及電子設備 TWI641846B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201611062297.XA CN107025947B (zh) 2016-11-24 2016-11-24 线序测试方法、装置及电子设备
??201611062297.X 2016-11-24

Publications (2)

Publication Number Publication Date
TW201819933A TW201819933A (zh) 2018-06-01
TWI641846B true TWI641846B (zh) 2018-11-21

Family

ID=59525302

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106126067A TWI641846B (zh) 2016-11-24 2017-08-02 線序測試方法、裝置及電子設備

Country Status (4)

Country Link
US (1) US10192634B2 (zh)
CN (1) CN107025947B (zh)
DE (1) DE102017126036B4 (zh)
TW (1) TWI641846B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889786A (en) * 1996-10-03 1999-03-30 Advantest Corporation Memory testing device
JP2008180616A (ja) * 2007-01-25 2008-08-07 Kawasaki Microelectronics Kk 半導体デバイスのテスト補助回路およびテスト方法
TW200914858A (en) * 2007-09-25 2009-04-01 Himax Display Inc Connection testing apparatus and method and chip using the same
CN103941134A (zh) * 2013-01-21 2014-07-23 神讯电脑(昆山)有限公司 线材短路检测电路
TWM523102U (zh) * 2015-12-24 2016-06-01 致茂電子股份有限公司 可測試連接正確性的檢測裝置
TW201629515A (zh) * 2015-02-11 2016-08-16 友達光電股份有限公司 積體電路及判斷積體電路之接腳連接狀況的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6477611B1 (en) 1999-04-16 2002-11-05 Accellent Systems Inc. Field-configurable, adaptable and programmable input/output bus interface and method
KR100319887B1 (ko) * 1999-05-04 2002-01-10 윤종용 프로그래머블 출력핀 지정 수단을 구비하는 반도체 메모리장치 및 이의 테스트 모드시의 독출방법
KR100487535B1 (ko) * 2002-08-14 2005-05-03 삼성전자주식회사 다른 종류의 반도체 장치들을 동시에 테스트하는 시스템
KR20080069778A (ko) * 2007-01-24 2008-07-29 삼성전자주식회사 멀티칩 테스트를 위한 반도체 메모리 장치의 테스트 회로및 그의 테스트 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889786A (en) * 1996-10-03 1999-03-30 Advantest Corporation Memory testing device
JP2008180616A (ja) * 2007-01-25 2008-08-07 Kawasaki Microelectronics Kk 半導体デバイスのテスト補助回路およびテスト方法
TW200914858A (en) * 2007-09-25 2009-04-01 Himax Display Inc Connection testing apparatus and method and chip using the same
CN103941134A (zh) * 2013-01-21 2014-07-23 神讯电脑(昆山)有限公司 线材短路检测电路
TW201629515A (zh) * 2015-02-11 2016-08-16 友達光電股份有限公司 積體電路及判斷積體電路之接腳連接狀況的方法
TWM523102U (zh) * 2015-12-24 2016-06-01 致茂電子股份有限公司 可測試連接正確性的檢測裝置

Also Published As

Publication number Publication date
US20180144812A1 (en) 2018-05-24
DE102017126036B4 (de) 2023-11-09
CN107025947B (zh) 2021-08-03
CN107025947A (zh) 2017-08-08
DE102017126036A1 (de) 2018-05-24
US10192634B2 (en) 2019-01-29
TW201819933A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US11862267B2 (en) Multi mode memory module with data handlers
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
JPH01201736A (ja) マイクロコンピュータ
US20030120985A1 (en) Method and apparatus for memory self testing
KR20080077654A (ko) 에러 분류 수단을 구비한 반도체 메모리 시험 장치 및 관련시험 방법
JP2005228039A (ja) 半導体装置及びそのメモリテスト方法
US9003251B2 (en) Diagnosis flow for read-only memories
KR20100053202A (ko) Ｒｄｂｉ 기능을 지원하는 반도체 메모리 장치 및 그 테스트 방법
TWI641846B (zh) 線序測試方法、裝置及電子設備
KR100200481B1 (ko) 테스트 회로
JP2017010273A (ja) 半導体故障検出装置
JP2007171166A (ja) デジタル信号を受信するように構成されたプロセッサ、及び、受信したデジタル信号の品質を判別する方法（デジタル・システムにおける信号品質の動的判別）
JP2015090719A (ja) 半導体装置
JP2010040092A (ja) 半導体集積回路
KR100996091B1 (ko) 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치
JP2009276174A (ja) 測定方法、測定プログラムおよび測定装置
JP7425839B2 (ja) フェイルセーフｉｃ製造テスト
TW201928981A (zh) 記憶體整體測試之系統及其方法
US12078671B2 (en) Method and apparatus of testing circuit, and storage medium
EP3913634A1 (en) Memory testing by reading and verifying again memory locations after read access
JPH04119434A (ja) パリティ・エラー検出装置
JP5359033B2 (ja) テスト装置、テスト方法および集積回路
US9885754B2 (en) Integrated circuit with self-verification function, verification method and method for generating a BIST signature adjustment code
JP3165131B2 (ja) 半導体集積回路のテスト方法及びテスト回路
JP2024091633A (ja) 被試験デバイス試験方法及び試験測定システム