CN114662430B - 待测设计的回归测试方法、设备及存储介质 - Google Patents

Abstract

本申请提供一种待测设计的回归测试方法及相关设备，方法包括：获取第一待测设计的第一激励和第一响应，所述第一响应为在第一验证环境中基于所述第一激励运行所述第一待测设计得到；基于所述第一激励生成第二激励；在第二验证环境中基于所述第二激励对第二待测设计进行硬件仿真，得到第二响应；其中，所述第二验证环境与所述第一验证环境不同；比较所述第二响应和所述第一响应，得到回归测试结果。本申请实施例采用波形录制、转换和回放实现原有激励的完全复现，复现后的激励波形不失真，不增加额外的开发成本，保证了复现前后的激励的一致性，从而降低了回归测试的成本。

Description

待测设计的回归测试方法、设备及存储介质

技术领域

本申请涉及验证技术领域，尤其涉及一种待测设计的回归测试方法、设备及存储介质。

背景技术

在逻辑系统设计的开发过程中，为了修复漏洞或增加功能经常需要对原有设计的一些环节进行修改，例如对逻辑系统设计本身的修改、验证环境的更新等。这些修改都可能导致逻辑系统设计的输出发生变化，然而设计人员通常希望即使发生这些修改，逻辑系统设计依然能够符合设计目的。现在，开发人员一般基于FPGA验证技术对逻辑系统设计进行回归测试，以判断修改后的逻辑系统设计与原有的逻辑系统设计在行为上是否保持一致。

但是，由于FPGA验证技术的ICE(In Circuit Emulation)模式无法像软件仿真一样在任意时间节点操纵激励信号实现信号翻转，不能完全复现原有测试用例的激励，导致复现的激励波形失真或欠采样；而SA(Simulation Acceleration)模式虽然可以实现类似软件仿真的功能，却需要额外的软件开发且开发周期长，导致经济效益低。此外，现有的回归测试技术有时还需要依赖外部设备的激励，但是外部设备资源紧张且费用昂贵，致使无法保证实时可靠地连接到外部设备。因此，现有技术中的回归测试技术中存在复现原有测试激励时波形失真、需要额外开放软件、依赖外部设备等技术问题。

发明内容

有鉴于此，本申请的目的在于提出一种待测设计的回归测试方法、设备及存储介质。

本申请第一方面，提供了一种待测设计的回归测试方法，包括：获取第一待测设计的第一激励和第一响应，所述第一响应为在第一验证环境中基于所述第一激励运行所述第一待测设计得到；

基于所述第一激励生成第二激励；

在第二验证环境中基于所述第二激励对第二待测设计进行硬件仿真，得到第二响应；其中，所述第二验证环境与所述第一验证环境不同；

比较所述第二响应和所述第一响应，得到回归测试结果。

本申请第二方面，提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如第一方面所述的方法。

本申请第三方面，提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使计算机执行第一方面所述的方法。

从上面所述可以看出，本申请提供的待测设计的回归测试方法、设备及存储介质，通过波形录制、转换和回放实现原有激励的完全复现，复现后的激励波形不失真，不增加额外的开发成本，保证了复现前后的激励的一致性，从而提高了回归测试的精度。

附图说明

为了更清楚地说明本申请或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了根据本申请实施例的回归测试装置的示意图。

图2示出了根据本申请实施例的回归测试系统的示意图。

图3示出了根据本申请实施例的回归测试系统的示意图。

图4示出了根据本申请实施例待测设计的回归测试方法的示意性流程图。

图5示出了根据本申请实施例的第一激励、激励文件和第二激励的示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请进一步详细说明。

需要说明的是，除非另外定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

在逻辑系统设计的验证技术中，回归测试用于在逻辑系统设计或验证环境发生变化后，判断在当前验证环境中对当前的逻辑系统设计进行逻辑模拟 (Simulation)或硬件仿真(Emulation)时，得到的响应行为是否与原有的响应行为一致。

目前，通常基于FPGA(Field Programmable Gate Array)验证技术来进行回归测试。FPGA验证技术包括两种运行模式：ICE(In Circuit Emulation)模式和SA(SimulationAcceleration)模式。其中，ICE模式下对待测设计的功能进行验证时，无法像软件实现方式那样，在任意时间节点进行信号翻转，使得原有的验证过程中存储的波形文件，无法在ICE模式下百分之百复现，容易出现复现信号的波形失真，影响回归测试的精度。SA模式虽然能够实现与软件方式类似的逻辑模拟功能，但是该SA模式通常需要额外的软件开发，以实现不可综合逻辑部分的转换、变异和通信等功能，使得开发周期很长。

此外，在原有的硬件仿真过程中，还需要将硬件仿真工具连接至外接设备，例如DDR(Double Data Rate，双倍速率同步动态随机存储器)、USB(Universal Serial Bus，通用串行总线)、PCIe(Peripheral Component Interconnect Express，高速串行计算机扩展总线标准)、以太网等，以进行互联通信。硬件仿真工具从这类外部设备获取相应的信号已进行硬件仿真，这就使得在回归测试阶段仍然需要这类外部设备提供相应的信号，导致了回归测试对外部设备的依赖性。在实际应用中，外部设备资源的数量比较有限，回归测试阶段并不能保证硬件仿真工具在任何时刻都能实时连接至合适的外部设备；而且外部设备也不能实现断点插拔或热插拔，使得硬件仿真工具也不能快速从一外部设备切换都另一外部设备。这些原因不仅加剧了回归测试对外部设备的依赖性，还减低了回归测试的效率。

因此，如何克服复现测试用例所需要的激励时的波形失真问题、在不额外开发软件的前提下进行回归测试、以及避免回归测试对外部设备的依赖成为了亟待解决的问题。

图1示出了根据本申请实施例的一种电子设备100的示意图。如图1所示，电子设备100可以包括：处理器102、存储器104、网络接口106、外围接口 108和总线110。其中，处理器102、存储器104、网络接口106和外围接口108 通过总线110实现彼此之间在回归测试装置内部的通信连接。

处理器102可以是中央处理器(Central Processing Unit，CPU)、图像处理器、神经网络处理器(NPU)、微控制器(MCU)、可编程逻辑器件、数字信号处理器(DSP)、应用专用集成电路(Application Specific Integrated Circuit， ASIC)、或者一个或多个集成电路。处理器102可以用于执行与本申请描述的技术相关的功能。在一些实施例中，处理器102还可以包括集成为单一逻辑组件的多个处理器。如图1所示，处理器102可以包括多个处理器102a、102b 和102c。

存储器104可以配置为存储数据(例如，指令、TCL对象的列表、计算机代码、对象的属性与属性的值等)。如图1所示，存储器存储的数据可以包括程序指令(例如，用于实现本申请的显示逻辑系统设计的目标模块的方法的程序指令)以及要处理的数据(例如，存储器可以存储在编译过程产生的临时代码、对象的属性与属性的值等)。处理器102也可以访问存储器存储的程序指令和数据，并且执行程序指令以对要处理的数据进行操作。存储器104可以包括易失性存储装置或非易失性存储装置。在一些实施例中，存储器104可以包括随机访问存储器(RAM)、只读存储器(ROM)、光盘、磁盘、硬盘、固态硬盘(SSD)、闪存、存储棒等。

网络接口106可以配置为经由网络向电子设备100提供与其他外部设备的通信。该网络可以是能够传输和接收数据的任何有线或无线的网络。例如，该网络可以是有线网络、本地无线网络(例如，蓝牙、WiFi、近场通信(NFC) 等)、蜂窝网络、因特网、或上述的组合。可以理解的是，网络的类型不限于上述具体示例。在一些实施例中，网络接口106可以包括任意数量的网络接口控制器(NIC)、射频模块、接收发器、调制解调器、路由器、网关、适配器、蜂窝网络芯片等的任意组合。

外围接口108可以配置为将电子设备100与一个或多个外围装置连接，以实现信息输入及输出。例如，外围装置可以包括键盘、鼠标、触摸板、触摸屏、麦克风、各类传感器等输入设备以及显示器、扬声器、振动器、指示灯等输出设备。

总线110可以被配置为在电子设备100的各个组件(例如处理器102、存储器104、网络接口106和外围接口108)之间传输信息，诸如内部总线(例如，处理器-存储器总线)、外部总线(USB端口、PCI-E总线)等。

需要说明的是，尽管上述回归测试装置架构仅示出了处理器102、存储器 104、网络接口106、外围接口108和总线110，但是在具体实施过程中，该回归测试装置架构还可以包括实现正常运行所必需的其他组件。此外，本领域的技术人员可以理解的是，上述回归测试装置架构中也可以仅包含实现本申请实施例方案所必需的组件，而不必包含图中所示的全部组件。

在本申请实施例中，回归测试系统在逻辑系统设计的回归测试过程中测试逻辑系统设计的多个功能单元，得到回归测试结果。逻辑系统设计的功能单元可以是逻辑系统设计的一个功能模块(例如，通信模块、存储模块、计算模块)。功能单元也可以是一个大功能模块下的小功能模块(例如，计算模块中的通用计算模块、神经网络计算模块等)或者是功能模块的一部分(例如，存储模块的各个地址段等)。简而言之，逻辑系统设计的功能单元的粒度可以根据测试的要求而具体的设置。

图2示出了根据本申请实施例的待测设计的回归测试系统200的示意图。如图2所示，回归测试系统200可以包括硬件仿真装置210、回归测试装置220 和外部设备230。硬件仿真环境可以包括编译器、硬件仿真工具、外部设备等。硬件仿真环境的任何改变(例如，编译器参数的改变)都可能引起硬件仿真结果的改变。

在本申请实施例中，硬件仿真装置210可以实现对第一待测设计241的硬件仿真功能，即在第一硬件仿真环境中运行第一待测设计241得到第一硬件仿真结果。并且如图2所示，硬件仿真装置210可以进一步包括第一编译器211 和第一硬件仿真工具212。

在本申请实施例中，回归测试装置220可以实现对第二待测设计251的硬件仿真，即在第二硬件仿真环境中运行第二待测设计得到第二硬件仿真结果，并与第一硬件仿真结果进行比较，得到回归测试结果。并且如图2所示，回归测试装置220可以进一步包括第二编译器221、第二硬件仿真工具222、第一波形录制器223、第二波形录制器224、第三波形录制器225、波形转换器226、激励回放器227和波形比较器228。其中，第一波形录制器223、第二波形录制器224、第三波形录制器225、波形转换器226、激励回放器227和波形比较器228中的至少一个可以设置于硬件仿真装置210中，与也可以独立设置。

在本申请实施例中，外部设备230可以与硬件仿真装置210连接，以向硬件仿真装置210提供外部接口能力(例如，以太网、外部内存、无线网卡等)。硬件仿真装置210可以与外部设备230进行数据通信，例如从外部设备230获取第一激励243，或将对应于第一激励243的第一响应254输出至外部设备230。

第一编译器211可以将第一待测设计241编译为第一目标代码242。第一硬件仿真工具212可以从外部设备230获取第一激励243，并基于该第一激励 243对第一目标代码242进行仿真得到第一响应244，将该第一响应244输出。例如，第一硬件仿真工具212可以将第一响应244(例如，第一响应波形图) 输出到输出设备上(例如，显示在显示器上)。该输出设备可以是外部设备230，或其他显示设备。

第一波形录制器223可以录制第一激励243的波形，记为第一激励波形 245；第二波形录制器224可以录制第一响应244的波形，记为第一响应波形 246。该第一激励波形245、第一响应波形246可以是WLF(Wave Log File)、 VCD(Value Change Dump)文件、FSDB(Fast Signal DataBase)文件、shm、vpd 等格式。第一激励波形245、第一响应波形246可以存储在存储设备中，例如可以是硬件仿真装置210的存储设备、外部存储设备或回归测试装置220的存储设备(例如图1中的存储器104)中。

波形转换器226可以将第一激励波形245转换为激励文件247。激励文件 247以代码的形式存储于存储设备(例如图1中的存储器104或其他存储设备) 中。

激励回放器227可以基于激励文件247生成第二激励248。由于回归测试是为了验证对于相同的激励第一待测设计和第二待测设计是否有相同的响应，所以第二激励248可以与第一激励243相同，例如二者的波形相同。

第二编译器221可以将第二待测设计251编译为第二目标代码252。第二硬件仿真工具222从激励回放器227获取第二激励248，并基于该第二激励248 对第二目标代码252进行仿真得到第二响应254，将该第二响应254输出。例如，第二硬件仿真工具222可以将第二响应254(例如，第二响应波形图)输出到输出设备上(例如，显示在显示器上)。

第三波形录制器225可以录制第二响应254的波形，记为第二响应波形 255。第二波形录制器224将录制的第一响应波形246以及第三波形录制器225 将录制的第二响应波形255分别输入至波形比较器228，波形比较器228比较该第一响应波形246和第二响应波形255是否一致，得到相应的回归测试结果 260。在一些实施例中，第一波形录制器223、第二波形录制器224以及第三波形录制器225在物理上可以是同一个波形录制器。例如，该同一个波形录制器可以具有多个录制通道，用于录制来自不同信号源的波形。

在回归测试的过程中，待测设计可能发生了修改，例如设计人员对图2中原有的第一待测设计241进行缺陷修复或功能增加，修改为第二待测设计251。即第二待测设计251的源代码相较于第一待测设计241的源代码发生了变化，图2中的第一待测设计与第二待测设计可以不同。此外，验证环境也可能发生了修改，例如验证环境的功能升级或版本变化等。图2中，验证环境的变化可以包括编译器和/或硬件仿真工具的变化，例如，原有的第一编译器211修改后的变为第二编译器221、原有的第一硬件仿真工具212修改后变为第二硬件仿真工具222。本申请实施例，通过将待测设计或验证环境发生修改前后，对于同一激励的响应进行对比，即修改前的第一响应244和修改后的第二响应254 进行对比，以得到回归测试结果。

图3示出了根据本申请实施例的待测设计的回归测试系统300的示意图。如图3所示，回归测试系统300可以包括逻辑模拟装置310和回归测试装置 320。在一些实施例中，逻辑模拟装置310可以是运行逻辑仿真工具312(例如，芯华章科技股份有限公司的GalaxSim仿真工具)的电子设备100。

在本申请实施例中，逻辑模拟装置310可以实现对第一待测设计241的逻辑仿真功能，即在测试平台(Testbench)311中运行第一待测设计241得到逻辑仿真结果。测试平台311为第一待测设计241提供相应的软件测试环境。其中，图3中的第一待测设计241可以是图2中的第一待测设计241。

在本申请实施例中，回归测试装置320可以实现对第二待测设计251的硬件仿真功能，即在第二硬件仿真环境中运行第二待测设计得到第二硬件仿真结果，并与逻辑仿真结果进行比较，得到回归测试结果。并且如图3所示，回归测试装置320可以与图2中的回归测试装220具有相同的结构。

图3中，测试平台311提供逻辑模拟环境，并生成第一激励243。逻辑仿真工具312在该逻辑模拟环境中仿真第一待测设计241，产生对应于第一激励243的第一响应244。第一波形录制器223录制第一激励243的波形，记为第一激励波形245。第一激励波形245也可以是WLF(Wave Log File)、VCD(Value Change Dump)文件、FSDB(Fast Signal DataBase)文件、shm、vpd等格式。第二波形录制器224录制第一响应244的波形，记为第一响应波形246。第一激励波形245、第一响应波形246可以存储在存储设备中，例如可以是逻辑模拟装置310的存储设备、外部存储设备或回归测试装置320的存储设备(例如图1 中的存储器104)中。

波形转换器226可以将第一激励波形245转换为激励文件247。激励文件 247以代码的形式存储于存储设备(例如图1中的存储器104或其他存储设备) 中。

激励回放器227可以基于激励文件247生成第二激励248。在一些实施例中，激励回放器227通信地连接到第二硬件仿真工具222。例如，激励回放器 227可以向第二硬件仿真工具222提供一个物理接口，该物理接口可以是包括诸如USB接口等其他设备，第二硬件仿真工具222从该物理接口获取第四激励248。激励回放器227还可以向第二硬件仿真工具222提供一个逻辑接口，第二硬件仿真工具222可以经由该逻辑接口调用激励回放器227的数据，以获取第二激励248。

第二编译器221可以将第二待测设计251编译为第二目标代码252。第二硬件仿真工具222从激励回放器227获取第二激励248，并基于该第二激励248 对第二目标代码252进行仿真得到第二响应254，将该第二响应254输出。

第三波形录制器225可以录制第二响应254的波形，记为第二响应波形 255。第二波形录制器224将录制的第一响应波形246以及第三波形录制器225 将录制的第二响应波形255分别输入至波形比较器228，波形比较器228比较该第一响应波形246和第二响应波形255是否一致，得到相应的回归测试结果 330。

本申请的实施例还提供了一种待测设计的回归测试方法。图4示出了根据本申请实施例的一种待测设计的回归测试方法400的示意性流程图。该方法 400可由图2所示的回归测试系统200或图3所示的回归测试系统300实施。例如，方法400可以由回归测试系统200中的回归测试装置220或回归测试系统300中的回归测试装置320实施。参照图4所示，该方法400可以包括如下步骤。

在步骤S410，回归测试装置220或320获取第一待测设计(例如图2或图 3中的第一待测设计241)的第一激励(例如图2或图3中的第一激励243)和第一响应(例如图2或图3中的第一响应244)，所述第一响应为在第一验证环境中基于所述第一激励运行所述第一待测设计得到。其中，第一验证环境可以包括硬件仿真环境(如图2中的硬件仿真装置210所提供的硬件仿真环境)或逻辑模拟环境(如图3中的逻辑模拟装置310所提供的测试环境)。

在一些实施例中，图2中，所述第一验证环境包括第一硬件仿真工具(例如图2中的第一硬件仿真工具212)以及与所述第一硬件仿真工具连接的外部设备(例如图2中的外部设备230)，所述第一硬件仿真工具用于仿真所述第一待测设计241，所述第一激励243包括从所述外部设备230向所述第一硬件仿真工具传输的信号。

在一些实施例中，图2中，所述第一验证环境还可以包括第一编译器211。

在一些实施例中，图3中，所述第一验证环境包括逻辑仿真工具312以及测试环境(例如测试平台311所提供的软件仿真环境)，第一激励243由测试环境产生，第一响应244由逻辑仿真工具312仿真第一待测设计241产生。

在步骤S420，激励回放器(例如图2或图3中的激励回放器227)基于所述第一激励(例如图2或图3中的第一激励243)生成第二激励(例如图2或图3中的第二激励248)。

在一些实施例中，图2或图3中，激励回放器227基于所述第一激励243 生成第二激励248还包括：第一波形录制器323记录第一激励243的波形(例如图5中时刻t1-时刻t9的第一激励243的波形)；以及，激励回放器227根据激励文件147生成第二激励248(例如图5中第二激励248)。

波形转换器226将第一激励的波形245转换为激励文件247，例如图5中“01001010”的代码文件。

可见，第一激励243与第二激励248的波形完全相同，上述实施例通过将第一激励243的波形录制、转换并由激励回放器227复现，能够克服ICE模式中无法完全复原原有测试用例的激励以及SA模式需要额外开放软件的问题，采用波形录制、转换和回放实现原有激励的完全复现，复现后的激励波形不失真，不增加额外的开发成本，保证了复现前后的激励的一致性，从而提高了回归测试的精度。

在步骤S430，第二硬件仿真工具(例如图2或图3中的第二硬件仿真工具222)在第二验证环境中基于所述第二激励248对第二待测设计251进行硬件仿真，得到第二响应254；其中，所述第二验证环境与所述第一验证环境不同。

其中，第二验证环境与第一验证环境不同，可以包括第一验证环境和第二验证环境均用于硬件仿真，而其中的编译器和/或硬件仿真工具不同。还可以包括第一验证环境用于进行逻辑模拟，而第二验证环境用于硬件仿真。

在一些实施例中，所述第一验证环境包括第三硬件仿真工具(例如图2中的第一硬件仿真工具212)以及第一编译器(例如图2或图3中的第一编译器 211)，所述第二验证环境包括所述第四硬件仿真工具(例如图2或图3中的第二硬件仿真工具222)以及第二编译器例如图2或图3中的第二编译器221)。其中，所述第三硬件仿真工具与所述第四硬件仿真工具不同，和/或，所述第一编译器与所述第二编译器不同。图2或图3中，在回归测试时，如果仅编译器发生修改，第一编译器211与第二编译器221不同，而第三硬件仿真工具和第四硬件仿真工具可以相同；如果仅硬件仿真工具发生修改，第三硬件仿真工具和第四硬件仿真工具不同，而第一编译器211与第二编译器221可以相同；如果硬件仿真工具和编译器均发生修改，第三硬件仿真工具和第四硬件仿真工具不同且第一编译器211与第二编译器221不同。

在一些实施例中，所述第二验证环境包括第二硬件仿真工具(例如图2或图3中的第二硬件仿真工具222)且不包括外部设备(例如图2中的外部设备 230)。这样，由于第二激励248是在第一激励243的波形上进行复现，无需借助外部设备，使得在回归测试阶段拜托对外部设备的依赖，节省了外部设备资源。同时，还能够实现不同激励之间的快速切换，增加了回归测试的效率。

在一些实施例中，所述第二验证环境包括第五硬件仿真工具(例如图2或图3中的第二硬件仿真工具222)。在一些实施例中，所述第二验证环境进一步包括：用于向所述第五硬件仿真工具提供所述第二激励的激励回放器(例如图 2或图3中的激励回放器227)，所述激励回放器通信地连接到所述第五硬件仿真工具。

在步骤S440，波形比较器228比较所述第二响应(如图2或图3中的第二响应254)和第一响应(如图2或图3中的第一响应244)得到回归测试结果 (如图2或图3中的回归测试结果260)。如图2或图3所示，波形比较器228 进一步比较第二响应254的第二响应波形255和第一响应224的第一响应波形 246是否一致，得到相应的回归测试结果260。

由此，本申请实施例通过将原有激励的波形录制、转换并由激励回放器复现，能够克服ICE模式中无法完全复原原有测试用例的激励以及SA模式需要额外开放软件的问题，采用波形录制、转换和回放实现原有激励的完全复现，复现后的激励波形不失真，不增加额外的开发成本，保证了复现前后的激励的一致性，从而提高了回归测试的精度。同时，无需借助外部设备，使得在回归测试阶段拜托对外部设备的依赖，节省了外部设备资源。同时，还能够实现不同激励之间的快速切换，增加了回归测试的效率。

需要说明的是，上述对本申请的一些实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

基于同一发明构思，与上述任意实施例方法相对应的，本申请还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上任意一实施例所述的待测设计的回归测试的方法。

基于同一发明构思，与上述任意实施例方法相对应的，本申请还提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行如上任一实施例所述的待测设计的回归测试的方法。

本实施例的计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器 (CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。

上述实施例的存储介质存储的计算机指令用于使所述计算机执行如上任一实施例所述的待测设计的回归测试的方法，并且具有相应的方法实施例的有益效果，在此不再赘述。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请的范围(包括权利要求)被限于这些例子；在本申请的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。

另外，为简化说明和讨论，并且为了不会使本申请实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本申请实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本申请实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本申请的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本申请实施例。因此，这些描述应被认为是说明性的而不是限制性的。

尽管已经结合了本申请的具体实施例对本申请进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。

本申请实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (8)

1.一种待测设计的回归测试方法，包括：

获取第一待测设计的第一激励和第一响应，所述第一响应为在第一验证环境中基于所述第一激励运行所述第一待测设计得到；

基于所述第一激励生成第二激励；

在第二验证环境中基于所述第二激励对第二待测设计进行硬件仿真，得到第二响应；其中，所述第二验证环境与所述第一验证环境不同，所述第一验证环境包括第一硬件仿真工具以及与所述第一硬件仿真工具连接的外部设备，所述第二验证环境包括第二硬件仿真工具且不包括所述外部设备；

比较所述第二响应和所述第一响应，得到回归测试结果。

2.根据权利要求1所述的方法，其中，基于所述第一激励生成第二激励还包括：

记录所述第一激励的波形；

将所述第一激励的波形转换为激励文件；以及

根据所述激励文件生成所述第二激励。

3.根据权利要求2所述的方法，其中，所述第一硬件仿真工具用于仿真所述第一待测设计，所述第一激励包括从所述外部设备向所述第一硬件仿真工具传输的信号。

4.根据权利要求2所述的方法，其中，所述第一验证环境包括第三硬件仿真工具以及第一编译器，所述第二验证环境包括第四硬件仿真工具以及第二编译器；

其中，所述第三硬件仿真工具与所述第四硬件仿真工具不同，和/或，所述第一编译器与所述第二编译器不同。

5.根据权利要求2所述的方法，其中，所述第一验证环境包括逻辑模拟工具以及测试环境，所述第一激励由所述测试环境产生，所述第一响应由所述逻辑模拟工具模拟所述第一待测设计产生，所述第二验证环境包括第五硬件仿真工具。

6.根据权利要求5所述的方法，其中，所述第二验证环境进一步包括：用于向所述第五硬件仿真工具提供所述第二激励的激励回放器，所述激励回放器通信地连接到所述第五硬件仿真工具。

7.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如权利要求1至6任意一项所述的方法。

8.一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使计算机执行权利要求1至6任一所述方法。