TW455762B - Integrated circuit having standby control for memory - Google Patents

Description

455762 經濟部中央標準局員工消費合作社印製 A7 B7 先前應用的 本案已於1997年4月70 h盖廟士、▲ , 乃7日向吴國申請專利作成08/835,363 序號。 發明範園 本發明通常係有關於資料處理系統，而更特別是關於在 複數記憶Μ存單元中動態地選取—組記憶體儲存單元， 而當作在一積體電路中的預備記憶體。 發明背景 在現代的積體電路，諸如微控制器、微處理器' 及隨機 存取記憶體（RAM)、積體電路（ICs)典型上提供一個以上的 電源信號（例如，一預備的電源信號及一正常作業的電源 信號等）。一第一電源供應信號是用於正常功能模式1(：作 業（例如VDD)使用，而一第二電源供應信號則當作是預備 模式I C作業（例如VSTBY)的一預備電源供應。在目前的設 計上，積體電路（1C)中的整個記憶體陣列係由預備電源供 應來做為後備支援系統或不是由該預備電源供應系統所支 援。因此，如第一個電源供應信號故障，而記憶體儲存單 元是由第二電源供應信號所支援時，那麼儲存在記憶體儲 存單元中的資料會在電源故障之前予以保留在記憶體儲存 單元中。然而’如果第一電源供應信號故障，而記憶體儲 存單元並未由第二電源供應信號所支援時，那麼在電源故 障之前儲存在記憶體儲存單元的資料會因此消失。當使用 此毫無彈性的系統時，積體電路（1C)的使用者始終是在當 第一電源信號故障時，儲存在記憶體儲存單元中的所有資 -4- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I I I 批衣 __ 1 II 訂— I ! I 線 (請先閔讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消费合作社印製 ^ 455762 Α7 Β7 五、發明説明（ 料不是消失就是會保留。這在系統中毫無彈性，以致於記 憶體的某些部分不是由第二電源供應信號所提供，而記憶 體的其了邵份是由第二電源供應信號所提供。因此，記憶 體支援無法在片斷的可程式的基礙上執行。因此，此無彈 性的系統會影響由該部位所消耗的電力、廣泛應用上的能 力、及積體電路（ic)的彈性。 ， 因此硌有一方法可將一預備電源信號（或低電位信號） 選擇性地耦合至複數記憶體儲存單元或記憶體區塊當中的 儲存單元或記憶體區塊。此所增加的功能是要增強I c 功率官理、選擇性的資料保留管理、及較彈性的功率損失 響應。 圖式之簡單說明 圖1係根據本發明而描述在方塊圖中包括電源開關儲存 單元及記憶體區塊的一資料處理系統。 圖2係根據本發明而描述在一電路圖解中，能用來控制 在圖1中的電源供應的一開關電路。 圖3係根據本發明而描述能用來控制在圖1中電源供應的 另一開關電路》 圖4係根據本發明而描述在一電路圖中，於圖1中所使用 的另一開關電路是在一積體電路中的電壓端子之間做切 換。 圖5係根據本發明而描述在一方塊圖中，能用來整合及 動態控制提供給許多及/或數個隨機存取記憶體區塊的低 功率及正常功率的電源供應電壓，當作隨機存取記憶體存 -5- 本紙張尺度適用中國國家標準（CNs ) Α4規格（210X297公釐） ,—^1Τ-------線 (请先閲讀背西之注意事項再填寫本頁) 45 57 R2 A7 B7 五、發明説明（3 ) 取或軟體執行的一功能。 圖6係根據本發明而描述在一方塊圖中，用來整合及動 態控制低電力及正常電源供應的另一控制器，而此正常電 源供應係提供許多或數個隨機存取記憶體區塊，當作是記 憶體存取或軟體執行的一功能。 圖7係根據本發明而描述在一方塊圖中，用來整合及動 態控制低功率及正常電源供應的另一控制器，而此正常電 源供應係提供許多或數個隨機存取記憶體區塊，當作是記 憶體存取或軟體執行的一功能。 圖8係根據本發明的一具體實施例而描述控制電路的一 流程圖。， 由於簡化清楚地描述，在圖形中所描述的元件並非完全 依比例繪出。例如，某些元件的大小為了能夠清楚地表示 而誇大地繪出。此外*其中適當的參考數字在當中已重 複，表示互相對應或類似的元件。 元件符號說明 ---------神衣------1T------.^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標隼局負工消費合作社印製 10積體電路 20控制電路 11記憶體陣列 22測試控制電路 12CPU 24暫存器 13開關電路 26記憶體區塊 14資料匯流排 28記憶體區塊 16位址匯流排 30 1己憶體區塊 18控制信號 32記憶體區塊 -6- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 455762 經濟部中央標準局員工消費合作社印策 A7 B7 五、發明説明（4 ) 34記憶體區塊 54反相器 36陣列匯流排 56反相器 38電源控制開關 100控制器 40電源控制開關 102位址 42電源控制開關 120控制器 43開關電路 121控制器 45開關電路 126暫存器 47開關電路 128暫存器 50反相器 139暫存器 52反相器 較佳具體實施例之說明 本發明通常包括能在一積體電路（1C)中提供開關，其中 該等開關之許多單獨電壓供應信號其中之一是給開關輸出 用。藉由改變在開關輸出上所提供的電壓，當有一電源故 障發生時，而其它的記憶體儲存單元及/或記憶體區塊未 故障時，不同的記憶體儲存單元及/或記憶體區塊能選擇 性地提供電壓。此外，藉由改變在開關輸出上的電壓，不 同的記憶體儲存單元及記憶體區塊在同時發生期間而能接 收不同的電源供應電壓。例如，每一記憶體儲存單元或記 憶體區塊能單獨地耦合至VDD、一預備電源供應 (VSTBY)、或一低電源供應。這些兩或多個電源供應信號 能選擇性地耦合至在積體電路中的一或更多的記憶體儲存 單元或記憶體區塊，所以個別的記憶體儲存單元或記憶體 本紙掁尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ---------批衣---:----ΪΤ------^ (请先閲讀背面之注意事項再填寫本頁) 455762 經濟部中央標準局員工消費合作社印策 Α7 Β7 五、發明説明（5 ) 區塊能依系統的需要而由不同的電壓供應源來提供電壓。 在此所描述是四種方法當中，能控制將電壓源信號傳送 至記憶體儲存單元’其中一或更多的方法能由在1C中的 每個開關使用。在第一方法中，一測試控制電路係輸出一 控制彳s號’而能夠使一或多個開關能將一預備電壓提供給 一或多個记憶體儲存單元’而取代.一正常功能的vdd電壓 源。在第二方法中，一使用者可存取的暫存器2 4能由一 使用者或軟體窝入，而在VD D故障時，能動態地選擇接收 預備電麼VSTBY(亦即’建立預備記憶體），而當vdd故障 時’選擇將記憶體儲存單元持續耦合至VDD電源供應（亦 即，建立非預備的記憶體）。在第三方法中，能使用所設 計的開關1所以如果一電源供應故障時，該等開關會自動 地選取第二預備或支援的電源供應，而能維持所選定之記 憶體儲存單元的内容，而不管是否主電源故障0在第四行 為上，在積體電路中的智慧型控制電路能監視軟體指令的 執行流程、預先存取及/或記憶體位置資料存取，為了要 選擇性地使一較高電力模式’只能由記憶體儲存單元所存 取（最近的存取或最時常存取），而當這些記憶體儲存單元 不被存取或短時間内不會受到存取時，能選擇性地將記憶 體儲存單元改變為一低電力的資料保留模式作業。藉著經 由一組開關的一或多種方法’而能夠更彈性地提供給使用 者，動態地決定那一記憶體儲存單元或記憶體區塊要當作 預備記憶體，及那些的記憶體儲存單元要當作非預備記憶 體。更清楚地，在這些方法當中的一或多個能用來決定在 -8 - 本紙張尺度適用中國國家糅準（CNS ) Α4規格（2丨0X297公釐） I n I n I .「.ί ί I 11 訂 腺 (請先閱讀背面之泣意事項存填寫本f ) 4557 62 A7 _________B7 五、發明説明（6 ) 電源故障時那一部份的記憶體提供有電壓而保存其記憶 體，及那一部份的記憶體並未提供電壓。這提供進一步的 優點，允沣一使用者能在一系統的功率消耗上做某些控 制，並在一資料處理系統的結構化記憶體功率的分配中能 允許更具彈性。 本發明經由參考圖1 -8而更能了解。 圖1係根據本發明的一具體實施例而描述一積體電路 10。積體電路10包括一中央處理單元（cpu)12、控制電路 2 0、一記憶體陣列1 i、及開關電路1 3，在圖1中，cpu 12可以是任何的中央處理單元，可在任何頻率上執行或處 理指令或任何大小的積體電路資料。然而，由於本發明並 未限制於微控制器或微處理器，而也能用在_ CPU的積體 電路中，諸如SRAM。CPU 12經由一資料匯流排14、位址 匯流排1 6、及控制信號丨8而能與控制電路2 〇通信」控制 電路2 0所使用的中央處理單元〖2能夠雙向通信，以提供 讀及寫存取在圖1中的記憶體陣列u。此外，控制電路2 〇 能控制開關電路2 0，藉以控制電路丨3，其能決定那些電 壓供應端子係耦合至所選定之記憶體儲存單元或記憶體區 塊。 經济部中央標準局員X消費合作社印裝 記憶體陣列1 1包括許多的記憶體區塊2 6 _ 3 4，其十每個 記憶體區塊包括複數揮發性記憶體單元，諸如靜態隨機存 取記憶體（SRAM)單元或動態隨機存取記憶體（DRAM)單 元。記憶體區塊26-34能夠予以配置，所以每一記憶體區 塊能選擇性地接收所有其它記憶體區塊之所選取的一獨立 -9- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公廣} 1 455762 經濟部中央標準局員工消费合作社印製 Λ7 B7 五、發明説明（7 ) 供應電壓’或記憶體區塊2 6 - 3 4能配置成記憶體儲存單元 之某些系統°在此S己憶體储存單元的情況中，每一儲存單 元係包括一或多個記憶體區塊’其中在儲存單元中的所有 記憶體區境是可選擇供應.電壓。清楚地，在圖1中的記憶 體區塊34和32係配置成一單獨的儲存單元，記憶體區塊 3 0是一獨立記憶體區塊，而記憶體區塊2 6和2 8係配置成 第二的i己憶體儲存單元。在圖1中’電源供應信號是在基 於一憶體儲存單元傳導，其中在一儲存單元中的所有記 憶體區塊的電壓是與電源供應電壓相同。大體上，一記憶 體儲存單元是記憶體陣列1 1中的任何部分，其包括一或 多個集合的記憶體區塊，可視為用以電源供應的一整組的 記憶體單元。許多的感測放大器26a-34a係分別地核合至 記憶體區機2 6·- 3 4中的每一個=> 這些感測放大器26a-34a能 從記憶體區塊26-34執行讀取作業，.所以中央處理單元i 2 能存取儲存在記憶體區塊2 6 - 3 4中的資訊。此外，資料也 能經由在圖1所描述的陣列匯流排3 6而能夠窝入記憶體區 塊26-34。大體上，陣列匯流排3 6是雙向匯流排，其能經 由控制電路2 0而在中央處理單元1 2和記憶體陣列1 1之間 做雙向溝通。 開關電路I 3包括許多的電源控制開關。既然圖1的記憶 體陣列1 1係藉由範例而描述在三個分開記憶體儲存單元 中的配置’三個分開的電源控制開關38-42是在圖1中描 述。每個電源控制開關38-42係耦合至許多的電源線，諸 如VDD線、一低電源線、或一預備電壓線。很清楚地，在 -10- 本紙張尺度適用中國圉家標準（CNS > A4規格（210X297公釐] ---------裝---：----訂------線 (請先閱讀背面之注意事項再填寫本頁) 4 5 5 7 6 經濟部中央標準局員工消費合作社印製 A7 B7 i、發明説明（8 ) 圖1中，每一電源控制開關38_42係耦合至VDD電源供應電 壓線及一預備（VSTB Y)電源供應電塵線’其中電愿在vdd 電源供應電塵線上的電壓是大於或等於在預備電源供應電 壓線上的電壓。電源控制開關38_42係選取在圖i中所定義 二個當中每個VDD信號或VSTB Y信號中的一個。VSTBY或 VDD的選取係基於在電源控制開關3 8 _ 4 2中的一特殊設 &十。很清楚地’ VSTB Y或VDD的選取係基於記憶體儲存單 元或區塊已選為備用，如在VDD故障的時候。在圖2-4(稍 後會更詳細地討論）中，具有三個可能的開關電路，其能 用來實現電源控制開關3 8-42中的任何一個如圖2的開關 電路4 3係被選取用在電源控制開關3 8·42中的任何一個 時，在控制電路2 0中的電源控制開關無需使用暫存器 2 4。藉由使用開關電路4 3，耦合至開關電路4 3的記憶體 儲存單元或區塊係選取為非預備的記憶體。很清楚地，如 果一記憶體區塊的VDD信號消失或故障時，開關電路4 3 便無法自動地將記憶體區塊切換至預備電壓VSTBY，以便 在記憶體區塊中保留資料。因此，轉合至開關電路4 3的 記憶體儲存單元是非預備記憶體，其中VDD的損失會造成 在記憶體儲存單元中的資料損失s然而，開關電路4 3能 由測試控制電路2 2所控制，而此測試控制電路2 2是在圖1 的控制電路2 0中。當來自測試控制電路2 2的測試信號輸 出時，開關電路4 3會解镇合來自VDD的記憶體儲存單 元，並將記憶體儲存單元耦合至VSTBY信號而用以測試， 諸如可靠性低的錯誤測試’其狀況是該測試信號是稱為一 -11 - 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐) ---------神衣---1---1T------線 (請先閲讀背面之注意事項再填寫本頁) 455762 經濟部中央榇準局員工消費合作社印製 A7 B7 五、發明説明（9 ) 可靠性低的錯誤測試信號。當電源消失時，記憶體内容在 使用開關電路43時會消失，但同時較少功率會由積體電 路1 0所消耗，由於缺乏記憶體資料的保留性。因此，非 嚴重性的程式和資料資訊可存放在選擇為非預備記憶體的 記憶體》 在另一種形式中，電源控制開關38_4〇的任何一或所有 皆旎經由圖3的選取開關電路4 5而實現。當使.用開關電路 45，暫存器24並未運用來控制開關電路45。相反地’— 旦VDD電源信號降到低於某臨界電壓時，電壓VSTBY會自 動地由開關電路45所選取。例如，如果VDD在三伏特是 額足值，而VDD降到低於大約兩伏特的臨界值時，開關電 路4 5會從VDD切換到VSTB Y。此外’圖丄的測試控制電路 2 2能用來輸出一測試信號，藉以開關電路4 5能強迫從 VDD切換至VSTBY的電壓供應，用以當作先前所討論的測 試作業。 然而在另一具體實施例中’電源控制開關38-42中的任 何一或全部能選取為如同在圖4中的開關電路4 7而予以實 現*隨著開關電路4 7，一使用者能夠程式控制判斷一預 備或低電位是否選取，或一正常功能的VDD電壓是否經由 寫入在圖1中所示之在暫存器24中包括一或更多位元的— 控制值而被選取。此外，當一 VDD電壓降下或滑落至低於 一臨界值，開關電路4 7會自動地選取一 VSTBY電壓》此 外’從在圖1中的測試控制部分2 2的測試信號輸出也能用 來強迫開關電路4 7從VDD電壓供應改變成VSTBY電壓供 -12- 本紙張尺家辟（⑽）Α4ί· ( 21Qx297公趁丨------— _ 壯衣 訂 I 線 f琦先閲讀背面之注意事項再填寫本頁} 經濟部中央標準局員工消費合作社印製 '455762 A7 B7 五、發明説明（1〇 應 在另具s施例中，圖2-4的所有開關電路或某些子 組合能在圖1的冑源控制開關W42中提供。錢設計上， 一使用者能經由硬薇舌！^ &遍 體重置軟奴、或類似的使用而能選 取其開關<4路（圖2 _ 4中的任何_個）的類型是運用在圖 匕的每-記憶體儲存單元。例如，隨著此系統，一使用 者犯在段時間上配置要成為開關電路4 3的電源控制開 關38、成為開關電路45的電源控制開關4〇、及成為開關 電路47的電源控制開_，這是當在另—時間上的積體 電路ίο能配置成電源控制開關38是開關電路45、電源控 制開關40是開關電路47、及電源控制開關42是開關電路 45。換句話說，藉由提供每一電源控制開關38_42的一額 外N通路的開_ ’並允許從園2_4中所選定之開關電路的 N通路是保留在電源控制關38_42中，使用者能有效地程 式控制那潁型的VSTB Y和VDD開關控制電路2 〇能運用 在特殊的圮憶體儲存單元上^基本上，圖i的電路允許動 態使用者所控制的VSTB Y/VDD記憶體控制。如果vstby 是一低於VDD的電壓時，那麼VSTBY可以是一低電源電 壓，而VDD能是一正常的模式功能電壓。重要而要注意的 是，在此的具體貧施例允許超過由電源控制開關3 8_42所 選取的兩電壓β例如’ VSTBY、VDD、及vLPWR(電壓低 功率）能當作輸入而提供給在另一具體實施例中的圖1之電 源控制開關38-42。 經由一可能的具體實施例，假設電源控制開關3 8係使用 13- 本纸張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） ---------裝------*—1T-------0 f請先閱讀背面之注意事項再填寫本頁) 45 57 62 經濟部中央橾準局員工消f合作社印製 A7 B7 五、發明説明（u ) 開關電路4 3形成，假設電源控制開關4 0使用開關電路4 5 形成，而且假設電源控制開關4 2係使用開關電路4 7形 成在這結構上，使用開關電路4 3所形成的電源控制開 關3 8能控制包括記憶體區塊2 6和2 8的記憶體單元《既然 記憶體區塊2 6和2 8係使用開關電路4 3控制，然後當VDD 降低時，開關電路4 3不能夠自動地選取記憶體區塊2 6和 2 8的VSTBY電源。因此，記憶體區塊2 6和2 8已選擇為非 預備的記憶體。然而，測試控制電路2 2能控制電源控制 開關38 ’為了要將記憶體儲存單元26和28置於一 VSTBY 電源模式，以執行測試作業。最後，暫存器2 4無法運用 來控制開關電路4 3，而因此較少使用者記憶體區塊2 6和 2 8的可程式控制軟體能使用開關電路4 3。 根據在這範例中的開關電路4 5而設計的電源控制開關 4 0能控制記憶體區塊3 2和3 4。因此，當電源供應Vdd降 低時，電源控制開關4 0能自動地將記憶體區塊3 2和3 4切 換至VSTBY »此外，當執行測試作業時，測試控制電路 2 2能強迫電源控制開關4 0使用VSTB Y而不使用VDD。最 後，暫存器2 4不能運用在電源控制開關4 〇上，而因此當 電源控制開關4 0根據開關電路4 5而設計時，較少軟體的 可程式控制能用於記憶體區塊3 2和3 4。 電源控制開關4 2是根據開關電路4 7而設計。因此來自 測試控制電路2 2的測試信號輸出能用來強迫電源控制開 關4 2將VSTB Y電壓而不是VDD電壓提供給記憶體區塊 3 0 -此外，暫存器單元2 4能經由一或多個可程式控制的 -14- 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公竣） f請先閔讀背面之注意事項再填寫本頁) -裝. 線 4 5 5 7 6 2 Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明（12 ) 位元而能運用來控制電源控制開關4 2，所以軟體程式控 制或電源重置控制能運用在記憶體區塊3 〇上，其係關於 電壓源在某時間範圍上係連接至記憶體區塊3 〇。此外， 如果VDD降低時，VSTBY會根據開關電路4 7而自動地切 換至記憶體區塊3 〇。 因此’隨著根據開關電路4 3而設計的電源控制開關 3 8、根據開關電路4 5而設計的電源控制開關4 〇、及根據 開關電路4 7所設計的電源控制開關4 2，記憶體區塊2 6和 2 8是非預備的記憶體，記憶體區塊3 4和3 2係設計如同預 備記憶體’而記憶體區槐3 0是軟體可由程式所控制的預 備1己憶體β在另一具體實施例中，如果輕合至VDARR的 記憶體儲存單元是預備記憶體或非預備記憶體，當作業及 /或來自電阻24的一或多個位元能決定出時，暫存器24能 用來強迫連接至VSTB Υ或VDD。 特殊開關電路的討論現根據在圖2-4中所描述而提供。 圖2係描述一簡單而體積小的開關電路43，其能用來實 現在圖1中的一或多個電源控制開關3 8 -42。開關電路4 3包 括四個反相器50 ' 52、54、及56，其是由在圖1中所描 述的V S Τ Β Υ電壓所提供。此外，開關電路4 3包括由在圖 1中所描述VDD信號所提供電源的一反相器5 8。開關電路 43也包括一多工器電路60，其中多工器電路6〇係提供 VSTBY電塵或VDD電壓的一輸出。多工器電路6〇的輸出 係描述成耦合至記憶體陣列（VDARR)，且如在圖1中描述 為VDARR的一電壓供應信號。開關電路4 3也提供一狀態 -15- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I I I 線 {請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消費合作社印製 455762 A7 _______B7 五、發明説明（13 ) 信號，其能與控制電路2〇或中央處理單元12溝通，以指 示中央處理單元12或控制電路20的電壓VDD或ySTB 丫是 要在VDARR上驅動。大體上，開關電路43是2對丨的多工 器，其中當作選擇輸入的測試信號功能，及VSTB γ和 仏號是2對1多工器的兩輸入。藉由啟動或關閉作為來自 測试控制電路2 2輸出的測試信號，vdd或VSTBY中的一 電位係選取作為在圖1中所描述的一特殊記憶體區塊或儲 存單元。 圖3係描述能當作圖1中的一或多個電源控制開關38_42 使用的一交替開關電路45。開關電路45包括一 rc電路 7 〇、一 NAND閘7 2 ' — RC電路84、一反相器74、一反相 器76、一反相器78、一反相器80、一多工器電路82、一 反相器86、一反相器88、及一反相器90。RC電路70是 用來穩定在一吵訊VDD供應電壓信號上的變動。來自囷1 之測試控制電路2 2的輸出VDD信號及測試信號係輸入至 一 NAND閘7 2。另一R C電路8 4係耦合至NAND閘7 2的一 輸出’為了要進一步解轉合來自系統的雜訊。由RC電路 84所過濾的信號是提供給許多的反相器74、76、及80， 其中這些反相器74、76、及80係耦合至VSTBY電壓。反 相器7 8係耦合至VDD電壓，所以當VDD降低時，反相器 7 8會然變為低電位。許多反相器74-80係饋給多工器電路 82。電路70至80及RC電路84係將選擇信號提供給多工 器電路82。多工器電路82的兩輸入是VDD信號及如在圖3 和圖1中所描述VDD信號及VSTBY信號。 -16， 本紙張尺度通用中國國家捸準（CNS ) Α4規格（210X297公釐} 裝！ 1 I I I ί訂i I ί 線 (請先w讀背面之注意事項再填寫本頁) 455762 A7 B7 五、發明説明（14) 為響應適當的選擇信號，VDD或VSTBY中的一電位係提 供如在圖ί中所描述的多工器電路82的VDD陣列（VDARR) 輸出。此外’開關電路4 5提供兩狀態信號。第—狀態信 號（陣列狀態信號）會提供給記憶體陣列1 1，所以記憶體陣 列1 1能決定那一電源供應會提供給記憶體儲存單元^第 一狀號（控制狀態信號）會提供給控制電路2 〇 ,所以控 制電路2 0是在積體電路1 〇中的記憶體電源所構成。由多 工态電路60所提供的第一狀態信號也提供給許多的反相 器74、76、及80，其中這些反相器74、76、及80係耦 合至VSTBY電壓，而它們的輸出是第二狀態信號。開關電 路4 5是設計成當VDD降低時’ VSTB Y會自動地耦合至 VDARR輸出"此外，開關電路4 5係設計成能響應由圖〖的 測試控制電路2 2所提供的測試信號。換句話說，當測試 信號啟動時’ VSTB Y會提供VDARR的輸出，而當測試信 號關閉時’ VDD信號會提供給輸出VDARR。 經濟部中央標隼局員工消费合作社印製 I 浲-- (請先閎讀背面之注意事項再填寫本買) 圖4係描述一開關電路4 7，其類似於在圖3中所描述 的。有關於開關電路4 5已描述和討論的所有功能係類似 於開關電路4 7。然而’開關電路4 7提供的額外功能超過 開關電路4 5所提供的功能。不像開關電路4 5，.開關電路 47能由圖1的暫存器24所控制。藉著將一或更多的二進位 值窝入暫存器2 4，根據開關電路4 7所設計的一或多個開 關能在輸出VDARR上提供給VDD或VSTBY。若要使此智 慧型軟體使用者能程式控制響應，一 Ο R閘9 2會加入開關 電路4 5 ’以形成開關電路4 7，此外，位在暫存器2 4中的 -17- 本紙張尺度通用中國國家標準（CNS > A*規格（21〇χ297公釐） 4 5 5 7 b Α7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明（彳5 ) D型正反器也會如在圖4中所示的而使用。 在這具體實施例中，暫存器2 4係提供能響應在中央處理 早7L 1 2中所要執行的軟體指令，而將一控制信號提供給 開關電路4 7。很清楚地，當由位址匯流排】6所選取而位 在暫存器24中的D型正反器，係接收至少來自在圖1中的 另料匯流排1 4的一輸入，而隨著此輸入，D型正反器會將 一控制信號傳送OR閘9 2。換句話說，由一電腦程式師所 提供的軟體或積體電路10的一使用者能用來程式控制在 暫存器24中的二進位值，為了要控制電壓耦合至積體電 路I 〇中的記憶體儲存單元或區塊。 在一形式中，VSTBY能夠是與VDD相等的一電壓。在這 形式中，/又有實質的電源節省是在VDD和VSTBY之間實 現，而VSTBY只當作一預備的電壓使用，其在當VDD降低 時，可保留記憶體的内容。當在一 VSTB^式時’控制電 路20可任意是否要鎖定記憶體區塊，所以當在 式時，各種不同的記憶體區塊内容會受到保護。在另一形 式中，VSTBY能低於VDD的一電歷。在這形式中，當 VSTBY電壓在ϊ己憶體儲存單元中動作日争，包括sram單元 或DRAM單元的記憶體儲存單元會將邏輯值保留在儲存體 中，而消耗較少的功率。因此，在圖！"斤描述的開關能 用來在記憶體陣列1 1中執行電源管理。 圖5係禅述-控制器100，其能用來選擇性並獨立地將記 憶體區塊26-3 4耦合至VDD或預備（Vstby)電壓供應接 腳。圖5的㈣器⑽會存在圖！的控制電路2〇上。控制器 -18- 本紙張尺度適用中國國家橾準（CNS〉格（210x297公- --------—裝-------1^------線 {請先閱讀背面之注意事項再填寫本頁j 4 5 5 7 6 2 經濟部中央標準局負工消費合作社印製 Α7 Β7 五、發明説明（16) 100會監督由十央處理單元12所產生的位址。這些所產生 的位址’如在圖5中所描的位址1〇2可執行讀/寫及/或運算 碼的拾取》在控制器100背後的作業觀念是由中央處理單 元1 2所產生的位址能由控制器1〇〇監督，藉以只有記憶體 區塊或儲存單元是目前要由中央處理單元12所存取，而 能提升電壓至一高VDD模式，藉以使在圖丨中所有其它的 記憶體單元是在VSTBY或低電源模式。換句話說，當程式 執行流程在中央處理單元i 2中動態地改變時，記憶體儲 存單元或記憶體區塊能選擇性地啟動或關閉Vdd，當作程 式執行流程的功能。藉由記憶體區塊2 6 _ 3 4而能有效地監 督程式執行流程，只有所要使用的記憶體選取部分能被啟 動，藉以所有其它的記憶體部分能處在一低電源模式，以 保存在圖1中的積體電路I 〇的全部電源。 圖5係描述一位址1〇2。位址1〇2的N位元是用來指示/解 碼記憶體陣列1 1之那一區塊或儲存單元係每—特殊記憶 體能讀取或寫入所要存取的。當位址丨〇2的Ν位元由中央 處理單元1 2產生時，它們是由—閂控1〇4或類似的儲存體 裝置所控制。一旦位址1〇2的Ν位元已在閂控1〇4中解課， 閂控1 0 4並不會重新計時來儲存一新的值，直到比較電路 106決定一新的/不同位址1〇2的忖位元已由中央處理單元 12產生’其中這些新的/不同的ν位元並不等於已儲存在 閂控1 04中的Ν位元。因此，比較電路1〇6會將閂控的 一目前的二進位輸出與來自中央處理單元12的—组新的 位址102的Ν位元做比較，而當位址102的新Ν位元不同於 ，19 本紙張尺度適用中關家辟（（：叫44規格（210^297公釐) 一~---—

Iln In — n n HI n ί n In T n n n ϋ It n 0¾-3 备 (請先閱讀背面之注意事項再填寫本頁) 455762 經濟部中央標率扃負工消費合作社印製 A7 B7 五、發明説明（17) 目前儲存在閂控104中的位址102之N位元時，只會問控位 址102的新N位元。儲存在閂控104中的二進位值係輸出至 一解碼器108。如在圖5中的N是4(亦即，四位址位元是用 來解碼儲存單元/記憶體區塊），解碼器108的輸出是由16 種二進位信號所組成。在解碼器1〇8的16輸出或2n輸出 中’只有一輸出會在任何的一時間點上啟動。這些1 6或 2N二進位信號然後會寫至圖1的暫存器24，其中圖5的輸 出110只用來開啟（亦即，提供電壓至VDD)在圖1記憶體陣 列1 1中的記憶體區塊或儲存單元。 當控制器100消耗圖1之積體電路10中的小表面區域，控 制器100不是所有具體實施例的一最佳的解決。例如，如 果中央處理單元1 2以環路方式執行一組1 〇個指令，其中5 個指令存在記憶體區塊3 0，而另外的5個指令存在記憶體 區塊3 2，那麼圖5中的閂控104將會每一此藉著環路而以 每5個記憶體讀取來切換狀態。換句話說，控制器ι〇〇將會 "輾轉”來回地啟動記憶體區塊3 〇及關閉記憶體區塊3 2， 而然後在每個環路中關閉記憶體區塊3 〇時，會關閉記憶 體區塊32。這在彼此記憶體區塊或儲存單元之間的輾轉 在某些的設計上並非是優點^此輾轉尤其是一缺點，這是 當在積體電路1 〇中的電路在結束關閉狀態進入啟動狀態 之前’ VSTBY和VDD在一記憶體區塊切換至VDD的實質上 不同的電壓需求。在其它的情況中，例如，當存取在圖1 之記憶體碼記憶體區塊2 6的資料時，中央處理單元1 2會 執行來自圖1之記憶體碼記憶體區塊3 4的碼。在這情況， -20- 本紙張尺度適用中國國家榡準（CNS ) Α4規格（210-Χ297公釐） (請先閲讀背面之注意事項再填寫本ί .裝· 訂 4 5 5 7 6 2 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（18 ) 控制器100也會在記憶體區塊3 4和記憶體區塊2 6之間輾 轉。若要避免在某些具體實施例中的輾轉時，圖6-7的控 制器要提供。 圖6係描述存在圖1之控制電路2 0中控制器12 1 «控制器 12 1係類似於圖5中的控制器1 〇〇，控制器121的目標是要提 供控制信號’其只有啟動的隨機存取記憶體儲存單元是目 前所要使用，或在最近過去中已使用，以改良功率的消 耗。換句話說，控制器12 1是一特殊的快取記憶體，其能 快速存取於纪憶體區塊26-34，而只啟動具有存取於減少 整個所消耗功率的快取記憶體或先前的一些記憶體區塊/ 儲存單元。一最近所使用過的（LRU)替換運算法則在圖6 的控制器121中已實現。 圖6明確地描述只有三個記憶體儲存單元或記憶體區塊 是經由暫存器126-130而儲存在快取記憶體，其中在一最 佳的設計上，不會有兩個值在暫存器126-130中是相等 的。然而，要注意的是’超過三個或少於三個儲存單元或 區塊係能儲存在快取記憶體中，藉以控制在圖1之系統中 所啟動的記憶體。在圖6中，中央處理單元12提供一連串 的位址。由中央處理單元1 2所提供的位址是閂控在一記 憶體緩衝器122，或直接提供給控制電路丨24，其包括位址 緩衝器124a及多工器電路124c。圖6的控制電路124包括在 一狀態機器及在圖8所描述之作業的複合開關電路 當中央處理早元12最初開始處理位址和資料資訊的時 候，暫存器126-130並沒有內容存在。控制電路124會確認 -21 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公疫） " --- -- n i ---- it n I It .—_i n n T I - n I n {請先閲讀背面之注意Ϋ項再填寫本頁) 4557 62 A7 B7 19 五、發明説明（ 暫存器U6-13〇是空無内容’而因此當明顯位元的前三 組經由位址緩衝器122發生時，會將前圖6中的前三組 .元快速存取至暫存器126-130。在暫存器126_1；3〇已填入有 效的位址位元時，圖8的狀態機器將由控制電路124實現， 結果會在暫存器126-130的内容上造成一LRU替換方法。為 了要描述圖6中的控制電路124,圖8的討論是會有幫助 的〇 在圖6中，假設5個記憶體儲存單元係各別能夠在任何時 間點上啟動》假設這5個記憶體儲存單元係表示儲存單元 1至儲存單元5。要進一步假設由中央處理單元12所存取 的前三個記憶體儲存單元是儲存單元丨_3 ^具有儲存單元^ 的位址位元係儲存在暫存器126，儲存單元2的位元會儲存 在暫存器128，而具有儲存單元3的位址位元會儲存在暫存 器130。在初始化控制器121之後，假設中央處理單元12會 重新存取儲存單元1。既然一最近所使用過的（LRU)運算 法則係使用在圖8的狀態機器中，當在維持其它最近所使 用過的儲存單元2和3時，儲存單元1必須移至暫存器丨26_ 130的頂端。既然在暫存器〗26·丨3〇中的順序是，儲存單元 1是在由暫存器126-130所形成之LRU結構的頂端上，儲存 單元2是在暫存器128,而儲存單元3是在暫存器130,便無 需改變暫存器126-130，由於中央處理單元12會重新存取 儲存單元（亦即，暫存器丨26_ 130已包括記憶體儲存單元的 預先順序）。因此’如圖8所描述，當一新所產生的位址X 等於在暫存器A(暫存器126)中所儲存的值時，並不會在暫 -22- 本紙張尺度適用中國國家標隼（CNS ) A4规格（210X297公釐） ----裝---^--—1T------0 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標华局員工消費合作社印製 4 5 5 7 b' a 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（20 ) 存器126-130中改變。 然而’假設來自中央處理單元I 2的新產生位址X是與於 在暫存器128中所儲存的一些儲存單元2的值相等a既然X 是等於在暫存器128中所儲存的b值相等，所以當在暫存 器120中的值優先移至暫存器128時，圖8的狀態圖係指出 在暫存器128中值會移至暫存器丨26，藉以暫存器13〇的内 容如同在LRU結構中的最低優先權項目的維護β基本上， ΐ產生的位址X等於在暫存器128中的值’在暫存器128的 值會疋目㈤取近所使用的位置，而且必須移至儲列的前 面，藉以其它兩元件放置在接近於儲列的尾端。 假設該最初結構，其中暫存器126係儲存最近所使用的 儲存單元丨，暫存器128係儲存儲存單元2，而暫存器13〇係 儲存未使用的儲存單元3。然後假設儲存單元3是從中央 處理單元12存取，其中儲存單元3已儲存在暫存器13〇。 圖8的流程圖係指出當一新的位址χ等於在暫存器13〇中所 儲存的值c，暫存器130的内容會移至暫存器126(複製到最 近所使用過的位置）’暫存器128的内容會移至暫存器 130，而暫存器126的内容會移至暫存器128。這些暫存器 的内容切換是由位在控制電路124中的多工器電路124(；所 執行。 假設儲存單元i至3係分別儲存在暫存器126，13〇。現要 叙设中央處理單元12存取於儲存單元4。既然儲存單元3 是儲存在儲列的最低優先權位置，所以圖8指出參昭儲存 單元4的新位址X會移至暫存器126，而當作目前最新所使 -23- 本紙張尺度適用中國國家標準（CMS ) Α4規格（210X 297公產） ---------^--—l·--*—1T------線 (請先閱讀背西之注意事項再填寫本瓦) 45 57 e 2 A7 B7 21 五、發明説明（ 用過的項目。在暫存器126中的儲存單元i會移至暫存器 128，而且在儲列/快取記憶體中具有第二優先 未使用的元件現在是儲存單元2，其會從暫存器128移=在 圖6中的暫存器130。先前儲存在暫存器13〇中的儲存單元3 目前會從整個儲列移除，而不再保留於圖6的系統中，而 且不再連接至VDD。因此，當儲存單元4已被存取時，暫 存器126將包括儲存單元4，暫存器128將包括儲存單元1的 位址位元’而暫存器130將包括儲存單元2的位址位元，其 中圖6的控制器12丨只啟動最近所使用的儲存單元1、2、 和4，而儲存單元3和5在作業上是處在一低電源模式。 如目前所要了解’暫存器126-130經由控制電路124而與 狀,4機器貫現’而圖8允許三個最近所使用過的記憶體儲 存單元能由暫存器126-130所識別/儲存。為了要執行在暫 存器126、128、和130之間的移動，如同有關於圖8的先前 描述’圖6的比較器邏輯132能利用來決定來自圖8所使用 的流程。解碼器134-13 8和Ο R邏輯140是用來送出控制信 號給圖1的暫存器24。解碼器134-138中的每一個會產生一 控制信號來指示最近所使用的記憶體儲存單元應予以啟 動。OR邏輯140會與來自解碼器134-13 8的三個啟動信號 做0 R處理，以產生三個啟動值，而然後儲存在暫存器 24。暫存器24然後會使用這三個值來啟動在圖1中的三個 最近所使用過的記憶體儲存單元。未儲存在控制器121中 的所有其它記憶體儲存單元會顯示出，或以預備模式存放 在一低電源。此LRU/快取記憶體替換技術及複合輸入快 -24 - 本紙張尺度適用中國國家標準（CNS ) Α4規格{ 210X297公釐） {請先閲讀背面之注意事項再填寫本頁) Γ 經濟部中央標準局員工消費合作社印装 A7 經濟部中央橾準局員工消費合作社印製 五、發明説明（22 ) 取記憶體可避免先前所討論過的輾轉現像，但是需有較多 的碎表面區域，為了要實現此種目的。 圖7係描述一交替的控制器120。在控制器ι2〇之間 的一主要不同是控制器的控制電路125是以稍微不同於控 制電路124的方式作業。相反是使用無實質形式上的暫存 器及/或多工器電路，一或多個暫時儲存暫存器124d能與 位址緩衝124e同時使用，以序列或並列方式在暫存器126_ 130之間執行内容的正確切換。基本上，圖6和7的控制器 是類似的，並能提供如同先前所討論的在狀態機器作業上 略為改變的相同功能。 圖8係分別描述圖ό和7中的控制電路124及控制電路125 的功能作業。圖8在先前已與圖6詳細地描述，為了簡化 而不在此重新描述。 如此，明顯可看出根據本發明而已提供一電路及線路 圖，其明顯地減少或消除在半導體裝置中不必要的交叉電 流。雖然本發明已參照該特定之具體實施例來描述及解 說，但並無意將本發明局限在這些所解說的具體實施例 中。熟讀此藝者將能認知而加以修改和變化，而不會違背 本發明的精神和範圍。因此，本發明意在涵蓋包括所附加 之申請專利範圍中的所有變化和修改。 -25- 本紙張尺度適用中國國家標準（CNS ) M規格（2丨OX 297公釐） (請先閲請背&之注意事項再填寫本頁) •裝· 訂

Claims (1)

1. 5 5 4 2 6

   ABCD 經濟部中央標隼局員工消費合作社印裝 六、申請專利範圍 1- 一種具有記憶體備用控制之積體電路，包栝： 一第一複數記憶體區塊（26、28、30、32、34); 一第~電源線； 一第二電源線； 控制電路（20); 一第一電源控制開關（3 8、4 0、4 2 )，其具有耦合至 該等複數記憶體區塊的一輸出端子，及斜合至該第一 電源線的一第一輸入端子，及搞合至該第二電源線的 一第二輸入端子，及搞合至該控制電路的一第三輸入 端予； 一第二複數記憶體區塊（26、28、30、32、34);及 一第二電源控制開關（3 8、4 0、4 2 ),其具有耦合至 該第一複數記憶體區塊的一輸出端子，及棘合至該第 一電源線的一第一輸入端子’及轉合至該第二電源線 的一第二輸入端子’及轉合至該控制電路的一第三輸 入端子《 2.—種具有記憶體備用控制之積體電路，包括： 複數記憶體區塊（26、28、30、32、34); 一第一電源線； 一第二電源線； 中央處理單元（12); 控制電路（20)，用以產生耦合至中央處理單元的一控 制信號；及 • * 一電源控制開關（38、40、42)，其具有耦合至複數 裝 打 線 {請先聞讀背面之注意事項再填寫本頁) -26-

   4 557 62 D8 六、申請專利範圍 記憶體區塊的一輸入端子，及耦合至該第一電源線的 一第一輸入端子，及镇合至該第二電源線的一第二輸 入端子，及耦合至該控制電路的一第三輸入端子，其 中該電源控制開關係用以將複數記憶體區塊隨著該控 制信號而電氣性耦合至該第一電源線及該第二電源線 中的任一個。 3. —種具有記憶體備用控制之積體電路，包括： 一第一複數記憶體區塊（26、28、30、32、34); 一第一電源線； 一第二電源線； 一中央處理單元（12); 控制電路（20)，其係耦合至該中央處理單元； 一第一電源控制開關（3 8、4 0、4 2 )，其具有耦合至 第一複數記憶體區塊的一輸出端子，及耦合至該第一 電源線的一第一輸入端子，及耦合至該第二電源線的 一第二輸入端子，及耦合至該控制電路的一第三輸入 端子； 一第二複數記憶體區塊（26 ' 28、30、32、34);及 一第二電源控制開關（3 8、4 0、4 2 )，其具有耦合至 第二複數記憶體區塊的一輸出端子，及耦合至該第一 電源線的一第一輸入端子，及耦合至該第二電源線的 一第二輸入端子，及耦合至該控制電路的一第三輸入 端子a 4. 一種具有記憶體備用控制之積體電路，包括： -27- 本紙張尺度適用t國國家標準·（ CNS ) A4規格（2!0X297公釐） 裝 訂 線 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 4557 6 2 ll _ DS 六、申請專利範圍 複數記憶體區塊（26、28、30、32、34); 一第一電源線； 一第二電源線； 用以產生一控制信號的控制電路（20);及 一裝置’用以將複數記憶體區塊（38、40、42)隨著 所接收的控制信號而電氣性地鎮合至第一電源線及第 二電源線其中之一。 5. —種具有記憶體備用控制之積體電路，包括： 複數記憶體區塊（26、28、30、32、34); 一第一電源線； 一第二電源線； 一中央處理單元（12); 一裝置，用以將複數記憶體區塊（38、40、42)電氣 性地耦合至第一電源線及第二電源線其中之一；及 控制電路（20)，耦合至該中央處理單元及耦合至該裝 置的控制電路，用以電氣性地耦合複數記憶體區塊。 -28- 本紙張尺度逋用中國國家揉準（CNS ) A4規格（210X297公釐）