JPH03262019A - 電子機器 - Google Patents

電子機器

Info

Publication number
JPH03262019A
JPH03262019A JP2059852A JP5985290A JPH03262019A JP H03262019 A JPH03262019 A JP H03262019A JP 2059852 A JP2059852 A JP 2059852A JP 5985290 A JP5985290 A JP 5985290A JP H03262019 A JPH03262019 A JP H03262019A
Authority
JP
Japan
Prior art keywords
memory card
time
power supply
main body
storage area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2059852A
Other languages
English (en)
Inventor
Hidetaka Suzuki
鈴木 英孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2059852A priority Critical patent/JPH03262019A/ja
Priority to US07/664,226 priority patent/US5343436A/en
Publication of JPH03262019A publication Critical patent/JPH03262019A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141Battery and back-up supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Stand-By Power Supply Arrangements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電子機器、特に外部記憶装置として着脱自在な
メモリカードを用いるとともに、メモリカードの装着期
間では装置本体からメモリカードに電源供給を行ない、
メモリカードを取り外した場合メモリカード内のバック
アップ電源素子によリメモリカードの記憶素子の記憶内
容がバックアップされる電子機器に関するものである。
[従来の技術] 従来より、携帯型の電子機器、特にハンディターミナル
や携帯型のワードプロセッサやパーソナルコンピュータ
として、記憶媒体としてメモリカードを用いる装置が知
られている。
従来の携帯型端末装置でメモリカードを使用する場合、
メモリカードが携帯型端末装置に装着されていない時は
メモリカードに内蔵されたリチウム電池によってメモリ
上のデータを保持するようになっていた。カードが装着
されている場合は、携帯型端末装置から電源を投入して
リチウム電池が消費されないようになっている。
[発明が解決しようとする課題] しかしながら、上記従来例においてはメモリカード上の
データを消失させないために、メモリカードの容量に対
応してリチウム電池の交換期間が設定されている。この
期間はだいたい半年単位、または1年単位で設定されて
いるため、次のような欠点が生じる。
(1)携帯型端末装置から電源が投入されることを想定
してリチウム電池交換期間を設定すると、例外的に装着
時間が短かった場合、交換期間が半年以上と長期である
とリチウム電圧低下によるデータの消失をまねく恐れが
ある。
(2)逆に装着時間が充分にあってリチウム電池の消費
が少ない場合はこれを検知する手段がないため、あらか
じめ定められた交換時期が近づくと電池交換の手間が面
倒である。
装着時間による実質のリチウム電池交換期間のズレは、
−日に1〜3時間とすれば電池交換期間に対して8〜2
5%の誤差にもなる。
このため、ユーザがメモリカードのリチウム電池の交換
時期を誤ると、重要なデータを消失するという問題があ
る。本発明の課題は上記の問題を解決し、メモリカード
のバックアップ用電源の管理を自動的に行ない、重要な
データの消失を防止することにある。
[課題を解決するための手段] 以上の課題を解決するために、本発明においては、外部
記憶装置として着脱自在なメモリカードを用いるととも
に、メモリカードの装着期間では装置本体からメモリカ
ードに電源供給を行ない、メモリカードを取り外した場
合メモリカード内のバックアップ電源素子によりメモリ
カードの記憶素子の記憶内容がバックアップされる電子
機器において、本体内に現在時刻を計時する手段を設け
るとともに、前記メモリカード内の記憶素子の記憶領域
に、装置本体側からメモリカードに対して行なわれた電
源供給の終了時刻を記憶する第1の記憶領域と、そのメ
モリカード内の前記バックアップ電源素子の残量時間に
関する情報を記憶する第2の記憶領域を設け、メモリカ
ードを用いる場合、装着されたメモリカードの前記第1
の記憶領域に格納された電源供給終了時刻と前記計時手
段により計時された現在時刻の差に対応した計数(j4
記バックアップ電源素子による記憶内容のバックアップ
時間を得て前供給終了時刻とにより前記第2の記憶手段
内の前記残量時間情報を更新する構成を採用した。
[作 用] 以上の構成によれば、メモリカード内の記憶素子に設け
られた装置本体側からメモリカードに対して行なわれた
電源供給の終了時刻を記憶する第1の記憶領域と、その
メモリカード内の前記バックアップ電源素子の残量時間
に関する情報を配憶する第2の記憶領域のそれぞれの記
憶情報、および現在時刻情報を用いて、実際にメモリカ
ード内のバックアップ電源素子の残量情報を更新し、各
メモリカードごとのバックアップ電源素子の残量情報を
個別に、また正確に管理することができる。
[実施例] 以下、図面に示す実施例に基づき、本発明の詳細な説明
する。
第1図に本発明を採用した携帯型の電子機器、例えばハ
ンディターミナルなどの構成を示す。
図において符号lはマイクロプロセッサなどから成るC
PUで、そのバスB(アドレスバスおよびデータバスな
どから成る)には次のような機器の構成部材が接続され
る。
まずROM2はCPU1の制御プログラムを格納するた
めのもので、後述の制御手順もCPUIのプログラムと
してROM2に格納される。RAM3は装置の動作時の
ワークエリア、あるいは後述の制御手順実行のためのワ
ークエリア、入出力のためのバッファなどとして使用さ
れるものである。図示の機器は入力装置11.出力装置
12を有する。これらはキーボードなどの操作手段、L
CDデイスプレィなどの表示手段、通信回線インタフェ
ース、キーボード、プリンタその他種々の周辺機器から
成る。入力装置11、出力装置12はゲートアレイ7を
介してデータバスBに接続される。
機器の電源はバッテリ5およびこのバッテリー5の出力
を安定化する回路などから成る電源回路4から供給され
る。
図示の機器は、外部記憶装置としてメモリカード8を用
いる。メモリカード8はSRAM(スタティックRAM
)を内蔵する。機器にメモリカード8が接続された状態
では、メモリカードのバスは本体のバスBに接続され、
ゲートアレイ6・を介した制御によって本体との間でデ
ータの入出力を行なう。
また本体への接続時には、メモリカード8の電源はゲー
トアレイ6を介して供給される。メモリカード8が本体
から切り離された場合には、SRAM9の内容はメモリ
カード8に内蔵されたリチウム電池10によってバック
アップされる。
なお、CPUI内には、後述の制御を行なうため、現在
時刻を計時するタイマlaが設けられている。タイマl
aはCPUIと別体の素子で構成してもよいのはいうま
でもない。
第2図に第1図のメモリカード8のSRAM9の記憶フ
ォーマットを示す。第2図において、符号13はSRA
M9の配憶領域全体を示すが、この記憶領域は符号14
〜16で示される領域からなる。
符号16は公知のメモリカードの場合と同様のユーザデ
ータ格納のためのデータエリアであるが、本実施例では
、さらに当該メモリカード8のリチウム電池lOの残量
を管理するための領域14.15を設けである。
残量データエリア14は、所定の電池容量に対応した交
換期間(メモリ容量などによっても変化する)に応じて
、カウント数が分単位などで書き込まれる。
電源供給終了時刻データエリア15には、そのメモリカ
ード8を使用中に本体からメモリカード8への電源供給
を停止した時の時刻(以下電源供給終了時刻)が書き込
まれる。
したがって、後述のように、メモリカード8がセットさ
れた場合、CPUIは電源供給終了時刻データエリア1
5の内容と、CPUI内のタイマ1aが示す現在時刻の
差(以下バックアップ時間という)から、最後にそのカ
ードがアクセスされてから、どれだけの時間、リチウム
電池lOによるSRAM9のバックアップが行なわれた
かを知ることができ、この期間を残量データエリア14
の内容から減算すれば、リチウム電池10の消耗状態を
杷握でき、これに基づいて残量警告を行なうことができ
る。
第3図はメモリカードに初めてリチウム電池をセットし
て使用開始する時の処理手順である。図示の手順は、R
OM2内にCPUIの制御プログラムとし飴格納される
ユーザがメモリカード8にリチウム電池10をセットし
、そのメモリカード8を最初に使用する場合には、ステ
ップSlでリチウム電池10の装着が行なわれ、さらに
、ステップS2でメモリカード8が本体に接続される。
ステップS3においては、本体側によるフォーマツティ
ングなどのメモリカード初期化が行なわれるが、この時
メモリカード8内のSRAM9の電池残量エリア14の
初期化(ステップS4)も合わせて行なう。ステップS
4では、メモリカードの容量に対応した交換期間に応じ
て、カウント数が分単位などで書き込まれる。
第4図は、第3図の初期化を経た後の、通常のメモリカ
ード8使用中の処理のフローチャート図である。
ステップS5で、初期化済みのメモリカード8が本体に
装着されると、ステップ86〜S9では、メモリカード
へのアクセスを制御するメモリカードデバイスハンドラ
などのソフトウェアが、メモリカード8のリチウム電池
IOの残量チエツクをSRAM9の残量データエリア1
4の内容に基づいて行なう。
すなわち、ステップS7では残量データエリア14の内
容を取り出し、電源供給終了時刻データエリア15に格
納されているメモリカード8の最後の使用終了時刻と、
タイマlaが示す現在時刻の差を残量データエリア14
番こよるそのカードのメモリカード8のバックアップ時
間として算出し、このバックアップ時間を残量データエ
リア14内の残量データから減算して、その結果を残量
データエリア14内に残す。
もし、ステップS8で、ステップS7で求められた残量
値が規定値以下の場合には、ステップS9で所定量以下
になるとその旨をユーザに通知する。
ステップSIOでは、メモリカード8を用いた通常のデ
ータ処理が行なわれ、ユーザから処理終了命令(ないし
メモリカード8の使用中止命令など)が人力されると、
ステップSllに移行し、その際のタイマlaの計時時
刻をメモリカード8のSRAM9の電源供給終了時刻デ
ータエリア15に電源供給終了時刻として書き込む。
ステップS12では、ゲートアレイ6を介したメモリカ
ード8への電源供給を停止する。
ステップ313では、メモリカード8が本体から取り外
される。
第5図は、上記ステップSll以降の終了処理を行なわ
ずにユーザが突然メモリカードを取り外した場合の処理
を示している。
ユーザが突然メモリカードを取り外すと、ステップS1
4では、メモリカード8のコネクタ端子や、メモリカー
ド8の有無を検出するセンサなどの状態が変化すること
により割込などの手法でCPU1がこれを検出し、ステ
ップS15以降の処理を行なう。
なお、ステップ514の取り外し検出から、実際にメモ
リカード8と本体内部回路の接続が遮断されるまで、後
述の処理が行なえるだけの遅延時間が確保されているも
のとする。たとえば、上記センサが動作し始めてから、
しばらくメモリカード8のコネクタ端子が本体側のコネ
クタ端子に接触するように構成する、あるいはメモリカ
ード装着部分に蓋やカバーをつけ、ハードウェア割込な
どでこれら蓋やカバーの開放を検出するようにすること
により、遅延時間を確保できる。
ステップS15では、処理状況に応じてステップ516
、S17.51Bの各処理を行なわせるべく制御状態を
設定変更する。ステップS16では、メモリカード8の
SRAMe内に転送中のデータのりカバリ−を、ステッ
プ517では、すでに格納されたSRAM9内のデータ
のエラー検出などの論理的なチエツクと切離しを行なう
ステップS18では、第4図のステップS12における
のと同様に、電源供給終了時刻の記録を行なう。
以上の実施例によれば、メモリカード8を用いる装置に
おいて、メモリカード8のSRAM9内にそのSRAM
9をバックアップするリチウム電池lOの残量記憶領域
14と、電源供給終了時刻を記憶するための領域15を
設けることにより、そのメモリカード8のリチウム電池
lOによるバックアップ時間を正確に認識できる。
したがって、メモリカード8ごとにリチウム電池の残量
(ないし交換期間)を高精度に管理し、ユーザに知らせ
ることができる。
さらに、残量の精度を高くすることによって、リチウム
電池を無駄に廃棄することがなくなるので、経済性を高
めることができる。
また、副次的な効果としては、本体側からメモリカード
8への電源供給の多い使用形態の場合、リチウム電池交
換の頻度が減少し、作業効率を向上できることが挙げら
れる。
一方、第5図のように、メモリカード8の着脱に応じて
、適当な回復処理と、電源供給終了時刻の言己録処理を
行なうことにより、たとえばメモリカード8装着と同時
に本体側から電源供給がなされるような、つまりメモリ
カードに対して常時アクセスするような使用形態の場合
、メモリカードリーダライタの蓋の開閉でそれぞれ割込
を発生させ、リチウム電池の残量カウント、本体からの
電源投入および終了時刻をそれぞれ確認することができ
る。
[発明の効果1 以上から明らかなように、本発明によれば、外部記憶装
置として着脱自在なメモリカードを用いるとともに、メ
モリカードの装着期間では装置本体からメモリカード1
二電源供給を行ない、メモリカードを取り外した場合メ
モリカード内のバックアップ電源素子基こよりメモリカ
ードの記憶素子の記憶内容がバックアップされる電子機
器において、本体内に現在時刻を計時する手段を設ける
とともに、前記メモリカード内の配憶素子の記憶領域に
、装置本体側からメモリカードに対して行なわれた電源
供給の終了時刻を言己憶する第1の記憶領域と、そのメ
モリカード内の前記バックアップ電源素子の残量時間に
関する情報を記憶する第2の記憶領域を設け、メモリカ
ードを用いる場合、装着されたメモリカードの前記第1
の記憶領域にバックアップ電源素子による記憶内容のバ
ックアップ時間を得て前供給終了時刻とにより前記第2
の記憶手段内の前記残量時間情報を更新する構成を採用
しているので、メモリカード内の記憶素子に設けられた
装置本体側からメモリカードに対して行なわれた電源供
給の終了時刻を記憶する第1の記憶領域と、そのメモリ
カード内の前記バックアップ電源素子の残量時間に関す
る情報を記憶する第2の記憶領域のそれぞれの記憶情報
、および現在時刻情報を用いて、実際にメモリカード内
のバックアップ電源素子の残量情報を更新し、各メモリ
カードごとのバックアップ電源素子の残量情報を個別に
、また正確に管理することができ、メモリカード内の記
憶素子のデータ消失を未然に防止でき、また、適切な残
量!告を行なうことにより資源を有効に利用できるとい
う優れた効果がある。
【図面の簡単な説明】
第1図は本発明を採用した電子機器の構成を示すブロッ
ク図、第2図は第1図の装置におけるメモリカード内の
残量データエリアのメモリ空間を示す説明図、第3図、
第4図および第5図は第1図の装置に右ける各種処理手
順をそれぞれ示した処理のフローチャート図である。 ■−・CP U     2−ROM 3−RA M     4・・−電源回路5−・バッテ
リー  6・・−ゲートアレイ7−・ゲートアレイ 8
−・−メモリカード9−・SRAM    10− リ
チウム電池11−m−人力装置   12−・・出力装
置14−残量データエリア 15−電源供給終了時刻データエリア 16−ユーザデータエリア 第1図 第4図 ヌ七すクート°の占【・漫1−宣を、↑、しV、シLg
@rfJ第2図 hljA(tePrqmg午□+#/1)o7ケーーと
σつ第3図 メモリn−ド8v1噺のが埋0フ0−ケダートー第5図

Claims (1)

  1. 【特許請求の範囲】 1)外部記憶装置として着脱自在なメモリカードを用い
    るとともに、メモリカードの装着期間では装置本体から
    メモリカードに電源供給を行ない、メモリカードを取り
    外した場合メモリカード内のバックアップ電源素子によ
    りメモリカードの記憶素子の記憶内容がバックアップさ
    れる電子機器において、 本体内に現在時刻を計時する手段を設けるとともに、 前記メモリカード内の記憶素子の記憶領域に、装置本体
    側からメモリカードに対して行なわれた電源供給の終了
    時刻を記憶する第1の記憶領域と、 そのメモリカード内の前記バックアップ電源素子の残量
    時間に関する情報を記憶する第2の記憶領域を設け、 メモリカードを用いる場合、装着されたメモリカードの
    前記第1の記憶領域に格納された電源供給終了時刻と前
    記計時手段により計時された現在時刻の差に対応した計
    数値から前記バックアップ電源素子による記憶内容のバ
    ックアップ時間を得て前記残量時間情報から減算するこ
    とにより前記第2の記憶手段内の前記残量時間情報を更
    新することを特徴とする電子機器。 2)更新された前記第2の記憶手段内の前記残量時間情
    報が所定値を割った場合にユーザに前記バックアップ電
    源素子の交換を促す警告を発生する手段を設けたことを
    特徴とする請求項第4項に記載の電子機器。
JP2059852A 1990-03-13 1990-03-13 電子機器 Pending JPH03262019A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2059852A JPH03262019A (ja) 1990-03-13 1990-03-13 電子機器
US07/664,226 US5343436A (en) 1990-03-13 1991-03-04 Electronic apparatus having backup power source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2059852A JPH03262019A (ja) 1990-03-13 1990-03-13 電子機器

Publications (1)

Publication Number Publication Date
JPH03262019A true JPH03262019A (ja) 1991-11-21

Family

ID=13125140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2059852A Pending JPH03262019A (ja) 1990-03-13 1990-03-13 電子機器

Country Status (2)

Country Link
US (1) US5343436A (ja)
JP (1) JPH03262019A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574857A (en) * 1994-01-31 1996-11-12 Intel Corporation Error detection circuit for power up initialization of a memory array
US5438549A (en) * 1994-02-28 1995-08-01 Intel Corporation Nonvolatile memory with volatile memory buffer and a backup power supply system
JP3597558B2 (ja) * 1994-03-18 2004-12-08 株式会社日立製作所 情報処理装置
JPH0896104A (ja) * 1994-09-27 1996-04-12 Mitsubishi Electric Corp Icカード
US5901103A (en) * 1997-04-07 1999-05-04 Motorola, Inc. Integrated circuit having standby control for memory and method thereof
DE10127466C1 (de) * 2001-06-07 2002-11-28 Ahrens & Birner Company Gmbh Verfahren und Anordnung mit D-RAM und S-RAM zur Sicherstellung der Datenremanenz
US20030070112A1 (en) * 2001-10-08 2003-04-10 Lila York Stored data recovery system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57147728A (en) * 1981-03-10 1982-09-11 Toshiba Corp Electronic computer system
JPS61186612A (ja) * 1985-02-14 1986-08-20 Tatsuo Morimoto ドレインボ−ドの打込方法および打込装置

Also Published As

Publication number Publication date
US5343436A (en) 1994-08-30

Similar Documents

Publication Publication Date Title
US7117107B2 (en) Computerized methods for data loggers
US7472303B1 (en) Information preservation on a portable electronic device
US4814591A (en) Portable medium
EP0526139B1 (en) Operation of a computer during loss and resume of the operating voltage.
EP0421361A2 (en) Personal computer for cutting off power when a lock mechanism of hard disk pack is released
US5339444A (en) Portable computer resetting resume error caused from HDD loaded condition being changed and starting OS
JPH03262019A (ja) 電子機器
JPH076028A (ja) 電子機器
JPS5827257A (ja) 電子式キ−カ−ド
KR910005360B1 (ko) 날짜표시기능을 갖는 전자장치
JP2523960B2 (ja) 文書編集装置
JP3130077B2 (ja) 情報処理装置
JPS62145393A (ja) メモリカ−ド
JP2534526B2 (ja) 携帯型電子計算機
JPH037028A (ja) 電子機器
JPH0210419A (ja) 携帯型電子計算機
JPH02220120A (ja) バッテリアラーム付メモリカード
JPS622334A (ja) 情報書換え方法
JPS62291781A (ja) Icカ−ドのリ−ダ・ライタ
JPH0228856A (ja) コンピュータシステム
JP2816748B2 (ja) 停電補償型タイムレコーダ
JPH0495187A (ja) Icカード
JPS61195479A (ja) Icカ−ド
JPH04119490A (ja) Icカードとこれを用いたicカード駆動装置
JPS63251877A (ja) 記憶媒体による期限管理方式