JP2002337402A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 装置の使用関連情報を記憶する不揮発メモリ
のデータ更新のためにＣＰＵを占有する期間を少なく
し、メイン制御部のＣＰＵの負担を軽減することによっ
て、システム全体のパフォーマンスを低下させない。 【解決手段】 使用関連情報の格納用として使用する不
揮発性メモリ５１５へのアクセスをＣＰＵ５１１とは非
同期で可能とするように、不揮発性メモリ５１５をＡＳ
ＩＣ５１６で生成される不揮発性メモリ専用制御信号を
通じてＣＰＵ５１１と接続する。ＡＳＩＣに設けたデー
タメモリ５１７との間で電源ＯＮ後の不揮発性メモリの
内容のコピーおよび定期的な不揮発性メモリのデータ更
新が実行され、ＣＰＵから不揮発性メモリに直接制御出
力が行われることはない。不揮発性メモリ５１５のデー
タ更新はタイマー５１４で管理される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プリンタ、複写
機、ファクシミリ等の画像形成装置に関し、より詳細に
は、装置を保守・管理するために装置の使用関連情報
（使用履歴等を含む装置の使用に関する情報）を記憶す
る不揮発性記憶手段へのアクセス制御を本体のメイン制
御部のＣＰＵの負担を軽減する方法により行い、システ
ムの高パフォーマンス化を図るようにした画像形成装置
に関する。

【０００２】

【従来の技術】デジタル複写機等の画像形成装置におい
て、近年、例えば、下記a)〜c)に示すような高付加価値
機能を装置に装備することが提案され、具体化されつつ
ある。 a) 使用枚数等の使用履歴データを不揮発性メモリに記
憶し、使用履歴データに応じて画像形成プロセス制御の
パラメータを変えて、長期的に安定した画像を得られる
ようにすること。 b) 紙詰まりや自己診断エラー結果等の障害に関わる履
歴データを不揮発性メモリに記憶し、障害に関わる履歴
データに応じて適切なアフターケアを受けられるように
すること。 c) ユーザーや目的業務別に異なる操作手順データを不
揮発性メモリに記憶し、操作手順データに従う動作をさ
せ、動作条件等の設定操作のカスタマイズ化を可能にす
ること。また、上記のような、装置を保守・管理し、装
置の利用性を高めるために不揮発性メモリに記憶され
る、使用履歴、保守・管理上の情報等を含む広く装置の
使用に関係する情報（以下「使用関連情報」と記す）
は、デジタル複写機等の画像形成装置において、画像形
成情報（画像形成条件として装置に設定され、使用する
情報）としても使用される情報であるから、その重要性
が大きなものとなってきており、データ破壊などの不具
合があってはならない。

【０００３】このような用途の不揮発性メモリには、Ｎ
Ｖ（Non-Volatile）ＲＡＭまたはＥＥＰ（Electrically
Erasable and Programmable）ＲＯＭが使用される場合
が多い。ＮＶＲＡＭは、ハードディスク等の磁気メモリ
と比較し、小型且つ安価であり、Ｄ（Dynamic）ＲＡ
Ｍ，Ｓ（Static）ＲＡＭと比較しては、バックアップ用
の電源が不要であるというメリットを有する。ＮＶＲＡ
Ｍは、ＳＲＡＭのセルとＥＥＰＲＯＭのセルが１対１に
対応した記憶セルを有するものであり、ＳＲＡＭのデー
タをＥＥＰＲＯＭにストアする機能と、ＥＥＰＲＯＭの
データをＳＲＡＭにリコールする機能を有する。また、
使い方によっては、ＥＥＰＲＯＭ部の寿命を意識する必
要がない。しかしながら、バリエーションが少なく、Ｅ
ＥＰＲＯＭと比較して高価である場合が多い。これに対
して、ＥＥＰＲＯＭは、バリエーションが多く、比較的
安価である。しかしながら、ＥＥＰＲＯＭのようなデバ
イスは書き換え回数に寿命（数ｋ回〜数百ｋ回）があ
り、ＣＰＵアクセスの度に書き換えを行っていては、装
置に設定されている製品寿命を満足せず、装置の動作を
保証できなくなる恐れがある。このような点に鑑みて、
作業領域をＳＲＡＭ，ＤＲＡＭ等のメモリ上に設け、電
源ＯＮ時にＥＥＰＲＯＭの内容を作業領域を持つメモリ
にコピーし、通常の参照／更新はこのメモリに対して行
い、定期的に作業領域を持つメモリの内容を用いてＥＥ
ＰＲＯＭの内容を更新するという方式が提案されてい
る。このとき、ＥＥＰＲＯＭの更新周期は、ＥＥＰＲＯ
Ｍの書き替え寿命を満足する周期に設定されていること
はいうまでもない。

【０００４】図１２は、この従来方式により動作する制
御部の構成を例示するものである。図１２に示される制
御部は、デジタル複写機におけるメイン制御部である。
図１２に示すように、メイン制御部２１はＣＰＵ２１１
の制御下に、ＣＰＵバスを介して接続されたＲＯＭ２１
２、作業メモリ２１３、タイマ２１４、不揮発性メモリ
２１５を備える。メイン制御部２１のＣＰＵ２１１は、
電源ＯＮ後、ＲＯＭ２１２に格納された制御プログラム
によって、一連の制御動作を行う。不揮発性メモリに係
わるアクセス制御動作の際、作業メモリ２１３はワーク
エリアとして、不揮発性メモリ２１５は、前述の使用関
連情報を含め、重要情報として保存する必要がある各種
の情報の格納用として使用される。なお、タイマ２１４
は定期的に不揮発性メモリ２１５を更新するためのタイ
ミング発生用に設けられている。

【０００５】図１３は、図１２の従来システムにおける
不揮発性メモリに係わる制御動作のフロー例を示す。図
１３を参照すると、先ず電源をＯＮし（Ｓ６１）、その
ときに、不揮発性メモリ２１５のデータを作業メモリ２
１３にコピーする（Ｓ６２）。この後、装置の使用によ
る使用関連情報の変化に応じ、記憶された使用関連情報
を変更する通常の参照／更新（フローに不図示）を、作
業メモリ２１３に対して行う。この時に、不揮発性メモ
リ２１５に対する処理は、行わない。次いで、設定して
おいた所定の書き込み周期をタイマ２１４によってチェ
ックし（Ｓ６３）、タイムアウトが発生する度に、作業
メモリ２１３のデータを不揮発性メモリ２１５にコピー
する（Ｓ６４）。その後、タイマ２１４をリセットし
（Ｓ６５）、フローを終了させる。このとき、タイマ２
１４の周期は任意に設定可能であり、不揮発性メモリ２
１５の書き替え寿命によって設定すれば、装置の製品寿
命に合わせることができる。図１４に、タイマにより設
定する周期で不揮発性メモリの情報を更新する動作を行
う従来方式のＣＰＵバスの使用比率の一例を示す。図１
４に示すように、不揮発性メモリ２１５の更新(10ms：
更新の所要時間)が、タイマ２１４のタイムアウトの周
期(80ms)で定期的にＣＰＵバスを占有することにより、
タスクＡ(50ms):３回、タスクＢ(30ms)：２回の実行に2
40ms要している。

【０００６】

【発明が解決しようとする課題】上述の図１２に示した
制御システムように、作業メモリ２１３と不揮発性メモ
リ（ＥＥＰＲＯＭ）２１５が同じＣＰＵバス上に配置さ
れている場合、図１４に示すように、不揮発性メモリ２
１５の更新時にバスが処理に占有されてしまうことにな
る。不揮発性メモリ２１５に転送する情報量が少ない場
合は問題にならないが、近年の画像形成装置の上記した
ような高機能化に伴い、不揮発性メモリ２１５に保存す
る情報量は増え続けている。その結果、不揮発性メモリ
２１５の更新に時間を要するようになり、システム全体
のパフォーマンス低下を招く恐れがある。本発明は、使
用関連情報の格納用として使用される不揮発性メモリの
更新を定期的に行うために採用した従来方式における上
記したパフォーマンスの低下という問題点に鑑みてなさ
れたもので、その目的は、不揮発性記憶手段に記憶する
使用関連情報の更新を行う場合に、メイン制御部のＣＰ
Ｕの負担を軽減し、更新のためにＣＰＵを占有する期間
をできるだけ少なくすることを可能にする手段を設ける
ことによって、システム全体のパフォーマンスを低下さ
せないようにしたプリンタ、複写機、ファクシミリ等の
画像形成装置を提供することにある。また、上記目的を
遂行するための手段を、簡単な構成で、不揮発性記憶手
段の違い（アクセス速度、アクセス方式）に適応可能と
し、高性能であり、小型で安価な手段により実現するこ
とをさらなる目的とする。

【０００７】

【課題を解決するための手段】請求項１の発明は、画像
データに基づいて作像を行う画像形成部と、ＣＰＵ、揮
発性記憶手段を備えた装置の制御部と、装置の使用関連
情報を記憶する不揮発性記憶手段と、を有する画像形成
装置であり、前記不揮発性記憶手段に対してアドレス，
データ，各種制御信号を前記ＣＰＵの出力とは別の専用
信号として出力し、不揮発性記憶手段に記憶された情報
を前記揮発性記憶手段にコピーし、揮発性記憶手段に記
憶された情報により不揮発性記憶手段に記憶された情報
を更新することを可能にするアクセス制御手段を設けた
ことを特徴とする画像形成装置である。

【０００８】請求項２の発明は、請求項１に記載された
画像形成装置において、可変設定されるタイミングに従
い前記不揮発性記憶手段に記憶された使用関連情報の更
新を定期的に行う手段を前記アクセス制御手段に設けた
ことを特徴とするものである。

【０００９】請求項３の発明は、請求項１又は２に記載
された画像形成装置において、可変設定されるサイクル
に従い不揮発性記憶手段へのアクセスサイクルを変更す
る手段を前記アクセス制御手段に設けたことを特徴とす
るものである。

【００１０】請求項４の発明は、請求項１乃至３のいず
れかに記載された画像形成装置において、設定に従い不
揮発性記憶手段へのアクセス方式をノーマルリード／ラ
イト方式とバーストリード／ライト方式とで切り替える
手段を前記アクセス制御手段に設けたことを特徴とする
ものである。

【００１１】請求項５の発明は、請求項１乃至４のいず
れかに記載された画像形成装置において、前記アクセス
制御手段をＩＣ化するとともに、前記アクセスサイクル
変更手段及び前記アクセス方式切り替え手段の少なくと
も一つを前記ＩＣに内蔵させたことを特徴とするもので
ある。

【００１２】請求項６の発明は、請求項１乃至５のいず
れかに記載された画像形成装置において、前記アクセス
制御手段をＩＣ化するとともに、前記揮発性記憶手段を
前記ＩＣに内蔵したＳＲＡＭとしたことを特徴とするも
のである。

【００１３】請求項７の発明は、請求項１乃至５のいず
れかに記載された画像形成装置において、前記アクセス
制御手段をＩＣ化するとともに、前記揮発性記憶手段を
前記ＩＣに内蔵したＤＲＡＭとしたことを特徴とするも
のである。

【００１４】請求項８の発明は、請求項１乃至７のいず
れかに記載された画像形成装置において、前記不揮発性
記憶手段がＥＥＰＲＯＭであることを特徴とするもので
ある。

【００１５】請求項９の発明は、請求項１乃至７のいず
れかに記載された画像形成装置において、前記不揮発性
記憶手段が強誘電体メモリであることを特徴とするもの
である。

【００１６】

【発明の実施の形態】本発明を添付する図面とともに示
す以下の実施例に基づき説明する。図１は、本発明によ
る画像形成装置の実施例としてのデジタル複写機の構成
を示す概略図である。図１を参照すると、デジタル複写
機１１は、原稿１２の読み取り制御部１１１と、ユーザ
ーインターフェースとして機能する操作部１１２と、電
源１１６と、読み取り制御部１１１，操作部１１２，電
源１１６等の複写機の各部を制御し、読み取り画像デー
タの処理を行うメイン制御部１１３と、メイン制御部１
１３の出力画像データを受け取る書き込み制御部１１４
と、書き込み制御部１１４の出力により作像を行い、コ
ピーを作成する電子写真プロセス部１１５を備える。図
１の装置の動作の概略を画像データの流れに沿い説明す
ると、読み取り制御部１１１によって読み取られ、Ａ／
Ｄ変換・補正等の処理を施された原稿１２の画像データ
はメイン制御部１１３の画像処理部(図示せず)によって
画像形成用のデータへの画像処理が行われた後、書き込
み制御部１１４に送られる。書き込み制御部１１４では
画像処理部より送られてきた画像データに基づいてレー
ザダイオード(図示せず)の点灯制御を行い、レーザ光ビ
ーム書き込みにより電子写真プロセス部１１５の感光体
上に静電潜像を形成する。その後は、既知の電子写真プ
ロセスによってコピー１３が形成される。

【００１７】図２は、図１に示したメイン制御部のハー
ド構成を示す。図２に示すように、メイン制御部５１は
ＣＰＵ５１１の制御下に、ＣＰＵバスを介して接続され
たＲＯＭ５１２、作業メモリ５１３、タイマ５１４、デ
ータメモリ５１７を内蔵したＡＳＩＣ５１６を備える。
ＣＰＵ５１１は、メイン制御部のプロセッサとして、Ｒ
ＯＭ５１２に格納された制御プログラムに従って、読み
取り制御部１１１，操作部１１２，電源１１６を制御す
るために動作するが、それ以外にも装置全体の制御動作
を行う。ＣＰＵ５１１の動作に用いる制御プログラム等
のデータや情報は、ＲＯＭ５１２に格納されるが、ＲＯ
Ｍ５１２以外にも、制御動作に必要な情報、或いは画像
形成動作に伴い生成され、履歴としてその後必要になる
情報（例えば、コピー枚数）、等を使用関連情報として
不揮発性記憶手段としての不揮発性メモリ５１５に記
憶、保存する。従来、かかる使用状況により変化し得る
使用関連情報を記憶する不揮発性メモリは、ＲＯＭ、作
業メモリと同じように、ＣＰＵバスを介して接続され、
直接ＣＰＵの制御下でアクセス（不揮発性メモリの情報
の更新処理等）が行われていたために、制御部のパフォ
ーマンスを低下させていた（上記「従来の技術」の項、
参照）。そこで、本実施例では、不揮発性メモリに記憶
する使用関連情報の更新を行う場合に、メイン制御部の
ＣＰＵの負担を軽減し、更新のためにＣＰＵを占有する
期間をできるだけ少なくすることを可能にする手段を設
けることによって、システム全体のパフォーマンスを低
下させないようにするものである。

【００１８】このために、図２に示すように、不揮発性
メモリ２１５に対し、直接ＣＰＵ５１１によるアクセス
を行わないように、ＡＳＩＣ５１６を設ける。不揮発性
メモリ２１５は、ＡＳＩＣ５１６のアクセス制御手段と
専用の制御信号により交信し得るようにし、ＡＳＩＣ５
１６を介してＣＰＵ５１１による制御動作に対応する。
このときの、ＣＰＵ５１１による制御動作の概略を説明
すると、電源をＯＮした後、ＣＰＵ５１１はＲＯＭ５１
２に格納された制御プログラムによって、一連の制御動
作を行う。その時、作業メモリ５１３をＣＰＵ５１１の
ワークエリアとして使用する。ここでは、ＣＰＵ５１１
とは非同期で不揮発性メモリ５１５へのアクセスを可能
とするように、不揮発性メモリ５１５をＡＳＩＣ５１６
で生成される不揮発性メモリ専用制御信号を通じてＣＰ
Ｕ５１１と接続する。ＡＳＩＣ５１６には、不揮発性メ
モリ５１５専用のデータメモリ５１７が設けられてい
る。電源ＯＮ後の不揮発性メモリ５１５の内容のコピー
および定期的な不揮発性メモリ５１５の更新は、このデ
ータメモリ５１７との間で実行されることになり、不揮
発性メモリ５１５に対して直接行われることはない。不
揮発性メモリ５１５の更新はタイマー５１４で管理さ
れ、所定の期間が経過した度に繰り返し行われる。な
お、タイマ５１４はＡＳＩＣ５１６に内蔵されていても
構わない。

【００１９】図３は、本発明の図２に示した不揮発性メ
モリ２１５のデータ更新処理に係わる制御フローの一例
を示す。図３を参照して、フローを説明すると、先ず電
源をＯＮした（Ｓ３１）後、ＣＰＵ５１１は、ＡＳＩＣ
５１６に対して、不揮発性メモリ５１５のデータをＡＳ
ＩＣ５１６のデータメモリ５１７にコピーするために、
リコールコマンドを発行する（Ｓ３２）。ＡＳＩＣ５１
６は、受信したリコールコマンドを実行、即ち、不揮発
性メモリ５１５のデータをＡＳＩＣ５１６のデータメモ
リ５１７にコピーし（Ｓ３３）、コピーの終了をＣＰＵ
５１１に通知する。この後、図３のフローに示されてい
ないが、ＣＰＵ５１１により制御されるデジタル複写機
１１の動作に伴い行われる各種使用関連情報に対する通
常の参照、更新は、ＡＳＩＣ５１６のデータメモリ５１
７に対して行われることになり、不揮発性メモリ５１５
に対して直接行われない。

【００２０】不揮発性メモリ５１５とＡＳＩＣ５１６の
データメモリ５１７の間の動作は、タイマ５１４によっ
てタイムアウトが発生する度に、データメモリ５１７の
データを不揮発性メモリ５１５にコピーするという動作
を行う。この動作を行うためにタイマ５１４により設定
される周期は任意に設定可能であり、不揮発性メモリ５
１５の書き替え寿命に応じてタイムアウトの時間を定め
れば、装置の製品寿命に合わせることができる。この実
施例では、ＣＰＵ５１１が、データメモリ５１７のデー
タを不揮発性メモリ５１５へコピーするコマンドを発行
するので、図３のフローに示すように、ＣＰＵ５１１の
動作として、書き込みタイマ５１４のタイムアウトをチ
ェックし（Ｓ３４）、タイムアウトを確認して、ＡＳＩ
Ｃ５１６にデータメモリ５１７のデータを不揮発性メモ
リ５１５へコピーするストアコマンドを発行する（Ｓ３
５）。ＡＳＩＣ５１６は、受信したストアコマンドを実
行し、データメモリ５１７のデータを不揮発性メモリ５
１５へコピー（Ｓ３６）、コピーの終了をＣＰＵ５１１
に通知する。ＣＰＵ５１１は、不揮発性メモリ５１５へ
のデータのコピーの終了通知をうけると、次のコピーの
タイミングをセットするために書き込みタイマ５１４の
タイマリセットを行い（Ｓ３７）、このフローを終了さ
せる。

【００２１】このように、電源ＯＮ時の不揮発メモリ５
１５からのコピーおよび定期的な不揮発性メモリ５１５
へのコピーは、ＡＳＩＣ５１６と、不揮発性メモリ５１
５間でＣＰＵバスと非同期で実行されるため、ＣＰＵ５
１１のパフォーマンスを低下させることがない。図４
に、本実施例におけるＣＰＵバスの使用比率の一例、及
び不揮発メモリ５１５との関係を示す。図４に示すよう
に、不揮発性メモリ５１５の更新(10ms)がＣＰＵバスを
占有しないため、タスクＡ(50ms):３回、タスクＢ(30m
s)：２回の実行が210msで終了している。この場合、従
来例（図１４、参照）で同じタスクを実行する時に要す
る時間に対して30ms早く処理が終了していることがわか
る。

【００２２】次に、図２に示したハード構成に用いる構
成要素に係わる実施例を示す。 ここでは、図２の構成におけるＡＳＩＣ５１６に内蔵さ
せたデータメモリ５１７としてＳＲＡＭを採用する。Ｓ
ＲＡＭは、リフレッシュ等の制御が不要であり、かつＡ
ＳＩＣ５１６内部に設けられているために外部との配線
が不要であることから、制御回路の構成の単純化を実現
できる。 また、他の実施例として、ＡＳＩＣ５１６に内蔵させた
データメモリ５１７としてＤＲＡＭを採用する。ＤＲＡ
Ｍは、ＳＲＡＭと比較して同一セル面積で大容量化でき
るため、大容量の不揮発性メモリへの対応が容易とな
り、かつＡＳＩＣ５１６内部に設けられているために外
部との配線が不要であることから、制御回路の構成の単
純化を実現できる。

【００２３】次に、図２に示したＡＳＩＣ５１６に内蔵
させたアクセス制御手段及びアクセスサイクル変更手段
に係わる実施例を示す。本実施例は、可変設定されるサ
イクルに従い不揮発性メモリへのアクセスサイクルを変
更することによって、アクセス速度の異なる不揮発性メ
モリへの対応を容易に実現することを意図したものであ
る。図５は、図２に示したメイン制御部の本実施例に係
わる要部を示す。図５に示すように、ＡＳＩＣ５１６に
は、不揮発性メモリ５１５へのアクセス制御手段として
の制御信号生成部５１９と、アクセスサイクル変更部５
１８を内蔵させ、制御信号生成部５１９、アクセスサイ
クル変更部５１８のいずれもＣＰＵバスを介してＣＰＵ
５１１と接続する。制御信号生成部５１９は、不揮発性
メモリ５１５への専用制御信号として、アドレス、チッ
プセレクト、リード、ライトの各信号を生成し、ＡＳＩ
Ｃ５１６内のデータメモリ５１７と不揮発性メモリ５１
５の間のデータの転送を制御する。また、不揮発性メモ
リ５１５へのアクセスサイクルは、アクセスサイクル変
更部５１８により任意に変更可能である。その設定は、
ＣＰＵ５１１からの指令による。

【００２４】図６及び図７は、アクセスサイクル変更部
５１８により変更し、異なるアクセスサイクルが設定さ
れた場合の動作を、制御信号とデータのタイムチャート
により示す図である。なお、図中に示されている基準ク
ロックは、制御信号生成部５１９（図５、参照）で発生
させた基準クロックである。図６は、不揮発性メモリ５
１５のアクセスサイクルを3cycleとして、即ち制御信号
生成部５１９により基準クロック3cycle分の期間にアク
セスを完了するような各制御信号を生成して、アクセス
する場合で、リード／ライトの両方についてその制御信
号とアクセスされたデータの時間の関係を示している。
また、図７は、同様にアクセスサイクルを4cycleとした
場合である。図６と図７を対比すると分かるように、リ
ード時のリードアクセスタイム、アドレスアクセスタイ
ム、並びにライト時のライトセットアップタイム、アド
レスセットアップタイムのいずれも、3cycleに比べ4cyc
leを長くすることができ、アクセスサイクルの設定サイ
クル数に従いアクセス時間を調整でき、アクセス時間の
遅いデバイスにも容易に対応可能となる。

【００２５】次に、図２に示したＡＳＩＣ５１６に内蔵
させたアクセス制御手段及びアクセス方式をノーマル／
バースト方式とで切り替える手段に係わる実施例を示
す。不揮発性メモリへのアクセスは高速アクセスを考え
ると、バーストリード／ライトが望ましいが、そのよう
なアクセスができないデバイスもある。また、システム
設計途中にスペック、コスト等により設計変更を余儀な
くされる場合も少なくない。そこで、本実施例は、可変
設定されるサイクルに従い不揮発性メモリへのアクセス
方式をノーマルリード／ライト方式とバーストリード／
ライト方式とで切り替え可能とすることによって、両方
式の不揮発性メモリへの対応を容易に実現することを意
図したものである。図８は、図２に示したメイン制御部
の本実施例に係わる要部を示す。図８に示すように、Ａ
ＳＩＣ５１６には、不揮発性メモリ５１５へのアクセス
制御手段としての制御信号生成部５１９と、プリチャー
ジサイクル変更部５２０を内蔵させ、制御信号生成部５
１９、プリチャージサイクル変更部５２０のいずれもＣ
ＰＵバスを介してＣＰＵ５１１と接続する。制御信号生
成部５１９は、上述と同様に不揮発性メモリ５１５への
専用制御信号として、アドレス、チップセレクト、リー
ド、ライトの各信号を生成し、ＡＳＩＣ５１６内のデー
タメモリ５１７と不揮発性メモリ５１５の間のデータの
転送を制御する。また、不揮発性メモリ５１５のアクセ
ス方式がノーマルリードであり、プリチャージが必要で
あるとき、プリチャージサイクルの挿入／非挿入を選択
可能にしたプリチャージサイクル変更部５２０によりプ
リチャージサイクルの挿入を選ぶ。その選択は、ＣＰＵ
５１１からの指令による。

【００２６】図９及び図１０は、プリチャージサイクル
変更部５２０によりプリチャージサイクルの非挿入／挿
入を選択し、バーストリード／ノーマルリードのアクセ
ス方式が設定された場合の動作を、制御信号とデータの
タイムチャートにより示す図である。なお、図中に示さ
れている基準クロックは、制御信号生成部５１９（図
８、参照）で発生させた基準クロックである。図９は、
バーストリード時の不揮発性メモリアクセスサイクルを
示す。図示のように、プリチャージサイクルが非挿入で
あるから、チップセレクト信号をアクティブにしたまま
アドレスのみを変化させることによって、異なるアドレ
スのデータをリードでき、高速アクセスが可能となる。
図１０にノーマルリード時の不揮発性メモリアクセスサ
イクルを示す。図示のように、プリチャージ時間を必要
としており、この例では3cycle分のアクセス期間に対し
て1cycle分のプリチャージ期間を挿入したサイクルによ
り動作させているの。従って、プリチャージ時間の分だ
けデータの読み出しが遅れることになる。

【００２７】上記で、アクセス速度の異なる不揮発性メ
モリへの対応手段と、バーストリード／ノーマルリード
という異なる二つのアクセス方式の不揮発性メモリへの
対応手段を設ける実施例をそれぞれ示した。ところで、
多種の不揮発性メモリに対応して上記のアクセス制御を
実現しようとすると、アクセス速度とアクセス方式への
対応手段を併設することが必要になる。こうした場合に
適用するための実施例を示す。図１１は、図２に示した
メイン制御部の本実施例に係わる要部を示す。図１１に
示すように、ＡＳＩＣ５１６には、不揮発性メモリ５１
５へのアクセス制御手段としての制御信号生成部５１９
と、アクセスサイクル変更部５１８と、プリチャージサ
イクル変更部５２０を内蔵させ、これらの各部をそれぞ
れＣＰＵバスを介してＣＰＵ５１１と接続する。制御信
号生成部５１９は、上述と同様に不揮発性メモリ５１５
への専用制御信号として、アドレス、チップセレクト、
リード、ライトの各信号を生成し、ＡＳＩＣ５１６内の
データメモリ５１７と不揮発性メモリ５１５の間のデー
タの転送を制御する。制御信号生成部５１９、アクセス
サイクル変更部５１８、及びプリチャージサイクル変更
部５２０の動作は、上述したと同様であり、ここでは、
重複する説明はしない。このように、複数種類の異なる
不揮発性メモリ５１５の中から選択した種類のメモリが
用いられる場合に対応可能とするように、それぞれの種
類に対する手段を用意しても、ＩＣ化することにより、
装置の大型化や部品点数の増加を最小限に抑えた形で実
施することができる。

【００２８】次いで、上記した各実施例に示された不揮
発性メモリ５１５に係わる実施例を示す。実施例の一つ
は、不揮発性メモリ５１５としてＥＥＰＲＯＭを少なく
とも一部に採用するものである。ＥＥＰＲＯＭは、バリ
エーションが多く、安価であるため、多くの機種に採用す
ることが可能である。不揮発性メモリ５１５に係わる他
の実施例は、不揮発性メモリ５１５として強誘電体メモ
リを少なくとも一部に採用するものである。強誘電体メ
モリは、ＥＥＰＲＯＭと比較して、書き替え寿命が長く、
容量も大きいという特徴を持つ。この特徴によって、頻繁
に更新することにより発生する可能性が大きくなる電源
断、事故によるデータ更新ミスの低減化が図られ、かつ、
大容量の不揮発性メモリへの対応が可能となる。

【００２９】

【発明の効果】（１） 請求項１の発明に対応する効果 不揮発性記憶手段へのアドレス、データ、各種制御信号
をメイン制御部のＣＰＵの出力とは別の不揮発性記憶手
段に専用の信号とすることによって、不揮発性記憶手段
に記憶された情報（装置の使用関連情報）をメイン制御
部の揮発性記憶手段にコピーし、該揮発性記憶手段に記
憶された情報により不揮発性記憶手段に記憶された情報
を更新するためにＣＰＵを占有する時間を少なくでき、
システム全体のパフォーマンスを向上させることが可能
になる。 （２） 請求項２の発明に対応する効果 上記（１）の効果に加えて、タイマにより可変設定され
るタイミングに従い不揮発性記憶手段に記憶された使用
関連情報の更新を定期的に行うようにしたことにより、
不揮発性記憶手段をマシンの寿命に合わせ、最適な状態
で利用することが可能になる。

【００３０】（３） 請求項３の発明に対応する効果 上記（１）、（２）の効果に加えて、アクセス制御手段
に可変設定されるサイクルに従い不揮発性記憶手段への
アクセスサイクルを変更する手段を設けたことにより、
アクセス速度の異なる不揮発性記憶手段への対応を容易
に実現できる。 （４） 請求項４の発明に対応する効果 上記（１）〜（３）の効果に加えて、設定に従い不揮発
性記憶手段へのアクセス方式をノーマルリード／ライト
方式とバーストリード／ライト方式とで切り替える手段
をアクセス制御手段に設けたことにより、ノーマルリー
ド／ライト方式とバーストリード／ライト方式のいずれ
の方式による不揮発性記憶手段であっても、対応が容易
に実現できる。 （５） 請求項５の発明に対応する効果 上記（１）〜（４）の効果に加えて、アクセス制御手段
をＩＣ化するとともに、アクセスサイクル変更手段及び
前記アクセス方式切り替え手段の少なくとも一つを前記
ＩＣに内蔵させたことにより、多種類の不揮発性記憶手
段に対応可能とするための上記した手段を実装する場
合、装置の大型化や部品点数の増加を最小限に抑えるこ
とが可能になる。

【００３１】（６） 請求項６の発明に対応する効果 上記（１）〜（５）の効果に加えて、アクセス制御手段
をＩＣ化するとともに、このＩＣに内蔵させたメイン制
御部側の揮発性記憶手段をＳＲＡＭとしたことにより、
外部への配線が削減でき、制御回路の構成を単純化する
ことが可能になる。 （７） 請求項７の発明に対応する効果 上記（１）〜（５）の効果に加えて、アクセス制御手段
をＩＣ化するとともに、このＩＣに内蔵させたメイン制
御部側の揮発性記憶手段をＤＲＡＭとしたことにより、
外部への配線が削減でき、大容量の不揮発性記憶手段へ
の対応が容易になる。 （８） 請求項８の発明に対応する効果 上記（１）〜（７）の効果に加えて、不揮発性記憶手段
として、バリエーションが多く、安価であるＥＥＰＲＯ
Ｍを用いることにより、多くの機種に採用することが可
能になる。 （９） 請求項９の発明に対応する効果 上記（１）〜（７）の効果に加えて、不揮発性記憶手段
として、書き替え寿命が長く、容量も大きい強誘電体メ
モリを用い、頻繁にデータ更新を行うようにすることに
より、電源断、事故によるデータ更新ミスを低減させる
ことが可能になる。

【図面の簡単な説明】

【図１】 本発明による画像形成装置の実施例としての
デジタル複写機の構成を示す概略図である。

【図２】 図１に示したメイン制御部のハード構成をよ
り詳細を示す。

【図３】 図２に示した不揮発性メモリのデータ更新処
理に係わる制御フローの一例を示す。

【図４】 図２に示した実施例におけるＣＰＵバスの使
用比率の一例を示す。

【図５】 図２に示したメイン制御部における要部詳細
図を示す。

【図６】 アクセスサイクルに3cycleが設定された場合
の、制御信号とデータの関係を示すタイムチャートであ
る。

【図７】 アクセスサイクルに4cycleが設定された場合
の図６と同様のタイムチャートを示す。

【図８】 図２に示したメイン制御部における要部詳細
図を示す。

【図９】 バーストリードのアクセス方式が設定された
場合の、各制御信号とデータの関係を示すタイムチャー
トである。

【図１０】 ノーマルリードのアクセス方式が設定され
た場合の図９と同様のタイムチャートを示す。

【図１１】 図２に示したメイン制御部における要部詳
細図を示す。

【図１２】 従来方式により動作するデジタル複写機に
おけるメイン制御部の構成を例示するものである。

【図１３】 図１２の従来方式における不揮発性メモリ
に係わる制御動作のフロー例を示す。

【図１４】 図１２に示した従来方式におけるＣＰＵバ
スの使用比率の一例を示す。

【符号の説明】

１１…デジタル複写機、 １１３，２１，５１
…メイン制御部、２１１，５１１…ＣＰＵ、
２１３，５１３…作業メモリ、２１４，５１４…タイ
マ、 ２１５，５１５…不揮発性メモリ、５１
６…ＡＳＩＣ、 ５１７…データメモ
リ、５１８…アクセスサイクル変更部、 ５１９…制御
信号生成部、５２０…プリチャージサイクル変更部。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2C061 AP03 AP04 BB13 HH03 HK19 HN02 HN15 2C087 BB16 BC02 BC07 BD52 5B021 AA01 BB01 CC05 DD03 5C062 AA02 AA05 AB02 AB41 AB43 AB44 AC13 AC55 BA01

Claims (9)

【特許請求の範囲】
1. 【請求項１】 画像データに基づいて作像を行う画像形
   成部と、ＣＰＵ、揮発性記憶手段を備えた装置の制御部
   と、装置の使用関連情報を記憶する不揮発性記憶手段
   と、を有する画像形成装置であり、前記不揮発性記憶手
   段に対してアドレス，データ，各種制御信号を前記ＣＰ
   Ｕの出力とは別の専用信号として出力し、不揮発性記憶
   手段に記憶された情報を前記揮発性記憶手段にコピー
   し、揮発性記憶手段に記憶された情報により不揮発性記
   憶手段に記憶された情報を更新することを可能にするア
   クセス制御手段を設けたことを特徴とする画像形成装
   置。
2. 【請求項２】 請求項１に記載された画像形成装置にお
   いて、可変設定されるタイミングに従い前記不揮発性記
   憶手段に記憶された使用関連情報の更新を定期的に行う
   手段を前記アクセス制御手段に設けたことを特徴とする
   画像形成装置。
3. 【請求項３】 請求項１又は２に記載された画像形成装
   置において、可変設定されるサイクルに従い不揮発性記
   憶手段へのアクセスサイクルを変更する手段を前記アク
   セス制御手段に設けたことを特徴とする画像形成装置。
4. 【請求項４】 請求項１乃至３のいずれかに記載された
   画像形成装置において、設定に従い不揮発性記憶手段へ
   のアクセス方式をノーマルリード／ライト方式とバース
   トリード／ライト方式とで切り替える手段を前記アクセ
   ス制御手段に設けたことを特徴とする画像形成装置。
5. 【請求項５】 請求項１乃至４のいずれかに記載された
   画像形成装置において、前記アクセス制御手段をＩＣ化
   するとともに、前記アクセスサイクル変更手段及び前記
   アクセス方式切り替え手段の少なくとも一つを前記ＩＣ
   に内蔵させたことを特徴とする画像形成装置。
6. 【請求項６】 請求項１乃至５のいずれかに記載された
   画像形成装置において、前記アクセス制御手段をＩＣ化
   するとともに、前記揮発性記憶手段を前記ＩＣに内蔵し
   たＳＲＡＭとしたことを特徴とする画像形成装置。
7. 【請求項７】 請求項１乃至５のいずれかに記載された
   画像形成装置において、前記アクセス制御手段をＩＣ化
   するとともに、前記揮発性記憶手段を前記ＩＣに内蔵し
   たＤＲＡＭとしたことを特徴とする画像形成装置。
8. 【請求項８】 請求項１乃至７のいずれかに記載された
   画像形成装置において、前記不揮発性記憶手段がＥＥＰ
   ＲＯＭであることを特徴とする画像形成装置。
9. 【請求項９】 請求項１乃至７のいずれかに記載された
   画像形成装置において、前記不揮発性記憶手段が強誘電
   体メモリであることを特徴とする画像形成装置。