JP2016535468A - チップ、イメージングカートリッジ、及び、チップと画像形成装置との通信方法 - Google Patents

Abstract

本発明は、チップ、イメージングカートリッジ、及び、チップと画像形成装置との通信方法に関する。チップに隠しデータ及びメインデータが格納されている。本発明に係る通信方法において、チップが画像形成装置からのクロックパルス信号を受信するステップと、チップが、画像形成装置からの読取コマンドを受信し、１つのクロックパルス信号の周期内に、少なくとも１ビットの隠しデータ及び１ビットのメインデータを異なる時間区間でそれぞれデータケーブルに伝送し、画像形成装置が、チップがメインデータを伝送する時間区間で、データケーブル上のデータを収集するステップと、チップが、画像形成装置からの書き込みコマンドを受信し、受信した画像形成装置からのメインデータをメモリに書き込むと共に、メモリにおける隠しデータを更新するステップとを含む。本発明によれば、隠しデータ及びメインデータを同一のデータケーブルに伝送することができ、画像形成装置が、メインデータのみを読み出してもよく、隠しデータの読み出し機能を有する情報読取装置によってチップが隠しデータを伝送するときに隠しデータを読み出してもよい。このように、データの伝送効率を保証できると共に、隠しデータのデータセキュリティーも確保できる。

Description

本発明は、画像形成現像技術に関し、特に、チップ、イメージングカートリッジ、及び、チップと画像形成装置との通信方法に関する。

画像形成技術の発展に伴い、例えば、印刷機器、プリンタ、ファクシミリ、文字処理機器などの画像形成装置が広く様々な分野に利用されている。画像形成装置には、ユーザが変更可能な記録材料を収納するためのイメージングカートリッジ（例えばインクカートリッジ、トナーカートリッジ）が配置されている。通常、イメージングカートリッジ上には、チップが設置されている。チップには、イメージングカートリッジと相関する変更不可データと、プリント過程で生成した変更可能データとが記憶される。変更不可データは、イメージングカートリッジのメーカーコード、生産日付、型番、特性パラメーターなどであってよい。変更可能データは、画像形成頁数、記録材料残量情報、回転ユニット回転数などであってよい。ここで言う回転ユニットとは、感光ドラム、充電ローラー、現像ローラー、フィードローラーなどの画像形成用のコア部品であってよい。画像形成装置とチップとの通信中に、画像形成装置が、チップからデータを読み取り、チップのデータを更新することもできる。

チップを画像形成装置に実装した後、チップの通信インターフェイスと画像形成装置のコンタクトとが電気的に接触して通信回線を形成する。この通信回線は、クロックパルス信号を送信するためのクロックケーブルＣＬＫと、クロックパルス信号の作用でデータを伝達するためのデータケーブルＤＡＴとを含む。データケーブルＤＡＴは、二方向のデータ伝送線であり、画像形成装置のデータをデータケーブルに伝送してチップに送信してもよく、チップのデータをデータケーブルに伝送して画像形成装置に送信してもよい。クロックケーブルＣＬＫは、片方向の信号伝送線である。伝送されるクロックパルス信号は、通常、画像形成装置によって制御され、画像形成装置とチップとの同期機能を果たす。図１に示すように、画像形成装置がチップからデータを読み出す通信プロセスは、以下のとおりである。１番目のクロックパルス信号の立ち上がりエッジのＡ箇所で、チップが第１ビットのデータ１をデータケーブルに伝送（即ち、チップからデータケーブルへハイレベル信号を伝送）し、１番目のクロックパルス信号の立ち下がりエッジのＢ箇所で、画像形成装置がデータケーブル上のデータ１を読み出し、２番目のクロックパルス信号の立ち上がりエッジのＣ箇所で、チップが第２ビットのデータ０をデータケーブルに伝送（即ち、チップからデータケーブルにローレベル信号を伝送）し、２番目のクロックパルス信号の立ち下がりエッジのＤ箇所で、画像形成装置がデータケーブル上のデータ０を読み出す。これと同じように、チップがそれぞれＥ、Ｇ、Ｉ、Ｋ、Ｍ箇所で１ビットのデータをデータケーブルに伝送し、画像形成装置がＦ、Ｈ、Ｊ、Ｌ、Ｎ箇所でデータケーブル上のデータを読み出すことにより、チップがデータ１０１１０１００を画像形成装置に伝送する。画像形成装置のデータをチップに書き込む通信プロセスは、上記と同じ理論で、図１に示されるものであってよい。１番目のクロックパルス信号の立ち上がりエッジのＡ箇所で、画像形成装置が第１ビットのデータ１をデータケーブルに伝送（即ち、画像形成装置からデータケーブルにハイレベル信号を伝送）し、１番目のクロックパルス信号の立ち下がりエッジのＢ箇所で、チップがデータケーブル上のデータ１を読み出し、２番目のクロックパルス信号の立ち上がりエッジのＣ箇所で、画像形成装置が第２ビットのデータ０をデータケーブルに伝送（即ち、画像形成装置からデータケーブルにローレベル信号を伝送）し、２番目のクロックパルス信号の立ち下がりエッジのＤ箇所で、チップがデータケーブル上のデータ０を読み出し、これと同じように、画像形成装置がそれぞれＥ、Ｇ、Ｉ、Ｋ、
Ｍ箇所で１ビットのデータをデータケーブルに伝送し、チップがＦ、Ｈ、Ｊ、Ｌ、Ｎ箇所でデータケーブル上のデータを読み出すことにより、画像形成装置がデータ１０１１０１００をチップに伝送する。

上記通信方法は、簡単で実行しやすいが、現在の人々の益々増えていく要求を満足させるものではない。例えば、ユーザが、チップの偽物防止情報、チップの製造情報などをさらに知りたいことがある。また、チップのベンダー又はメーカーが、チップの動作環境、利用者の誤操作があるか否か、チップの使用状態などをさらに知りたいこともある。チップが故障した場合に、上記情報から故障の原因が分かる。中国特許文献ＣＮ２０１２１０２０９３０３．５には、一種類のチップが開示されている。当該チップに、チップの使用状態に関するパラメーター値が記憶される。当該パラメーター値には、書き込み回数パラメーター値、通常通信パラメーター値、読み出し回数パラメーター値、通信故障回数パラメーター値及び通信外乱回数パラメーター値の中から選択される一種類又は複数種類が含まれている。当該チップは、画像形成装置から送信されてきた読み・書き操作コメントを受信し、又は、チップ上の制御ユニットが通信外乱信号をモニタリングしたときに自動的にチップの使用状態に関するパラメーター値を更新する。ベンダーやメーカーは、チップが故障したときにチップの使用状態に関するパラメーター値を読み出し、チップの使用回数が多くないのに故障が発生したということが分かれば、故障の原因がチップ自体の性能欠陥によるものであると推定でき、逆に、チップの使用回数が多いことが分かれば、故障の原因が恐らくチップの使用寿命であると推定できる。上記チップの使用状態に関するパラメーター値に類似する情報は、隠しデータと総称してもよい。従来のチップに隠しデータが記憶されたとしても、従来の画像形成装置は、通常隠しデータの読み書き操作をサポートしていないため、チップを画像形成装置から取り外して別体の情報読取装置に実装しなければならない。情報読取装置が、画像形成装置と同様のコマンドにより、チップから隠しデータを読み出すことになる。隠しデータの読み書き操作をサポートする画像形成装置があるとしても、図１に示すような伝統的な通信方法において画像形成装置とチップとの通信時に隠しデータ読み出しコマンドを余計に追加して、隠しデータの読み書き操作を行うにすぎない。１つの読み書き操作を追加するごとに、画像形成装置とチップとの通信時間が増えるため、画像形成装置の快速立ち上げ及び快速応答に不利であり、画像形成効率が低下してしまう。

従って、画像形成装置とチップとの間の正常な通信に影響を与えないように隠しデータを出力できる、チップ、当該チップと共に動作する画像形成装置、及び、これらに対応する通信方法が期待されている。

上記問題に鑑みて、本発明は、画像形成装置とチップとの間の正常な通信に影響を与えないように隠しデータを出力できる、チップ、イメージングカートリッジ、及び、チップと画像形成装置との通信方法を提供する。

本発明に係るチップと画像形成装置との通信方法は、
前記チップがクロックケーブルを経由して前記画像形成装置からクロックパルス信号を受信するステップと、
前記チップが、データケーブルを経由して前記画像形成装置からの読取コマンドを受信し、１つの前記クロックパルス信号の周期内に、前記チップ内部のメモリにおける少なくとも１ビットの隠しデータ及び１ビットのメインデータを異なる時間区間でそれぞれ前記データケーブルに伝送し、前記画像形成装置が、前記チップがメインデータを前記データケーブルに伝送する時間区間で、前記データケーブル上のデータを収集するステップと、
前記チップが、前記データケーブルを経由して前記画像形成装置からの書き込みコマンドを受信し、前記画像形成装置が発する前記メインデータを受信し、前記メインデータを前記メモリに書き込むと共に、前記メモリにおける隠しデータを更新するステップとを含む。

本発明の一実施形態によれば、前記通信方法において、前記クロックパルス信号の立ち上がりエッジが来た後、前記チップが少なくとも１ビットの前記隠しデータを前記データケーブルに伝送し、前記クロックパルス信号の立ち下がりエッジが来る前に、前記チップが前記隠しデータの伝送を停止しながら１ビットの前記メインデータを前記データケーブルに伝送し、前記クロックパルス信号の立ち下がりエッジで、前記画像形成装置が前記データケーブル上のデータを収集する。

或いは、前記クロックパルス信号の立ち下がりエッジが来た後、前記チップが少なくとも１ビットの前記隠しデータを前記データケーブルに伝送し、前記クロックパルス信号の立ち上がりエッジが来る前に、前記チップが前記隠しデータの伝送を停止しながら１ビットの前記メインデータをデータケーブルに伝送し、前記クロックパルス信号の立ち上がりエッジで、前記画像形成装置が前記データケーブル上のデータを収集する。

さらに、前記通信方法において、前記画像形成装置はさらに、前記チップが前記隠しデータを前記データケーブル上に伝送する時間区間で、前記データケーブル上のデータを収集してもよい。

前記隠しデータは、チップ偽物防止情報、チップ製造情報、チップ書き込み回数パラメーター値、チップリセット回数パラメーター値、チップ正常通信回数パラメーター値、チップ読取回数パラメーター値、チップ通信故障回数パラメーター値、チップ通信外乱回数パラメーター値及びチップ動作環境パラメーターの中から選択される一種類又は複数種類を含む。

また、前記通信方法において、前記チップは、前記データケーブルを経由して前記画像形成装置からの書き込みコマンドを受信したとき、前記メモリにおける前記隠しデータを更新し、その後、受信した前記画像形成装置からの前記メインデータを前記メモリに書き込んでもよい。

本発明の実施形態において、前記メインデータは、ハイ・ローレベルの形で前記データケーブルに伝送され、前記隠しデータは、ハイ・ローレベル又はハイ・ミドルレベルの形で前記データケーブルに伝送される。前記ミドルレベルの電圧は、前記ハイレベルの電圧より低く、前記ローレベルの電圧より高い。

本発明はさらに、上記の通信方法によって前記画像形成装置とのデータ伝送を行うチップを提供する。

本発明に係るチップは、
前記隠しデータ及び前記メインデータを格納するための前記メモリと、
バスを介して前記画像形成装置に接続され、前記バスにデータを伝送するための制御ユニットとを備え、
前記制御ユニットは、前記チップが、前記バスを介して前記画像形成装置からの前記クロックパルス信号及び読取コマンドを受信し、１つの前記クロックパルス信号の周期内に、前記メモリにおける少なくとも１ビットの前記隠しデータ及び１ビットの前記メインデータを異なる時間区間でそれぞれ前記バスに伝送するように、前記チップを制御し、且つ、前記制御ユニットにタイムカウントモジュールが内蔵されており、前記画像形成装置が
前記バスからデータを収集するとき、前記チップが前記バスに前記メインデータを伝送するように、前記チップを制御する。

本発明はさらに、前記チップが設置されたイメージングカートリッジを提供する。

従来技術と比べ、本発明に係るチップ、イメージングカートリッジ、及び、チップと画像形成装置との通信方法によれば、隠しデータ及びメインデータを同一のデータケーブルに伝送することができ、画像形成装置は、メインデータのみを読み出してもよく、隠しデータの読み出し機能を有する情報読取装置によってチップが隠しデータを伝送するときに隠しデータを読み出してもよく、データの伝送効率を保証できると共に、隠しデータのデータセキュリティーも確保できる。

本発明の目的及びその他のメリットは、本願の明細書、特許請求の範囲及び図面に特別に指摘された構成によって実現・取得できる。

図面は、本発明をさらに理解させるためのものであり、且つ明細書の一部を構成しており、本発明の実施形態と共に本発明の解釈に寄与するものであるが、本発明を限定するものではない。
従来技術における画像形成装置とチップとのデータ伝送方法である。 本発明に係るチップの電子モジュールと画像形成装置の制御器との接続原理のブロック図である。 本発明に係るチップにおけるメモリの記憶構成を示す概略図である。 本発明の一実施形態におけるチップから画像形成装置へのデータ伝送方法を示す概略図である。 本発明の一実施形態におけるチップから他の画像形成装置へのデータ伝送方法を示す概略図である。 本発明の他の一実施形態におけるチップから画像形成装置へのデータ伝送方法を示す概略図である。 図４に示す実施形態において情報読取装置を利用して隠しデータを読み出す方法を示す概略図である。 図４に示す実施形態において情報読取装置を利用して隠しデータ及びメインデータを読み出す方法を示す概略図である。

図２は、本発明に係るチップの電子モジュールと画像形成装置の制御器との接続原理のブロック図である。画像形成装置にバスを経由して複数のイメージングカートリッジのチップの電子モジュール２１、２２、…、２７などと通信を行う制御器１０が設置されている。前記バスは、電源線ＶＣＣ、チップセレクト線ＣＳ、クロックケーブルＣＬＫ及びデータケーブルＤＡＴを含み、画像形成装置からの電源を受電する。画像形成装置との様々な信号の伝送を行えるように、各電子モジュール２１、２２、…、２７はいずれも上記バスと電気的に接続している。各電子モジュール２１、２２、…、２７に、制御ユニット３１及びメモリ３３が設置されている。制御ユニット３１は、画像形成装置の制御器１０からの信号を受信し、受信した信号に基づいて対応する操作を実行させる。例えば、画像形成装置の制御器１０からの読み・書きコマンドに基づき、制御ユニット３１は、メモリ３３におけるデータを読み出して画像形成装置に伝送し、または、画像形成装置からのデータをメモリ３３に書き込む。メモリ３３に、画像形成装置と通信を行うためのメインデータと、メインデータと共に画像形成装置へ出力できる隠しデータとが記憶されている。隠しデータは、チップに格納され更新されるものであり、画像形成装置が書き込んだデータ
ではない。

画像形成装置から読取コマンドを送信したとき、チップは、データケーブルＤＡＴへメインデータ及び隠しデータを送り出す。画像形成装置は、メインデータのみを読み出してもよく、メインデータ及び隠しデータ両方を読み出してもよい。画像形成装置から書き込みコマンドを送信したとき、画像形成装置は、チップへメインデータを送信する。チップは、内部の隠しデータを更新すると共に、受信したメインデータをメモリに格納する。メインデータは、イメージングカートリッジ及び画像形成過程に関する情報である。具体的には、メインデータは、イメージングカートリッジのメーカーコード、生産日付、型番、特性パラメーター、初回実装日付などのイメージングカートリッジに関する変更不可データであってもよいし、画像形成頁数、記録材料残量情報、回転ユニットの回転数などの画像形成過程に関する変更可能データであってもよい。隠しデータは、チップに格納され更新されるものであり、画像形成装置が書き込んだデータではないため、チップ自体に関する情報である。具体的には、隠しデータは、チップ偽物防止情報、チップ製造情報、チップ使用パラメーター、チップ動作環境パラメーターの中から選択される一種類又は複数種類であってよい。具体的には、チップ使用パラメーターは、チップ書き込み回数パラメーター値、チップリセット回数パラメーター値、チップ正常通信回数パラメーター値、チップの読み出された回数パラメーター値、チップ通信故障回数パラメーター値及びチップ通信外乱回数パラメーター値の中から選択される一種類又は複数種類であってよい。勿論、これを基に、メインデータ及び隠しデータをユーザのニーズに合わせて拡大したり変更したりすることができ、チップ及び画像形成装置の機能及び設置も拡大したり変更したりすることができる。例えば、チップは、イメージングカートリッジに設置されてもよく、画像形成装置に設置されてもよい。本発明に開示した趣旨から逸脱しない限り、技術案の実施形態及び細かいところで実施したいずれかの修正または変更は、全て本発明に係る発明の範囲内に含まれる。

図３は、本発明に係るチップのメモリ３２の記憶構成を示す概略図である。メモリ３２は、隠しデータを格納するための第１の記憶ユニット３２１と、メインデータを格納するための第２の記憶ユニット３２２とを含む。例えば、第１の記憶ユニット３２１にチップ書き込み回数パラメーター値が格納されてもよく、第２の記憶ユニット３２２に記録材料余剰情報、インクカートリッジ実装回数、初回実装日付などが格納されてもよい。

チップが画像形成装置からの読取コマンドを受信したとき、チップの制御ユニット３１は、クロックケーブルＣＬＫからのクロックパルス信号を受信すると共に、ビットを単位として第１の記憶ユニット３２１における隠しデータと第２の記憶ユニット３２２におけるメインデータとを交互にデータケーブルＤＡＴに伝送する。伝送頻度としては、１つのクロック周期内に１ビットの隠しデータ及び１ビットのメインデータを伝送する。

チップが画像形成装置からの書き込みコマンドを受信したとき、チップの制御ユニット３１が以下のステップを実行する。

更新ステップ：第１の記憶ユニット３２１における隠しデータを更新する。例えば、第１の記憶ユニット３２１における「書き込み回数パラメーター値」を更新するとき、書き込み回数パラメーター値に１を自動的に加算又は減算する。

書き込みステップ：チップが、データケーブルＤＡＴを経由して画像形成装置からのメインデータを受信すると共に、これを第２の記憶ユニット３２２の対応位置に書き込む。

更新ステップ及び書き込みステップの順序は問わない。本実施形態では、先に更新ステップを実行し、その後書き込みステップを実行することが好ましい。

チップは隠しデータ及びメインデータを送信するが、データ交替の時点は、チップ制御ユニットのタイムカウントモジュール（図示せず）によって制御される。

チップの電子モジュールは、チップのインターフェースユニットによって画像形成装置と通信する。インターフェースユニットは、チップの基板上に設けられた電気接点であってよい。チップが画像形成装置に実装された後、チップの基板上の電気接点と画像形成装置のコンタクトとが電気的に接触し、さらにバスに接続する。勿論、インターフェースユニットは、画像形成装置と無線通信を行うアンテナであってもよく、ここでは限定しない。

以下、チップが画像形成装置へ隠しデータ及びメインデータを交互に送信する方法について詳細に説明する。図４は、本発明の一実施形態におけるチップから画像形成装置へのデータ伝送方法を示す概略図である。メインデータ及び隠しデータは、ハイ・ローレベルの形でデータケーブルＤＡＴに伝送する。ハイレベルは二進数の中の「１」に対応し、ローレベルは二進数の中の「０」に対応する。ここでは、ハイレベルは略３．３Ｖであり、ローレベルは略グランド電圧であるが、これに限定されないことは当然である。

画像形成装置がチップへ読取コマンドを送信したとき、チップがクロックケーブルＣＬＫからのクロックパルス信号を受信すると共に、隠しデータ及びメインデータをビット単位として交互にデータケーブルＤＡＴに伝送する。一般的に、チップに格納されているメインデータのデータ量は、隠しデータのデータ量より遥かに多い。そのため、全ての隠しデータが伝送された後でも、データケーブルＤＡＴによるメインデータの伝送が続けられる。以下、例を挙げながら説明する。チップに格納されている隠しデータを「０１１０１１００」と仮定し、チップへの画像形成装置による書き込みデータの回数を示し、メインデータを「１０１１０１００……」と仮定し、トナー量情報を示す。図４に示すように、チップが画像形成装置からの読取コマンドを受信したとき、１番目のクロックパルス信号の立ち上がりエッジのＡ１箇所で、チップが第１ビットの隠しデータ０をデータケーブルＤＡＴに伝送（即ち、データケーブルＤＡＴにローレベル信号を伝送）し、その後、１番目のクロックパルス信号の立ち下がりエッジが来る前に、チップが第１ビットの隠しデータの伝送を停止すると共に第１ビットのメインデータ１をデータケーブルＤＡＴに伝送（即ち、データケーブルＤＡＴにハイレベル信号を伝送）し、１番目のクロックパルス信号の立ち下がりエッジのＡ２箇所が来たとき、画像形成装置がデータケーブルＤＡＴ上のデータを読み出すことにより第１ビットのメインデータ１を得る。２番目のクロックパルス信号の立ち上がりエッジのＡ３箇所で、チップが第２ビットの隠しデータ１をデータケーブルＤＡＴに伝送（即ち、データケーブルＤＡＴにハイレベル信号を伝送）し、その後、２番目のクロックパルス信号の立ち下がりエッジが来る前に、チップが第２ビットの隠しデータの伝送を停止すると共に第２ビットのメインデータ０をデータケーブルＤＡＴに伝送（即ち、データケーブルＤＡＴにローレベル信号を伝送）し、２番目のクロックパルス信号の立ち下がりエッジのＡ４箇所が来たとき、画像形成装置がデータケーブルＤＡＴ上のデータを読み出すことにより第２ビットのメインデータ０を得る。３番目のクロックパルス信号の立ち上がりエッジのＡ５箇所で、チップが第３ビットの隠しデータ１をデータケーブルＤＡＴに伝送（即ち、データケーブルＤＡＴにハイレベル信号を伝送）し、その後、３番目のクロックパルス信号の立ち下がりエッジが来る前に、チップが第３ビットの隠しデータの伝送を停止すると共に第３ビットのメインデータ１（即ち、データケーブルＤＡＴにハイレベル信号を伝送）をデータケーブルＤＡＴに伝送し、３番目のクロックパルス信号の立ち下がりエッジのＡ６箇所が来たとき、画像形成装置がデータケーブルＤＡＴ上のデータを読み出すことにより第３ビットのメインデータ１を得る。これと同じように、クロックパルス信号の立ち上がりエッジで、チップが隠しデータをデータケーブルＤＡＴに伝送し、クロックパルス信号の立ち下がりエッジが来る前に、チップが隠しデータ
の伝送を停止すると共にメインデータをデータケーブルＤＡＴに伝送し、クロックパルス信号の立ち下がりエッジが来たとき、画像形成装置がデータケーブルＤＡＴ上のデータを読み出すことによりメインデータを得る。これを、全ての隠しデータが伝送終了されるまで、繰り返す。

勿論、異なる画像形成装置に対し、チップからデータケーブルＤＡＴへのデータ伝送時間を相応的に調整してもよい。図５は、チップから他の画像形成装置へのデータ伝送方法を示す概略図である。図５の画像形成装置は、図４の実施形態における画像形成装置と異なり、クロックパルス信号の立ち上がりエッジでデータケーブルＤＡＴ上のデータを読み出すものである。従って、チップが画像形成装置からの読取コマンドを受信したとき、１番目のクロックパルス信号の立ち下がりエッジのＣ１箇所で、チップが第１ビットの隠しデータ０をデータケーブルＤＡＴに伝送（即ち、データケーブルＤＡＴにローレベル信号を伝送）し、その後、１番目のクロックパルス信号の立ち上がりエッジが来る前に、チップが第１ビットの隠しデータの伝送を停止すると共に第１ビットのメインデータ１をデータケーブルＤＡＴに伝送（即ち、データケーブルＤＡＴにハイレベル信号を伝送）し、１番目のクロックパルス信号の立ち上がりエッジのＣ２箇所が来たとき、画像形成装置がデータケーブルＤＡＴ上のデータを読み出すことにより第１ビットのメインデータ１を得る。２番目のクロックパルス信号の立ち下がりエッジのＣ３箇所で、チップが第２ビットの隠しデータ１をデータケーブルＤＡＴに伝送（即ち、データケーブルＤＡＴにハイレベル信号を伝送）し、その後、２番目のクロックパルス信号の立ち下がりエッジが来る前に、チップが第２ビットの隠しデータの伝送を停止すると共に第２ビットのメインデータ０をデータケーブルＤＡＴに伝送（即ち、データケーブルＤＡＴにローレベル信号を伝送）し、２番目のクロックパルス信号の立ち上がりエッジのＣ４箇所が来たとき、画像形成装置がデータケーブルＤＡＴ上のデータを読み出すことにより第２ビットのメインデータ０を得る。３番目のクロックパルス信号の立ち下がりエッジのＣ５箇所で、チップが第３ビットの隠しデータ１をデータケーブルＤＡＴに伝送（即ち、データケーブルＤＡＴにハイレベル信号を伝送）し、その後、３番目のクロックパルス信号の立ち上がりエッジが来る前に、チップが第３ビットの隠しデータの伝送を停止すると共に第３ビットのメインデータ１（即ち、データケーブルＤＡＴにハイレベル信号を伝送）をデータケーブルＤＡＴに伝送し、３番目のクロックパルス信号の立ち上がりエッジのＣ６箇所が来たとき、画像形成装置がデータケーブルＤＡＴ上のデータを読み出すことにより第３ビットのメインデータ１を得る。これと同じように、クロックパルス信号の立ち下がりエッジで、チップが隠しデータをデータケーブルＤＡＴに伝送し、クロックパルス信号の立ち上がりエッジが来る前に、チップが隠しデータの伝送を停止すると共にメインデータをデータケーブルＤＡＴに伝送し、クロックパルス信号の立ち上がりエッジが来たとき、画像形成装置がデータケーブルＤＡＴ上のデータを読み出すことによりメインデータを得る。これを、全ての隠しデータが伝送終了されるまで、繰り返す。

画像形成装置が読み取ろうとするメインデータのデータ量は、通常、隠しデータのデータ量より遥かに多い。そのため、隠しデータが全て伝送された後でも、データケーブルは、画像形成装置が読み取ろうとするメインデータを伝送し続ける。全ての隠しデータが伝送された後、各クロックパルス信号の立ち上がりエッジ毎に、チップが余剰のメインデータを順次データケーブルに伝送し、各クロックパルス信号の立ち下がりエッジが来たときに、画像形成装置が余剰のメインデータを収集してもよい。各クロックパルス信号の立ち下がりエッジが来る前に、チップが余剰のメインデータを順次データケーブルに伝送し、各クロックパルス信号の立ち下がりエッジが来たときに、画像形成装置が余剰のメインデータを収集してもよい。画像形成装置が読み取ろうとする全てのメインデータが伝送された状態となる。

その他の実施形態があることは無論である。図６は、本発明の他の実施形態におけるチ
ップと画像形成装置との通信方法を示す。なお、メインデータはハイ・ローレベルの形でデータケーブルＤＡＴに伝送する。ハイレベルは二進数の中の「１」に対応し、ローレベルは二進数の中の「０」に対応する。一方、隠しデータはハイ・ミドルレベルの形でデータケーブルＤＡＴに伝送する。ハイレベルは二進数の中の「１」に対応し、ミドルレベルは二進数の中の「０」に対応する。ここでは、ハイレベルは略３．３Ｖであり、ローレベルは略グランド電圧であり、ミドルレベルの電圧は、ハイレベルの電圧より低く、ローレベルの電圧より高く、１〜２Ｖの間であってもよく、好ましくは１．５Ｖである。勿論、これに限定されない。本実施形態において、チップから画像形成装置へのデータ伝送方法は、前の一実施形態と全く同様であり、Ｂ１〜Ｂ１６の時点で、データケーブルＤＡＴ上の電圧レベルが隠しデータとメインデータとを交互に表す。ただし、本実施形態において、隠しデータ０の電圧はグランド電圧ではなく略１．５Ｖのミドルレベルであるが、ここでは贅言しない。

以上は、画像形成装置とチップとの通常の（即ち、画像形成装置が隠しデータを読み出す必要がなくメインデータのみを読み出すときの）通信過程である。チップからの隠しデータの読み出しが必要となるとき、画像形成装置は、隠しデータを読み出す機能を有する情報読取装置を利用して、チップから隠しデータを取得することができる。情報読取装置は、内部クロックモジュールと、信号収集ジュールと、通信インターフェイスとを含む。内部クロックモジュールは、情報読取装置の情報収集の制御に用いられる。チップからの隠しデータの読み出しが必要となるとき、通信インターフェイスはバスに接続する。

図７は、図４に示す実施形態において情報読取装置を利用して隠しデータを読み出す方法を示す概略図である。情報読取装置の内部クロックモジュールの周期信号Ｔは、信号収集モジュールがデータケーブルＤＡＴからデータを読み出す時点を制御するものである。データを読み出す時点は、チップの隠しデータ伝送の時間区間内に収めるべきである。本実施形態において、データ読み出しの時点は、図６に示される周期信号Ｔのクロック立ち下がりエッジに設定されることが好ましい。時間がＴ１点になった時、信号収集モジュールはデータケーブルＤＡＴ上のデータを読み出して隠しデータ０を得る。時間がＴ２点になった時、信号収集モジュールはデータケーブルＤＡＴ上のデータを読み出して隠しデータ１を得る。時間がＴ３点になった時、信号収集モジュールは、データケーブルＤＡＴ上のデータを読み出して隠しデータ１を得る。このように、時間が１つの周期信号Ｔのクロック立ち下がりエッジに達する度に、信号収集モジュールは、全ての隠しデータが読み出されるまで、データケーブルＤＡＴ上のデータを読み出す。

情報読取装置は、これと同じ論理で隠しデータを読み出す機能を有することに加え、メインデータを読み出す機能を有してもよい。図８は、図４に示す実施形態において情報読取装置を利用して隠しデータ及びメインデータを読み出す方法を示す概略図である。情報読取装置の内部クロックモジュールの周期信号ｔは、信号収集モジュールがデータケーブルＤＡＴからデータを読み出す時点を制御するものである。このとき、チップの隠しデータ伝送及びメインデータ伝送のいずれの時間区間内にも、情報読取装置がデータを読み出す時点がある。本実施形態において、データ読み出しの時点は、図７に示す周期信号ｔのクロック立ち下がりエッジに設定されることが好ましい。時間がｔ１点になった時、信号収集モジュールは、データケーブルＤＡＴ上のデータを読み出して隠しデータ０を得る。時間がｔ２点になった時、信号収集モジュールは、データケーブルＤＡＴ上のデータを読み出してメインデータ１を得る。時間がｔ３点になった時、信号収集モジュールは、データケーブルＤＡＴ上のデータを読み出して隠しデータ１を得る。時間がｔ４点になった時、信号収集モジュールは、データケーブルＤＡＴ上のデータを読み出してメインデータ０を得る。このように、時間が１つの周期信号ｔのクロック立ち下がりエッジに達す度に、信号収集モジュールは、データケーブルＤＡＴ上のデータを読み出すことにより、隠しデータ及びメインデータを交互に収集することができる。

画像形成装置とチップとの間の通信のクロックパルス信号は一定であるため、周期信号Ｔまたは周期信号ｔの周期を容易に特定できる。

上記の実施形態において、情報読取装置は、画像形成装置と別体であり、チップの隠しデータ読み出し機能を有さない画像形成装置に対して、バス上に情報読取装置を付加することでチップの隠しデータを読み出すことが可能である。情報読取装置は、それ自体に設定されている周期信号に従い、バス上のデータを収集するだけで、チップの隠しデータの記録ができる。しかも、画像形成装置とチップとの間の通信に影響を与えず、特別な読み書きコマンドを送信する必要もなく、チップのデータ伝送効率を保証できた。

しかしながら、勿論、画像形成装置に隠しデータの読み出し機能を持たせるように、画像形成装置に上記の情報読取装置を設けてもよい。チップからの隠しデータの読み出しが必要な場合、画像形成装置は、内部の情報読取装置を起動させ、データケーブル上の隠しデータを読み出す。具体的なデータ収集過程は、上記の情報読取装置による隠しデータの収集ステップと同様であるため、ここでは贅言しない。上記の実施形態では、画像形成装置が読取コマンドを送信したとき、チップは、１つのクロックパルス信号の周期内に、内部に格納されている１ビットの隠しデータ及び１ビットのメインデータを異なる時間区間でデータケーブルに伝送する。他の一実施形態では、チップは、１つのクロックパルス信号の周期内に、内部に格納されている２つ又は２つ以上のビットの隠しデータ及び１ビットのメインデータを異なる時間区間でデータケーブルに伝送する。通常、画像形成装置の１つのクロックパルス信号の周期は、１０００ｎｓ〜２０ｕｓであり、１つの隠しデータのパルス時間長は、１００ｎｓ〜１０００ｎｓに制御されればよい。例えば、理論上、クロックパルス信号の周期が１０００ｎｓの画像形成装置に対して、チップは、１つのクロックパルス信号の周期内に、内部に格納されている４つのビットの隠しデータ（この隠しデータのパルス時間長が１００ｎｓに制御される）及び１ビットのメインデータを異なる時間区間でそれぞれデータケーブルに伝送する。チップが画像形成装置へデータを伝送するとき、画像形成装置は、チップからデータケーブルにメインデータを伝送する時間区間でデータケーブル上のデータを収集することを保証すればよい。これと同じ論理で、情報読取装置によってチップから隠しデータを読み出すとき、情報読取装置は、予め設定された周期に従ってチップからデータケーブルに隠しデータを伝送する時間区間でデータケーブル上のデータを収集すればよい。

以上は、チップが、画像形成装置からの読取コマンドに基づき、画像形成装置に隠しデータ及びメインデータを送信し、画像形成装置が、メインデータを読み出し、又は、メインデータ及び隠しデータを読み出す過程である。チップは、画像形成装置からの書き込みコマンドを受信したとき、メモリにおける隠しデータを更新すると共に、画像形成装置からのメインデータを受信してメモリに書き込む。なお、チップによる更新ステップ及び書き込みステップの順序は問わない。本発明の実施形態において、隠しデータは、通常、チップの情報に係わり、チップの検知及び故障排除に重要な意味がある。そのため、チップ制御ユニットは、先ずメモリにおける隠しデータを更新してから、メインデータをメモリに書き込む。隠しデータの更新方式は、データタイプに合わせて相応する調整を行ってもよく、ここでは限定しない。例えば、隠しデータのデータタイプに基づき、以下の何種類の更新方式がある。

隠しデータがチップ偽物防止情報又はチップ製造情報である場合に、チップが画像形成装置から書き込みコマンドを受信すると、チップ制御ユニットは、先ずメモリにおける隠しデータを更新し、更新後の隠しデータを元の隠しデータと同じようにしてから、画像形成装置からのメインデータをメモリに書き込む。チップ制御ユニットは、勿論、隠しデータを更新しなくてもよく、画像形成装置からのメインデータを直接メモリに書き込んでも
よい。

隠しデータがチップ動作環境パラメーターである場合、チップが画像形成装置からの書き込みコマンドを受信すると、チップ制御ユニットは、先ずチップの動作環境（例えば、温度、湿度、電源電圧など）を検出し、新しい動作環境パラメーター値に基づきメモリにおける隠しデータを更新してから、画像形成装置からのメインデータをメモリに書き込む。

隠しデータがチップ使用状態パラメーター（例えば、書き込み回数パラメーター値、正常通信パラメーター値、読み出し回数パラメーター値、通信故障回数パラメーター値及び通信外乱回数パラメーター値の中から選択される一種類又は複数種類）である場合、チップが画像形成装置からの書き込みコマンドを受信すると、チップ制御ユニットは、メモリにおける隠しデータに１を加算するように更新してから、受信した画像形成装置からのメインデータを対応するメモリに書き込む。

チップ制御ユニットは、勿論、ビットを単位として隠しデータ及び書き込みメインデータを交互に更新してもよい。要するに、具体的な実施形態では複数あってもよく、ここでは限定しない。

本発明はさらに、イメージングカートリッジを提供する。当該イメージングカートリッジ上に、本発明に係るチップが設置されている。

本発明に係るチップ、イメージングカートリッジ、及び、チップと画像形成装置との通信方法によれば、隠しデータ及びメインデータを同一のデータケーブルに伝送する機能を図ることができる。また、チップと画像形成装置との通信過程において、画像形成装置は、メインデータのみを読み出してもよいが、隠しデータの読み出しが必要となる場合に、隠しデータ読み出し機能を有する情報読取装置によって、チップが隠しデータを送信する時間区間で隠しデータを読み出す。このように、データの伝送効率も保証でき、画像形成装置による画像形成作業効率も保証でき、また、隠しデータのデータセキュリティーも確保できる。

以上の説明は本発明の好ましい具体的な実施形態に過ぎず、本発明の請求範囲はこれに限定するものではない。当業者が本明細書に開示された内容から容易に想到できる変更または転換は、いずれも本発明の請求範囲内に含まれる。従って、本発明の請求範囲は、請求項の請求範囲に準ずるべきである。

Claims (10)

1. チップと画像形成装置との通信方法であって、
   前記チップがクロックケーブルを経由して前記画像形成装置からクロックパルス信号を受信するステップと、
   前記チップが、データケーブルを経由して前記画像形成装置からの読取コマンドを受信し、１つの前記クロックパルス信号の周期内に、前記チップ内部のメモリにおける少なくとも１ビットの隠しデータ及び１ビットのメインデータを異なる時間区間でそれぞれ前記データケーブルに伝送し、前記画像形成装置が、前記チップがメインデータを前記データケーブルに伝送する時間区間で、前記データケーブル上のデータを収集するステップと、
   前記チップが、前記データケーブルを経由して前記画像形成装置からの書き込みコマンドを受信し、前記画像形成装置が発する前記メインデータを受信し、前記メインデータを前記メモリに書き込むと共に、前記メモリにおける隠しデータを更新するステップとを含む通信方法。
2. 前記クロックパルス信号の立ち上がりエッジが来た後、前記チップが少なくとも１ビットの前記隠しデータを前記データケーブルに伝送し、前記クロックパルス信号の立ち下がりエッジが来る前に、前記チップが前記隠しデータの伝送を停止しながら１ビットの前記メインデータを前記データケーブルに伝送し、前記クロックパルス信号の立ち下がりエッジで、前記画像形成装置が前記データケーブル上のデータを収集することを特徴とする請求項１に記載の通信方法。
3. 前記クロックパルス信号の立ち下がりエッジが来た後、前記チップが少なくとも１ビットの前記隠しデータを前記データケーブルに伝送し、前記クロックパルス信号の立ち上がりエッジが来る前に、前記チップが前記隠しデータの伝送を停止しながら１ビットの前記メインデータを前記データケーブルに伝送し、前記クロックパルス信号の立ち上がりエッジで、前記画像形成装置が前記データケーブル上のデータを収集することを特徴とする請求項１に記載の通信方法。
4. 前記画像形成装置はさらに、前記チップが前記隠しデータを前記データケーブル上に伝送する時間区間で、前記データケーブル上のデータを収集することを特徴とする請求項１に記載の通信方法。
5. 前記隠しデータは、チップ偽物防止情報、チップ製造情報、チップ書き込み回数パラメーター値、チップリセット回数パラメーター値、チップ正常通信回数パラメーター値、チップ読取回数パラメーター値、チップ通信故障回数パラメーター値、チップ通信外乱回数パラメーター値及びチップ動作環境パラメーターの中から選択される一種類又は複数種類を含む請求項１〜４のいずれかに記載の通信方法。
6. 前記チップは、前記データケーブルを経由して前記画像形成装置からの書き込みコマンドを受信したとき、前記メモリにおける前記隠しデータを更新し、その後、受信した前記画像形成装置からの前記メインデータを前記メモリに書き込むことを特徴とする請求項５に記載の通信方法。
7. 前記メインデータは、ハイ・ローレベルの形でデータケーブルに伝送され、前記隠しデータは、ハイ・ローレベル又はハイ・ミドルレベルの形で前記データケーブルに伝送され、前記ミドルレベルの電圧は、前記ハイレベルの電圧より低く、前記ローレベルの電圧より高いことを特徴とする請求項１〜４のいずれかに記載の通信方法。
8. 請求項１〜７のいずれか一項に記載の通信方法を利用して前記画像形成装置とデータの
   伝送を行うことを特徴とするチップ。
9. 前記隠しデータ及び前記メインデータを格納するための前記メモリと、
   バスを介して前記画像形成装置に接続され、前記バスにデータを伝送するための制御ユニットとを備え、
   前記制御ユニットは、前記チップが、前記バスを介して前記画像形成装置からの前記クロックパルス信号及び読取コマンドを受信し、１つの前記クロックパルス信号の周期内に、前記メモリにおける少なくとも１ビットの前記隠しデータ及び１ビットの前記メインデータを異なる時間区間でそれぞれ前記バスに伝送するように、前記チップを制御し、且つ、前記制御ユニットにタイムカウントモジュールが内蔵されており、前記画像形成装置が前記バスからデータを収集するとき、前記チップが前記バスに前記メインデータを伝送するように、前記チップを制御することを特徴とする請求項８に記載のチップ。
10. 請求項８又は９に記載のチップが設置されていることを特徴とするイメージングカートリッジ。

Images