TW445726B - Analog-to-digital converter for generating a digital N-bit gray code - Google Patents

Analog-to-digital converter for generating a digital N-bit gray code Download PDF

Info

Publication number
TW445726B
TW445726B TW085110257A TW85110257A TW445726B TW 445726 B TW445726 B TW 445726B TW 085110257 A TW085110257 A TW 085110257A TW 85110257 A TW85110257 A TW 85110257A TW 445726 B TW445726 B TW 445726B
Authority
TW
Taiwan
Prior art keywords
group
differential
latch
coupled
transistor
Prior art date
Application number
TW085110257A
Other languages
English (en)
Inventor
Johannes Antonius Maria Mes
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Application granted granted Critical
Publication of TW445726B publication Critical patent/TW445726B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/36Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14Conversion to or from non-weighted codes
    • H03M7/16Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code

Description

d4 57 26 A7 B7 五、發明説明(i ) ' 本發明是關於用於將類比信號轉換成N位元輸出信號的 類比到數位轉換器,N是大於零的整數,包括: -用於接受類比輸入信號的輸入端點; -數個電阻的串聯裝置,該電阻在2Ν·1個段點彼此連接, 以升冪順序由1至2Ν-1編號,以供應2Ν-1個不同的參考電 壓,該電壓是來自連接到此串聯裝置的電壓源。 -複數的2Ν-1微分對,以升冪由1至2Ν-1編號,每一微分 對包括一共同端點,一個有嚴一主要電極連接至共同端點 的第一電阻,第二主要電極,及一耦合至輸入端點的控制 電極,一個有第一主要電極連接至該共同端點的第二電阻 ’第二主要電極,及一耦合至有相同順序號碼作爲相關微 分對的段點的控制電極; -耦合到一些微分對的該共同端點的複數電流源; -複數的閂’每一個皆有一第一閂輪入端點以及第二閂輸 入端點耦合到微分對的第一及第二電阻的該第二主要電極 〇 ' .! 此一類比到數位轉換器(ADC)同樣也被視爲—全並聯快 時轉換器並且是從inter alia,國際電機與電子工程師固態 電.路期刊,第23册,第6期,1988年12月,第1334到 1344頁’由VandePlassche及其他所著,”8位元100 MHz全Nyquist類比到數位轉換器",第1 3 36頁,圖!。此 種類比到數位轉換器的該電路圖於圖1中顯示。此圖是有 關一3位元類比到數位轉換.器,例如,ν = 3。透過2Ν_ 1 = 7 差動放大器Di (i=1..2N-l),該輸入信號vin被拿來與2ν_ _______-4- 張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)~---- (請先聞讀背面之注意事項再填寫本頁) -裝. 訂 經濟部中央標準扃員工消費合作社印製 經濟部中央標準局員工消費合作社印製 44 572b A7 -----*______ B7 五、發明説明(2 ) ~ " " 1=7的參考電壓做比較,該參考電壓是出現於相符的段點 數數目Nf的參考梯形RL。每一個差動放大器Di包含二個 被安排當做微分對的電晶體τ〖,τ 2。每一個微分對D及 耦π到迅流源CSi,其電流被分在該二電晶體之間依賴 該輸入電壓νίη之間的電壓差異以及在相關段點Νί的參考. 電壓。透過2Ν-1 = 7問從差動放大器化來的該個別差異信 號被轉換爲顯示輸入電壓Vin是大於或小於在參考梯形的 相關參考電壓的輸出信號VU。當輸入信號vin增加該信號 VLi根據像溫度計的碼而改變,該碼透過一碼轉換器 CCNV以及三個額外的閂La,“及、而連續地轉換成所 要的N位;τ:數位輸出信號ν。"。原則上,該N位元輸出信 號的該碼是任意的,但—經常被使用的碼是格雷碼,導致 一次僅一位元變動的該^^位元輪出電壓v。^變動的輸入電 壓Vin最小的變動^在此已知的全平行快閃類比到數位轉 換器中,菽電流源CSi的數目以及閂Li的數目是等於參考 梯形段點1^的數目。當位元的數目增加時,該零.件的數目 以及琢所導致的晶片區域以及電流消耗大幅增加。〗射时 alia在所提及的文章中提議一種堆疊的以及插補的結構, 透·過此結構,閂的數目可大幅減少。然而,電流源的數目 維持相同並且碼轉換器仍爲必須,以將溫度計碼轉換爲格 雷碼。 本發明的目標是提供一簡化的類比到數位轉換器,.以將 類比輸入信號轉換爲格雷碼式的數位信號。 ’ 爲達成此一目標,根據本發明,在開頭所定義的該類型 5- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公餐) <請先閔«-背面之注意事項再填寫本頁〕
經濟部t央祿毕局員工消費合作,社印| 4 4 57 2 6 Α7 ----- Β7 五、發明説明(3 ) ~ 類比到數位轉換器的特徵在於 -該複數的2N-1微分對被分爲一群有G個數0 & N组,^是 一個從N到N的整數,有(3個群組數目的該群包括^^個 微分對; -群组數目爲1的該群第二電晶體的該控制電極被連接 到2N-1段點的中央段點,而讓剩餘段點的剩餘群组在中央 段點的任一端; -群组數目爲G = 2到N的該氣第二電晶體的該控制電極被 連接到前面G-1群組所剩下的剩餘段點的剩餘群组的不同 中央段點; •對每一群組: 在相關群组中有最低順序號碼的差動放大器的共同端 點被辖合到該複數電流源的相關電流源; 在相關群組中有較高順序號碼的差動放大器的共同端 點被核合到在相關群组中有第二低順序號碼的差動放大 器的第一電晶體的第二主要電極; 在相關群組中有最高順序號碼的該差動放大器的第一 >電晶體的第二主要電極被耦合到該複數閂的相關閂的第 —閂輸入端點,並且; 在相關群組内的該差動放太器的第二電晶—體的第二主 要電極,根據降冪順序號碼,被替代地耦合到該第二閂 輸入端點以及該相關閂的第一問輸入端點, -有閂輸出端點的該相關閂,該^點供給一個會對相開閂 的第一閂輸入端點及第二閂輸入端點之間的差異信號起反 6- J. ί 裝— - _ I (請先閲讀背面之注意事項再填寫本頁) 1 訂 44 57 五、發明説明(4 經濟部中央榇準局貞工消費合作社印製 應的N位元數位輸出信號的相關位元。 根據Ν本發明乂之該數位到類比轉換器包括Ν個電流源,而 广該所要的格雷碼在⑽出處是直 接可侍,以便不再需要碼轉換器招 1呀狹益。根據本發明之該數位到 類比轉換器因而需要較少的零件 』令什和較小的電流消耗以及較 小的晶片區域。閃數目較少同樣也減少了雜訊位準。 本發明的這些及其它觀點將會被敘述且參考附圖來説明 ,其中 圖1顯π —先前技術的3位元格雷碼類比到數位轉換器 » 圖2顯示根據本發明之3位元格雷碼類比到數位轉換器 :並且 圖3是3位元格雷碼類比到數位轉換器的數位信號表。 圖1顯示一已知的3位元格雷碼類比到數位轉換器(ADC) 。此圖是有一3位元類比到數位轉換器,例如N= 3。透過 2 -1 = 7的差動放大器D i (i = i · 2N-i ),在輸入端點IT的 輸入信號Vin被拿來與出現在參考梯形rl的段點Ni的符合 髮目的2N-1 = 7參考電壓做比較,在此梯形中段點已從參 考.梯形R L的一端RTi開始連續地數目化。該參考梯形r l 包括一個在段點N〖處電阻彼此連接的串聯裝置—。一主參考 電壓被應用到串聯裝置的尺^和rt2端並且被參考梯形區 分爲幾階。每一個微分對D ;包括兩個做·爲微分對的PMOS 電晶體T I,T 2 ^每一個微分對&的第一電晶體T i的控制 電極或閘被連接到輸入端點IT以接收輸入信號Vit^微分 -7. 本··氏張尺度適用中國國家標準(CNS) A4規格(2丨0X297公釐) (請先聞讀背面之注意事項再填寫本頁) 裝 .1 訂 〇 |亭 4457 26 Α7 Β7 經濟部中央棒準局員工消費合作杜印製 五、發明説明(5 ) 對Di的第二電晶體丁2的閘被連接到—個有相同順序號碼i 的段點N i ’,以便在漸進地降低輸入電壓的情況下差動放大 器D i中有順序號碼漸增的個別電晶體T :被開啓^在各自 的共同端點CNi中每一個微分對0;的電晶體^和!^的該第 —主要電壓或來源是共同的,該第一端點或閘被耦合到一 各別的電流源CSi,以接收一被區分在獨立在輸入電壓和 相關段點NW參考電壓間的電壓差異之上的相關微分對 D i的兩個電晶體τ i和T 2的電一沭。每一個差動放大器〇〖的第 一電晶體T 1的第二主要電極或没極極被連接到相關閂L i的 第一輸入端點Lh,該閂也有一第二閂輸入端點U2連接到 相關差動放大器D〖的第二電晶體T 2的汲極》問L i被定時 信號產生器CLK定時並且對相關差動放大器Di的差異電流 起反應。然而’對電壓起反應的閂同樣也可藉由在閂的輸 入端點間裝上電阻以及適合的供應電塾來達成。透過2n_ 1 = 7閃’從差動放大器Di來個別差異信號被轉換成輸出信 號VLj ’該信號顯示輸入電壓vin是大於或小於在參考梯形 的相關參考電壓。當輸入信號Vin逐漸增加時,信號vm根 據像溫度計般的碼而改變,該碼透過碼轉換器CCNV以及 二個額外的閂L A,L B,L c連續地轉換成所要的3位元數 位輸出信號Vout。原則上,n侔元輸出信號的該碼是任意 地,但常被使用的碼是格雷碼,根據此碼該3位元輸出信 號v。^一次僅變動一位元,輸入電壓Vin每一次最小的變 動均導致該輸出信號Vout變動。圖3將VLi的溫度計碼及 V0lU的格雷碼提供給Vin的連續値,該値爲了簡化起見以〇 __.___ - 8 - 本紙張尺度適用中國國家標孪(CNS ) A4規格(270^297公楚) (請先閔讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央標準局員工消費合作社印掣 4457 26 Α7 Β7 五、發明説明(6 ) 到7的數値表示。 在此已知的全平行快閃類比到數位轉換器中,電流源 CSj的數目和閂1^的數目是等於參考梯形的段點&數目。 圖2顯示根據本發明之全平行格雷碼類比到數位轉換器。 這仍是3位元版本PMOS的電晶體。透過2N-1 = 7的差動放 大器Di (i = 1..2N-l),在輸入端點IT的該輸入信號vin被 拿來與出現在參考梯形RL的相符段點Ni數目的2N-1 =7參 考電壓做比較,在此,段點是從參考梯形RL的一端尺^開 始被連續地數目化。以圖1的同樣方法,該參考梯形RL包 括一電阻在段點Ν;彼此連接的串聯裝置。在串聯裝置的 一知和RT"2施加一正參考電壓並且該正參考電壓被參 考梯形RL分段。每一個差動放大器〇】包括兩個PMCjS電晶 體h,Τ'2作爲微分對。每一個微分對D ;的第—電晶體τ ^的 該控制電極或閘被連接到輸入端點〗τ以接收輸入信號 Vin »微分對D ;的第二電晶體h的閘被連接到有相同順序 號碼的段點N i ’以便在輸入電壓漸減的情況下,差動放大 I· 器D〖有漸增順序號碼的數目漸增的個別電晶體τ 1被開啓。 發差動放大器被區分爲Ν = 3,群组號碼爲g=1,2和3的 群.組'每一個组包括2G-1的微分對。組1包括—個微分對 ’例如’ D 4 ’組2包括兩個微分對,例如,亡2扣D 6,且 組3包括四個微分對’例如,〇1,d3, D5和D7。在延長 到4個位元的情沉下,例如,若N = 4,該第四個组將包括 8個微分對。 具有最低組號碼1的组的第二電晶體L的閘被連接到參 —--------- _ 9 _ 1^1· ! I ^^1 _ -- I - - l·· !·ν^^ - I • : (請先閱^-背面之注意事項再填寫本頁〕 -訂· 4457 26 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明( 考梯形的中央段點N4。既然該微分對的順序號碼等於段 點的順序號碼,這即成爲微分對D 4。剩餘段點的剩餘的 兩個组,例如,尚未使用到的段點,被留在段點d4的任 —侧。這些剩餘群組的每.一個也有一中央點,如,段點 N 2和段點。這些段點被連接組2的兩個差動放大器的第 二電晶體Τ2的閘,例如,順序號碼爲2和6的差動放大器 。未使用段點的剩餘群组再次仍維持在段點Ν2* Ν6的任 一侧,例如,:^和仏在仏的_任一侧而Ν5和N7SN6的任一 侧。這些剩餘群组包括只有一個段點。這四個段點被連接 到組3的四個差動放大器的第二電晶體Τ2的閘,例如,順 序號碼爲1 ’ 3,5和7的差動放大器。對Ν = 4而言,有四 組G = 1,2,3和4分別爲1,2,4和8個微分對,對這些 微分對而言,第二電晶體的問需連接到! 5段點a 1組 的閘然後連接到段點N S,G = 2组的閘連接到段點N4* Nu ;σ = 3組的閘連接到段點n2,N6,N10和N14 ;並G=4組 的閘連接到段點 N!,N3,N5,N7,N9,Nu,N13,和 N15 ΰ ’ *每一組有一電流源,例如一组i是電流源CSi,組2是電 流源CSZ而组3是電流源CS3。結果,在圖1中只有N = 3電 流源而非2N-1 = 7電流源。每,個電流源被連接到在相關 群組中帶有最小順序號碼的微分對的共同端點C N,例如 電流源CSi被連接到组1微分對d4的共同端點CN4 ;電流源 CS2被連接到組2微分對D2的共同端點CN2 ;並且電流源 CS3被連接到組3微分對D!的共同端點CNi。在有一個差動 -10- 良紙張尺度逋用中國國家標準(CNS ) A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
/1 4 57 26 A7 B7 五、發明説明(8 放大器以上的每一組中,該差動放大器是以在此群組中有 較高順序號碼i的差動放大器Di的共同端點(::凡被耦合到 在相關群組中有次低順序號碼的差動放大器的該第—電晶 體的汲極。因此,在组2中該矣同端點CN0被連接到組2的 差動放大器的第一電晶體"^的汲極。在組3中該共同端 點CN7被連接到差動放大器Ds的第—電晶體Τι的汲極,共 同端點CNS被連接到差動放大器A的第一電晶體Τι的没極 ,並且共同端點CN3被連接齓差動放大器Di的第一電晶體 T i的汲極^ 每一組包括一個閘,例如組1的閘L i,组2的閘L 2以及 叙3的閘L· 3。這意味著只有n = 3個閘而非圖1中的2
N 請 先 聞 背 1¾ 之 注 事 項 再 裝 頁 經濟部中央標準局貞工消f合作社印製 =7 每一個閘有一第一閘輸入端點Lh,一第二胡輸入 端點L12以及一閘輸出端點l 〇,該閘供應一位元格雷碼輸 出信號Vout ®該閘被以類似於圖1所示的方式定時。 在一群组中有最高順序號碼的差動放大器的第一電晶體 T j的汲極被耦合到屬於該組的閂的第一閂輸入端點l I j。 結果,组1的差動放大器D 4的第一電晶體T 1的汲極被連接 封閂的第一閂輸入Lh ;組2的差動放大器D6的第一電 晶體T〗的汲極被連接到閂l 2的第一閂輸入LI i ;並且组3 的差動放大器D7的第一電晶體.T i的汲極被連接到問1^3的 第一閂輸入LIL。在一群组中有降冪順序號碼的微分對的 第二電晶體T 2的汲極替代性地被耦合到屬於該组的閂的 第二閂輸入端點L12以及第一閂輸入端點L I!。此意味组1 的差動放大器D4的第二電晶體T2的汲極被耦合到閂1^的 個閘 -11 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐) 訂 445726 A7 B7 五、發明説明(9 ) 經濟部中央標车局員工消費合作社印製 第二閂輸入端點L12。組2的差動放大器D 6的第二電晶體 T 2的汲極被耦合到閂L 2的第二閂輸入端點L12,並且組2 的微分對D2的第二電晶體丁2的汲極被耦合到閃l2的第一 閂輸入端點LI i。在組3中,差動放大器D 7和D 3的第二電 晶體T 2的汲極被耦合到閂L 3的第二閂輸入端點l 12,並且 微分對D5*Dt的第二電晶體Τ'2的汲極被耦合到閂l3的第 一閂輸入端點L I i。 閂Lr乙2和L3在其輸出L£)_直接產生一格雷碼的3位元 數位信號。結果,與圖1中已知的類比到數位轉換器成對 比的,不需要碼轉換器。此外,需要少數的電流源(23;和 少數的閂L i,此導致在電流消耗及晶片區域實質地減少。 由於閂的數目較少所導致的雜訊位準也較少,在一片晶片 ,或一模組或一塊印刷電路板上組合類比功能的情況下是 較佳的。 本發明已敘述對N = 3位元的情況,但觀察到3位元版本 的指示時,延伸到較多位元是可能的。該p型金屬氧化物 半導體可能被N型金屬氧化物半導體所取代。但不排除眞 宜管或二極電晶體的使用。在二極電晶體的情況下,第— 主要電極’第二主要電極和控制電極分別對應到射椏,集 極和基極。 12- &紙張尺度適用中_家標準(CNS〉A4祕(2獻297公楚 (請先聞讀背面之注意事項再填寫本頁) r:裝. -訂 線

Claims (1)

  1. 4457 2 六'申請專利範圍 A8 B8 C8
    1. 一種將類比輸入信妹 • 就(V in)轉換4 ~ Ν位元數位輸出信號 (V0ut)的類比到數位轉換器,其中N是—大於㈣整數, 該轉換器包括: 用於接受類比輸入信號的輸入端點(IT); 數個电阻的事聯裝置(RL),該等電阻在2U段點(Ni) 彼此連接,以升冪順序由1至#_1編號,以供應”一個不 同的參數電壓,該電壓是來自連接到此串聯裝置的電壓 源; — 2N-1個微分對(Di),以升冪順序由1至2、〗编號,每— 微分對(D〇包括一共同端點(CNi),一個有連接至共同端 點(CND足第一主要電極的第一電阻(Τι),第二主要電極 ,及一耦合至輸入端點(1丁)的控制電極,—個有連接至 該共同端點(CNO之第一主要電極的第二電阻(Tj,第二 主要电極,及一耦合至有相同順序號碼作爲相關微分對 (D i)的段點(N 〇的控制電極; 耦合到一些微分對⑷i)之亨共同端點(CNi)的複數電流 源(CSi); 經濟部中央標準局員工消費合作社印製 複數個問(L i),每一個皆有一第一閃稀入端點(L j 1)以 -及第二閂輸入端點(LIZ),耦合到該微分對(Di)的第一 (Τι)及弟一(Τ 2)電阻的該第二主要電極, 其特徵在於 該等2Ν-1個微分對(D i)被—分爲一群有G個數目的Ν組 ,0是一個從Ν到Ν的整數,有G個群组數目的該群包 括2G-1個微分對; -13- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公竣) 4Λ57 26 A8 B8 C8 D8 申請專利範圍 經濟部中央標準局貝工消費合作社印裝 群組數目爲G == 1的該群第二電晶體(τ 2)的該控制電極 被連接到2N-1段點(Ν〇的中央段點(N4),而讓剩餘段 點的剩餘群組在中央段點(N 4)的任一端; 群組數目爲G = 2到N的該群第二電晶體(T2)的該控制 電極被連接到前面G -1群组所剩下的剩餘段點的.剩餘群 組的不同中央段释r 乂 對每一群組而言: 在相關群组中有最低順-序號碼的差動放大器(Di)的共 同端點(CNO被耦合到該複數電流源的相關電流源(CS t ,CS2,CS3) ; 在相關群組中有較高順序號碼的差動放大器的共同端 點(CNO被耦合到在相關群组中有第二低順序號碼的差 動放大器的第一電晶體(T 〇的第二主要電極、; 在相關群组中有最高順序號碼的該差動放大器的第一 電晶體(T i)的第二主要電極被耦合到該複數閂的相關閂 (L 1,L 2,L 3)的第一閂輸今端點(LI i),並且,; 在相關群组内的該差動放大器的第二電晶體(T 2)的第 二主要電極,根據降冪順序號碼,被替代地耦合到該第 二閂輸入端點(L12)以及該相關閂(L !,L 2,L 3)的第一 閂輸入端點(LIQ ; - 有閂輸出端點(L 0 )的該相關閂,該端點供给一個會 對相關閂的第一閂輸入端f (LI 〇及第二閂輸入端點 (LI2)之間的差異信號起反應的N位元數位輸出信號 (V〇ut)的相關位元β -14- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 請 先 閲 1¾ 之 注 項 I i 'I叙 頁I 訂 線、.
TW085110257A 1995-07-11 1996-08-22 Analog-to-digital converter for generating a digital N-bit gray code TW445726B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP95201892 1995-07-11

Publications (1)

Publication Number Publication Date
TW445726B true TW445726B (en) 2001-07-11

Family

ID=8220472

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085110257A TW445726B (en) 1995-07-11 1996-08-22 Analog-to-digital converter for generating a digital N-bit gray code

Country Status (7)

Country Link
US (1) US5734342A (zh)
EP (1) EP0782790B1 (zh)
JP (1) JPH10505992A (zh)
KR (1) KR970705872A (zh)
DE (1) DE69616964T2 (zh)
TW (1) TW445726B (zh)
WO (1) WO1997003499A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504499B1 (en) 2000-11-01 2003-01-07 International Business Machines Corporation Analog-to-digital converter having positively biased differential reference inputs
US6617986B2 (en) * 2001-09-04 2003-09-09 International Business Machines Corporation Area efficient, sequential gray code to thermometer code decoder
US6677874B1 (en) * 2003-01-23 2004-01-13 Ess Technology, Inc. Analog-to-digital converter
JP2005142932A (ja) * 2003-11-07 2005-06-02 Sanyo Electric Co Ltd Adコンバータ
KR100738196B1 (ko) * 2005-12-29 2007-07-10 매그나칩 반도체 유한회사 소형 티에프티 구동 드라이버 아이시 제품의디지털-아날로그 컨버터
US7916048B2 (en) * 2008-05-27 2011-03-29 International Business Machines Corporation Encoding a gray code sequence for an odd length sequence
JP5412639B2 (ja) * 2008-10-31 2014-02-12 国立大学法人東京工業大学 比較器及びアナログデジタル変換器
KR101199574B1 (ko) 2010-11-02 2012-11-12 한국과학기술원 아날로그 디지털 변환기
JP5269120B2 (ja) * 2011-02-15 2013-08-21 株式会社東芝 アナログデジタル変換器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4270118A (en) * 1978-01-05 1981-05-26 Analog Devices, Incorporated Parallel analog-to-digital converter
FR2427012A1 (fr) * 1978-05-24 1979-12-21 Labo Electronique Physique Convertisseur analogique-numerique binaire
US4386339A (en) * 1980-03-31 1983-05-31 Hewlett-Packard Company Direct flash analog-to-digital converter and method
JPS5810922A (ja) * 1981-07-10 1983-01-21 Yokogawa Hewlett Packard Ltd ダイレクト・フラツシユ形a/d変換器
FR2573210B1 (fr) * 1984-11-09 1986-12-12 Labo Electronique Physique Comparateur synchronise
DE3807329A1 (de) * 1988-03-05 1989-09-14 Detlef Dipl Ing Daniel Integrierter analog/digitalumsetzer (n-bit parallelumsetzer mit nur 2(pfeil hoch)n(pfeil hoch)(pfeil hoch)-(pfeil hoch)(pfeil hoch)1(pfeil hoch) digitalen abtastschaltungen und beliebigem ausgangscode)
JPH01278127A (ja) * 1988-04-29 1989-11-08 Nec Corp 並列型a/d変換回路
GB2223369B (en) * 1988-08-18 1992-11-18 Plessey Co Plc Analogue-to-digital converters
DE68926045T2 (de) * 1989-07-26 1996-10-02 Ibm Familie logischer Schaltkreise, bestehend aus einem kaskodierten Differentialstromschalter mit Eingangsdioden
US5126742A (en) * 1990-11-06 1992-06-30 Signal Processing Technologies, Inc. Analog to digital converter with double folding interpolation circuitry
US5196737A (en) * 1991-04-09 1993-03-23 Harris Corporation Latching comparator employing transfer gates
US5307067A (en) * 1992-04-20 1994-04-26 Matsushita Electric Industrial Co., Ltd. Folding circuit and analog-to-digital converter
US5362994A (en) * 1992-10-13 1994-11-08 Winbond Electronics North America Corporation Comparator with controlled hysteresis
US5376937A (en) * 1993-02-22 1994-12-27 The Regents Of The University Of California Folding circuit
DE69514774T2 (de) * 1994-07-07 2000-07-27 Koninkl Philips Electronics Nv Faltungsstufe für faltungsanalog/digitalwandler
US5554943A (en) * 1994-12-01 1996-09-10 Analog Devices, Inc. Analog to digital converter having a magnitude amplifier with an improved differential input amplifier
US5459466A (en) * 1995-02-23 1995-10-17 Tektronix, Inc. Method and apparatus for converting a thermometer code to a gray code

Also Published As

Publication number Publication date
DE69616964T2 (de) 2002-06-06
KR970705872A (ko) 1997-10-09
WO1997003499A3 (en) 1997-03-13
EP0782790B1 (en) 2001-11-14
US5734342A (en) 1998-03-31
EP0782790A2 (en) 1997-07-09
DE69616964D1 (de) 2001-12-20
WO1997003499A2 (en) 1997-01-30
JPH10505992A (ja) 1998-06-09

Similar Documents

Publication Publication Date Title
TW445726B (en) Analog-to-digital converter for generating a digital N-bit gray code
US8089388B2 (en) Folding analog-to-digital converter
TW200410495A (en) Low voltage differential signal transmission device
US5696509A (en) Digital to analog converter using capacitors and switches for charge distribution
TW200845581A (en) Current weighted voltage interpolation buffer
JP2022096642A (ja) 誘導感知方法、デバイスおよびシステム
TWI316794B (en) Digital-to-analog converter and related method
JP4121089B2 (ja) 流量計の信号処理回路
JPH09252252A (ja) D/a変換器
JP4004390B2 (ja) 逐次比較型adコンバータおよびマイクロコンピュータ
WO2001041311A1 (fr) Convertisseur numerique-analogique
US6400299B2 (en) Capacitance type digital/analog converter capable of reducing total capacitance
JPH0716163B2 (ja) 冗長2進d/a変換器およびそれを用いた冗長2進信号処理装置
JP3104952B2 (ja) アナログ・ディジタル変換器及びそれを搭載したマイクロコンピュータ
JPS59154820A (ja) D/a変換器
JP2546449B2 (ja) D/a変換装置
JP2778634B2 (ja) 減算器
KR950007402Y1 (ko) A/d변환기의 분해능 향상 회로
JPH0731633Y2 (ja) 2ライン・シリアル/パラレル変換器
JPS63197120A (ja) D/aコンバ−タ
JPS6152031A (ja) 乗算型d/aコンバ−タ
JP3447581B2 (ja) 加入者線給電回路および極性切換方法
JP2000151407A (ja) Da変換回路
JPS61242118A (ja) D−a変換器
JP2004318727A (ja) アナログモニター回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees