JP4121089B2 - 流量計の信号処理回路 - Google Patents

Description

この発明は、たとえばレシオメトリック出力を取得するための流量計の信号処理回路に関し、特に感熱抵抗体を用いて流体の流量（たとえば、内燃機関の燃料制御装置に用いられる吸入空気量など）を検出する感熱式流量計などに適用される流量計の信号処理回路に関するものである。

一般に、内燃機関の燃料制御装置においては、吸入空気量を検出するために感熱式流量計が用いられる。
このような感熱式流量計に適用される信号処理回路の出力方式として、電圧出力、電流出力、周波数出力、レシオメトリック出力などの方式があげられる。

ここで、電圧出力および電流出力の方式を適用した信号処理回路の場合には、燃料制御装置内で流量信号をＡＤ変換する際に、仮に、燃料制御装置に接続された基準電源に誤差が存在すると、流量誤差が発生するので、これを回避するために高精度の基準電源が要求される。

一方、高精度の基準電源を必要としない出力方式として、周波数出力またはレシオメトリック出力の方式を適用した信号処理回路が知られている。
レシオメトリック出力を適用した従来の信号処理回路においては、感熱式流量計内で一旦、流量信号をＡＤ変換した後、燃料制御装置から供給されたセンサ基準電圧に基づいてＤＡ変換した信号を感熱式流量計の出力信号としている。

また、レシオメトリック出力方式の従来の信号処理回路として、流量信号に応じて生成されるＰＷＭ信号の波高値を、燃料制御装置から供給された基準電圧とし、ＰＷＭ信号を平滑化することにより、レシオメトリック出力信号を取得するものが提案されている（たとえば、特許文献１参照）。

特開平１１−１６０１２１号公報

従来の流量計の信号処理回路では、レシオメトリック出力を取得する際に、ＡＤ変換（または、ＤＡ変換）の際に発生するデジタル誤差の影響を低減させるために、ＡＤ変換回路（または、ＤＡ変換回路）の分解能を十分に細かく設定する必要があるので、ＡＤ（または、ＤＡ）変換回路が大規模になるという課題があった。
また、特許文献１に記載の回路構成を適用した場合には、流量信号に応じたＰＷＭ信号を平滑化する際に、レシオメトリック出力の応答遅れが発生するという課題があった。

この発明は、上記のような課題を解消するためになされたもので、レシオメトリック出力方式においてＡＤ（または、ＤＡ）変換回路を使用せずに、積分期間を流量に対応した期間を有するパルス信号で規定することにより、比較的簡単な方法で、高精度且つ高応答性のレシオメトリック出力を取得可能な流量計の信号処理回路を得ることを目的とする。

この発明による流量計の信号処理回路は、第１の電圧に比例した時間的な勾配を有する第１の積分電圧を生成する第１の積分手段と、第２の電圧に比例したヒステリシス電圧を生成するヒステリシス電圧発生手段と、第１の積分電圧およびヒステリシス電圧に基づいて、第１の電圧に比例し第２の電圧に反比例した周波数のパルス信号を生成するパルス発生手段と、パルス信号で規定された期間を積分期間として、第３の電圧に比例した時間的な勾配を有する第２の積分電圧を生成する第２の積分手段と、積分期間における第２の積分電圧の開始電圧と終了電圧との差電圧をホールドするホールド手段とを備え、第１の電圧は、固定電圧からなり、第２の電圧は、外部機器から供給された基準電圧からなり、第３の電圧は、外部の流量検出手段により検出された流量信号からなり、ホールド手段は、流量信号を基準電圧に対してレシオメトリック出力するものである。

この発明によれば、回路規模が比較的簡素になるうえ、デジタル処理により生じる誤差を回避することができる。また、流量信号を外部機器から供給された基準電圧に対してレシオメトリック出力することができ、高精度且つ高応答性のレシオメトリック出力信号を生成可能な流量計の信号処理回路を得ることができる。したがって、高精度且つ高応答性のレシオメトリック出力回路を有する感熱式流量計を提供することができる。また、レシオメトリック出力信号を生成するために、ホールド手段を用いたので、応答遅れが発生しないという効果がある。

実施の形態１．
以下、図面を参照しながら、この発明の実施の形態１に関連した参考例１について詳細に説明する。
図１は参考例１に係る流量計の信号処理回路を示すブロック図であり、熱式流量計に適用した場合の回路構成例を示している。
図１において、信号処理回路は、パルス出力回路２１と、積分回路２２と、サンプルホールド回路２３とにより構成されている。

パルス出力回路２１は、流量検出手段たとえば感熱式流量計（図示せず）からの流量信号Ｖｍを入力信号とし、流量信号Ｖｍに応じたパルス信号Ｖｐを生成する。
積分回路２２は、たとえば燃料制御装置（図示せず）から供給されたセンサ基準電圧Ｖｒｅｆを入力電圧とし、パルス信号Ｖｐで規定された期間を積分期間として、センサ基準電圧Ｖｒｅｆに比例した時間的な勾配（以下、単に「勾配」という）を有する積分電圧∫Ｖｒｅｆを出力信号として生成する。

サンプルホールド回路２３は、パルス信号Ｖｐのタイミング（後述する）で、積分回路２２の積分期間における積分電圧∫Ｖｒｅｆの開始電圧（接地レベル＝０［Ｖ］）と終了電圧との差電圧をホールドし、サンプルホールドした電圧信号をレシオメトリック出力信号Ｖｏｕｔとして生成する。

次に、図２〜図５のタイミングチャート（信号波形）を参照しながら、パルス信号Ｖｐを周波数信号とした場合の図１の回路動作について説明する。
図２〜図５は、パルス信号Ｖｐ、積分電圧∫Ｖｒｅｆおよびレシオメトリック出力信号Ｖｏｕｔの各レベルの時間変化を関連付けて示している。
図２〜図５において、パルス信号Ｖｐは、Ｈレベル期間ＴＨとＬレベル期間ＴＬとからなる。

図２、図３は、パルス信号ＶｐのＨレベル期間ＴＨを積分回路２２の積分期間とし、パルス信号ＶｐのＬレベル期間ＴＬをリセット期間とした場合の各信号波形を示している。
一方、図４、図５は、パルス信号Ｖｐの周期（ＴＨ＋ＴＬ）を積分期間とした場合の信号波形を示している。
また、図２および図４は流量信号Ｖｍが低流量を示す場合の信号波形を示し、図３および図５は流量信号Ｖｍが大流量を示す場合の信号波形を示している。

まず、図２、図３を参照しながら、パルス信号ＶｐのＨレベル期間ＴＨを積分期間とした場合の動作について説明する。
この場合、積分回路２２は、パルス信号ＶｐがＬレベルからＨレベルに切り替わるタイミングで積分を開始する。
また、サンプルホールド回路２３は、パルス信号ＶｐがＨレベルからＬレベルに切り替わるタイミングで、積分電圧∫Ｖｒｅｆの信号レベル（差電圧）をホールドする。
なお、積分電圧∫Ｖｒｅｆは、パルス信号ＶｐがＬレベル（リセット期間）のときには接地状態となっている。

図２、図３は、積分回路２２に入力されるセンサ基準電圧Ｖｒｅｆが一定の場合を示しており、このようにセンサ基準電圧Ｖｒｅｆが一定であれば、積分期間中（Ｈレベル期間ＴＨ）の積分電圧∫Ｖｒｅｆの勾配も一定である。
また、流量信号Ｖｍが低流量を示すときには、図２のように、積分期間（パルス信号ＶｐのＨレベル期間ＴＨ）が短くなるので、レシオメトリック出力信号Ｖｏｕｔ（１点鎖線参照）のレベルは低くなる。
一方、流量信号Ｖｍが大流量を示すときには、図３のように、積分期間が長くなるので、レシオメトリック出力信号Ｖｏｕｔのレベルは高くなる。

なお、ここでは、センサ基準電圧Ｖｒｅｆを一定としたが、仮にセンサ基準電圧Ｖｒｅｆが上昇すれば、積分電圧∫Ｖｒｅｆの勾配が急になるので、レシオメトリック出力信号Ｖｏｕｔのレベルは高くなる。
逆に、センサ基準電圧Ｖｒｅｆが低下すれば、積分電圧∫Ｖｒｅｆの勾配が緩やかになり、レシオメトリック出力信号Ｖｏｕｔのレベルは低くなる。

図２、図３のように、パルス信号ＶｐのＨレベル期間ＴＨを積分期間とし、パルス信号ＶｐのＬレベル期間ＴＬで積分信号∫Ｖｒｅｆをリセットすることにより、積分期間（Ｈレベル期間ＴＨ）とリセットタイミングとを分離することができる。
また、この場合、リセット期間（Ｌレベル期間ＴＬ）を有しているので、リセット直後に積分を開始する場合（図４、図５参照）と比べると、信号伝達による誤差を低減することができる。

なお、図２、図３では、パルス信号ＶｐのＨレベル期間ＴＨを積分期間とし、パルス信号ＶｐのＨ→Ｌへの切り替わりタイミングを積分電圧∫Ｖｒｅｆのホールドタイミングとしたが、逆に、パルス信号ＶｐのＬレベル期間ＴＬを積分期間とし、パルス信号ＶｐのＬ→Ｈへの切り替わりタイミングを積分電圧∫Ｖｒｅｆのホールドタイミングをとしてもよい。
また、サンプルホールド回路２３に替えて、ピークホールド回路を用いてもよい。

次に、図４、図５を参照しながら、パルス信号Ｖｐの周期（ＴＨ＋ＴＬ）を積分期間とした場合の動作について説明する。
図４、図５においては、パルス信号ＶｐのＨ→Ｌへの切り替わりタイミングで積分電圧∫Ｖｒｅｆがホールドされ、その直後に、積分電圧∫Ｖｒｅｆがリセットされるとともに積分が開始される。

この場合も、センサ基準電圧Ｖｒｅｆが一定であれば、積分電圧∫Ｖｒｅｆの勾配も一定である。
また、流量信号Ｖｍが低流量を示すときには、図４のように、積分期間（ＴＨ＋ＴＬ）が短くなってレシオメトリック出力信号Ｖｏｕｔのレベルが低くなり、流量信号Ｖｍが大流量を示すときには、図５のように、積分期間が長くなってレシオメトリック出力信号Ｖｏｕｔのレベルは高くなる。

また、図示しないが、前述と同様に、センサ基準電圧Ｖｒｅｆが上昇すれば、積分電圧∫Ｖｒｅｆの勾配が急になってレシオメトリック出力信号Ｖｏｕｔのレベルは高くなり、逆に、センサ基準電圧Ｖｒｅｆが低下すれば、積分電圧∫Ｖｒｅｆの勾配が緩やかになってレシオメトリック出力信号Ｖｏｕｔのレベルは低くなる。

図４、図５のように、センサ基準電圧Ｖｒｅｆの周期（ＴＨ＋ＴＬ）を積分期間とすることにより、積分電圧∫Ｖｒｅｆを生成するためのパルス信号Ｖｐとして、Ｈレベル期間ＴＨおよびＬレベル期間ＴＬの両範囲での流量信号Ｖｍが使用されるので、積分処理時の流量情報の欠落を回避することができる。
なお、ここでは、サンプルホールド回路２３のホールドタイミングを、パルス信号ＶｐのＨ→Ｌへの切り替わりタイミングに設定したが、パルス信号ＶｐのＬ→Ｈへの切り替わりタイミングに設定してもよい。

次に、図６、図７のタイミングチャート（信号波形）を参照しながら、パルス信号ＶｐをＰＷＭ信号とした場合の図１の回路動作について説明する。
図６、図７は、パルス信号ＶｐをＰＷＭ信号としたときの信号波形（パルス信号Ｖｐ、積分電圧∫Ｖｒｅｆ、レシオメトリック出力信号Ｖｏｕｔ）を示している。

この場合、パルス信号ＶｐのＨレベル期間（パルス幅）ＴＨは、流量信号Ｖｍのレベルに応じた値に設定され、Ｈレベル期間ＴＨは積分期間となっている。
図６は低流量であってＨレベル期間ＴＨが短い場合を示し、図７は大流量であってＨレベル期間ＴＨが長い場合を示している。

また、図６、図７において、積分回路２２は、パルス信号ＶｐのＬ→Ｈへの切り替わりタイミングで積分を開始し、サンプルホールド回路２３は、Ｈ→Ｌへの切り替わりタイミングで積分電圧∫Ｖｒｅｆをホールドする。さらに、積分電圧∫Ｖｒｅｆは、パルス信号ＶｐのＬレベル期間ＴＬ（リセット期間）では接地状態となっている。

ここでは、前述と同様に、センサ基準電圧Ｖｒｅｆが一定の場合を示しており、積分期間における積分電圧∫Ｖｒｅｆの勾配は一定である。
また、低流量（図６）では、図６のように、積分期間が短いのでレシオメトリック出力信号Ｖｏｕｔのレベルは低く、大流量（図７）では、積分期間が長いのでレシオメトリック出力信号Ｖｏｕｔのレベルは高くなる。

また、図示しないが、前述と同様に、センサ基準電圧Ｖｒｅｆが上昇すれば、積分電圧∫Ｖｒｅｆの勾配が急になってレシオメトリック出力信号Ｖｏｕｔのレベルは高くなり、センサ基準電圧Ｖｒｅｆが低下すれば、積分電圧∫Ｖｒｅｆの勾配が緩やかになってレシオメトリック出力信号Ｖｏｕｔのレベルは低くなる。
このように、図１内のパルス出力回路２１からＰＷＭ信号のパルス信号Ｖｐを生成した場合でも、レシオメトリック出力信号Ｖｏｕｔを生成する回路構成を実現することができる。

参考例１（図１参照）によれば、図２〜図５のように、パルス出力回路２１は、パルス信号Ｖｐの形態を、流量信号Ｖｍ（入力信号）に対応した周期（ＴＨ＋ＴＬ）を有する周波数信号として設定し、積分回路２２は、積分期間を、パルス信号ＶｐのＨレベル期間ＴＨ、Ｌレベル期間ＴＬ、または周期（ＴＨ＋ＴＬ）に対応する期間に設定する。
または、図６、図７のように、パルス出力回路２１は、パルス信号Ｖｐの形態を、流量信号Ｖｍ（入力信号）に対応したパルス幅（Ｈレベル期間ＴＨ）を有するＰＷＭ信号として設定し、積分回路２２は、積分期間を、パルス信号Ｖｐのパルス幅に対応する期間に設定する。

このように、流量検出手段からの入力信号（Ｖｍ）に基づいてパルス信号Ｖｐを生成し、パルス信号Ｖｐのタイミングに応答して、外部機器から供給された入力電圧（Ｖｒｅｆ）を積分し且つ積分電圧∫Ｖｒｅｆをサンプルホールドすることにより、比較的簡単な方法で高精度且つ高応答性のレシオメトリック出力仕様の回路構成を実現することができる。
また、レシオメトリック出力信号Ｖｏｕｔを取得する手段として、サンプルホールド回路２３を用いたので、応答遅れを回避することができる。

なお、上記参考例１では、パルス出力回路２１のみを用いてパルス信号Ｖｐを生成したが、図８のように、パルス出力回路２１Ａ、積分回路２０Ａおよびヒステリシス電圧出力回路２４Ａを有するＶ／Ｆ変換回路１０１Ａを用いて、パルス信号Ｖｐを生成してもよい。
以下、図面を参照しながら、この発明の実施の形態１に関連した参考例２について詳細に説明する。

図８は参考例２に係る流量計の信号処理回路を示すブロック図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ａ」を付して詳述を省略する。
図８において、パルス信号Ｖｐを生成するＶ／Ｆ変換回路１０１Ａは、積分回路２０Ａ（第１の積分手段）と、パルス出力回路２１Ａと、ヒステリシス電圧出力回路２４Ａとを備えている。
なお、ヒステリシス電圧出力回路２４Ａの機能は、パルス出力回路２１Ａ内に含まれていてもよい。

Ｖ／Ｆ変換回路１０１Ａからのパルス信号Ｖｐは、インバータＩＮＶを介して積分回路２２Ａ（第２の積分手段）およびサンプルホールド回路２３Ａに入力されている。
Ｖ／Ｆ変換回路１０１Ａ内の積分回路２０Ａには第１の電圧Ｖ１が入力され、ヒステリシス電圧出力回路２４Ａには第２の電圧が入力され、積分回路２２Ａには第３の電圧が入力されている。

積分回路２０Ａは、第１の電圧Ｖ１を積分し、第１の電圧Ｖ１に比例した時間的な勾配を有する第１の積分電圧∫Ｖ１を生成してパルス出力回路２１Ａに入力する。
ヒステリシス電圧出力回路２４Ａは、第２の電圧Ｖ２をヒステリシス規定し、第２の電圧Ｖ２に比例したヒステリシス電圧Ｖ２ｈを生成してパルス出力回路２１Ａに入力する。

積分回路２０Ａによる第１の積分電圧∫Ｖ１は、ヒステリシス電圧Ｖ２ｈと等しくなるまで積分される。
また、ヒステリシス電圧Ｖ２ｈの値は、第２の電圧Ｖ２によって決定される。
パルス出力回路２１Ａは、第１の積分電圧∫Ｖ１およびヒステリシス電圧Ｖ２ｈに基づいてパルス信号Ｖｐを生成する。

積分回路２２Ａは、パルス信号Ｖｐで規定された期間を積分期間として第３の電圧Ｖ３を積分し、第３の電圧Ｖ３に比例した時間的な勾配を有する第２の積分電圧∫Ｖ３を生成してサンプルホールド回路２３Ａに入力する。
サンプルホールド回路２３Ａは、積分回路２２Ａの積分期間における第２の積分電圧∫Ｖ２の開始電圧と終了電圧との差電圧をホールドして、レシオメトリック出力信号Ｖｏｕｔを生成する。

積分回路２２Ａによる第１の積分電圧∫Ｖ３は、パルス信号Ｖｐが与えられるまで積分され、パルス信号Ｖｐが与えられた時点でサンプルホールド回路２３Ａによりホールドされ、レシオメトリック出力信号Ｖｏｕｔとなる。

次に、図９および図１０を参照しながら、参考例２に係る信号処理回路について、さらに詳細に説明する。
図９は図８内のＶ／Ｆ変換回路１０１Ａ、積分回路２２Ａおよびサンプルホールド回路２３Ａの具体的構成例を示す回路図である。
また、図１０は図９に示した回路の動作波形で示すタイミングチャートであり、図１０内の各電圧Ｖｏ２、Ｖｍ３、Ｖｒｓｔ、Ｖｏ４、Ｖｐ６の時間的なレベル変化を、パルス信号Ｖｐおよびレシオメトリック出力信号Ｖｏｕｔとともに示している。

図９において、Ｖ／Ｆ変換回路１０１Ａは、オペアンプ１、２と、コンパレータ３と、スイッチ１１〜１３と、抵抗Ｒ１〜Ｒ７、Ｒ２０、Ｒ２１と、コンデンサＣ１とにより構成されている。
この場合、オペアンプ２は、図８内の積分回路２０Ａに対応し、コンパレータ３は、パルス出力回路２１Ａに対応し、スイッチ１３は、ヒステリシス電圧出力回路２４Ａに対応している。

Ｖ／Ｆ変換回路１０１Ａ内において、第１の電圧Ｖ１は、オペアンプ１の入力端子に印加される。
また、第２の電圧Ｖ２は、抵抗Ｒ５を介してコンパレータ３の入力端子に印加される。
オペアンプ１には、第１の電圧Ｖ１と自身の出力電圧Ｖｏ１とが入力されている。
オペアンプ１の出力電圧Ｖｏ１は、抵抗Ｒ３を介してオペアンプ２に入力されるとともに、抵抗Ｒ１、Ｒ２を介してスイッチ１１に入力される。
スイッチ１１の他端は、抵抗Ｒ２０とスイッチ１２との接続点に接続され、スイッチ１２の他端は、抵抗Ｒ２１とコンパレータ３の出力端子との接続点に接続されている。
また、抵抗Ｒ２０、Ｒ２１の各他端は電源Ｖｃｃに接続されている。

オペアンプ２には、コンデンサＣ１を介した自身の出力電圧Ｖｏ２と、オペアンプ１の出力電圧Ｖｏ１を抵抗Ｒ３、Ｒ２で分圧した電圧とが入力されている。
オペアンプ２の出力電圧Ｖｏ２（図８内の積分電圧∫Ｖ１に対応）は、コンパレータ３に入力されている。
また、コンデンサＣ１の一端は、抵抗Ｒ１、Ｒ２の接続点に接続されている。
コンパレータ３には、出力電圧Ｖｏ２（積分信号）と、第２の電圧Ｖ２を抵抗Ｒ５、Ｒ６で分圧した電圧（基準電圧）Ｖｍ３とを比較し、パルス信号Ｖｐを出力する。
コンパレータ３に対する基準電圧Ｖｍ３は、抵抗Ｒ７を介してスイッチ１３に入力されている。また、スイッチ１３の他端は、コンパレータ３の出力端子に接続されている。

Ｖ／Ｆ変換回路１０１Ａと積分回路２２Ａとの間には、スイッチ１４および抵抗Ｒ２２が接続されている。スイッチ１４および抵抗Ｒ２２は、図８内のインバータＩＮＶを構成している。
スイッチ１４には、抵抗Ｒ２２を介して第３の電圧Ｖ３が入力されている。
スイッチ１４の他端には、パルス信号Ｖｐが入力されている。

積分回路２２Ａは、オペアンプ４、５と、スイッチ１５、１６と、抵抗Ｒ８〜Ｒ１１と、コンデンサＣ２と、トランジスタＴｒとにより構成されている。
スイッチ１５には、第３の電圧Ｖ３が入力されており、スイッチ１５の他端は、抵抗Ｒ２２とスイッチ１４との接続点に接続されている。

オペアンプ４には、抵抗Ｒ１０を介した第３の電圧Ｖ３と、第３の電圧Ｖ３を抵抗Ｒ８、Ｒ９で分圧した電圧とが入力される。
抵抗Ｒ８は、スイッチ１５に対して並列接続されている。
オペアンプ４の出力端子は、トランジスタＴｒのベースに接続され、トランジスタＴｒのエミッタはオペアンプ４の入力端子に接続されている。

トランジスタＴｒのコレクタは、コンデンサＣ２を介して接地され、抵抗Ｒ１１を介してスイッチ１６に接続されるとともに、オペアンプ５の入力端子に接続されている。
オペアンプ５の他の入力端子には、自身の出力端子が接続されており、出力電圧Ｖｏ４が帰還入力されている。
スイッチ１６の他端には、抵抗Ｒ２２を介して電源Ｖｃｃが接続されている。

サンプルホールド回路２３Ａは、オペアンプ６と、スイッチ１７、１８と、抵抗Ｒ１２〜Ｒ１４、Ｒ２３と、コンデンサＣ３、Ｃ４とにより構成されている。
スイッチ１７の一端には、電源Ｖｃｃが接続され、スイッチ１７の他端には、抵抗Ｒ２２を介して電源Ｖｃｃが接続されている。
抵抗Ｒ２３は、スイッチ１７とグランドとの間に挿入されている。
コンデンサＣ３は、抵抗Ｒ２３の一端とスイッチ１８との間に挿入されている。
抵抗Ｒ１２は、コンデンサＣ３の一端とグランドとの間に挿入されており、コンデンサＣ３との接続点において電圧Ｖｒｓｔを生成する。

スイッチ１８の一端は、積分回路２２Ａ内のオペアンプ５の出力端子に接続され、スイッチ１８の他端は、コンデンサＣ４を介して接地されている。
コンデンサＣ４の一端の充電電圧Ｖｐ６は、オペアンプ６に入力されている。
オペアンプ６の他方の入力端子には、抵抗Ｒ１４を介して自身の出力端子が接続されており、レシオメトリック出力信号Ｖｏｕｔの電圧が帰還入力されている。
また、オペアンプ６の他方の入力端子は、抵抗Ｒ１３を介して接地されている。

なお、たとえば、流量検出手段（感熱式流量計）からの流量信号Ｖｍは、後述の実施の形態１〜３で説明するように、第１〜第３の電圧Ｖ１、Ｖ２、Ｖ３のいずれの入力信号にも置き替えることができる。

次に、図１０を参照しながら、図９に示した回路の動作について説明する。
まず、Ｖ／Ｆ変換回路１０１Ａの動作について説明する。
Ｖ／Ｆ変換回路１０１Ａへの入力信号として印加された第１の電圧Ｖ１は、オペアンプ１を介して出力電圧Ｖｏ１となり、さらに、オペアンプ２を介して出力電圧Ｖｏ２となって積分信号に変換される。

このとき、出力電圧Ｖｏ２（積分信号）の時間的変化は、スイッチ１１のＯＮ／ＯＦＦ状態に依存し、スイッチ１１がＯＮされた場合には上昇方向に変化し、スイッチ１１がＯＦＦされた場合には下降方向に変化する（図１０内の２点鎖線参照）。
ここで、各抵抗Ｒ１〜Ｒ４の抵抗値をそれぞれＲ１〜Ｒ４とし、コンデンサＣ１の容量値をＣ１とすると、出力電圧Ｖｏ２（積分信号）が上昇方向に変化する場合の、時間に対する出力電圧Ｖｏ２の電圧勾配Ｇｕ２は、第１の電圧Ｖ１を用いて、以下の式で表される。

Ｇｕ２＝−｛Ｒ３／（Ｒ３＋Ｒ４）×（１／Ｒ１）−Ｒ４／（Ｒ３＋Ｒ４）×（１／Ｒ２）｝／Ｃ１×Ｖ１

同様に、出力電圧Ｖｏ２（積分信号）が下降方向に変化する場合の、時間に対する出力電圧Ｖｏ２の電圧勾配Ｇｄ２は、以下の式で表される。

Ｇｄ２＝−Ｒ３／（Ｒ３＋Ｒ４）×（１／Ｒ１）／Ｃ１×Ｖ１

ここで、各抵抗Ｒ１〜Ｒ４の抵抗値が、以下の相互関係を満たすものとする。

Ｒ３＝Ｒ４
Ｒ１＝２×Ｒ２

このとき、出力電圧Ｖｏ２（積分信号）の上昇方向の電圧勾配Ｇｕ２および下降方向の電圧勾配Ｇｄ２は、それぞれ、以下の式（１）、（２）で表される。

Ｇｕ２＝１／（２×Ｃ１×Ｒ１）×Ｖ１ ・・・（１）
Ｇｄ２＝−１／（２×Ｃ１×Ｒ１）×Ｖ１ ・・・（２）

また、Ｖ／Ｆ変換回路１０１Ａへの入力信号として印加された第２の電圧Ｖ２は、コンパレータ３に対して基準電圧Ｖｍ３として入力される。
基準電圧Ｖｍ３の値は、スイッチ１３のＯＮ／ＯＦＦ状態に依存し、スイッチ１３がＯＮされた場合にはＬ（ローレベル）側の電圧値となり、スイッチ１３がＯＦＦされた場合にはＨ（ハイレベル）側の電圧値となる。
ここで、ヒステリシス電圧Ｖｈｙｓ（図８内のＶ２ｈに対応）を、基準電圧Ｖｍ３の「Ｈ側電圧値−Ｌ側電圧値」とし、各抵抗Ｒ５〜Ｒ７の抵抗値をそれぞれＲ５〜Ｒ７とすると、ヒステリシス電圧Ｖｈｙｓは、第２の電圧Ｖ２を用いて、以下の式で表される。

Ｖｈｙｓ＝｛Ｒ６／（Ｒ５＋Ｒ６）−Ｒｐ／（Ｒ５＋Ｒｐ）｝×Ｖ２

ただし、上記式において、Ｒｐは抵抗Ｒ６およびＲ７の並列抵抗値であり、並列抵抗値Ｒｐは以下の式で表される。

Ｒｐ＝（Ｒ６×Ｒ７）／（Ｒ６＋Ｒ７）

ここで、上記式の右辺の係数Ａを以下の式で表す。

Ａ＝Ｒ６／（Ｒ５＋Ｒ６）−Ｒｐ／（Ｒ５＋Ｒｐ）

これにより、上記式は簡略化され、ヒステリシス電圧Ｖｈｙｓは、以下の式（３）のように表される。

Ｖｈｙｓ＝Ａ×Ｖ２ ・・・（３）

よって、パルス信号ＶｐがＨ（ハイレベル）を示す場合には、スイッチ１１、出力電圧Ｖｏ２（積分信号）、スイッチ１３、基準電圧Ｖｍ３は、それぞれ以下の状態になる。

スイッチ１１ ：ＯＦＦ
出力電圧Ｖｏ２：下降方向
スイッチ１３ ：ＯＮ
基準電圧Ｖｍ３：Ｌ

また、このときのパルス信号ＶｐのＨレベル期間ＴＨは、以下の式（４）で表される。

ＴＨ＝Ｖｈｙｓ／｛１／（２×Ｃ１×Ｒ１）×Ｖ１｝
＝（２×Ａ×Ｃ１×Ｒ１）×Ｖ２／Ｖ１ ・・・（４）

また、パルス信号ＶｐがＬ（ローレベル）を示す場合のＬレベル期間ＴＬも、同様に、以下の式（５）で表される。

ＴＬ＝（２×Ａ×Ｃ１×Ｒ１）×Ｖ２／Ｖ１ ・・・（５）

すなわち、パルス信号Ｖｐは、図１０に示すように、ＤＵＴＹ５０％のパルス波形となり、パルス信号ＶｐのＨレベル期間ＴＨおよびＬレベル期間ＴＬは、いずれも第１の電圧Ｖ１に反比例し、且つ第２の電圧Ｖ２に比例した期間となる。

次に、図９内の積分回路２２Ａについて説明する。
積分回路２２Ａへの入力信号として印加された第３の電圧Ｖ２は、オペアンプ４を介して、出力電圧Ｖｏ４（図８内の積分電圧∫Ｖ３に対応）に変換される。
出力電圧Ｖｏ４（積分信号）は、パルス信号ＶｐがＨレベルを示すＨレベル期間ＴＨにわたって積分され、パルス信号ＶｐがＬレベルを示すＬレベル期間ＴＬでは、０［Ｖ］にリセットされる。

ここで、各抵抗Ｒ８〜Ｒ１０の抵抗値をそれぞれＲ８〜Ｒ１０とし、コンデンサＣ２の容量値をＣ２とすると、パルス信号ＶｐがＨレベルを示す期間ＴＨでの出力電圧Ｖｏ４（積分信号）積分開始後の経過時間ｔおよびは、第３の電圧Ｖ３を用いて、以下の式で表される。

Ｖｏ４＝Ｒ８／（Ｒ８＋Ｒ９）×（１／Ｒ１０）／Ｃ２×Ｖ３×ｔ

ここで、上記式の右辺の係数Ｂを以下の式で表す。

Ｂ＝Ｒ８／（Ｒ８＋Ｒ９）×（１／Ｒ１０）／Ｃ２

これにより、上記式は簡略化され、オペアンプ５の出力電圧Ｖｏ４（積分信号）は、以下の式（６）のように表される。

Ｖｏ４＝Ｂ×Ｖ３×ｔ ・・・（６）

なお、パルス信号ＶｐがＬレベルを示すＬレベル期間ＨＬでの出力電圧Ｖｏ４は、抵抗Ｒ１１およびコンデンサＣ２で決定する時定数（＝Ｒ１１×Ｃ２）で減衰する。
したがって、抵抗Ｒ１１の抵抗値およびコンデンサＣ２の容量値（それぞれ、定数）を最適に選択すれば、パルス信号ＶｐがＬレベルを示すＬレベル期間でコンデンサＣ２に印加された電荷は、十分に放電され、出力電圧Ｖｏ４は０［Ｖ］となる。

次に、図９内のサンプルホールド回路２３Ａについて説明する。
サンプルホールド回路２３Ａ内のスイッチ１８は、パルス信号Ｖｐの電圧レベルがＨ（ハイレベル）からＬ（ローレベル）に切り替わる際に一時的にＯＮされるので、上記タイミングで積分されたオペアンプ５の出力電圧Ｖｏ４は、コンデンサＣ４に対して充電電圧Ｖｐ６として印加され、コンデンサＣ４を充電する。
このとき、充電電圧Ｖｐ６は、Ｈレベル期間ＴＨが経過した時点での電圧値なので、前述の式（４）、（６）から、以下の式（７）で表される。

Ｖｐ６＝Ｂ×Ｖ３×ＴＨ
＝Ｂ×Ｖ３×（２×Ａ×Ｃ１×Ｒ１）×Ｖ２／Ｖ１
＝（２×Ａ×Ｂ×Ｃ１×Ｒ１）×Ｖ２×Ｖ３／Ｖ１ ・・・（７）

また、充電電圧Ｖｐ６は、オペアンプ６を介して増幅されるので、レシオメトリック出力信号Ｖｏｕｔは、以下の式で表される。

Ｖｏｕｔ＝（２×Ａ×Ｂ×Ｃ１×Ｒ１×（１＋Ｒ１４／Ｒ１３））×Ｖ２×Ｖ３／Ｖ１

ここで、上記式の右辺の係数Ｄを以下のように表す。

Ｄ＝２×Ａ×Ｂ×Ｃ１×Ｒ１×（１＋Ｒ１４／Ｒ１３）

このとき、レシオメトリック出力電圧Ｖｏｕｔは、第１〜第３の電圧Ｖ１〜Ｖ３を用いて、以下の式（８）のように表される。

Ｖｏｕｔ＝Ｄ×Ｖ２×Ｖ３／Ｖ１ ・・・（８）

式（８）から明らかなように、レシオメトリック出力電圧Ｖｏｕｔは、第２および第３の電圧Ｖ２、Ｖ３に比例し、且つ第１の電圧Ｖ１に反比例することになる。

以上のように、参考例２によれば、Ｖ／Ｆ変換回路１０１Ａは、第１の電圧Ｖ１を積分する積分回路２０Ａと、第２の電圧Ｖ２で発振器のヒステリシスを決定するヒステリシス電圧出力回路２４Ａと、パルス信号Ｖｐを生成するための発振器を構成するパルス出力回路２１Ａとを備えている。
また、積分回路２２Ａは、パルス信号Ｖｐのパルスタイミングで積分期間を規定し、第３の電圧Ｖ３を積分し、サンプルホールド回路２３Ａは、積分期間を規定して積分信号∫Ｖ３のサンプルホールドを行う。

これにより、流量信号Ｖｍを外部機器から供給された基準電圧に対してレシオメトリック出力することができ、高精度且つ高応答性のレシオメトリック出力信号Ｖｏｕｔを生成可能な流量計の信号処理回路を得ることができる。
したがって、高精度且つ高応答性のレシオメトリック出力回路を有する感熱式流量計を提供することができる。
また、レシオメトリック出力信号Ｖｏｕｔを生成するために、サンプルホールド回路２３Ａを用いたので、応答遅れが発生しないという効果がある。

なお、上記参考例２では、各電圧Ｖ１〜Ｖ３の具体例について言及しなかったが、図１１のように、第１の電圧Ｖ１を固定電圧Ｖｃｏｍとし、第２の電圧Ｖ２をセンサ基準電圧Ｖｒｅｆとし、第３の電圧Ｖ３を流量信号Ｖｍとしてもよい。
以下、図１１を参照しながら、この発明の実施の形態１について詳細に説明する。
図１１はこの発明の実施の形態１に係る流量計の信号処理回路を示すブロック図であり、前述（図８参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｂ」を付して詳述を省略する。

図１１において、固定電圧Ｖｃｏｍは、Ｖ／Ｆ変換回路１０１Ｂ内の積分回路２０Ｂに入力される。
積分回路２０Ｂは、固定電圧Ｖｃｏｍを積分し、固定電圧Ｖｃｏｍに比例した勾配を有する積分信号∫Ｖｃｏｍを生成する。

一方、燃料制御装置（図示せず）からのセンサ基準電圧Ｖｒｅｆは、ヒステリシス電圧出力回路２４Ｂに入力され、ヒステリシス電圧出力回路２４Ｂは、センサ基準電圧Ｖｒｅｆに比例したヒステリシス電圧Ｖｒｅｆｈを生成する。
また、外部の感熱式流量計（図示せず）により検出された流量信号Ｖｍは、積分回路２２Ｂに入力される。

Ｖ／Ｆ変換回路１０１Ｂ内のパルス出力回路２１Ｂは、積分電圧∫Ｖｃｏｍおよびヒステリシス電圧Ｖｒｅｆｈからパルス信号Ｖｐを生成する。
積分回路２２Ｂは、流量信号Ｖｍに比例した勾配を有する積分信号∫Ｖｍを生成する。
サンプルホールド回路２３Ｂは、積分電圧∫Ｖｍおよびパルス信号Ｖｐからレシオメトリック出力信号Ｖｏｕｔを生成する。

この場合、Ｖ１＝Ｖｃｏｍ、Ｖ２＝Ｖｒｅｆ、Ｖ３＝Ｖｍ、のように各電圧Ｖ１〜Ｖ３を対応させているので、レシオメトリック出力信号Ｖｏｕｔは、前述の式（８）から、以下の式（９）で表すことができる。

Ｖｏｕｔ＝Ｄ×Ｖｒｅｆ×Ｖｍ／Ｖｃｏｍ ・・・（９）

すなわち、レシオメトリック出力信号Ｖｏｕｔは、流量信号Ｖｍとセンサ基準電圧Ｖｒｅｆとの積に比例した値になる。
この結果、サンプルホールド回路２３Ｂは、流量信号Ｖｍをセンサ基準電圧Ｖｒｅｆに対してレシオメトリック出力することになる。

したがって、この発明の実施の形態１においても、前述と同等の作用効果を奏する。
すなわち、第１〜第３の電圧（入力信号）Ｖ１〜Ｖ３の組合せを、流量信号Ｖｍと、固定電圧Ｖｃｏｍと、センサ基準電圧Ｖｒｅｆ（外部機器から供給された基準信号）とから選択することにより、レシオメトリック出力仕様を実現することができる。
また、前述のように、レシオメトリック出力のために、サンプルホールド回路２３Ｂを用いたので応答遅れを回避することができる。

実施の形態２．
なお、上記実施の形態１では、第２および第３の電圧Ｖ２、Ｖ３を、センサ基準電圧Ｖｒｅｆ、流量信号Ｖｍに対応させたが、図１２のように、各入力信号を入れ替えて、第２の電圧Ｖ２を流量信号Ｖｍとし、第３の電圧Ｖ３をセンサ基準電圧Ｖｒｅｆとしてもよい。
以下、図１２を参照しながら、この発明の実施の形態２について詳細に説明する。
図１２はこの発明の実施の形態２に係る流量計の信号処理回路を示すブロック図であり、前述（図１１参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｃ」を付して詳述を省略する。

図１２において、流量信号Ｖｍは、Ｖ／Ｆ変換回路１０１Ｃ内のヒステリシス電圧出力回路２４Ｃに入力され、センサ基準電圧Ｖｒｅｆは、積分回路２２Ｃに入力される。
ヒステリシス電圧出力回路２４Ｃは、流量信号Ｖｍに比例したヒステリシス電圧Ｖｍｈを生成する。

Ｖ／Ｆ変換回路１０１Ｃ内のパルス出力回路２１Ｃは、積分回路２０Ｃからの積分電圧∫Ｖｃｏｍと、ヒステリシス電圧Ｖｍｈとからパルス信号Ｖｐを生成する。
積分回路２２Ｃは、センサ基準電圧Ｖｒｅｆに比例した勾配を有する積分信号∫Ｖｒｅｆを生成する。
サンプルホールド回路２３Ｃは、積分電圧∫Ｖｒｅｆおよびパルス信号Ｖｐからレシオメトリック出力信号Ｖｏｕｔを生成する。

この場合、Ｖ１＝Ｖｃｏｍ、Ｖ２＝Ｖｍ、Ｖ３＝Ｖｒｅｆ、のように各電圧Ｖ１〜Ｖ３を対応させているので、レシオメトリック出力信号Ｖｏｕｔは、前述の式（８）から、以下の式（１０）で表すことができる。

Ｖｏｕｔ＝Ｄ×Ｖｍ×Ｖｒｅｆ／Ｖｃｏｍ ・・・（１０）

すなわち、レシオメトリック出力信号Ｖｏｕｔは、流量信号Ｖｍとセンサ基準電圧Ｖｒｅｆとの積に比例した値になる。
この結果、サンプルホールド回路２３Ｃは、前述と同様に、流量信号Ｖｍをセンサ基準電圧Ｖｒｅｆに対してレシオメトリック出力することになる。

この結果、この発明の実施の形態２においても、前述と同等の作用効果を奏する。
すなわち、第１〜第３の電圧（入力信号）Ｖ１〜Ｖ３の組合せを、流量信号Ｖｍと、固定電圧Ｖｃｏｍと、センサ基準電圧Ｖｒｅｆ（外部機器から供給された基準信号）とから選択することにより、レシオメトリック出力仕様を実現することができる。
また、前述のように、レシオメトリック出力のために、サンプルホールド回路２３Ｃを用いたので、応答遅れを回避することができる。

また、積分回路２２Ｃは、前述（図９参照）と同様の回路構成を有し、積分電圧∫Ｖｒｅｆは、前述（図１０参照）の出力電圧Ｖｏ４のように動作する。また、一般的に、センサ基準電圧Ｖｒｅｆは、流量信号Ｖｍよりも高電圧で且つ電圧変動が少ないことが知られている。
したがって、図１２のように、センサ基準電圧Ｖｒｅｆを積分した場合には、流量信号Ｖｍを積分した場合（前述の実施の形態１）に比べると、積分回路２２Ｃで動作可能な入力範囲にするように容易に各回路定数の設定を行うことができる。

なお、上記実施の形態１、２では、第１の電圧Ｖ１を固定電圧Ｖｃｏｍとしたが、図１３のように、第１の電圧Ｖ１を流量信号Ｖｍとし、第２の電圧Ｖ２を固定電圧Ｖｃｏｍとしてもよい。
以下、図１３を参照しながら、この発明に関連した参考例３について詳細に説明する。
図１３は参考例３に係る流量計の信号処理回路を示すブロック図であり、前述（図１１、図１２参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｄ」を付して詳述を省略する。

図１３において、流量信号Ｖｍ（物理量信号）は、Ｖ／Ｆ変換回路１０１Ｄ内の積分回路２０Ｄに入力される。
積分回路２０Ｄは、流量信号Ｖｍに比例した勾配を持つ積分信号∫Ｖｍを生成してパルス出力回路２１Ｄに入力する。
一方、固定電圧Ｖｃｏｍは、ヒステリシス電圧出力回路２４Ｄに入力され、ヒステリシス電圧出力回路２４Ｄは、固定電圧Ｖｃｏｍに比例したヒステリシス電圧Ｖｃｏｍｈを生成してパルス出力回路２１Ｄに入力する。

パルス出力回路２１Ｄは、固定電圧Ｖｃｏｍに比例したヒステリシス電圧Ｖｃｏｍｈと、流量信号Ｖｍに比例した勾配を有する積分信号∫Ｖｍとから、流量信号Ｖｍに対応した周波数信号Ｆｏｕｔを出力する。
図１３においては、前述（図８〜図１２参照）と同様の回路構成を用いて、Ｖ／Ｆ変換回路１０１Ｄのみで周波数信号Ｆｏｕｔを出力することができる。

この場合、たとえば図８に示したＶ／Ｆ変換回路１０１Ａの構成において、第１の電圧Ｖ１を流量信号Ｖｍに対応させ、第２の電圧Ｖ２を固定電圧Ｖｃｏｍに対応させている。
すなわち、図９、図１０内のＶ／Ｆ変換回路１０１Ｂ、１０１Ｃに相当する構成のみを使用している。
ここで、パルス信号Ｖｐの周期Ｔは、前述の式（４）、（５）から、以下の式（１１）で表される。

Ｔ＝ＴＨ＋ＴＬ
＝２×（２×Ａ×Ｃ１×Ｒ１）×Ｖｃｏｍ／Ｖｍ ・・・（１１）

また、パルス信号Ｖｐの周波数Ｆは、以下の式（１２）で表される。

Ｆ＝１／Ｔ＝（１／（４×Ａ×Ｃ１×Ｒ１×Ｖｃｏｍ））×Ｖｍ ・・・（１２）

式（１２）から明らかなように、周波数Ｆは流量信号Ｖｍに比例する。
これにより、前述と同様に、比較的簡単な方法で、高精度且つ高応答性のレシオメトリック出力を取得することができる。
また、前述の回路構成を用いて、簡単に周波数出力仕様に変更することができる。すなわち、レシオメトリック出力構成をベースとして、Ｖ／Ｆ変換回路１０１Ｄへの入力信号を変更（第１の電圧Ｖ１を流量信号Ｖｍに変更し、第１の電圧Ｖ２を固定電圧Ｖｃｏｍに変更）することのみで、簡単に周波数信号Ｆｏｕｔを出力することができる。

以上のように、参考例３によれば、高精度且つ高応答性のレシオメトリック出力回路を有する感熱式流量計を提供することができ、さらに、簡単に周波数出力仕様に変更することができる。
すなわち、入力信号の構成を切り替えることにより、レシオメトリック出力信号Ｖｏｕｔと周波数信号Ｆｏｕｔとに出力形態を変更することができる。

この発明の実施の形態１に関連した参考例１に係る流量計の信号処理回路のレシオメトリック出力構成例を示すブロック図である。 参考例１に係る低流量でのパルス信号（周波数信号）に基づくレシオメトリック出力時の第１の信号波形例を示すタイミングチャートである。 参考例１に係る大流量でのパルス信号（周波数信号）に基づくレシオメトリック出力時の第１の信号波形例を示すタイミングチャートである。 参考例１に係る低流量でのパルス信号（周波数信号）に基づくレシオメトリック出力時の第２の信号波形例を示すタイミングチャートである。 参考例１に係る大流量でのパルス信号（周波数信号）に基づくレシオメトリック出力時の第２の信号波形例を示すタイミングチャートである。 参考例１に係る低流量でのパルス信号（ＰＷＭ信号）に基づくレシオメトリック出力時の第３の信号波形例を示すタイミングチャートである。 参考例１に係る大流量でのパルス信号（ＰＷＭ信号）に基づくレシオメトリック出力時の第３の信号波形例を示すタイミングチャートである。 この発明の実施の形態１に関連した参考例２に係る流量計の信号処理回路のレシオメトリック出力構成例を示すブロック図である。 図８に示した信号処理回路の具体的構成例を示す回路図である。 図８の信号処理回路のレシオメトリック出力時の信号波形例を示すタイミングチャートである。 この発明の実施の形態１に係る流量計の信号処理回路のレシオメトリック出力構成例を示すブロック図である。 この発明の実施の形態２に係る流量計の信号処理回路のレシオメトリック出力構成例を示すブロック図である。 この発明に関連した参考例３に係る流量計の信号処理回路の周波数出力構成例を示すブロック図である。

符号の説明

２１、２１Ａ〜２１Ｄ パルス出力回路（パルス発生手段）、２０Ａ〜２０Ｄ 第１の積分回路、２２ 積分回路、２２Ａ〜２２Ｄ 第２の積分回路、２３、２３Ａ〜２３Ｄ サンプルホールド回路（ホールド手段）、２４Ａ〜２４Ｄ ヒステリシス電圧出力回路（ヒステリシス電圧生手段）、Ｆｏｕｔ 周波数信号、Ｖｍ 流量信号、Ｖｐ パルス信号、Ｖｏｕｔ レシオメトリック出力信号、Ｖｒｅｆ センサ基準電圧、∫Ｖｒｅｆ 積分電圧（第１の積分電圧）、ＴＨ Ｈレベル期間、ＴＬ Ｌレベル期間、Ｖ１ 第１の電圧、∫Ｖ１ 第１の積分電圧、Ｖ２ 第２の電圧、Ｖ２ｈ ヒステリシス電圧、Ｖ３ 第３の電圧、Ｖｃｃ 電源、∫Ｖ３ 第２の積分電圧。

Claims (2)

1. 第１の電圧に比例した時間的な勾配を有する第１の積分電圧を生成する第１の積分手段と、
   第２の電圧に比例したヒステリシス電圧を生成するヒステリシス電圧発生手段と、
   前記第１の積分電圧および前記ヒステリシス電圧に基づいて、第１の電圧に比例し第２の電圧に反比例した周波数のパルス信号を生成するパルス発生手段と、
   前記パルス信号で規定された期間を積分期間として、第３の電圧に比例した時間的な勾配を有する第２の積分電圧を生成する第２の積分手段と、
   前記積分期間における前記第２の積分電圧の開始電圧と終了電圧との差電圧をホールドするホールド手段とを備え、
   前記第１の電圧は、固定電圧からなり、
   前記第２の電圧は、外部機器から供給された基準電圧からなり、
   前記第３の電圧は、外部の流量検出手段により検出された流量信号からなり、
   前記ホールド手段は、前記流量信号を前記基準電圧に対してレシオメトリック出力することを特徴とする流量計の信号処理回路。
2. 第１の電圧に比例した時間的な勾配を有する第１の積分電圧を生成する第１の積分手段と、
   第２の電圧に比例したヒステリシス電圧を生成するヒステリシス電圧発生手段と、
   前記第１の積分電圧および前記ヒステリシス電圧に基づいて、第１の電圧に比例し第２の電圧に反比例した周波数のパルス信号を生成するパルス発生手段と、
   前記パルス信号で規定された期間を積分期間として、第３の電圧に比例した時間的な勾配を有する第２の積分電圧を生成する第２の積分手段と、
   前記積分期間における前記第２の積分電圧の開始電圧と終了電圧との差電圧をホールドするホールド手段とを備え、
   前記第１の電圧は、固定電圧からなり、
   前記第２の電圧は、外部の流量検出手段により検出された流量信号からなり、
   前記第３の電圧は、外部機器から供給された基準電圧からなり、
   前記ホールド手段は、前記流量信号を前記基準電圧に対してレシオメトリック出力することを特徴とする流量計の信号処理回路。

Images