KR20150045371A

KR20150045371A - 반도체 장치 및 전자 제어 장치

Info

Publication number: KR20150045371A
Application number: KR20140139074A
Authority: KR
Inventors: 마스미 곤; 조우 구도우
Original assignee: 르네사스 일렉트로닉스 가부시키가이샤
Priority date: 2013-10-18
Filing date: 2014-10-15
Publication date: 2015-04-28
Also published as: CN104570789B; US9461663B2; CN104570789A; EP2863546A3; JP6270403B2; US9077357B2; US20150263752A1; JP2015080158A; EP2863546A2; US20150109155A1

Abstract

본 발명의 과제는, 절환 스위치의 온 저항에 의해 측정 저항의 검출 정밀도가 저하되는 것을 억제하는 것이다. 기준 저항을 통해 제1 전압에 접속되는 제1 노드와 측정 저항을 통해 제2 전압에 접속되는 복수개의 제2 노드와의 사이에 절환 스위치가 설치되고, 절환 스위치에 의해 상기 제1 노드에 접속하는 제2 노드를 선택한다. 상기 절환 스위치에 의해 선택되는 제2 노드와 상기 제1 노드와의 사이의 전압에 상기 제2 전압을 가산한 전압을 보정 전압으로서 생성하는 보정 회로를 설치한다. 이중 적분형 아날로그 디지털 변환 회로는, 상기 제1 노드의 전압에 대한 상기 보정 전압의 차전압을 상기 제1 전압까지 적분하였을 때의 제1 적분 시간과, 상기 제1 노드의 전압에 대한 상기 제1 전압의 차전압을 상기 보정 전압까지 적분하였을 때의 제2 적분 시간을 구한다.

Description

반도체 장치 및 전자 제어 장치{SEMICONDUCTOR DEVICE AND ELECTRONIC CONTROL DEVICE}

본 발명은 이중 적분형 아날로그 디지털 변환 회로를 구비한 반도체 장치, 또한 아날로그 디지털 변환 회로를 사용하는 전자 제어 장치에 관한 것으로, 예를 들어 차량 탑재 시스템에 있어서의 측정 센서 내의 저항을 감시하면서 파워 트레인 등의 기기를 제어하는 전자 제어 장치에 적용하기에 유효한 기술에 관한 것이다.

측정 센서의 저항을 감시하기 위해서는, 단순한 회로로 고정밀도의 변환이 가능하다고 하는 특징으로 인해, 이중 적분형 아날로그 디지털 변환 회로를 사용할 수 있다. 이중 적분형 아날로그 디지털 변환 회로의 대표로서, 예를 들어 특허문헌 1에 기재된 바와 같이, 미러 적분 회로에 의해 입력 전압(Vin)과 그 값은 반대 극성인 기준 전압(Vref)을 계속해서 2회 적분함으로써 디지털 출력을 구하는 회로가 있다. 예를 들어, 지정한 시간만큼 입력 전압(Vin)을 적분하여 얻어지는 출력 전압(Vo)으로부터, 기준 전압(Vref)을 적분하여 적분기의 전압이 0V까지 변화되는 시간을 카운터로 계수함으로써, 입력 전압(Vin)을 구할 수 있다. 도 9의 이중 적분형 아날로그 디지털 변환 회로를 상정하면, 아날로그 입력 전압(Vin)을 적분기로 적분하고, 이어서 다시 기준 전압(Vref)을 적분기에 의해 적분함으로써 변환 동작을 행한다. 아날로그 입력 전압(Vin)을 미러 적분기로 적분하는 기간의 V1은 수학식 1로 된다. 또한, 이하의 수학식 1 내지 수학식 3에 있어서의 파라미터는 이하와 같다. V1:입력 전압(Vin)을 적분 시의 적분기의 출력 전압(Vo), V2:기준 전압(Vref)을 적분 시의 적분기의 출력 전압(Vo), t1:지정한 시간, N:t1 시의 펄스수, t2:기준 전압(Vref)의 적분 시간, n:t2 시의 펄스수(디지털 출력).

기준 전압(Vref)을 적분기에 의해 적분하는 기간의 V2는 수학식 2로 된다.

수학식 2에 있어서 V2＝0으로 될 때까지 적분하는 것으로 하고, 이것에 수학식 1을 대입함으로써 수학식 3의 관계가 얻어진다.

수학식 3으로부터 명백한 바와 같이 입력 전압(Vin)은 n의 펄스수(디지털 출력)로 변환된다.

예를 들어, 온도 센서의 서미스터 저항을 감시하고자 하는 경우에는 측정 저항으로서의 서미스터에 기준 저항을 직렬하고, 그 분압 전압을 입력 전압으로 할 수 있다. 기준 전압(Vp, Vn)의 사이에 기준 저항(Rpu)과 측정 저항(Rm)을 직렬하고, 그 결합 노드의 전압을 입력 전압(Vin)으로 하면, 측정 저항(Rm)은 수학식 4에 의해 구할 수 있다.

일본 특허 공개 제2012-39273호 공보

이중 적분형 아날로그 디지털 변환 회로를 공통화하여 복수개를 측정하기 위해서는, 예를 들어 도 10에 예시되는 바와 같이, 공통의 기준 저항(Rpu)에 대해 복수개의 측정 저항(Rm)을 설치하고, 멀티플렉서에 의해 선택한 측정 저항을 기준 저항에 직렬로 접속함으로써, 복수개의 측정 저항을 감시할 수 있다.

그러나, 멀티플렉서의 스위치 소자에는 적지 않게 온 저항(Ron)이 있다. 그와 같은 온 저항이 측정 저항(Rm)에 가산되어 버림으로써, 이중 적분형 아날로그 디지털 변환 회로에는 상정과는 상이한 입력 전압(Vin)이 입력되어 버려, 측정 저항(Rm)의 측정 정밀도가 악화되어 버리는 문제가 있다. 상기 온 저항에는 온도 의존성이 있고, 또한, 제조 변동의 영향도 받는 점에서, 그 값을 정확하게 파악하는 것은 용이하지 않다.

온 저항을 고려한 도 10의 구성으로부터 측정 저항(Rm)을 구하는 식은 수학식 5로 된다.

수학식 5로부터 명백한 바와 같이, 이중 적분형 아날로그 디지털 변환 회로로 입력 전압(Vin)을 구할 수 있었다고 해도, 수학식 5의 스위치의 온 저항(Ron)의 값이 미지이기 때문에, 정확한 측정 저항(Rm)의 저항값을 구할 수는 없다. 스위치의 온 저항(Ron)을 고려하지 않고 측정 저항(Rm)을 측정하면, 스위치의 온 저항이 그대로 측정 정밀도의 악화로 이어지게 된다. 도 9의 이중 적분형 아날로그 디지털 변환 회로의 구성에 착안하면, 도 10의 입력 회로에 있어서의 스위치의 온 저항의 영향이 이중 적분 중 입력 전압(Vin)의 충전에만 영향을 미치고, 참조 전압의 충전에는 영향을 미치지 않는다고 하는 부정합이 측정 저항의 검출 정밀도를 저하시킨다.

상기 및 그 외의 과제와 신규의 특징은 본 명세서의 기술 및 첨부 도면으로부터 명확해질 것이다.

본원에 있어서 개시되는 실시 형태 중 대표적인 것의 개요를 간단히 설명하면 하기하는 바와 같다.

즉, 기준 저항을 통해 제1 전압에 접속되는 제1 노드와 측정 저항을 통해 제2 전압에 접속되는 복수개의 제2 노드와의 사이에 절환 스위치가 설치되고, 절환 스위치에 의해 상기 제1 노드에 접속하는 제2 노드를 선택한다. 상기 절환 스위치에 의해 선택되는 제2 노드와 상기 제1 노드와의 사이의 전압에 상기 제2 전압을 가산한 전압을 보정 전압으로서 생성하는 보정 회로를 설치한다. 이중 적분형 아날로그 디지털 변환 회로는, 상기 제1 노드의 전압에 대한 상기 보정 전압의 차전압을 상기 제1 전압까지 적분하였을 때의 제1 적분 시간과, 상기 제1 노드의 전압에 대한 상기 제1 전압의 차전압을 상기 보정 전압까지 적분하였을 때의 제2 적분 시간을 구한다.

본원에 있어서 개시되는 실시 형태 중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 하기하는 바와 같다.

즉, 절환 스위치의 온 저항의 영향이 이중 적분의 제1 적분과 제2 적분과의 사이에서 정합하게 되기 때문에, 절환 스위치의 온 저항에 의해 측정 저항의 검출 정밀도가 저하되는 것을 억제할 수 있다.

도 1은 이중 적분형 아날로그 디지털 변환 회로를 갖는 반도체 장치를 예시하는 블록도.
도 2는 제1 적분 동작과 제2 적분 동작의 동작 타이밍을 예시하는 타이밍 차트.
도 3은 보정 회로의 다른 예를 도시하는 블록도.
도 4는 도 3의 보정 회로의 동작 타이밍을 예시하는 타이밍 차트.
도 5는 비교 회로의 다른 예를 채용한 이중 적분형 아날로그 디지털 변환 회로를 예시하는 블록도.
도 6은 이중 적분형 아날로그 디지털 변환 회로를 갖는 반도체 장치의 제2 예를 도시하는 블록도.
도 7은 보정 회로의 다른 예를 도시하는 블록도.
도 8은 전자 제어 장치의 일례로서 자동차에 탑재되는 엔진 컨트롤 시스템을 예시하는 블록도.
도 9는 종래부터 제공되어 있었던 이중 적분형 아날로그 디지털 변환 회로의 설명도.
도 10은 멀티플렉서에 의해 선택한 측정 저항을 기준 저항에 직렬로 접속함으로써 이중 적분형 아날로그 디지털 변환 회로의 입력 전압을 형성하는 입력 회로를 예시하는 회로도.
도 11은 측정 저항의 저항값이 작은 경우인 편이 절환 스위치의 온 저항의 영향을 받기 쉬운 것을 나타내는 설명도.

1. 실시 형태의 개요

우선, 본원에 있어서 개시되는 실시 형태에 대해 개요를 설명한다. 실시 형태에 따른 개요 설명에서 괄호를 하여 참조하는 도면 중의 참조 부호는 그것이 첨부된 구성 요소의 개념에 포함되는 것을 예시하는 것에 지나지 않는다.

〔1〕《도 1, 반도체 장치》

반도체 장치(1)는, 기준 저항(Rpu)을 통해 제1 전압(Vp)에 접속되는 제1 노드(N1)와, 측정 저항(Rm)을 통해 제2 전압(Vn)에 접속되는 복수개의 제2 노드(N2A, N2B, N2C)와, 상기 제1 노드에 접속하는 제2 노드를 선택하는 복수개의 절환 스위치(4A, 4B, 4C)와, 상기 절환 스위치에 의해 선택되는 제2 노드와 상기 제1 노드와의 사이의 전압에 상기 제2 전압을 가산한 전압을 보정 전압(Vx)으로서 생성하는 보정 회로(7)와, 상기 제1 노드의 전압에 대한 상기 보정 전압의 차전압을 상기 제1 전압까지 적분하였을 때의 제1 적분 시간(t1) 및 상기 제1 노드의 전압에 대한 상기 제1 전압의 차전압을 상기 보정 전압까지 적분하였을 때의 제2 적분 시간(t2)을 구하는 이중 적분형 아날로그 디지털 변환 회로(6)를 갖는다.

이것에 의하면, 제1 노드의 전압(Vin)은 제2 전압(Vn)과, 측정 저항(Rm)에 의한 강하 전압(IRm)과, 절환 스위치에 의한 강하 전압(IRon)의 합이다. 보정 전압(Vx)은 제2 전압(Vn)과 절환 스위치에 의한 강하 전압(IRon)의 합이다. 따라서, 상기 제1 노드의 전압에 대한 상기 보정 전압(Vx)의 차전압(Vin-Vx＝IRm)을 상기 제1 전압까지 적분하는 제1 적분 동작의 적분 시간에는 절환 스위치의 온 저항 성분은 들어오지 않는다. 또한, 제1 전압은 제2 전압(Vn)과, 측정 저항(Rm)에 의한 강하 전압(IRm)과, 절환 스위치에 의한 강하 전압(IRon)과, 기준 전압(Rpu)에 의한 강하 전압(IRpu)의 합이기 때문에, 상기 제1 노드의 전압에 대한 상기 제1 전압의 차전압(Vin-Vp＝-IRpu)을 상기 보정 전압까지 적분하였을 때의 제2 적분 동작의 적분 시간에는 마찬가지로 절환 스위치의 온 저항 성분은 들어오지 않는다. 따라서, 절환 스위치의 온 저항의 영향이 이중 적분의 제1 적분과 제2 적분과의 사이에서 정합하게 되기 때문에, 절환 스위치의 온 저항에 의해 측정 저항의 검출 정밀도가 저하되는 것을 억제할 수 있어, 측정 저항의 저항값을 고정밀도로 측정할 수 있다.

〔2〕《적분 회로, 검출 회로, 제어 회로》

항 〔1〕에 있어서, 상기 이중 적분형 아날로그 디지털 변환 회로는, 상기 제1 노드의 전압에 대한 상기 보정 전압의 차전압을 적분하는 제1 적분 동작과 상기 제1 노드의 전압에 대한 상기 제1 전압의 차전압을 적분하는 제2 적분 동작을 행하는 적분 회로(12)와, 상기 제1 적분 동작에 있어서 상기 적분 회로의 적분 출력이 상기 제1 전압에 도달하였을 때 제1 검출 신호(15A)를 생성하고, 상기 제2 적분 동작에 있어서 상기 적분 회로의 출력이 상기 보정 전압에 도달하였을 때 제2 검출 신호(15B)를 생성하는 검출 회로(14A, 14B, 14)와, 클럭 신호(CK)를 계수하는 카운터(20)와, 상기 적분 회로에 의해 상기 제1 적분 동작을 개시한 후에 상기 제1 검출 신호가 생성될 때까지의 상기 카운터에 의한 제1 계수값(N), 및 상기 제2 적분 동작을 개시한 후에 상기 제2 검출 신호가 생성될 때까지의 상기 카운터에 의한 제2 계수값(n)을 취득하는 제어 회로(16)를 갖는다.

이것에 의하면, 이중 적분형 아날로그 디지털 변환 회로를 비교적 간단히 구성할 수 있다.

〔3〕《미러 적분 회로》

항 〔2〕에 있어서, 상기 적분 회로는, 비반전 입력 단자에 상기 제1 노드의 전압을 받고, 반전 입력 단자에 상기 제1 전압 또는 상기 보정 전압을 선택적으로 받는 미러 적분 회로(12)이다.

이것에 의하면, 연산 증폭기를 사용하여 비교적 간단히 적분 회로를 구성할 수 있다.

〔4〕《버퍼 증폭기와 차동 증폭기에 의한 보정 회로》

항 〔1〕에 있어서, 상기 보정 회로는, 상기 제1 노드의 전압을 받는 제1 버퍼 증폭기(22)와, 상기 절환 스위치에 의해 선택되는 제2 노드의 전압을 받는 제2 버퍼 증폭기(23)와, 상기 제1 버퍼 증폭기의 출력에 대한 상기 제2 버퍼 증폭기의 출력의 차전압에 상기 제2 전압을 가산한 전압을 보정 전압으로서 형성하는 차동 증폭기(24)를 갖는다.

이것에 의하면, 연산 증폭기를 사용하여 비교적 간단히 보정 회로를 구성할 수 있다.

〔5〕《스위치드 캐패시터 회로에 의한 보정 회로》

항 〔1〕에 있어서, 상기 보정 회로는, 비반전 입력 단자에 상기 제2 전압을 받고, 반전 입력 단자에 입력 용량의 한쪽의 용량 전극이 결합된 연산 증폭기(41)와, 상기 연산 증폭기의 출력 단자를 반전 입력 단자에 귀환 접속하는 제1 스위치(42)와, 상기 제1 스위치에 병렬 접속된 귀환 용량(43)과, 상기 제1 스위치와 동상이며 스위치 제어되고 온 상태에서 상기 제1 노드의 전압을 상기 입력 용량의 다른 쪽의 용량 전극에 인가하는 제2 스위치(44)와, 상기 제1 스위치와 역상이며 스위치 제어되고 온 상태에서 상기 제2 노드의 전압을 상기 입력 용량의 다른 쪽의 용량 전극에 인가하는 제3 스위치(45)를 포함한다.

이것에 의하면, 항 〔4〕의 보정 회로에 비해 연산 증폭기의 수를 줄일 수 있다.

〔6〕《상기 제1 노드 및 제2 노드는 외부 단자이다》

항 〔1〕에 있어서, 상기 제1 노드 및 제2 노드는 외부 단자이다.

이것에 의하면, 이중 적분 회로에의 입력을 위해 반도체 장치의 외적 부가 회로 요소로서 기준 저항과 측정 저항을 준비하는 것만으로 족하다.

〔7〕《도 6, 반도체 장치》

반도체 장치(1A)는, 기준 저항(Rpu)을 통해 제1 전압(Vp)에 접속되는 제1 노드(N1)와, 측정 저항(Rm)을 통해 제2 전압(Vn)에 접속되는 복수개의 제2 노드(N2A, N2B, N2C)와, 상기 제1 노드에 접속하는 제2 노드를 선택하는 복수개의 절환 스위치(4A, 4B, 4C)와, 상기 절환 스위치에 의해 선택되는 제2 노드와 상기 제1 노드와의 사이의 전압을 상기 제1 전압으로부터 감산한 전압을 보정 전압(Vx)으로서 생성하는 보정 회로(7A)와, 상기 제2 노드의 전압에 대한 상기 보정 전압의 차전압을 상기 제2 전압까지 적분하였을 때의 제1 적분 시간(t1) 및 상기 제2 노드의 전압에 대한 상기 제2 전압의 차전압을 상기 보정 전압까지 적분하였을 때의 제2 적분 시간(t2)을 구하는 이중 적분형 아날로그 디지털 변환 회로(6A)를 갖는다.

이것에 의하면, 제2 노드의 전압(Vin)은 제2 전압(Vn)과 측정 저항(Rm)에 의한 강하 전압(IRm)의 합이다(Vin＝Vn＋IRm). 보정 전압(Vx)은 제1 전압(Vp)으로부터 절환 스위치에 의한 강하 전압(IRon)을 감산한 전압이다(Vx＝Vp-IRon). 여기서 Vp＝Vn＋IRm＋IRon＋IRup이기 때문에, 상기 제2 노드의 전압(Vin)에 대한 상기 보정 전압(Vx)의 차전압(Vin-Vx＝-IRpu)을 상기 제1 전압까지 적분하는 제1 적분 동작의 적분 시간에는 절환 스위치의 온 저항 성분은 들어오지 않는다. 또한, 상기 제2 노드의 전압에 대한 상기 제2 전압의 차전압(Vin-Vn＝IRm)을 상기 보정 전압까지 적분하였을 때의 제2 적분 동작의 적분 시간에는 마찬가지로 절환 스위치의 온 저항 성분은 들어오지 않는다. 따라서, 절환 스위치의 온 저항의 영향이 이중 적분의 제1 적분과 제2 적분과의 사이에서 정합하게 되기 때문에, 절환 스위치의 온 저항에 의해 측정 저항의 검출 정밀도가 저하되는 것을 억제할 수 있어, 측정 저항의 저항값을 고정밀도로 측정할 수 있다.

〔8〕《적분 회로, 검출 회로, 제어 회로》

항 〔7〕에 있어서, 상기 이중 적분형 아날로그 디지털 변환 회로는, 상기 제2 노드의 전압에 대한 상기 보정 전압의 차전압을 적분하는 제1 적분 동작과 상기 제2 노드의 전압에 대한 상기 제2 전압의 차전압을 적분하는 제2 적분 동작을 행하는 적분 회로(12)와, 상기 제1 적분 동작에 있어서 상기 적분 회로의 적분 출력이 상기 제2 전압에 도달하였을 때 제1 검출 신호(15A)를 생성하고, 상기 제2 적분 동작에 있어서 상기 적분 회로의 출력이 상기 보정 전압에 도달하였을 때 제2 검출 신호(15B)를 생성하는 검출 회로(14A, 14B)와, 클럭 신호(CK)를 계수하는 카운터(20)와, 상기 적분 회로에 의해 상기 제1 적분 동작을 개시한 후에 상기 제1 검출 신호가 생성될 때까지의 상기 카운터에 의한 제1 계수값(N), 및 상기 적분 회로에 의해 상기 제2 적분 동작을 개시한 후에 상기 제2 검출 신호가 생성될 때까지의 상기 카운터에 의한 제2 계수값(n)을 취득하는 제어 회로(16)를 갖는다.

〔9〕《미러 적분 회로》

항 〔8〕에 있어서, 상기 적분 회로는, 비반전 입력 단자에 상기 제2 노드의 전압을 받고, 반전 입력 단자에 상기 제2 전압 또는 상기 보정 전압을 선택적으로 받는 미러 적분 회로(12)이다.

〔10〕《버퍼 증폭기와 차동 증폭기에 의한 보정 회로》

항 〔7〕에 있어서, 상기 보정 회로는, 상기 제1 노드의 전압을 받는 제1 버퍼 증폭기(22)와, 상기 절환 스위치에 의해 선택되는 제2 노드의 전압을 받는 제2 버퍼 증폭기(23)와, 상기 제1 버퍼 증폭기의 출력에 대한 상기 제2 버퍼 증폭기의 출력의 차전압을 상기 제1 전압으로부터 감산한 전압을 보정 전압으로서 형성하는 차동 증폭기(24)를 갖는다.

〔11〕《스위치드 캐패시터 회로에 의한 보정 회로》

항 〔7〕에 있어서, 상기 보정 회로는, 비반전 입력 단자에 상기 제1 전압을 받고, 반전 입력 단자에 입력 용량의 한쪽의 용량 전극이 결합된 연산 증폭기(41)와, 상기 연산 증폭기의 출력 단자를 반전 입력 단자에 귀환 접속하는 제1 스위치(42)와, 상기 제1 스위치에 병렬 접속된 귀환 용량(43)과, 상기 제1 스위치와 동상이며 스위치 제어되고 온 상태에서 상기 제1 노드의 전압을 상기 입력 용량의 다른 쪽의 용량 전극에 인가하는 제2 스위치(44)와, 상기 제1 스위치와 역상이며 스위치 제어되고 온 상태에서 상기 제2 노드의 전압을 상기 입력 용량의 다른 쪽의 용량 전극에 인가하는 제3 스위치(45)를 포함한다.

〔12〕《상기 제1 노드 및 제2 노드는 외부 단자이다》

항 〔7〕에 있어서, 상기 제1 노드 및 제2 노드는 외부 단자이다.

〔13〕《도 1의 구성을 채용한 전자 제어 장치》

전자 제어 장치(60)는, 제어 대상 기기(63)에 설치되는 복수의 측정 저항과, 기준 저항과, 상기 기준 저항을 통해 제1 전압에 접속되는 제1 노드와, 상기 측정 저항을 통해 제2 전압에 접속되는 복수개의 제2 노드와, 상기 제1 노드에 접속하는 제2 노드를 선택하는 복수개의 절환 스위치와, 상기 절환 스위치에 의해 선택되는 제2 노드와 상기 제1 노드와의 사이의 전압에 상기 제2 전압을 가산한 전압을 보정 전압으로서 생성하는 보정 회로(7)와, 상기 제1 노드의 전압에 대한 상기 보정 전압의 차전압을 상기 제1 전압까지 적분하였을 때의 제1 적분 시간 및 상기 제1 노드의 전압에 대한 상기 제1 전압의 차전압을 상기 보정 전압까지 적분하였을 때의 제2 적분 시간을 구하는 이중 적분형 아날로그 디지털 변환 회로(6)와, 상기 제1 적분 시간 및 제2 적분 시간을 입력하고, 상기 제2 적분 시간에 대한 제1 적분 시간의 비율에 상기 기준 저항의 저항값을 승산한 값을 상기 측정 저항의 저항값으로서 연산하고, 연산 결과에 기초하여 상기 제어 대상 기기를 제어하기 위한 제어부를 갖는다.

이것에 의하면, 항 〔1〕과 마찬가지로, 절환 스위치의 온 저항의 영향이 이중 적분의 제1 적분과 제2 적분과의 사이에서 정합하게 되기 때문에, 절환 스위치의 온 저항에 의해 측정 저항의 검출 정밀도가 저하되는 것을 억제할 수 있어, 측정 저항의 저항값을 고정밀도로 측정할 수 있다. 따라서, 제어 대상 기기에 대한 제어의 신뢰성을 증가시킬 수 있다.

〔14〕《서미스터》

항 〔13〕에 있어서, 상기 측정 저항은 온도 측정에 사용하는 서미스터이다.

이것에 의하면, 온도의 측정 결과에 기초하는 제어 대상 기기에 대한 제어의 신뢰성을 증가시킬 수 있다.

〔15〕《엔진 제어》

항 〔14〕에 있어서, 상기 제어 대상 기기는 자동차 엔진이다.

이것에 의하면, 온도의 측정 결과에 기초하는 자동차 엔진에 대한 제어의 신뢰성을 증가시킬 수 있다.

〔16〕《광 도전 셀》

항 〔13〕에 있어서, 상기 측정 저항은 광 검출에 사용하는 광 도전 셀이다.

이것에 의하면, 광의 측정 결과에 기초하는 제어 대상 기기에 대한 제어의 신뢰성을 증가시킬 수 있다.

〔17〕《가스 농도 측정》

항 〔13〕에 있어서, 상기 측정 저항은 가스 농도 측정에 사용하는 저항 소자이다.

이것에 의하면, 가스 농도의 측정 결과에 기초하는 제어 대상 기기에 대한 제어의 신뢰성을 증가시킬 수 있다.

〔18〕《도 6의 구성을 채용한 전자 제어 장치》

전자 제어 장치(60)는, 제어 대상 기기(63)에 설치되는 복수의 측정 저항과, 기준 저항과, 상기 기준 저항을 통해 제1 전압에 접속되는 제1 노드와, 상기 측정 저항을 통해 제2 전압에 접속되는 복수개의 제2 노드와, 상기 제1 노드에 접속하는 제2 노드를 선택하는 복수개의 절환 스위치와, 상기 절환 스위치에 의해 선택되는 제2 노드와 상기 제1 노드와의 사이의 전압을 상기 제1 전압으로부터 감산한 전압을 보정 전압으로서 생성하는 보정 회로(7A)와, 상기 제2 노드의 전압에 대한 상기 보정 전압의 차전압을 상기 제2 전압까지 적분하였을 때의 제1 적분 시간 및 상기 제2 노드의 전압에 대한 상기 제2 전압의 차전압을 상기 보정 전압까지 적분하였을 때의 제2 적분 시간을 구하는 이중 적분형 아날로그 디지털 변환 회로(6A)와, 상기 제1 적분 시간 및 제2 적분 시간을 입력하고, 상기 제2 적분 시간에 대한 제1 적분 시간의 비율에 상기 기준 저항의 저항값을 승산한 값을 상기 측정 저항의 저항값으로서 연산하고, 연산 결과에 기초하여 상기 제어 대상 기기를 제어하기 위한 제어부를 갖는다.

이것에 의하면, 항 〔7〕과 마찬가지로, 절환 스위치의 온 저항의 영향이 이중 적분의 제1 적분과 제2 적분과의 사이에서 정합하게 되기 때문에, 절환 스위치의 온 저항에 의해 측정 저항의 검출 정밀도가 저하되는 것을 억제할 수 있어, 측정 저항의 저항값을 고정밀도로 측정할 수 있다. 따라서, 제어 대상 기기에 대한 제어의 신뢰성을 증가시킬 수 있다.

2. 실시 형태의 상세

실시 형태에 대해 더욱 상세하게 설명한다.

《반도체 장치의 제1 실시 형태》

도 1에는 이중 적분형 아날로그 디지털 변환 회로를 갖는 반도체 장치의 일례가 도시된다. 도 1에 도시되는 반도체 장치는 특별히 제한되지 않지만 공지의 CMOS 집적 회로 제조 기술에 의해 단결정 실리콘과 같은 1개의 반도체 기판에 형성된다.

도 1에 도시되는 반도체 장치(1)는 기준 저항(Rpu)과 복수개, 예를 들어 3개의 측정 저항(Rm)이 외적 부가되어, 예를 들어 온도 센서를 구성한다. 측정 저항(Rm)은 동일한 것일 필요는 없다.

반도체 장치(1)는 상기 기준 저항(Rpu)과 복수의 측정 저항(Rm)을 통해 입력 회로(2)를 구성하기 위해, 기준 저항(Rpu)을 통해 제1 전압(Vp)에 접속되는 제1 노드(N1)와, 각각 측정 저항(Rm)을 통해 제2 전압(Vn)에 접속되는 복수개의 제2 노드(N2A, N2B, N2C)와, 상기 제1 노드(N1)에 접속하는 제2 노드(N2A, N2B, N2C)를 선택하는 복수개의 절환 스위치(4A, 4B, 4C)를 갖는다. 절환 스위치(4A, 4B, 4C)의 온 저항을 Ron이라고 한다. 절환 스위치(4A, 4B, 4C)는 어느 하나가 온 상태로 됨으로써 제1 전압(Vp)으로부터 제2 전압(Vn)에 이르는 전류 경로가 형성되고, 저항 분압에 의해 형성되는 제1 노드(N1)의 전압은 Vin, 제2 노드[N2i(i＝A, B, C)]의 전압은 Vb로서 도시된다. 선택된 절환 스위치(4A, 4B, 4C)의 제2 노드(N2A, N2B, N2C)측의 전압을 절환 스위치(4A, 4B, 4C)의 온 동작에 호응하여 입력하기 위한 선택 스위치(5A, 5B, 5C)가 배치된다. 절환 스위치(4A, 4B, 4C) 및 선택 스위치(5A, 5B, 5C)는 검출 채널 절환 회로(3)를 구성한다. 특별히 제한되지 않지만, 검출 채널 절환 회로(3)에 대한 스위치 제어는 제어 회로(16)로부터 출력되는 제어 신호(30)에 의해 행하고, 또는 도시를 생략하는 다른 로직 회로에 의해 행해진다. 또한, 제1 전압(Vp) 및 제2 전압(Vn)은 반도체 장치(1)의 전원 회로에 의해 생성한 전압이어도 되고, 반도체 장치(1)의 외부로부터 부여되는 전압이어도 된다.

반도체 장치(1)는 이중 적분형 아날로그 디지털 변환 회로(이중 적분형 ADC라고도 기재함)(6)와 보정 회로(7)를 갖는다.

보정 회로(7)는 상기 절환 스위치(4A, 4B, 4C)에 의해 선택되는 제2 노드(N2A, N2B, N2C)와 상기 제1 노드(N1)와의 사이의 전압에 상기 제2 전압(Vn)을 가산한 전압을 보정 전압(Vx)으로서 생성한다. 예를 들어, 도 1에 있어서 상기 보정 회로(7)는 상기 제1 노드(N1)의 전압(Vin)을 받는 제1 버퍼 증폭기(22)와, 상기 절환 스위치(4A, 4B, 4C)에 의해 선택되는 제2 노드(N2A, V2B, N2C)의 전압(Vb)을 선택 스위치(5A, 5B, 5C)를 통해 받는 제2 버퍼 증폭기(23)와, 상기 제1 버퍼 증폭기(22)의 출력에 대한 상기 제2 버퍼 증폭기(23)의 출력의 차전압에 상기 제2 전압(Vn)을 가산한 전압을 보정 전압(Vx)으로서 형성하는 차동 증폭기(24)를 갖는다. 저항(25, 26, 27, 28)은 게인 조정용이다.

이중 적분형 ADC(6)는, 상기 제1 노드(N1)의 전압(Vin)에 대한 상기 보정 전압(Vx)의 차전압을 상기 제1 전압(Vp)까지 적분하였을 때의 제1 적분 시간(t1) 및 상기 제1 노드(N1)의 전압(Vin)에 대한 상기 제1 전압(Vp)의 차전압을 상기 보정 전압(Vx)까지 적분하였을 때의 제2 적분 시간(t2)을 구하는 것이다. 더욱 상세하게는, 상기 이중 적분형 ADC(6)는, 그 초단에 비반전 입력 단자(＋)에 상기 제1 노드(N1)의 전압(Vin)을 받고, 반전 입력 단자(-)에 스위치(10A, 10B)에 의해 선택된 제1 전압(Vp) 또는 상기 보정 전압(Vx)을 받는 미러 적분 회로(12)를 갖는다. 참조 부호 13은 적분 용량(C), 11은 적분 저항(R)이다. 스위치(10A, 10B)의 선택은 제어 회로(16)로부터 출력되는 제어 신호(31)에 의해 제어된다. 미러 적분 회로(12)는 제1 노드(N1)의 전압(Vin)에 대한 보정 전압(Vx)의 차전압을 적분하는 제1 적분 동작과 상기 제1 노드(N1)의 전압(Vin)에 대한 상기 제1 전압(Vp)의 차전압을 적분하는 제2 적분 동작을 행한다. 제1 적분 동작에 있어서 미러 적분 회로(12)의 적분 출력이 상기 제1 전압(Vp)에 도달하였을 때 검출 펄스(제1 검출 신호)(15A)를 생성하는 히스테리시스 비교기(14A)와, 상기 제2 적분 동작에 있어서 미러 적분 회로(12)의 출력이 보정 전압(Vx)에 도달하였을 때 검출 펄스(제2 검출 신호)(15B)를 생성하는 히스테리시스 비교기(14B)가 비교 회로로서 배치된다.

제1 검출 신호(15A) 및 제2 검출 신호(15B)는 제어 회로(16)에 공급된다. 제어 회로(16)는 클럭 발생 회로(CPG)(19)로부터 출력되는 클럭 신호(CK)를 기준 클럭으로 하여 동작하고, 그 클럭 신호(CK)를 계수하는 카운터(20)의 제어 및 선택 스위치(10A, 10B)의 선택 제어 등을 행한다. 제어 회로(16)는 선택 스위치(10B)에 의해 보정 전압(Vx)을 선택하여 적분 회로(12)에 제1 적분 동작을 개시시킨 후에 상기 제1 검출 신호(15A)가 생성될 때까지의 상기 카운터(20)에 의한 제1 계수값(N)을 레지스터(17)에 축적하고, 또한, 선택 스위치(10A)에 의해 제1 전압(Vp)을 선택하여 상기 제2 적분 동작을 개시시킨 후에 상기 제2 검출 신호(15B)가 생성될 때까지의 상기 카운터(20)에 의한 제2 계수값(n)을 레지스터(18)에 축적하는 동작을 제어한다.

도 1의 구성에 의하면, 절환 스위치(4A, 4B, 4C) 중 하나가 선택되었을 때 제1 전압(Vp)으로부터 제2 전압(Vn)으로 흐르는 전류를 I로 한다. 이때, 제1 노드(N1)의 전압(Vin)은, 제2 전압(Vn)과, 측정 저항(Rm)에 의한 강하 전압(IRm)과, 절환 스위치의 온 저항에 의한 강하 전압(IRon)의 합(Vin＝Vn＋IRm＋IRon)이다. 또한, 보정 전압(Vx)은, 제2 전압(Vn)과 절환 스위치에 의한 강하 전압(IRon)의 합(Vx＝Vn＋IRon)이다. 따라서, 상기 제1 노드(N1)의 전압(Vin)에 대한 상기 보정 전압(Vx)의 차전압(Vin-Vx＝IRm)을 상기 제1 전압(Vp)까지 적분하는 제1 적분 동작의 적분 시간(t1)에는 절환 스위치(4A, 4B, 4C)의 온 저항(Ron)의 성분은 들어오지 않는다. 또한, 제1 전압(Vp)은, 제2 전압(Vn)과, 측정 저항(Rm)에 의한 강하 전압(IRm)과, 절환 스위치에 의한 강하 전압(IRon)과, 기준 저항(Rpu)에 의한 강하 전압(IRpu)의 합(Vp＝Vn＋IRm＋IRon＋IRpu)이기 때문에, 상기 제1 노드(N1)의 전압(Vin)에 대한 상기 제1 전압(Vp)의 차전압(Vin-Vp＝-IRpu)을 상기 보정 전압(Vx)까지 적분하였을 때의 제2 적분 동작의 적분 시간(t2)에는 마찬가지로 절환 스위치(4A, 4B, 4C)의 온 저항(Ron)의 성분은 들어오지 않는다.

도 2에는 제1 적분 동작과 제2 적분 동작의 타이밍 차트가 예시된다. 도 2의 파형 A1, A2는 Rpu＜Rm의 경우에 있어서의 미러 적분 회로(12)에 의한 제1 적분 동작의 적분 파형, 제2 적분 동작의 적분 파형을 나타낸다. 도 2의 파형 B1, B2는 Rpu＝Rm의 경우에 있어서의 미러 적분 회로(12)에 의한 제1 적분 동작의 적분 파형, 제2 적분 동작의 적분 파형을 나타낸다. 상술한 바와 같이 제1 적분 동작 및 제1 적분 동작의 양쪽에는 절환 스위치(4A, 4B, 4C)의 온 저항(Ron)의 성분이 들어오지 않으므로, Rpu＝Rm의 경우의 적분 파형 B1, B2에 나타내어지는 바와 같이, t1＝t2로 되어 있다.

상술한 설명으로부터 명백한 바와 같이, 절환 스위치(4A, 4B, 4C)의 온 저항(Ron)에 의한 전압 강하는 미러 적분 회로(12)에 의한 제1 적분 동작과 제2 적분 동작의 양쪽에 영향을 미치지 않는다.

이어서, 절환 스위치(4A, 4B, 4C)의 온 저항(Ron)에 의한 전압 강하의 영향을 받지 않고 제1 적분 동작과 제2 적분 동작의 각각에서 얻어진 적분 동작 시간에 t1, t2에 대응되는 계수값(cn1, cn2)을 사용하여 어떻게 측정 저항(Rm)의 값을 얻는지에 대해, 수식을 이용하여 설명한다.

도 2의 파형 A1의 충전 동작을 수학식 6, 도 2의 파형 A2의 충전 동작을 수학식 7과 같이 나타낼 수 있다.

t1, t2를 N, n으로 하면, 수학식 6 및 수학식 7로부터 수학식 8을 얻는다.

수학식 6 내지 8에 있어서의 파라미터의 의미는 이하와 같다.

n:디지털 출력(t2 기간의 카운트수)

N:t1 기간의 카운트수

Vin:제1 노드의 전압(입력 전압)

Vx:보정 회로 출력 전압

Vp:제1 전압

여기서, 입력 전압(Vin)과 보정 회로의 출력 전압(Vx)은 수학식 9와 수학식 10과 같이 나타낼 수 있다.

수학식 8 내지 수학식 10으로부터 수학식 11을 얻을 수 있다.

수학식 11에 의하면, t1 기간의 카운트수(N)와 t2 기간의 카운트수(n)와 기준 저항(Rpu)으로부터 측정 저항(Rm)을 측정할 수 있다. 수학식에 있어서도 절환 스위치(4A, 4B, 4C)의 온 저항인 Ron의 영향을 받지 않고 측정 저항(Rm)의 저항값을 계측할 수 있다. 그와 같은 연산은, 예를 들어 마이크로컴퓨터(MCU) 등의 연산 장치를 사용하여 행하면 된다.

여기서, 측정 저항(Rm)을 400Ω, 절환 스위치(4A, 4B, 4C)의 온 저항(Ron)을 100Ω으로 한 경우에 있어서 도 9 및 도 10의 종래 기술에 의한 측정 결과와 도 1의 기술에 의한 측정 결과를 구체적으로 비교한다.

기지의 값으로서 Vp＝3.6V, Vn＝2.4V, Rpu＝2㏀으로 한다.

종래 기술에 있어서의 수학식 12로부터, Vin＝2.64V로 되고, Rm＋Ron＝500Ω으로 된다. 실제 사용에서는 절환 스위치의 온 저항의 값은 미지이기 때문에, 측정 저항(Rm)의 저항값은 실제보다도 큰 값으로 측정되어 버린다.

이에 대해, 도 1에서 설명한 방식에 의해 측정 저항(Rm)을 구하는 경우에는, 수학식 13에 의해, Vx＝2.448V로 되고 n/N＝0.2로 되기 때문에, Rm＝0.2×2㏀＝400Ω으로 정확하게 측정할 수 있다.

이상으로부터 명백한 바와 같이, 절환 스위치(4A, 4B, 4C)의 온 저항(Ron)의 영향은 미러 적분 회로(12)에 의한 제1 적분 동작과 제2 적분 동작의 양쪽에 영향을 미치지 않고, 절환 스위치(4A, 4B, 4C)의 온 저항(Ron)에 의해 측정 저항(Rm)의 검출 정밀도가 저하되는 것을 억제할 수 있다.

측정 저항(Rm)은, 예를 들어 20Ω 내지 400Ω의 저항값의 범위에서 사용하는 것이 생각된다. 이때 종래 기술에서는 절환 스위치의 온 저항이 그대로 측정 저항에 가산되어 버리기 때문에, 도 11에 예시되는 바와 같이 측정 저항(Rm)의 저항값이 작은 경우인 편이 절환 스위치의 온 저항의 영향을 받기 쉬운 것을 알 수 있다. 또한, 이중 적분형 ADC와 같이 상대비를 이용하는 기술에서는, 절환 스위치의 온 저항이 가산되는 것에 의한 측정 정밀도는 측정 저항값(Rm)에 의해 상이하기 때문에, 정확한 저항 측정은 곤란하다.

따라서, 상기 실시 형태에서는 측정 저항의 저항값을 고정밀도로 측정할 수 있다.

도 3에는 보정 회로(7)의 다른 예가 도시된다. 도 3에 도시되는 보정 회로는 볼티지 폴로어 증폭기에 의한 버퍼 증폭기의 사용을 하지 않고 스위치드 캐패시터를 사용하여 구성된다. 즉, 보정 회로(7)는 비반전 입력 단자(＋)에 상기 제2 전압(Vn)을 받고, 반전 입력 단자(-)에 입력 용량(40)의 한쪽의 용량 전극이 결합된 연산 증폭기(41)를 갖는다. 상기 연산 증폭기(41)의 출력 단자를 반전 입력 단자(-)에 귀환 접속하는 귀환 스위치(42)와, 상기 귀환 스위치(42)에 병렬 접속된 귀환 용량(43)이 설치된다. 귀환 스위치(42)는 제어 신호 S1에 의해 스위치 제어된다. 제어 신호 S1에 의해 상기 귀환 스위치(42)와 동상이며 스위치 제어되고 입력 스위치(44)가 배치되고, 이 입력 스위치(44)는 온 상태에서 상기 제1 노드(N1)의 전압(Vin)을 상기 입력 용량(40)의 다른 쪽의 용량 전극에 인가한다. 또한, 제어 신호 S2에 의해 상기 입력 스위치(44)와는 역상이며 스위치 제어되는 입력 스위치(45)가 배치되고, 입력 스위치(45)는 온 상태에서 상기 제2 노드(N2)의 전압(Vb)을 입력 용량(40)의 그 다른 쪽의 용량 전극에 인가한다.

도 4에는 도 3의 보정 회로(7)의 동작 타이밍이 예시된다. 제어 신호 S1, S2는 그 하이 레벨(High)에 의해 대응하는 스위치(43, 44, 45)를 온 상태로 하고, 로우 레벨(Low)에 의해 대응하는 스위치(43, 44, 45)를 오프 상태로 한다. 처음에 S1이 하이 레벨, S2가 로우 레벨로 되고, 이에 의해 귀환 용량(43)이 리셋되고, 연산 증폭기(41)의 출력(Vx)은 Vn으로 초기화된다. 이 후, 제어 신호 S1, S2가 반전됨으로써, Vx＝Vn＋(Vin-Vb)의 보정 전압을 생성할 수 있다.

도 3의 보정 회로(7)는 도 1에 비해 버퍼 증폭기(22, 23)를 필요로 하지 않는 분만큼 회로 규모를 축소할 수 있지만, 보정 전압(Vx)이 확정될 때까지의 시간은 도 1에 비해 길어지는 점에 주의해야 한다.

도 5에는 이중 적분형 ADC(1)에 있어서의 비교 회로의 다른 예가 도시된다. 여기서는 하나의 히스테리시스 비교기(14)를 사용하고, 선택 스위치(50A)에 의해 선택한 보정 전압(Vx) 또는 선택 스위치(50B)에 의해 선택한 제1 전압(Vp)을 적분 회로(12)의 출력과 비교 가능하다. 선택 스위치(50A, 50B)의 선택은 제어 신호(31)에 의해 스위치(10A, 10B)와 동일한 형태로 제어된다. 즉, 스위치(10B 및 50B)와 스위치(10A 및 50B)는 상보적으로 스위치 제어된다.

이에 의해, 히스테리시스 비교기의 수를 반감할 수 있다.

《반도체 장치의 제2 실시 형태》

도 6에는 이중 적분형 아날로그 디지털 변환 회로를 갖는 반도체 장치의 제2 예가 도시된다. 도 6에 도시되는 반도체 장치(1A)는 특별히 제한되지 않지만 공지의 CMOS 집적 회로 제조 기술에 의해 단결정 실리콘과 같은 1개의 반도체 기판에 형성된다. 도 1과의 상위점은 제2 노드(N2A, N2B, N2C)의 제2 전압을 입력 전압(Vin)으로서 입력하는 이중 적분형 ADC(6A)를 채용하고, 또한, 제1 전압(Vp)에 온 저항(Ron)을 가산하여 보정 전압(Vx)을 생성하는 보정 회로(7A)를 채용한 점이다. 이하 그 상위점을 중심으로 반도체 장치(1A)에 대해 설명한다.

반도체 장치(1A)는, 상기 기준 저항(Rpu)과 복수의 측정 저항(Rm)을 통해 입력 회로(2)를 구성하기 위해, 기준 저항(Rpu)을 통해 제1 전압(Vp)에 접속되는 제1 노드(N1)와, 각각 측정 저항(Rm)을 통해 제2 전압(Vn)에 접속되는 복수개의 제2 노드(N2A, N2B, N2C)와, 상기 제1 노드(N1)에 접속하는 제2 노드(N2A, N2B, N2C)를 선택하는 복수개의 절환 스위치(4A, 4B, 4C)를 갖는다. 절환 스위치(4A, 4B, 4C)의 온 저항을 Ron이라고 한다. 절환 스위치(4A, 4B, 4C)는 어느 하나가 온 상태로 됨으로써 제1 전압(Vp)으로부터 제2 전압(Vn)에 이르는 전류 경로가 형성되고, 저항 분압에 의해 형성되는 제1 노드(N1)의 전압은 Vc, 제2 노드(N2i)의 전압은 Vin으로서 도시된다. 선택된 절환 스위치(4A, 4B, 4C)의 제2 노드(N2A, N2B, N2C)측의 전압을 절환 스위치(4A, 4B, 4C)의 온 동작에 호응하여 입력하기 위한 선택 스위치(5A, 5B, 5C)가 배치된다. 절환 스위치(4A, 4B, 4C) 및 선택 스위치(5A, 5B, 5C)는 검출 채널 절환 회로(3A)를 구성한다. 특별히 제한되지 않지만, 검출 채널 절환 회로(3A)에 대한 스위치 제어는 제어 회로(16)로부터 출력되는 제어 신호(30)에 의해 행하고, 또는 도시를 생략하는 다른 로직 회로에 의해 행해진다. 또한, 제1 전압(Vp) 및 제2 전압(Vn)은 반도체 장치(1)의 전원 회로에 의해 생성된 전압이어도 되고, 반도체 장치(1)의 외부로부터 부여되는 전압이어도 된다.

반도체 장치(1A)는 이중 적분형 아날로그 디지털 변환 회로(이중 적분형 ADC라고도 기재함)(6A)와 보정 회로(7A)를 갖는다.

보정 회로(7A)는, 상기 절환 스위치(4A, 4B, 4C)에 의해 선택되는 제2 노드(N2A, N2B, N2C)와 상기 제1 노드(N1)와의 사이의 전압을 상기 제1 전압(Vp)으로부터 감산한 전압을 보정 전압(Vx)으로서 생성한다. 예를 들어, 도 6에 있어서 상기 보정 회로(7)는 상기 제1 노드(N1)의 전압(Vc)을 받는 제1 버퍼 증폭기(22)와, 상기 절환 스위치(4A, 4B, 4C)에 의해 선택되는 제2 노드(N2A, N2B, N2C)의 전압(Vin)을 선택 스위치(5A, 5B, 5C)를 통해 받는 제2 버퍼 증폭기(23)와, 상기 제2 버퍼 증폭기(23)의 출력에 대한 상기 제1 버퍼 증폭기(22)의 출력의 차전압에 상기 제1 전압(Vp)을 가산한 전압을 보정 전압(Vx)으로서 형성하는 차동 증폭기(24)를 갖는다. 저항(25, 26, 27, 28)은 게인 조정용이다.

이중 적분형 ADC(6A)는, 상기 제2 노드(N2A, N2B, N2C)의 전압(Vin)에 대한 상기 보정 전압(Vx)의 차전압을 상기 제2 전압(Vn)까지 적분하였을 때의 제1 적분 시간(t1) 및 상기 제2 노드(N2A, N2B, N2C)의 전압(Vin)에 대한 상기 제2 전압(Vn)의 차전압을 상기 보정 전압(Vx)까지 적분하였을 때의 제2 적분 시간(t2)을 구하는 것이다. 더욱 상세하게는, 상기 이중 적분형 ADC(6A)는, 그 초단에 비반전 입력 단자(＋)에 상기 전압(Vin)을 받고, 반전 입력 단자(-)에 스위치(10A, 10B)에 의해 선택된 제2 전압(Vn) 또는 상기 보정 전압(Vx)을 받는 미러 적분 회로(12)를 갖는다. 참조 부호 13은 적분 용량(C), 11은 적분 저항(R)이다. 스위치(10A, 10B)의 선택은 제어 회로(16)로부터 출력되는 제어 신호(31)에 의해 제어된다. 미러 적분 회로(12)는 전압(Vin)에 대한 보정 전압(Vx)의 차전압을 적분하는 제1 적분 동작과 전압(Vin)에 대한 상기 제2 전압(Vn)의 차전압을 적분하는 제2 적분 동작을 행한다. 제1 적분 동작에 있어서 미러 적분 회로(12)의 적분 출력이 상기 제1 전압(Vn)에 도달하였을 때 검출 펄스(제1 검출 신호)(15A)를 생성하는 히스테리시스 비교기(14A)와, 상기 제2 적분 동작에 있어서 미러 적분 회로(12)의 출력이 보정 전압(Vx)에 도달하였을 때 검출 펄스(제2 검출 신호)(15B)를 생성하는 히스테리시스 비교기(14)가 비교 회로로서 배치된다.

도 6의 구성에 의하면, 절환 스위치(4A, 4B, 4C) 중 하나가 선택되었을 때 제1 전압(Vp)으로부터 제2 전압(Vn)으로 흐르는 전류를 I로 한다. 이때, 제1 노드(N1)의 전압(Vc)은, 제2 전압(Vn)과, 측정 저항(Rm)에 의한 강하 전압(IRm)과, 절환 스위치의 온 저항에 의한 강하 전압(IRon)의 합(Vc＝Vn＋IRm＋IRon)이다. 또한, 보정 전압(Vx)은, 제1 전압(Vp)과 절환 스위치에 의한 강하 전압(IRon)의 차(Vx＝Vp-IRon)이다. 제1 전압(Vp)은, 제2 전압(Vn)과, 측정 저항(Rm)에 의한 강하 전압(IRm)과, 절환 스위치에 의한 강하 전압(IRon)과, 기준 저항(Rpu)에 의한 강하 전압(IRpu)의 합(Vp＝Vn＋IRm＋IRon＋IRpu)으로 나타낼 수 있다. 따라서, 상기 제2 노드(N2A, N2B, N2C)의 전압(Vin)에 대한 상기 보정 전압(Vx)의 차전압(Vin-Vx＝-IRpu)을 상기 제1 전압(Vn)까지 적분하는 제1 적분 동작의 적분 시간(t1)에는 절환 스위치(4A, 4B, 4C)의 온 저항(Ron)의 성분은 들어오지 않는다. 한편, 상기 제2 노드(N2A, N2B, N2C)의 전압(Vin)에 대한 상기 제2 전압(Vn)의 차전압(Vin-Vn＝IRm)을 상기 보정 전압(Vx)까지 적분하였을 때의 제2 적분 동작의 적분 시간(t2)에는 마찬가지로 절환 스위치(4A, 4B, 4C)의 온 저항(Ron)의 성분은 들어오지 않는다. 따라서, 절환 스위치(4A, 4B, 4C)의 온 저항(Ron)에 의한 전압 강하는 미러 적분 회로(12)에 의한 제1 적분 동작과 제2 적분 동작의 양쪽에 영향을 미치지 않는다. 따라서, 절환 스위치의 온 저항의 영향이 이중 적분의 제1 적분과 제2 적분과의 사이에서 정합하게 되기 때문에, 절환 스위치의 온 저항에 의해 측정 저항의 검출 정밀도가 저하되는 것을 억제할 수 있다.

도 6의 회로 구성에 있어서 수학식 8에 대응하는 관계는 수학식 14로 된다.

여기서 입력 전압(Vin)과 보정 회로의 출력 전압(Vx)은 수학식 15 및 수학식 16으로 나타내어진다.

수학식 14 내지 수학식 16으로부터 수학식 17을 얻을 수 있다.

수학식 17에 의하면, t1 기간의 카운트수(N)와 t2 기간의 카운트수(n)와 기준 저항(Rpu)으로부터 측정 저항(Rm)을 측정할 수 있다. 이 연산에는 절환 스위치(4A, 4B, 4C)의 온 저항(Ron)의 성분은 들어오지 않으므로, 기준 저항(Rpu)과 측정 저항(Rm)의 저항비에 관계없이 측정 저항의 저항값을 항상 고정밀도로 얻을 수 있다. 그와 같은 연산은, 예를 들어 마이크로컴퓨터(MCU) 등의 연산 장치를 사용하여 행하면 된다.

그 외의 점에 대해서는 도 1과 마찬가지이므로 그 상세한 설명은 생략한다.

도 7에는 보정 회로(7A)의 다른 예가 도시된다. 도 3과 마찬가지로 스위치드 캐패시터를 사용하여 구성된다. 즉, 보정 회로(7A)는, 비반전 입력 단자(＋)에 상기 제1 전압(Vp)을 받고, 반전 입력 단자(-)에 입력 용량(40)의 한쪽의 용량 전극이 결합된 연산 증폭기(41)를 갖는다. 상기 연산 증폭기(41)의 출력 단자를 반전 입력 단자(-)에 귀환 접속하는 귀환 스위치(42)와, 상기 귀환 스위치(42)에 병렬 접속된 귀환 용량(43)이 설치된다. 귀환 스위치(42)는 제어 신호 S1에 의해 스위치 제어된다. 제어 신호 S1에 의해 상기 귀환 스위치(42)와 동상이며 스위치 제어되고 입력 스위치(44)가 배치되고, 이 입력 스위치(44)는 온 상태에서 상기 제1 노드(N1)의 전압(Vc)을 상기 입력 용량(40)의 다른 쪽의 용량 전극에 인가한다. 또한, 제어 신호 S2에 의해 상기 입력 스위치(44)와는 역상이며 스위치 제어되는 입력 스위치(45)가 배치되고, 입력 스위치(45)는 온 상태에서 상기 제2 노드(N2A, N2B, N2C)의 전압(Vin)을 입력 용량(40)의 그 다른 쪽의 용량 전극에 인가한다.

특별히 동작 타이밍은 도시하지 않지만, 도 4와 마찬가지로, 제어 신호 S1, S2는 그 하이 레벨(High)에 의해 대응하는 스위치(43, 44, 45)를 온 상태로 하고, 로우 레벨(Low)에 의해 대응하는 스위치(43, 44, 45)를 오프 상태로 한다. 처음에 S1이 하이 레벨, S2가 로우 레벨로 되고, 이에 의해 귀환 용량(43)이 리셋되고, 연산 증폭기(41)의 출력(Vx)은 Vp로 초기화된다. 이 후, 제어 신호 S1, S2가 반전됨으로써, Vx＝Vp＋(Vin-Vc)의 보정 전압을 생성할 수 있다.

《전자 제어 장치의 일 실시 형태》

도 8에는 전자 제어 장치의 일례로서 자동차에 탑재되는 엔진 컨트롤 시스템이 예시된다. 엔진 컨트롤 시스템(60)의 제어 대상은 엔진(64)이며, 엔진의 배기 온도, 흡기 온도, 냉각제 온도 등을 계측하여, 가솔린과 공기의 혼합비, 점화 타이밍 등의 엔진 제어를 행한다. 엔진 컨트롤 시스템(60)은 반도체 장치[1(1A)]와 입력 회로[2(2A)]에 의해 구성되는 온도 센서(61)를 구비한다. 온도 센서(61)의 구성은 도 1 및 도 6 등에 기초하여 설명한 바와 같다. 측정 저항(Rm)은, 예를 들어 엔진의 배기용 서미스터, 엔진의 흡기용 서미스터, 엔진의 냉각제용 서미스터 등이다. 온도 센서(61)에 의해 계측된 계수값(N, n)은 센서 인터페이스(62)를 통해 마이크로컴퓨터(63)에 전달된다. 마이크로컴퓨터(63)는 수학식 11 및 수학식 17 등에 기초하여 측정 저항(Rm)의 저항값을 연산하고, 그 연산 결과를 이용하여 제어 신호(65)를 생성하고, 이에 의해 엔진 제어를 행한다.

제1 적분 동작과 제2 적분 동작에 의한 계수값(N, n)의 전달에 대해서는, 예를 들어 인터럽트를 사용한다. 구체적으로는, 온도 센서(61)가 정기적으로 각각의 측정 저항을 사용하여 상기 제1 적분 동작과 제2 적분 동작을 행함으로써 레지스터(17, 18)에 계수값(N, n)을 취득하면, 제어 회로(16)는 인터럽트 요구 신호(IRQ)를 마이크로컴퓨터(63)에 출력한다. 마이크로컴퓨터(63)는 그 인터럽트 요구에 응답하여 측정 저항의 연산 처리 루틴을 개시한다. 이에 의해 측정 저항(Rm)의 저항값을 연산하고, 연산 결과에 따른 수동자 엔진의 제어를 행한다. 상술한 바와 같이 고정밀도로 계수값(N, n)을 측정할 수 있기 때문에, 측정 저항(Rm)에 대해 그 저항값을 고정밀도로 얻을 수 있다. 엔진 등의 온도 등의 엔진 제어를 고정밀도로 행할 수 있다.

측정 저항은 온도 측정에 사용하는 서미스터로 한정되지 않는다. 측정 저항은 광 검출에 사용하는 광 도전 셀이어도 된다. 광 센서에 사용되는 CDS 광 도전 셀은 밝으면 저항값이 낮아지고, 어두우면 저항값이 높아진다고 하는 특성을 갖고 있다. 따라서, 이중 적분형 ADC에 의해 얻어진 저항값에 의해 광의 밝기를 검출하는 것이 가능해진다. 측정 저항은 가스 농도 측정에 사용하는 저항 소자이어도 된다. 가스 농도 센서도 가스의 농도에 의해 저항값이 오르락내리락하고 그 저항값에 의해 농도를 검출하는 것을 가능하게 한다.

본 발명은 상기 실시 형태로 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에 있어서 다양하게 변경 가능한 것은 물론이다.

예를 들어, 이중 적분형 ADC의 입력 회로에 사용하는 저항은 저항 소자로 한정되지 않고, 트랜지스터의 온 저항, 또는 스위치드 캐패시터 등으로 구성하는 것도 가능하다. 측정 저항은 온도 측정의 서미스터, 광 센서의 광 도전 셀, 가스 농도 센서의 저항 소자로 한정되지 않고, 적절히 변경 가능하다. 또한, 도 1 및 도 6의 각각에 있어서 전압 극성을 전체적으로 반전시켜 구성하는 것도 가능하다. 전자 제어 장치는 엔진 컨트롤 시스템으로 한정되지 않고, 그 외의 차량 탑재 시스템, 산업 설비, 가정 내 시스템 등에 널리 적용할 수 있다.

1 : 반도체 장치
1A : 반도체 장치
Rpu : 기준 저항
Rm : 측정 저항
2 : 입력 회로
3, 3A : 검출 채널 절환 회로
Vp : 제1 전압
N1 : 제1 노드
Vn : 제2 전압
N2A, N2B, N2C : 제2 노드
4A, 4B, 4C : 절환 스위치
Ron : 온 저항
5A, 5B, 5C : 선택 스위치
6, 6A : 이중 적분형 아날로그 디지털 변환 회로(이중 적분형 ADC)
7, 7A : 보정 회로
Vx : 보정 전압
Vin : 제1 노드(N1)의 전압
10A, 10B : 스위치
11 : 적분 저항
12 : 미러 적분 회로
13 : 적분 용량
14A, 14B, 14 : 히스테리시스 비교기
15A : 검출 펄스(제1 검출 신호)
15B : 검출 펄스(제2 검출 신호)
16 : 제어 회로
17, 18 : 레지스터
19 : 클럭 발생 회로(CPG)
CK : 클럭 신호
20 : 카운터
22 : 제1 버퍼 증폭기
23 : 제2 버퍼 증폭기
24 : 차동 증폭기
30 : 제어 신호
41 : 연산 증폭기
42 : 귀환 스위치
44, 45 : 입력 스위치
50A, 50B : 선택 스위치
60 : 엔진 컨트롤 시스템
61 : 온도 센서
62 : 센서 인터페이스
63 : 마이크로컴퓨터
64 : 엔진
65 : 제어 신호

Claims

기준 저항을 통해 제1 전압에 접속되는 제1 노드와,
측정 저항을 통해 제2 전압에 접속되는 복수개의 제2 노드와,
상기 제1 노드에 접속하는 제2 노드를 선택하는 복수개의 절환 스위치와,
상기 절환 스위치에 의해 선택되는 제2 노드와 상기 제1 노드와의 사이의 전압에 상기 제2 전압을 가산한 전압을 보정 전압으로서 생성하는 보정 회로와,
상기 제1 노드의 전압에 대한 상기 보정 전압의 차전압을 상기 제1 전압까지 적분하였을 때의 제1 적분 시간과, 상기 제1 노드의 전압에 대한 상기 제1 전압의 차전압을 상기 보정 전압까지 적분하였을 때의 제2 적분 시간을 구하는 이중 적분형 아날로그 디지털 변환 회로를 갖는 반도체 장치.
제1항에 있어서,
상기 이중 적분형 아날로그 디지털 변환 회로는, 상기 제1 노드의 전압에 대한 상기 보정 전압의 차전압을 적분하는 제1 적분 동작과 상기 제1 노드의 전압에 대한 상기 제1 전압의 차전압을 적분하는 제2 적분 동작을 행하는 적분 회로와,
상기 제1 적분 동작에 있어서 상기 적분 회로의 적분 출력이 상기 제1 전압에 도달하였을 때 제1 검출 신호를 생성하고, 상기 제2 적분 동작에 있어서 상기 적분 회로의 출력이 상기 보정 전압에 도달하였을 때 제2 검출 신호를 생성하는 검출 회로와,
클럭 신호를 계수하는 카운터와,
상기 적분 회로에 의해 상기 제1 적분 동작을 개시한 후에 상기 제1 검출 신호가 생성될 때까지의 상기 카운터에 의한 제1 계수값, 및 상기 제2 적분 동작을 개시한 후에 상기 제2 검출 신호가 생성될 때까지의 상기 카운터에 의한 제2 계수값을 취득하는 제어 회로를 갖는 반도체 장치.
제2항에 있어서,
상기 적분 회로는, 비반전 입력 단자에 상기 제1 노드의 전압을 받고, 반전 입력 단자에 상기 제1 전압 또는 상기 보정 전압을 선택적으로 받는 미러 적분 회로인 반도체 장치.
제1항에 있어서,
상기 보정 회로는, 상기 제1 노드의 전압을 받는 제1 버퍼 증폭기와,
상기 절환 스위치에 의해 선택되는 제2 노드의 전압을 받는 제2 버퍼 증폭기와,
상기 제1 버퍼 증폭기의 출력에 대한 상기 제2 버퍼 증폭기의 출력의 차전압에 상기 제2 전압을 가산한 전압을 보정 전압으로서 형성하는 차동 증폭기를 갖는 반도체 장치.
제1항에 있어서,
상기 보정 회로는, 비반전 입력 단자에 상기 제2 전압을 받고, 반전 입력 단자에 입력 용량의 한쪽의 용량 전극이 결합된 연산 증폭기와,
상기 연산 증폭기의 출력 단자를 반전 입력 단자에 귀환 접속하는 제1 스위치와,
상기 제1 스위치에 병렬 접속된 귀환 용량과,
상기 제1 스위치와 동상이며 스위치 제어되고 온 상태에서 상기 제1 노드의 전압을 상기 입력 용량의 다른 쪽의 용량 전극에 인가하는 제2 스위치와,
상기 제1 스위치와 역상이며 스위치 제어되고 온 상태에서 상기 제2 노드의 전압을 상기 입력 용량의 다른 쪽의 용량 전극에 인가하는 제3 스위치를 포함하는 반도체 장치.
제1항에 있어서,
상기 제1 노드 및 제2 노드는 외부 단자인 반도체 장치.
기준 저항을 통해 제1 전압에 접속되는 제1 노드와,
측정 저항을 통해 제2 전압에 접속되는 복수개의 제2 노드와,
상기 제1 노드에 접속하는 제2 노드를 선택하는 복수개의 절환 스위치와,
상기 절환 스위치에 의해 선택되는 제2 노드와 상기 제1 노드와의 사이의 전압을 상기 제1 전압으로부터 감산한 전압을 보정 전압으로서 생성하는 보정 회로와,
상기 제2 노드의 전압에 대한 상기 보정 전압의 차전압을 상기 제2 전압까지 적분하였을 때의 제1 적분 시간과, 상기 제2 노드의 전압에 대한 상기 제2 전압의 차전압을 상기 보정 전압까지 적분하였을 때의 제2 적분 시간을 구하는 이중 적분형 아날로그 디지털 변환 회로를 갖는 반도체 장치.
제7항에 있어서,
상기 이중 적분형 아날로그 디지털 변환 회로는, 상기 제2 노드의 전압에 대한 상기 보정 전압의 차전압을 적분하는 제1 적분 동작과 상기 제2 노드의 전압에 대한 상기 제2 전압의 차전압을 적분하는 제2 적분 동작을 행하는 적분 회로와,
상기 제1 적분 동작에 있어서 상기 적분 회로의 적분 출력이 상기 제2 전압에 도달하였을 때 제1 검출 신호를 생성하고, 상기 제2 적분 동작에 있어서 상기 적분 회로의 출력이 상기 보정 전압에 도달하였을 때 제2 검출 신호를 생성하는 검출 회로와,
클럭 신호를 계수하는 카운터와,
상기 적분 회로에 의해 상기 제1 적분 동작을 개시한 후에 상기 제1 검출 신호가 생성될 때까지의 상기 카운터에 의한 제1 계수값, 및 상기 적분 회로에 의해 상기 제2 적분 동작을 개시한 후에 상기 제2 검출 신호가 생성될 때까지의 상기 카운터에 의한 제2 계수값을 취득하는 제어 회로를 갖는 반도체 장치.
제8항에 있어서,
상기 적분 회로는, 비반전 입력 단자에 상기 제2 노드의 전압을 받고, 반전 입력 단자에 상기 제2 전압 또는 상기 보정 전압을 선택적으로 받는 미러 적분 회로인 반도체 장치.
제7항에 있어서,
상기 보정 회로는, 상기 제1 노드의 전압을 받는 제1 버퍼 증폭기와,
상기 절환 스위치에 의해 선택되는 제2 노드의 전압을 받는 제2 버퍼 증폭기와,
상기 제1 버퍼 증폭기의 출력에 대한 상기 제2 버퍼 증폭기의 출력의 차전압을 상기 제1 전압으로부터 감산한 전압을 보정 전압으로서 형성하는 차동 증폭기를 갖는 반도체 장치.
제7항에 있어서,
상기 보정 회로는, 비반전 입력 단자에 상기 제1 전압을 받고, 반전 입력 단자에 입력 용량의 한쪽의 용량 전극이 결합된 연산 증폭기와,
상기 연산 증폭기의 출력 단자를 반전 입력 단자에 귀환 접속하는 제1 스위치와,
상기 제1 스위치에 병렬 접속된 귀환 용량과,
상기 제1 스위치와 동상이며 스위치 제어되고 온 상태에서 상기 제1 노드의 전압을 상기 입력 용량의 다른 쪽의 용량 전극에 인가하는 제2 스위치와,
상기 제1 스위치와 역상이며 스위치 제어되고 온 상태에서 상기 제2 노드의 전압을 상기 입력 용량의 다른 쪽의 용량 전극에 인가하는 제3 스위치를 포함하는 반도체 장치.
제7항에 있어서,
상기 제1 노드 및 제2 노드는 외부 단자인 반도체 장치.
제어 대상 기기에 설치되는 복수의 측정 저항과,
기준 저항과,
상기 기준 저항을 통해 제1 전압에 접속되는 제1 노드와,
상기 측정 저항을 통해 제2 전압에 접속되는 복수개의 제2 노드와,
상기 제1 노드에 접속하는 제2 노드를 선택하는 복수개의 절환 스위치와,
상기 절환 스위치에 의해 선택되는 제2 노드와 상기 제1 노드와의 사이의 전압에 상기 제2 전압을 가산한 전압을 보정 전압으로서 생성하는 보정 회로와,
상기 제1 노드의 전압에 대한 상기 보정 전압의 차전압을 상기 제1 전압까지 적분하였을 때의 제1 적분 시간과, 상기 제1 노드의 전압에 대한 상기 제1 전압의 차전압을 상기 보정 전압까지 적분하였을 때의 제2 적분 시간을 구하는 이중 적분형 아날로그 디지털 변환 회로와,
상기 제1 적분 시간 및 제2 적분 시간을 입력하고, 상기 제2 적분 시간에 대한 제1 적분 시간의 비율에 상기 기준 저항의 저항값을 승산한 값을 상기 측정 저항의 저항값으로서 연산하고, 연산 결과에 기초하여 상기 제어 대상 기기를 제어하기 위한 제어부를 갖는 전자 제어 장치.
제13항에 있어서,
상기 측정 저항은 온도 측정에 사용하는 서미스터인 전자 제어 장치.
제14항에 있어서,
상기 제어 대상 기기는 자동차 엔진인 전자 제어 장치.
제13항에 있어서,
상기 측정 저항은 광 검출에 사용하는 광 도전 셀인 전자 제어 장치.
제13항에 있어서,
상기 측정 저항은 가스 농도 측정에 사용하는 저항 소자인 전자 제어 장치.
제어 대상 기기에 설치되는 복수의 측정 저항과,
기준 저항과,
상기 기준 저항을 통해 제1 전압에 접속되는 제1 노드와,
상기 측정 저항을 통해 제2 전압에 접속되는 복수개의 제2 노드와,
상기 제1 노드에 접속하는 제2 노드를 선택하는 복수개의 절환 스위치와,
상기 절환 스위치에 의해 선택되는 제2 노드와 상기 제1 노드와의 사이의 전압을 상기 제1 전압으로부터 감산한 전압을 보정 전압으로서 생성하는 보정 회로와,
상기 제2 노드의 전압에 대한 상기 보정 전압의 차전압을 상기 제2 전압까지 적분하였을 때의 제1 적분 시간과, 상기 제2 노드의 전압에 대한 상기 제2 전압의 차전압을 상기 보정 전압까지 적분하였을 때의 제2 적분 시간을 구하는 이중 적분형 아날로그 디지털 변환 회로와,
상기 제1 적분 시간 및 제2 적분 시간을 입력하고, 상기 제2 적분 시간에 대한 제1 적분 시간의 비율에 상기 기준 저항의 저항값을 승산한 값을 상기 측정 저항의 저항값으로서 연산하고, 연산 결과에 기초하여 상기 제어 대상 기기를 제어하기 위한 제어부를 갖는 전자 제어 장치.