CN114839425B - 欠压检测器及包含该欠压检测器的电源系统 - Google Patents

Abstract

本发明公开了一种欠压检测器及包含该欠压检测器的电源系统。该欠压检测器包括开关电容电路、启动控制电路和单端比较器电路。开关电容电路采用分时输入的方式采样待检测电压和参考电压。单端比较器电路包括第一晶体管，第一晶体管的第一导电端与启动控制电路耦接，控制端与开关电容电路的输出耦接，第二导电端与欠压检测信号的输出节点耦接。单端比较器电路被配置为基于该比较结果得到所述欠压检测信号，且当所述欠压检测信号为无效信号时，第一晶体管处于关断状态，所以本发明提供的电路在等待欠压检查期间没有任何的电流消耗，可以大幅降低欠压检测器的电流功耗，非常适合实现超低功耗的欠压检测器。

Description

欠压检测器及包含该欠压检测器的电源系统

技术领域

本发明涉及电源技术领域，更具体地涉及一种欠压检测器及包含该欠压检测器的电源系统。

背景技术

随着5G、物联网的飞速发展，各类电子设备不断升级，需求也日益增加。这类电子设备一般不使用电网直接供电，而是将外部的高压通过开关电源变换器或者线性稳压器等稳压电源转换成精确、稳定的电源电压来供电。在稳压电源的工作过程中，随着对负载的电流输出会导致输出电压的降低，所以稳压控制器需要在检测到欠压时控制加大功率管的导通能力或者触发一次输入对输出的充电，因此必须有一个欠压检测机制来判断输出电压是否降低到设定的基准。

目前常用的欠压检测方法是用电阻分压来对输出电压进行采样，然后用各种形式的比较器来判断输出电压是否出现欠压，或采用过压前无电流的比较器来判断。这种电路中的电阻和比较器在工作中会消耗直流功耗，会导致电路的功耗增加，难以实现亚百纳安级功耗的电源设计。而在一些对功耗要求苛刻的应用领域，特别是需要长时间工作的物联网芯片领域，对芯片的功耗要求非常高，这就需要稳压电源具备低功耗的要求。因此，设计一款具备超低功耗的欠压检测器是十分必要。

发明内容

有鉴于此，本发明的目的在于提供一种超低功耗的欠压检测器及包含该欠压检测器的电源系统，该欠压检测器具有零静态功耗。

根据本发明实施例的一方面，提供了一种欠压检测器，包括：开关电容电路，被配置为对待检测电压和参考电压进行分时采样，并获得所述待检测电压与所述参考电压的比较结果；启动控制电路，与电源电压耦接；单端比较器电路，包括第一晶体管，所述第一晶体管的第一导电端与所述启动控制电路耦接，控制端与所述开关电容电路的输出耦接，第二导电端与欠压检测信号的输出节点耦接，其中，所述单端比较器电路被配置为基于所述比较结果得到所述欠压检测信号，且当所述欠压检测信号为无效信号时，所述第一晶体管处于关断状态。

可选的，所述启动控制电路被配置为与所述开关电容电路同步开启，以导通所述电源电压至所述单端比较器电路的供电路径。

可选的，所述单端比较器电路还包括：基准电流源，耦接于所述欠压检测信号的输出节点与地之间。

可选的，所述开关电容电路包括：第一开关，其具有与所述参考电压耦接的第一端，以及与第一节点耦接的第二端；第二开关，其具有与所述待检测电压耦接的第一端，以及与所述第一节点耦接的第二端；第一采样电容，其具有与所述第一节点耦接的第一端，以及与第二节点耦接的第二端，所述第二节点作为所述开关电容电路的输出；以及第四开关，其具有与所述第二节点耦接的第一端，以及与所述输出节点耦接的第二端，其中，所述第一开关和所述第四开关同时导通，且所述第二开关与所述第一开关和所述第四开关分时导通。

可选的，所述启动控制电路包括：第三开关，其具有与所述第一节点耦接的第一端，以及第二端；第二采样电容，其具有与所述第三开关的第二端耦接的第一端，以及接地的第二端；以及第二晶体管，其具有与所述电源电压耦接的第一导电端，具有与所述第二采样电容的第一端耦接的控制端，以及作为所述启动控制电路的输出的第二导电端，其中，所述第三开关与所述第一开关和所述第四开关同时导通和关断。

可选的，所述第一开关、第三开关和所述第四开关受控于第一控制信号，所述第二开关受控于不同于所述第一控制信号的第二控制信号。

可选的，所述第一控制信号和所述第二控制信号为两相不交叠的时钟信号。

可选的，所述基准电流源包括：第一电容，其具有与所述电源电压耦接的第一端，以及第二端；第三晶体管，其具有与所述电源电压耦接的第一导电端，具有与所述第一电容的第二端耦接的控制端，以及第二导电端；第五开关，其具有与所述第三晶体管的控制端耦接的第二端，以及与所述第三晶体管的第二导电端耦接的第二端；第六开关，其具有与所述第三晶体管的第二导电端耦接的第一端，以及第二端；恒流源，其具有与所述第六开关耦接的第一端和接地的第二端；以及第四晶体管，其具有与所述电源电压耦接的第一导电端，与所述第一电容的第二端耦接的控制端，以及向所述输出节点提供基准电流的第二导电端。

可选的，所述第五开关和所述第六开关间歇导通。

可选的，所述第五开关和所述第六开关受控于第三控制信号，且所述第三控制信号为时钟信号。

可选的，所述第一晶体管为P型MOSFET，所述第二晶体管为N型MOSFET。

根据本发明实施例的另一方面，提供了一种电源系统，其中，包括上述的欠压检测器。

综上所述，本发明的欠压检测器包括开关电容电路、启动控制电路和单端比较器电路。开关电容电路采用分时输入的方式采样待检测电压和参考电压。单端比较器电路包括第一晶体管，第一晶体管的第一导电端与启动控制电路耦接，控制端与开关电容电路的输出耦接，第二导电端与欠压检测信号的输出节点耦接。单端比较器电路被配置为基于该比较结果得到所述欠压检测信号，且当所述欠压检测信号为无效信号时，第一晶体管处于关断状态，所以本发明提供的电路在等待欠压检查期间没有任何的电流消耗，可以大幅降低欠压检测器的电流功耗，非常适合实现超低功耗的欠压检测器。

此外，本发明实施例的启动控制电路与开关电容电路同步开启，以导通电源电压至单端比较器电路的供电路径，从而可在单端比较器电路在检测到欠压翻转前截断电源电压至单端比较器电路的供电路径，进一步降低欠压检测器的电流消耗。

此外，本发明的欠压检测器的基准电流源通过采用在每个时段间歇接入恒流源的方式产生基准电流，即以滴答的方式产生基准电流，可以进一步减小电路的电流消耗，可以实现亚百纳安级别功耗的电源设计。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出了根据本发明实施例的一种快速响应的电源系统的电路示意图；

图2示出了现有的一种欠压检测器的电路示意图；

图3示出了根据本发明实施例的欠压检测器的电路示意图；

图4示出了根据本发明实施例的基准电流源的电路示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”或者“耦接到”另一元件，或称元件/电路“连接在”或者“耦接在”两个节点之间时，它可以直接耦接或连接到另一元件或者二者之间也可以存在中间元件，元件之间的连接或耦接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

图1示出了根据本发明实施例的一种快速响应的电源系统的电路示意图。本实施例中以降压型同步开关电源为例进行说明，但是本发明的适用范围不仅限于降压型开关电源，也可适用于升压型开关电源、升降压型开关电源、反激型开关电源、正激型开关电源或者低压差线性稳压器等。如图1所示，电源100包括主开关M1（又称高侧开关）和同步开关M2（又称低侧开关）、电感L、输出电容Cout、开关电源控制器101、和欠压检测器102 。

其中，主开关M1的第一端耦接至输入电压Vin，第二端与同步开关M2的第一端耦接于开关节点SW，同步开关M2的第二端接地GND，电感L的第一端与开关节点SW耦接，第二端与开关电源的输出电压Vout耦接。其中，主开关M1和同步开关M2可以为任何可控半导体开关器件，例如金属氧化物半导体场效应晶体管（MOSFET）、绝缘栅双极晶体管（IGBT）等。

开关电源控制器101向主开关M1提供上管驱动信号HSG，并向同步开关M2提供下管驱动信号LSG。HSG和LSG信号在其他情况下被称为开关控制信号，用于分别控制电子开关M1和M2的激励。

在本实施例中，开关电源控制器101以一般形式图示出，但可根据电压模式控制、电流模式控制、恒定导通时间（或恒定频率）等来实现该控制器，且该控制器可被配置为模拟控制器或数字控制器。

欠压检测器102的两个输入端分别接收输出电压Vout和参考电压Vref，输出端与开关电源控制器101连接，当输出电压Vout大于参考电压Vref时，欠压检测器102的输出为逻辑低（或逻辑“0”），此时开关电源控制器101控制主开关M1关断和控制同步开关M2导通。随着对负载的供电，输出电压Vout也逐渐降低，一旦输出电压Vout小于参考电压Vref，欠压检测器102的输出翻转为逻辑高（或逻辑“1”），开关电源控制器101从欠压检测器102接收到逻辑高信号后控制主开关M1导通，控制同步开关M2关断，以对负载进行充电。

在另外一些实施例中，电源100还可包括分压电阻网络，分压电阻网络将输出电压Vout分压后提供给欠压检测器102，通过欠压检测器102将分压后得到的电压与参考电压Vref进行比较用于开关电源控制器101控制驱动主开关M1和同步开关M2。为了使电源100为零静态功耗的电源，就需要欠压检测器102具有零静态功耗，即欠压检测器102只有在检测到欠压翻转时才会消耗电流，在等待欠压检测的情况下具有零电流消耗。

可以理解，本实施例的电源100也可以采用非同步开关电源来实现，在非同步开关电源中，采用整流二极管来代替图1中的同步开关M2，本实施例对此不做限制。

图2示出了现有的一种欠压检测器的电路示意图。欠压检测器200包括晶体管Q1、开关S1~S3、采样电容Czc和基准电流源230。其中，开关S1和S2的一端分别与参考电压Vref和待检测电压Vx（例如图1中的输出电压Vout）耦接，另一端与采样电容Czc的第一端耦接，采样电容Czc的第二端与晶体管Q1的栅极耦接，晶体管Q1的源极与地GND耦接，漏极与欠压检测信号DQ的输出节点耦接，基准电流源230耦接于欠压检测信号DQ的输出节点和电源电压VDD之间。其中，开关S1和S3受控于控制信号φ1，开关S2受控于控制信号φ2，控制信号φ1和φ2例如为两相不交叠的时钟信号。

该欠压检测器200的工作分为两个阶段：第一阶段为采样阶段，此阶段控制信号φ1接入高电平，控制开关S1和S3导通，控制信号φ2接入低电平，控制开关S2断开。采样电容Czc对参考电压Vref进行采样，A点电压等于参考电压Vref，即VA=Vref，B点和C点由于开关S3的导通，两点的电压被直接拉到等电位，即VB=VC。此时，特别设计输出能力的恒流源230和Q1会达到一个线性平衡状态，使得DQ维持在一定的高电位上。第二阶段为比较阶段，该阶段内控制信号φ1接入低电平，控制开关S1和S3断开，控制信号φ2接入高电平，控制开关S2导通，此时A点电压由采样阶段的Vref跳变为比较阶段的待检测电压Vx，即A点的电压发生的跳变量△VA=Vx-Vref，利用电容两端电压不能发生突变的特点，B点电压也会经由采样电容Czc的耦合作用而发生同等大小的跳变，跳变量△VB=△VA。B点的电压变化量 △VB再经过晶体管Q1的放大作用，进而比较器的输出端C点电压VC的大小则由采样阶段的电位跳变到高电位趋近于VDD或低电位趋近于0，即对应为高低电平两种状态的数字信号。晶体管Q1例如采用N型MOSFET实现，当比较器输入的待检测电压Vx大于参考电压Vref时，即△VA 为正时，晶体管Q1导通，但导通程度与Vx-Vref的大小有关，如果晶体管Q1导通产生的电流大于基准电流源230的电流，则输出节点C会被拉低为低电平信号，欠压检测器200输出无效的欠压检测信号DQ；而当比较器输入的待检测电压Vx小于参考电压Vref时，即△VA为负时，晶体管Q1关断或导通程度降低，输出节点C会被基准电流源230拉到更高的电平信号，欠压检测器200维持原有效的欠压检测信号DQ。故而可以通过比较器输出端的高低电平状态来对待检测电压Vx和参考电压Vref的大小进行高分辨率的比较。

比较器的分辨率（最小鉴别电压MDU），即能引起输出端发生高低两个电平状态跳变的待检测电压Vx与参考电压Vref的差值（△VA）的最小值，分辨率的高低取决于比较器的直流增益的大小。为了提高欠压检测器200的直流增益或灵敏度，可以采用多级串联的多个比较器来组成本实施例的欠压检测器200。

在现有的欠压检测器200中，当待检测电压Vx高于参考电压Vref时，N型MOSFET晶体管Q1的栅极为高电压，导致N型MOSFET晶体管Q1始终处于导通状态，这意味着电路一直处于消耗电流等待检查欠压的出现，导致电路的静态功耗较高，难以实现亚百纳安级功耗的电源设计。

图3示出了根据本发明实施例的欠压检测器的电路示意图。如图3所示，本实施例的欠压检测器300包括开关电容电路310、启动控制电路320和单端比较器电路330。其中开关电容电路310具有分别用于接收待检测电压Vx和参考电压Vref的两个输入以及一个输出，其被配置为分别对待检测电压Vx和参考电压Vref进行采样，并输出所述待检测电压Vx和参考电压Vref之间的比较结果。单端比较器电路330的控制端与开关电容电路310的输出耦接，被配置为基于该比较结果得到欠压检测信号DQ。启动控制电路320耦接于所述单端比较器电路330的输入端和电源电压VDD之间，其被配置为与所述开关电容电路310同步开启，以导通所述电源电压VDD至单端比较器电路330的供电路径，从而可在单端比较器电路330在检测到欠压翻转前截断电源电压VDD至单端比较器330的供电路径，实现在电路启动前无静态电流的效果。

具体的，开关电容电路310包括开关S1、S2和S4以及采样电容Czc。其中开关S1和S2的一端分别与参考电压Vref和待检测电压Vx耦接，另一端与采样电容Czc的第一端耦接于节点A，采样电容Czc的第二端与节点B耦接，节点B作为开关电容电路310的输出，开关S4的第一端与节点B耦接，第二端与欠压检测信号DQ的输出节点C耦接。

启动控制电路320包括开关S3、采样电容Czcb和晶体管Q2。其中开关S3的第一端与节点A耦接，第二端与采样电容Czcb的第一端耦接，采样电容Czcb的第二端与地GND耦接。晶体管Q2例如采用N型MOSFET实现，晶体管Q2的漏极与电源电压VDD耦接，栅极与开关S3和采样电容Czcb的公共节点耦接，源极作为启动控制电路320的输出与单端比较器电路330的输入耦接。

单端比较器电路330包括晶体管Q1和基准电流源331。其中晶体管Q1例如采用P型MOSFET实现，晶体管Q1的栅极与节点B耦接，源极与晶体管Q2的源极耦接，漏极与输出节点C耦接。基准电流源331的第一端与输出节点C耦接，第二端与地GND耦接。

其中，开关S1、S3和S4受控于控制信号φ1，开关S2受控于控制信号φ2，控制信号φ1和φ2例如为两相不交叠的时钟信号。

该欠压检测器300的工作分为两个阶段：第一阶段为采样阶段，此阶段控制信号φ1接入高电平，控制开关S1、S3和S4导通，控制信号φ2接入低电平，控制开关S2断开。参考电压Vref将晶体管Q1和Q2导通所需的偏置电压建立在采样电容Czc和Czcb上，A点电压和晶体管Q2的栅极电压等于参考电压Vref，即VA=Vref，B点和C点由于开关S4的导通，两点的电压被拉到相等的电位上，即VB=VC。此时的输出节点C是一个电源电压VDD减去晶体管Q1和Q2输出基准电流Is电流时的高电位。第二阶段为比较阶段，该阶段内控制信号φ1接入低电平，控制开关S1、S3和S4关断，控制信号φ2接入高电平，控制开关S2导通，此时A点电压由采样阶段的Vref跳变为比较阶段的待检测电压Vx，即A点的电压发生的跳变量△VA=Vx-Vref，利用电容两端电压不能发生突变的特点，B点电压也会由于采样电容Czc的耦合作用而发生同等大小的跳变，即跳变量△VB=△VA。B点的电压变化量△VB再经过晶体管Q1的放大作用，进而比较器的输出端C点电压VC的大小则由采样阶段的电位跳变到高电位趋近于VDD或低电位趋近于0，即对应为高低电平两种状态的数字信号。当比较器输入的待检测电压Vx大于参考电压Vref时，即△VA为正时，晶体管Q1关断或导通程度降低，输出节点C会被基准电流源331拉低为低电平信号，欠压检测器300输出无效的欠压检测信号DQ；而当比较器输入的待检测电压Vx小于参考电压Vref时，即△VA为负时，晶体管Q1导通或导通程度加强，输出节点C被拉到更高的高电平，欠压检测器300输出有效的欠压检测信号。故而可以通过比较器输出端的高低电平状态来对待检测电压Vx和参考电压Vref的大小进行高分辨率的比较。

比较器的分辨率（最小鉴别电压MDU），即能引起输出端发生高低两个电平状态跳变的待检测电压Vx与参考电压Vref的差值（△VA）的最小值，分辨率的高低取决于比较器的直流增益的大小。为了提高欠压检测器300的直流增益或灵敏度，可以采用多级串联的多个比较器来组成本实施例的欠压检测器300。

由上面的描述可知，本发明实施例提供的欠压检测器300在待检测电压Vx高于参考电压Vref的阶段（即欠压检查等待阶段）中，晶体管Q1始终处于关断或导通程度降低的状态，直到欠压出现时晶体管Q1才会导通，因此这个电路在等待检查欠压的过程中可以实现极低的静态功耗，非常适合实现亚百纳安级功耗的电源设计。

图4示出了根据本发明实施例的基准电流源的电路示意图。参考图4，该基准电流源331包括晶体管Q3和Q4、开关S5和S6、恒流源3310以及电容C1。其中晶体管Q3的源极与电源电压VDD耦接，漏极经开关S6与恒流源3310的第一端耦接，恒流源3310的第二端接地GND。晶体管Q4的源极与电源电压VDD耦接，漏极作为基准电流Is的输出。电容C1的第一端与电源电压VDD耦接，第二端与晶体管Q3和Q4的栅极耦接。开关S5的第一端与晶体管Q3和Q4的栅极耦接，第二端与晶体管Q3的漏极耦接。其中，开关S5和S6受控于控制信号φ3，控制信号φ3例如为时钟信号。

本实施例的基准电流源331以滴答的方式产生基准电流Is，即当控制信号φ3接入高电平时，控制开关S5和S6导通，此时电源电压VDD、电容C1和恒流源3310接通，P型MOSFET晶体管Q3和Q4的栅极被拉低到地GND，P型MOSFET晶体管Q3和Q4被导通，产生恒流输出Is。同时在电容C1上存储有可以使得P型MOSFET晶体管Q3和Q4导通的偏置电压。当控制信号φ3接入低电平时，控制开关S5和S6断开，但是电容C1上存储的偏置电压继续维持晶体管Q3和Q4的导通，直到下个时段控制信号φ3的高电平的到来。

本实施例的基准电流源331通过采用在每个时段间歇接入恒流源3310的方式产生基准电流Is，即以滴答的方式产生基准电流，可以进一步减小电路的电流消耗，可以用于超低功耗的电路中作为电路偏置和负载。

综上所述，本发明的欠压检测器包括开关电容电路、启动控制电路和单端比较器电路。开关电容电路采用分时输入的方式采样待检测电压和参考电压。单端比较器电路包括第一晶体管，第一晶体管的第一导电端与启动控制电路耦接，控制端与开关电容电路的输出耦接，第二导电端与欠压检测信号的输出节点耦接。单端比较器电路被配置为基于该比较结果得到所述欠压检测信号，且当所述欠压检测信号为无效信号时，第一晶体管处于关断状态，所以本发明提供的电路在等待欠压检查期间没有任何的电流消耗，可以大幅降低欠压检测器的电流功耗，非常适合实现超低功耗的欠压检测器。

此外，本发明实施例的启动控制电路与开关电容电路同步开启，以导通电源电压至单端比较器电路的供电路径，从而可在单端比较器电路在检测到欠压翻转前截断电源电压至单端比较器电路的供电路径，进一步降低欠压检测器的电流消耗。

此外，本发明的欠压检测器的基准电流源通过采用在每个时段间歇接入恒流源的方式产生基准电流，即以滴答的方式产生基准电流，可以进一步减小电路的电流消耗，可以实现亚百纳安级别功耗的电源设计。

本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作（reaction）之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值（element）具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十（10%）（对于半导体掺杂浓度，至少百分之二十（20%））的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态（例如“1”或“0”）取决于使用正逻辑还是负逻辑。

此外，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (12)

1.一种欠压检测器，包括：

开关电容电路，包括第一开关、第二开关、第一采样电容和第四开关，所述第一开关耦接于参考电压和第一节点之间，所述第二开关耦接于待检测电压和所述第一节点之间，所述第一采样电容耦接于所述第一节点和所述第二节点之间，所述第二节点作为所述开关电容电路的输出，所述第四开关耦接于所述第二节点和欠压检测信号的输出节点之间，所述开关电容电路被配置为对所述待检测电压和所述参考电压进行分时采样，并获得所述待检测电压与所述参考电压的比较结果；

启动控制电路，包括第三开关、第二采样电容和第二晶体管，所述第三开关和所述第二采样电容依次耦接于所述第一节点和地之间，所述第二晶体管具有与电源电压耦接的第一导电端，与所述第二采样电容的第一端耦接的控制端，以及作为所述启动控制电路的输出的第二导电端；以及

单端比较器电路，包括第一晶体管，所述第一晶体管的第一导电端与所述启动控制电路耦接，控制端与所述开关电容电路的输出耦接，第二导电端与欠压检测信号的输出节点耦接，

其中，所述单端比较器电路被配置为基于所述比较结果得到所述欠压检测信号，且当所述欠压检测信号为无效信号时，所述第一晶体管处于关断状态。

2.根据权利要求1所述的欠压检测器，其中，所述启动控制电路被配置为与所述开关电容电路同步开启，以导通所述电源电压至所述单端比较器电路的供电路径。

3.根据权利要求1所述的欠压检测器，其中，所述单端比较器电路还包括：

基准电流源，耦接于所述欠压检测信号的输出节点与地之间。

4.根据权利要求1所述的欠压检测器，其中，所述第一开关和所述第四开关同时导通，且所述第二开关与所述第一开关和所述第四开关分时导通。

5.根据权利要求1所述的欠压检测器，其中，所述第三开关与所述第一开关和所述第四开关同时导通和关断。

6.根据权利要求1所述的欠压检测器，其中，所述第一开关、第三开关和所述第四开关受控于第一控制信号，所述第二开关受控于不同于所述第一控制信号的第二控制信号。

7.根据权利要求6所述的欠压检测器，其中，所述第一控制信号和所述第二控制信号为两相不交叠的时钟信号。

8.根据权利要求3所述的欠压检测器，其中，所述基准电流源包括：

第一电容，其具有与所述电源电压耦接的第一端，以及第二端；

第三晶体管，其具有与所述电源电压耦接的第一导电端，具有与所述第一电容的第二端耦接的控制端，以及第二导电端；

第五开关，其具有与所述第三晶体管的控制端耦接的第二端，以及与所述第三晶体管的第二导电端耦接的第二端；

第六开关，其具有与所述第三晶体管的第二导电端耦接的第一端，以及第二端；

恒流源，其具有与所述第六开关耦接的第一端和接地的第二端；以及

第四晶体管，其具有与所述电源电压耦接的第一导电端，与所述第一电容的第二端耦接的控制端，以及向所述输出节点提供基准电流的第二导电端。

9.根据权利要求8所述的欠压检测器，其中，所述第五开关和所述第六开关间歇导通。

10.根据权利要求8所述的欠压检测器，其中，所述第五开关和所述第六开关受控于第三控制信号，且所述第三控制信号为时钟信号。

11.根据权利要求1所述的欠压检测器，其中，所述第一晶体管为P型MOSFET，所述第二晶体管为N型MOSFET。

12.一种电源系统，其中，包括权利要求1-11任一项所述的欠压检测器。

Images